JP2004509550A - 周期的な信号を生成するための電気回路 - Google Patents
周期的な信号を生成するための電気回路 Download PDFInfo
- Publication number
- JP2004509550A JP2004509550A JP2002528911A JP2002528911A JP2004509550A JP 2004509550 A JP2004509550 A JP 2004509550A JP 2002528911 A JP2002528911 A JP 2002528911A JP 2002528911 A JP2002528911 A JP 2002528911A JP 2004509550 A JP2004509550 A JP 2004509550A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- signal
- electric circuit
- clock
- duration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Networks Using Active Elements (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Electronic Switches (AREA)
Abstract
本発明は、周期的な信号（ＣＬＫ）を生成するための電気回路に関する。この電気回路には、第１接続部（Ｋ１）と第２接続部（Ｋ２）とを有する容量デバイス（Ｃ）と、第１切換デバイス（Ｓ１）を介して、第１接続部（Ｋ１）に接続され、また、第２切換デバイス（Ｓ２）を介して、第１持続期間（Ｔ／２）を有する第１信号（Ｖｃ）が印加される第２接続部（Ｋ２）に接続される信号ノード（Ｋ３）と、第３切換デバイス（Ｓ３）を介して、第１接続部（Ｋ１）に接続され、また、第４切換デバイス（Ｓ４）を介して、第２接続部（Ｋ２）に接続された放電デバイス（ＳＴＳ）であって、これによって、第２接続部（Ｋ２）は、第５切換デバイス（Ｓ５）を介して、第１接続部（Ｋ１）は、第６切換デバイス（Ｓ６）を介して、第１基準電位（Ｖｍ）に接続されている放電デバイス（ＳＴＳ）と、第１信号（Ｖｃ）を受信するための、また、第１切換クロックパルス（Φ１）と第２切換クロックパルス（Φ２）と周期的な信号（ＣＬＫ）とを生成するためのクロックパルス発生デバイス（ＫＯＭＰ、ＳＴＵＰ、ＴＨ、ＣＧ）と、が備えられている。第１及び第２切換クロックパルス（Φ１、Φ２）は、オーバラップせず、互いに対する反転であり、第１、第３、及び第５切換デバイス（Ｓ１、Ｓ３、Ｓ５）は、第１切換クロックパルス（Φ１）によって、制御でき、第２、第４、第６切換デバイス（Ｓ２、Ｓ４、Ｓ６）は、第２切換クロックパルス（Φ２）によって、制御できる。第１及び第２切換クロックパルス（Φ１、Φ２）と周期的な信号（ＣＬＫ）は、第２持続期間（Ｔ）を有し、これは、第１持続期間（Ｔ／２）の偶数倍である。
Description
【０００１】
本発明は、周期的な信号を生成するための電気回路に関する。
ＥＰ０８３４９９２Ａ２では、オン・チップ発振器を有するモノリシックＭＯＳ切換コンデンサ回路が開示されている。
【０００２】
ＵＳ−Ａ−６，０２８，４８８では、コンデンサ切換周波数選択によるデジタル制御発振器が開示されている。
周期的な信号を生成するための最も簡単な方法には、増幅器を用いてＬＣ発振回路の減衰を抑制する段階が含まれる。ＬＣ発振器の周波数安定性は、数多くの用途に対して適切ではない。周波数が高い場合、Ｌ及びＣは、一体化し得る。水晶発振器を用いると、周波数安定性は更に改善される。しかしながら、このような水晶発振器では、常に外部構成要素が必要である。
【０００３】
他のグループの発振器は、緩和発振器であり、これは、（一体化した／外部の）容量を充放電することによって、周期的な信号を生成する。この場合、発振器周波数は、基本的に以下のものに依存する。
【０００４】
即ち、
―供給電圧及び温度依存電流電源／シンクと、
―周波数決定抵抗と直列なスイッチと、
−供給電圧及び温度依存ヒステリシスを有する比較器と、
−２つの比較器であって、その入力段は、異なるトリガ閾値だけ異なり、また従って、互いに整合していない（不整合な）比較器と、
に依存する。
【０００５】
従って、本発明の目的は、外部構成要素無しで発振器周波数を生成し得る電気回路であって、発振器周波数が、供給電圧、温度、及び不整合とはほぼ独立な電気回路を提供することである。
【０００６】
本発明は、請求項１に記載した電気回路によって、この目的を達成する。
本発明による電気回路の利点は、外部周波数決定抵抗が不要なことである。更に、通常の回路では、追加の切換電流回路が必要であるのに対して、単一の放電デバイス（例えば、電流シンク）しか存在しないことである。通常のスイッチの作用は、切換コンデンサ技術を適用することによって、ほぼ排除し得る。寄生容量での電荷反転の結果としての残留作用が残るのみであり、この寄生容量は、同様に、周波数を決定する。この作用は、容量及びスイッチの適切な選択によって、最小限に抑え得る。
【０００７】
一般的に、本発明の根底に在る考え方は、放電デバイス及び基準発生器を切換コンデンサ技術と共に用いると、安定した発振が可能になるということである。
従属請求項には、請求項１に記載した電気回路における有用な開発内容と改善内容が含まれている。
【０００８】
１つの好適な開発内容によれば、クロック生成デバイスは比較器デバイスを有し、一方の入力部は、信号ノードに接続されており、他方の入力部は、第２の基準電位に接続されており、出力部は、第１の持続期間を有するスイッチングパルス信号を出力する。
【０００９】
利点としては、ヒステリシスを有する比較器や２つの比較器が必要な上述した通常の回路とは対照的に、単一の比較器だけでよいことである。この比較器は、正のトリガ閾値のみを検出する。この閾値に達すると、周波数決定容量上の電荷は、第１基準電位により決定される中間電圧を基準にして反転される。このことは、既知の回路における負のトリガ閾値に対応し、この場合のヒステリシスは、基準発生器によってのみ定められる。供給電圧が変動するため正のトリガ閾値が移動する場合、負の閾値は、同じ方向に移動し、周波数決定ヒステリシスはそのまま変化しない。
【００１０】
他の好適な開発内容によれば、クロック発生デバイスは、スイッチングパルス信号を受信し、また、第１持続期間の長さの２倍である第２持続期間を有する対応する第２信号生成のための周波数分周器を有する。従って、発振器周波数の高さは、比較器における第１信号周波数の半分である。
【００１１】
他の好適な開発内容によれば、クロック発生デバイスは、第２信号を受信し、また、第１切換クロック、第２切換クロック、及び第２持続期間を有する周期的な信号を生成するためのクロック発生器を有する。基本的に、このクロック発生器は、出力信号を成形するために用いられる。
【００１２】
他の好適な開発内容によれば、クロック発生器は、ＲＳフリップフロップである。これは、特に、簡単なタイプの実現内容である。
他の好適な開発内容によれば、周波数分周器デバイスには、フィードバックループが反転Ｑ出力部とＤ入力部との間に設けられた状態で、Ｃ入力部でスイッチングパルス信号を受信し、その反転Ｑ出力部で第２信号を送出するパルス端制御フリップフロップが備えられている。これによって、廉価な周波数分周器を作製し得る。
【００１３】
他の好適な開発内容によれば、クロック発生デバイスは、回路が始動された際、第１及び第２切換クロックを定めるための始動論理発生デバイスを有する。
他の好適な開発内容によれば、第１及び第２供給電位から第１及び第２基準電位を生成するための基準発生器デバイスが設けられている。これには、例えば、簡単なカスケード接続を含み得る。
【００１４】
他の好適な開発内容によれば、クロック発生デバイスは、第１切換クロックと周期的な信号が整合するような形態である。しかしながら、当然、第２切換クロックと周期的な信号も、整合し得る。
他の好適な開発内容によれば、放電デバイスは、定電流の電流シンクデバイスである。
【００１５】
本発明の代表的な実施形態を図面に示し、以下の説明において、更に詳細に記述する。
【００１６】
図において、同様な参照番号は、同じ構成要素又は機能が同じ構成要素を示す。
ＳＴＳは、電流シンクデバイスを示し、ＳＴＵＰは、始動論理発生器デバイスを示し、Ｃｐａｒは、寄生容量を示し、Ｓ１−Ｓ６は、切換デバイスを示し、Ｋ１、Ｋ２は、周波数決定容量Ｃ上の第１及び第２接続部を示し、Ｉは、ＳＴＳの電流を示し、Φ１、Φ２は、第１及び第２切換クロックを示し、ＣＬＫは、周期的な信号又は発振器周波数を示し、Ｖｍは、第１基準電位又は中間電圧を示し、Ｖｔｒは、第２基準電位又は振幅搬送閾値を示し、Ｋ３は、信号ノードを示し、Ｖ１、Ｖ２は、Ｋ１及びＫ２上の信号をそれぞれ示し、Ｖｃは、Ｋ３上の信号を示し、ＣＯＭＰは、比較器を示し、＋、−は、ＣＯＭＰの入力部を示し、ＡＫは、ＣＯＭＰの出力部を示し、ＣＰは、それぞれＡＫ及びＣＩ上の信号を示し、ＴＨは、周波数分周器又はフリップフロップを示し、ＣＩは、ＴＨのＣ入力を示し、ＤＩは、ＴＨのＤ入力を示し、ＱＡは、ＴＨの反転出力部を示し、ＲＱは、フィードバックループを示し、ＱＮは、ＱＡ又はクロック発生器ＣＧ上の信号を示し、ＶＤＤ、ＶＳＳは、第１及び第２供給電位を示し、ＲＧは、基準発生器デバイスを示し、ｆｏｓｃは、発振器周波数を示し、ｔは、時間を示す。
【００１７】
図１は、本発明の実施形態による電気回路を示す概略図である。本実施形態による電気回路は、フリーホイール発振器であり、１．６Ｖ＜ＶＤＤ＜２．２Ｖの第１供給電位、及び０Ｖ又は接地電位の第２供給電位ＶＳＳにおいて、周波数ｆｏｓｃ、例えば、３５０ｋＨｚの周期的な信号ＣＬＫを生成するために用いられる。第１基準電位又は中間電圧Ｖｍは、０．８Ｖであり、また、第２基準電位又は振幅搬送閾値Ｖｔｒは、０．４Ｖである。寄生容量を無視して、この場合、発振器周波数ｆｏｓｃは、以下の式で与えられる。
【００１８】
ｆｏｓｃ＝１／Ｔ＝Ｉ／（４Ｃ’・Ｖｔｒ）・・・（１）
これに関連して、Ｃ’は、周波数決定容量Ｃの容量値であり、Ｔは、ｆｏｓｃに対応する持続期間であり、Ｉは、電流シンクＳＴＳの一定電流である。
本実施形態による回路の構成は、以下の通りである。
比較器ＣＯＭＰの＋入力部に接続された信号ノードＫ３は、第１切換デバイスＳ１を介して、第１接続部Ｋ１に接続され、また、第２切換デバイスＳ２を介して、第２接続部Ｋ２に接続されている。信号ノードＫ３は、第１持続期間Ｔ／２の第１信号Ｖｃを有する。
【００１９】
電流シンクデバイスＳＴＳは、第３切換デバイスＳ３を介して、第１接続部Ｋ１に接続され、また、第４切換デバイス（Ｓ４）を介して、第２接続部Ｋ２に接続されており、周波数決定容量Ｃを放電するために用いられる。この場合、同様に示した点での寄生容量Ｃｐａｒは、周波数効果を有するが、このことは、それらの電荷を絶えず反転する必要があるためである。
【００２０】
第２接続部Ｋ２は、第５切換デバイスＳ５を介して、第１基準電位Ｖｍに接続されており、第１接続部Ｋ１は、第６切換デバイスＳ６を介して、第１基準電位Ｖｍに接続されている。
【００２１】
比較器デバイスＣＯＭＰ、始動論理発生器デバイスＳＴＵＰ、周波数分周器デバイスＴＨ、及びクロック発生器ＣＧは、第１信号Ｖｃを生成するための、また、第１切換クロックΦ１、第２切換クロックΦ２、及び周期的な信号ＣＬＫを生成するためのクロック発生デバイスを共に形成する。
【００２２】
第１、第３、及び第５切換デバイスＳ１、Ｓ３、Ｓ５は、第１切換クロックΦ１によって、起動でき、第２、第４、及び第６切換デバイスＳ２、Ｓ４、Ｓ６は、第２切換クロックΦ２によって、起動し得る。この場合、第１及び第２切換クロックΦ１、Φ２は、オーバラップせず、互いの反転である。
【００２３】
図１に示す状態において、厳密には、第１、第３、及び第５切換デバイスＳ１、Ｓ３、Ｓ５は、閉じている。
クロック発生デバイスには、比較器デバイスＣＯＭＰが備えられており、その一方の入力部（＋）は、信号ノードＫ３に接続されており、他方の入力部（−）は、第２基準電位Ｖｔｒに接続されており、その出力部ＡＫは、第１信号Ｖｃの持続期間Ｔ／２に従って、第１持続期間Ｔ／２を有するスイッチングパルス信号ＣＰを出力する。
【００２４】
また、クロック発生デバイスには、スイッチングパルス信号ＣＰを受信するための、また、第１持続期間Ｔ／２の２倍の長さである第２持続期間がＴの対応する第２信号ＱＮを生成するための周波数分周器デバイスＴＨが備えられている。この例において、周波数分周器デバイスＴＨは、フィードバックループＲＫが、反転Ｑ出力部ＱＡとＤ入力部ＤＩとの間に設けられた状態で、Ｃ入力部ＣＩにおいてスイッチングパルス信号ＣＰを受信するための、また、その反転Ｑ出力部ＱＡにおいて第２信号ＱＮを出力するためのパルス端制御フリップフロップである。
【００２５】
また、クロック発生デバイスには、第２信号ＱＮを受信するための、また、第１切換クロックΦ１、第２切換クロックΦ２、及び第２持続期間Ｔの周期的な信号ＣＬＫを受信するためのクロック発生器ＣＧが備えられている。この場合、クロック発生器ＣＧは、ＲＳフリップフロップである。これは、信号成形に用いられ、また、特に、第１及び第２切換クロックΦ１、Φ２は、オーバラップせず、また、互いの反転である。
【００２６】
最後に、クロック発生デバイスには、回路が始動される際、又は、初期化時、第１及び第２切換クロックΦ１、Φ２を規定するための始動論理発生器デバイスＳＴＵＰが備えられている。
【００２７】
基準発生器デバイスＲＧは、第１及び第２供給電位ＶＤＤ、ＶＳＳから第１及び第２基準電位Ｖｍ及びＶｒを生成するために用いられる。
この場合、クロック発生デバイスは、第１切換クロックΦ１と周期的な信号ＣＬＫが整合するような形態である。
【００２８】
図２ａ）乃至ｈ）は、図１に示した電気回路における様々なノード上の信号プロファイルの概略図を示す。図は、寄生容量Ｃｐａｒを無視した理想的な状態を示す。
【００２９】
図２ａ）は、容量Ｃの接続部Ｋ１上での信号Ｖ１のタイミングを示す。スイッチＳ２、Ｓ４、Ｓ６は、初期的には閉じられており、また、スイッチＳ１、Ｓ３、Ｓ５は、初期的には開いており、信号Ｖ１は、スイッチＳ６を介して、第１基準電位Ｖｍにある。
【００３０】
図２ｂ）は、容量Ｃの接続部Ｋ２上における信号Ｖ２のタイミングを示す。スイッチＳ２、Ｓ４、Ｓ６が、初期的には閉じられており、また、スイッチＳ１、Ｓ３、Ｓ５が、初期的には開いている場合、容量Ｃは、スイッチＳ２、Ｓ４を介して、電流シンクＳＴＳに放電されるため、信号Ｖ２は、第２基準電位Ｖｔｒに降下する。
【００３１】
図２ｃ）は、容量Ｃを介した電位差Ｖ１−Ｖ２に対するタイミングを示す。
信号Ｖ２が第２基準電位Ｖｔｒに達すると、信号Ｖｃは、信号ノードＫ３に印加され、こうして、スイッチＳ２を介して、比較器ＣＯＭＰの＋入力部に印加される。しかしながら、同時に、基準発生器ＲＧからの第２基準電位Ｖｔｒは、直接比較器ＣＯＭＰの（−）入力部に印加される。このことは、出力部ＡＫにおいて比較器ＣＯＭＰによって生成される出力信号ＣＰは、図２ｅに示すように正のスイッチング端であることを意味する。
【００３２】
翻って、このことは、図２ｆ）乃至２ｈ）に示すように、信号ＣＰの立ち上がり端での周波数分周器ＴＨの出力部ＱＡにおける信号ＱＮの状態変化と、クロック発生器ＣＧのそれぞれの出力部における第１及び第２切換クロックΦ１、Φ２並びに周期的な信号ＣＬＫの対応する遅延された状態変化とを促す。
【００３３】
この場合、遅延は、第１及び第２切換クロックΦ１、Φ２がオーバラップせず、即ち、スイッチＳ１乃至Ｓ６全てが短時間の間開いているような遅延である。このことは、クロック発生器ＣＧにおけるＲＳフリップフロップの固有の特性によって、困難無く実現し得る。図２ｇ）及び２ｈ）は、それぞれのＣＰパルスを拡大する点線の拡大線によって、このことを示す。
【００３４】
こうして、スイッチＳ１乃至Ｓ６の位置は、スイッチＳ２、Ｓ４、Ｓ６が開き、スイッチＳ１、Ｓ３、Ｓ５が閉じるように変化する。
このことの影響は、第２基準電位Ｖｔｒが、直前に信号ノードＫ３上にあって、その高インピーダンス環境のために消費できないことにより、信号Ｖ１がＶｍ＋Ｖｔｒに飛ぶことである。同時に、信号ノードＫ３上の信号Ｖｃは、Ｖｍ＋Ｖｔｒに飛び、これによって、比較器ＣＯＭＰの出力部ＡＫにおける信号ＣＰが、また直に降下する。
【００３５】
次に、信号Ｖ１は、容量Ｃは、スイッチＳ１、Ｓ３を介して、電流シンクＳＴＳに放電されるため、値Ｖｍ＋Ｖｔｒから第２基準電位Ｖｔｒに降下する。この場合、信号Ｖ２は、スイッチＳ５を介して、第１基準電位Ｖｍである。
【００３６】
信号Ｖ１が、第２基準電位Ｖｔｒに達すると、比較器ＣＯＭＰの出力部ＡＫにおいて、信号ＣＰの新しいスイッチングパルスにトリガがかけられる。
図２ｆ）乃至２ｈ）に示すように、これによって、信号ＣＰの立ち上がり端での周波数分周器ＴＨの出力部ＱＡにおける信号ＱＮの新しい状態変化と、クロック発生器ＣＧのそれぞれの出力部における第１及び第２切換クロックΦ１、Φ２並びに周期的な信号ＣＬＫの対応する遅延された状態変化とが生じる。周波数分周器ＴＨは、持続期間をＴ／２からＴへ、２倍にすること、つまり、第１及び第２切換クロックΦ１、Φ２及び周期的な信号ＣＬＫは、持続期間Ｔを有することが明らかに分かる。
【００３７】
この新しい状態変化によって、スイッチＳ２、Ｓ４、Ｓ６が、再度閉じ、また、スイッチＳ１、Ｓ３、Ｓ５が、再度開くように、スイッチＳ１乃至Ｓ６の位置が変化する。
【００３８】
図２ａ）乃至２ｈ）で分かるように、これらの切換クロックΦ１、Φ２の状態変化は、周期的に継続する。
図３は、図１に示す電気回路において、供給電位間の電位差ΔＶ＝ＶＤＤ−ＶＳＳに対する発振器周波数ｆｏｓｃの依存性を示す。
【００３９】
依存性は、ほんのわずかであり、問題にしている電位差間隔０．６Ｖより、２５００Ｈｚ程度超えるだけであることが明らかに分かる。
本発明は、好適で代表的な実施形態を参照して上述したが、それに限定されるものではなく、むしろ、広く様々な方法で修正が可能である。
【００４０】
特に、電圧、周波数、及び構成要素の大きさに対して述べたパラメータ範囲は、例示のためだけであり、希望に応じて変更し得る。
更に、信号ＱＮを適当に除算することによって期間を２倍にする代わりに、クロック発生器において、第１持続期間の任意の偶数倍である第２持続期間を設定することができる。
【００４１】
更にまた、放電デバイスは、一定電流Ｉの電流シンクの代わりに、抵抗器Ｒ又は電流源でよい。
【図面の簡単な説明】
【図１】本発明の実施形態による電気回路を示す概略図。
【図２ａ】図１に示す電気回路における様々なノードでの信号プロファイルを示す概略図。
【図２ｂ】図１に示す電気回路における様々なノードでの信号プロファイルを示す概略図。
【図２ｃ】図１に示す電気回路における様々なノードでの信号プロファイルを示す概略図。
【図２ｄ】図１に示す電気回路における様々なノードでの信号プロファイルを示す概略図。
【図２ｅ】図１に示す電気回路における様々なノードでの信号プロファイルを示す概略図。
【図２ｆ】図１に示す電気回路における様々なノードでの信号プロファイルを示す概略図。
【図２ｇ】図１に示す電気回路における様々なノードでの信号プロファイルを示す概略図。
【図２ｈ】図１に示す電気回路における様々なノードでの信号プロファイルを示す概略図。
【図３】図１に示す電気回路において、供給電位間の電位差ΔＶ＝ＶＤＤ−ＶＳＳに対する発振器周波数ｆｏｓｃの依存性を示す図。
【符号の説明】
ＳＴＳ・・・電流シンクデバイス、放電デバイス、ＳＴＵＰ・・・始動論理発生器デバイス、Ｃｐａｒ・・・寄生容量、Ｓ１−Ｓ６・・・切換デバイス、Ｋ１、Ｋ２・・・Ｃ上の第１及び第２接続部、Ｃ・・・周波数決定容量、Ｉ・・・電流
Φ１、Φ２・・・第１及び第２切換クロック、ＣＬＫ・・・周期的な信号、発振器周波数、Ｖｍ・・・第１基準電位、中間電圧、Ｖｔｒ・・・第２基準電位、振幅搬送閾値、Ｋ３・・・信号ノード、Ｖ１、Ｖ２・・・Ｋ１及びＫ２上の信号、Ｖｃ・・・Ｋ３上の信号、ＣＯＭＰ・・・比較器、＋、−・・・ＣＯＭＰの入力部、ＡＫ・・・ＣＯＭＰの出力部、ＣＰ・・・ＡＫ又はＣＩ上の信号、ＴＨ・・・周波数分周器、フリップフロップ、ＣＩ・・・ＴＨのＣ入力、ＤＩ・・・ＴＨのＤ入力、ＱＡ・・・ＴＨの反転出力部、ＲＫ・・・フィードバックループ、ＱＮ・・・ＱＡ又はＣＧ上の信号、ＶＤＤ、ＶＳＳ・・・第１及び第２供給電位、ＲＧ・・・基準発生器デバイス、ｔ・・・時間、ｆｏｓｃ・・・発振器周波数。
本発明は、周期的な信号を生成するための電気回路に関する。
ＥＰ０８３４９９２Ａ２では、オン・チップ発振器を有するモノリシックＭＯＳ切換コンデンサ回路が開示されている。
【０００２】
ＵＳ−Ａ−６，０２８，４８８では、コンデンサ切換周波数選択によるデジタル制御発振器が開示されている。
周期的な信号を生成するための最も簡単な方法には、増幅器を用いてＬＣ発振回路の減衰を抑制する段階が含まれる。ＬＣ発振器の周波数安定性は、数多くの用途に対して適切ではない。周波数が高い場合、Ｌ及びＣは、一体化し得る。水晶発振器を用いると、周波数安定性は更に改善される。しかしながら、このような水晶発振器では、常に外部構成要素が必要である。
【０００３】
他のグループの発振器は、緩和発振器であり、これは、（一体化した／外部の）容量を充放電することによって、周期的な信号を生成する。この場合、発振器周波数は、基本的に以下のものに依存する。
【０００４】
即ち、
―供給電圧及び温度依存電流電源／シンクと、
―周波数決定抵抗と直列なスイッチと、
−供給電圧及び温度依存ヒステリシスを有する比較器と、
−２つの比較器であって、その入力段は、異なるトリガ閾値だけ異なり、また従って、互いに整合していない（不整合な）比較器と、
に依存する。
【０００５】
従って、本発明の目的は、外部構成要素無しで発振器周波数を生成し得る電気回路であって、発振器周波数が、供給電圧、温度、及び不整合とはほぼ独立な電気回路を提供することである。
【０００６】
本発明は、請求項１に記載した電気回路によって、この目的を達成する。
本発明による電気回路の利点は、外部周波数決定抵抗が不要なことである。更に、通常の回路では、追加の切換電流回路が必要であるのに対して、単一の放電デバイス（例えば、電流シンク）しか存在しないことである。通常のスイッチの作用は、切換コンデンサ技術を適用することによって、ほぼ排除し得る。寄生容量での電荷反転の結果としての残留作用が残るのみであり、この寄生容量は、同様に、周波数を決定する。この作用は、容量及びスイッチの適切な選択によって、最小限に抑え得る。
【０００７】
一般的に、本発明の根底に在る考え方は、放電デバイス及び基準発生器を切換コンデンサ技術と共に用いると、安定した発振が可能になるということである。
従属請求項には、請求項１に記載した電気回路における有用な開発内容と改善内容が含まれている。
【０００８】
１つの好適な開発内容によれば、クロック生成デバイスは比較器デバイスを有し、一方の入力部は、信号ノードに接続されており、他方の入力部は、第２の基準電位に接続されており、出力部は、第１の持続期間を有するスイッチングパルス信号を出力する。
【０００９】
利点としては、ヒステリシスを有する比較器や２つの比較器が必要な上述した通常の回路とは対照的に、単一の比較器だけでよいことである。この比較器は、正のトリガ閾値のみを検出する。この閾値に達すると、周波数決定容量上の電荷は、第１基準電位により決定される中間電圧を基準にして反転される。このことは、既知の回路における負のトリガ閾値に対応し、この場合のヒステリシスは、基準発生器によってのみ定められる。供給電圧が変動するため正のトリガ閾値が移動する場合、負の閾値は、同じ方向に移動し、周波数決定ヒステリシスはそのまま変化しない。
【００１０】
他の好適な開発内容によれば、クロック発生デバイスは、スイッチングパルス信号を受信し、また、第１持続期間の長さの２倍である第２持続期間を有する対応する第２信号生成のための周波数分周器を有する。従って、発振器周波数の高さは、比較器における第１信号周波数の半分である。
【００１１】
他の好適な開発内容によれば、クロック発生デバイスは、第２信号を受信し、また、第１切換クロック、第２切換クロック、及び第２持続期間を有する周期的な信号を生成するためのクロック発生器を有する。基本的に、このクロック発生器は、出力信号を成形するために用いられる。
【００１２】
他の好適な開発内容によれば、クロック発生器は、ＲＳフリップフロップである。これは、特に、簡単なタイプの実現内容である。
他の好適な開発内容によれば、周波数分周器デバイスには、フィードバックループが反転Ｑ出力部とＤ入力部との間に設けられた状態で、Ｃ入力部でスイッチングパルス信号を受信し、その反転Ｑ出力部で第２信号を送出するパルス端制御フリップフロップが備えられている。これによって、廉価な周波数分周器を作製し得る。
【００１３】
他の好適な開発内容によれば、クロック発生デバイスは、回路が始動された際、第１及び第２切換クロックを定めるための始動論理発生デバイスを有する。
他の好適な開発内容によれば、第１及び第２供給電位から第１及び第２基準電位を生成するための基準発生器デバイスが設けられている。これには、例えば、簡単なカスケード接続を含み得る。
【００１４】
他の好適な開発内容によれば、クロック発生デバイスは、第１切換クロックと周期的な信号が整合するような形態である。しかしながら、当然、第２切換クロックと周期的な信号も、整合し得る。
他の好適な開発内容によれば、放電デバイスは、定電流の電流シンクデバイスである。
【００１５】
本発明の代表的な実施形態を図面に示し、以下の説明において、更に詳細に記述する。
【００１６】
図において、同様な参照番号は、同じ構成要素又は機能が同じ構成要素を示す。
ＳＴＳは、電流シンクデバイスを示し、ＳＴＵＰは、始動論理発生器デバイスを示し、Ｃｐａｒは、寄生容量を示し、Ｓ１−Ｓ６は、切換デバイスを示し、Ｋ１、Ｋ２は、周波数決定容量Ｃ上の第１及び第２接続部を示し、Ｉは、ＳＴＳの電流を示し、Φ１、Φ２は、第１及び第２切換クロックを示し、ＣＬＫは、周期的な信号又は発振器周波数を示し、Ｖｍは、第１基準電位又は中間電圧を示し、Ｖｔｒは、第２基準電位又は振幅搬送閾値を示し、Ｋ３は、信号ノードを示し、Ｖ１、Ｖ２は、Ｋ１及びＫ２上の信号をそれぞれ示し、Ｖｃは、Ｋ３上の信号を示し、ＣＯＭＰは、比較器を示し、＋、−は、ＣＯＭＰの入力部を示し、ＡＫは、ＣＯＭＰの出力部を示し、ＣＰは、それぞれＡＫ及びＣＩ上の信号を示し、ＴＨは、周波数分周器又はフリップフロップを示し、ＣＩは、ＴＨのＣ入力を示し、ＤＩは、ＴＨのＤ入力を示し、ＱＡは、ＴＨの反転出力部を示し、ＲＱは、フィードバックループを示し、ＱＮは、ＱＡ又はクロック発生器ＣＧ上の信号を示し、ＶＤＤ、ＶＳＳは、第１及び第２供給電位を示し、ＲＧは、基準発生器デバイスを示し、ｆｏｓｃは、発振器周波数を示し、ｔは、時間を示す。
【００１７】
図１は、本発明の実施形態による電気回路を示す概略図である。本実施形態による電気回路は、フリーホイール発振器であり、１．６Ｖ＜ＶＤＤ＜２．２Ｖの第１供給電位、及び０Ｖ又は接地電位の第２供給電位ＶＳＳにおいて、周波数ｆｏｓｃ、例えば、３５０ｋＨｚの周期的な信号ＣＬＫを生成するために用いられる。第１基準電位又は中間電圧Ｖｍは、０．８Ｖであり、また、第２基準電位又は振幅搬送閾値Ｖｔｒは、０．４Ｖである。寄生容量を無視して、この場合、発振器周波数ｆｏｓｃは、以下の式で与えられる。
【００１８】
ｆｏｓｃ＝１／Ｔ＝Ｉ／（４Ｃ’・Ｖｔｒ）・・・（１）
これに関連して、Ｃ’は、周波数決定容量Ｃの容量値であり、Ｔは、ｆｏｓｃに対応する持続期間であり、Ｉは、電流シンクＳＴＳの一定電流である。
本実施形態による回路の構成は、以下の通りである。
比較器ＣＯＭＰの＋入力部に接続された信号ノードＫ３は、第１切換デバイスＳ１を介して、第１接続部Ｋ１に接続され、また、第２切換デバイスＳ２を介して、第２接続部Ｋ２に接続されている。信号ノードＫ３は、第１持続期間Ｔ／２の第１信号Ｖｃを有する。
【００１９】
電流シンクデバイスＳＴＳは、第３切換デバイスＳ３を介して、第１接続部Ｋ１に接続され、また、第４切換デバイス（Ｓ４）を介して、第２接続部Ｋ２に接続されており、周波数決定容量Ｃを放電するために用いられる。この場合、同様に示した点での寄生容量Ｃｐａｒは、周波数効果を有するが、このことは、それらの電荷を絶えず反転する必要があるためである。
【００２０】
第２接続部Ｋ２は、第５切換デバイスＳ５を介して、第１基準電位Ｖｍに接続されており、第１接続部Ｋ１は、第６切換デバイスＳ６を介して、第１基準電位Ｖｍに接続されている。
【００２１】
比較器デバイスＣＯＭＰ、始動論理発生器デバイスＳＴＵＰ、周波数分周器デバイスＴＨ、及びクロック発生器ＣＧは、第１信号Ｖｃを生成するための、また、第１切換クロックΦ１、第２切換クロックΦ２、及び周期的な信号ＣＬＫを生成するためのクロック発生デバイスを共に形成する。
【００２２】
第１、第３、及び第５切換デバイスＳ１、Ｓ３、Ｓ５は、第１切換クロックΦ１によって、起動でき、第２、第４、及び第６切換デバイスＳ２、Ｓ４、Ｓ６は、第２切換クロックΦ２によって、起動し得る。この場合、第１及び第２切換クロックΦ１、Φ２は、オーバラップせず、互いの反転である。
【００２３】
図１に示す状態において、厳密には、第１、第３、及び第５切換デバイスＳ１、Ｓ３、Ｓ５は、閉じている。
クロック発生デバイスには、比較器デバイスＣＯＭＰが備えられており、その一方の入力部（＋）は、信号ノードＫ３に接続されており、他方の入力部（−）は、第２基準電位Ｖｔｒに接続されており、その出力部ＡＫは、第１信号Ｖｃの持続期間Ｔ／２に従って、第１持続期間Ｔ／２を有するスイッチングパルス信号ＣＰを出力する。
【００２４】
また、クロック発生デバイスには、スイッチングパルス信号ＣＰを受信するための、また、第１持続期間Ｔ／２の２倍の長さである第２持続期間がＴの対応する第２信号ＱＮを生成するための周波数分周器デバイスＴＨが備えられている。この例において、周波数分周器デバイスＴＨは、フィードバックループＲＫが、反転Ｑ出力部ＱＡとＤ入力部ＤＩとの間に設けられた状態で、Ｃ入力部ＣＩにおいてスイッチングパルス信号ＣＰを受信するための、また、その反転Ｑ出力部ＱＡにおいて第２信号ＱＮを出力するためのパルス端制御フリップフロップである。
【００２５】
また、クロック発生デバイスには、第２信号ＱＮを受信するための、また、第１切換クロックΦ１、第２切換クロックΦ２、及び第２持続期間Ｔの周期的な信号ＣＬＫを受信するためのクロック発生器ＣＧが備えられている。この場合、クロック発生器ＣＧは、ＲＳフリップフロップである。これは、信号成形に用いられ、また、特に、第１及び第２切換クロックΦ１、Φ２は、オーバラップせず、また、互いの反転である。
【００２６】
最後に、クロック発生デバイスには、回路が始動される際、又は、初期化時、第１及び第２切換クロックΦ１、Φ２を規定するための始動論理発生器デバイスＳＴＵＰが備えられている。
【００２７】
基準発生器デバイスＲＧは、第１及び第２供給電位ＶＤＤ、ＶＳＳから第１及び第２基準電位Ｖｍ及びＶｒを生成するために用いられる。
この場合、クロック発生デバイスは、第１切換クロックΦ１と周期的な信号ＣＬＫが整合するような形態である。
【００２８】
図２ａ）乃至ｈ）は、図１に示した電気回路における様々なノード上の信号プロファイルの概略図を示す。図は、寄生容量Ｃｐａｒを無視した理想的な状態を示す。
【００２９】
図２ａ）は、容量Ｃの接続部Ｋ１上での信号Ｖ１のタイミングを示す。スイッチＳ２、Ｓ４、Ｓ６は、初期的には閉じられており、また、スイッチＳ１、Ｓ３、Ｓ５は、初期的には開いており、信号Ｖ１は、スイッチＳ６を介して、第１基準電位Ｖｍにある。
【００３０】
図２ｂ）は、容量Ｃの接続部Ｋ２上における信号Ｖ２のタイミングを示す。スイッチＳ２、Ｓ４、Ｓ６が、初期的には閉じられており、また、スイッチＳ１、Ｓ３、Ｓ５が、初期的には開いている場合、容量Ｃは、スイッチＳ２、Ｓ４を介して、電流シンクＳＴＳに放電されるため、信号Ｖ２は、第２基準電位Ｖｔｒに降下する。
【００３１】
図２ｃ）は、容量Ｃを介した電位差Ｖ１−Ｖ２に対するタイミングを示す。
信号Ｖ２が第２基準電位Ｖｔｒに達すると、信号Ｖｃは、信号ノードＫ３に印加され、こうして、スイッチＳ２を介して、比較器ＣＯＭＰの＋入力部に印加される。しかしながら、同時に、基準発生器ＲＧからの第２基準電位Ｖｔｒは、直接比較器ＣＯＭＰの（−）入力部に印加される。このことは、出力部ＡＫにおいて比較器ＣＯＭＰによって生成される出力信号ＣＰは、図２ｅに示すように正のスイッチング端であることを意味する。
【００３２】
翻って、このことは、図２ｆ）乃至２ｈ）に示すように、信号ＣＰの立ち上がり端での周波数分周器ＴＨの出力部ＱＡにおける信号ＱＮの状態変化と、クロック発生器ＣＧのそれぞれの出力部における第１及び第２切換クロックΦ１、Φ２並びに周期的な信号ＣＬＫの対応する遅延された状態変化とを促す。
【００３３】
この場合、遅延は、第１及び第２切換クロックΦ１、Φ２がオーバラップせず、即ち、スイッチＳ１乃至Ｓ６全てが短時間の間開いているような遅延である。このことは、クロック発生器ＣＧにおけるＲＳフリップフロップの固有の特性によって、困難無く実現し得る。図２ｇ）及び２ｈ）は、それぞれのＣＰパルスを拡大する点線の拡大線によって、このことを示す。
【００３４】
こうして、スイッチＳ１乃至Ｓ６の位置は、スイッチＳ２、Ｓ４、Ｓ６が開き、スイッチＳ１、Ｓ３、Ｓ５が閉じるように変化する。
このことの影響は、第２基準電位Ｖｔｒが、直前に信号ノードＫ３上にあって、その高インピーダンス環境のために消費できないことにより、信号Ｖ１がＶｍ＋Ｖｔｒに飛ぶことである。同時に、信号ノードＫ３上の信号Ｖｃは、Ｖｍ＋Ｖｔｒに飛び、これによって、比較器ＣＯＭＰの出力部ＡＫにおける信号ＣＰが、また直に降下する。
【００３５】
次に、信号Ｖ１は、容量Ｃは、スイッチＳ１、Ｓ３を介して、電流シンクＳＴＳに放電されるため、値Ｖｍ＋Ｖｔｒから第２基準電位Ｖｔｒに降下する。この場合、信号Ｖ２は、スイッチＳ５を介して、第１基準電位Ｖｍである。
【００３６】
信号Ｖ１が、第２基準電位Ｖｔｒに達すると、比較器ＣＯＭＰの出力部ＡＫにおいて、信号ＣＰの新しいスイッチングパルスにトリガがかけられる。
図２ｆ）乃至２ｈ）に示すように、これによって、信号ＣＰの立ち上がり端での周波数分周器ＴＨの出力部ＱＡにおける信号ＱＮの新しい状態変化と、クロック発生器ＣＧのそれぞれの出力部における第１及び第２切換クロックΦ１、Φ２並びに周期的な信号ＣＬＫの対応する遅延された状態変化とが生じる。周波数分周器ＴＨは、持続期間をＴ／２からＴへ、２倍にすること、つまり、第１及び第２切換クロックΦ１、Φ２及び周期的な信号ＣＬＫは、持続期間Ｔを有することが明らかに分かる。
【００３７】
この新しい状態変化によって、スイッチＳ２、Ｓ４、Ｓ６が、再度閉じ、また、スイッチＳ１、Ｓ３、Ｓ５が、再度開くように、スイッチＳ１乃至Ｓ６の位置が変化する。
【００３８】
図２ａ）乃至２ｈ）で分かるように、これらの切換クロックΦ１、Φ２の状態変化は、周期的に継続する。
図３は、図１に示す電気回路において、供給電位間の電位差ΔＶ＝ＶＤＤ−ＶＳＳに対する発振器周波数ｆｏｓｃの依存性を示す。
【００３９】
依存性は、ほんのわずかであり、問題にしている電位差間隔０．６Ｖより、２５００Ｈｚ程度超えるだけであることが明らかに分かる。
本発明は、好適で代表的な実施形態を参照して上述したが、それに限定されるものではなく、むしろ、広く様々な方法で修正が可能である。
【００４０】
特に、電圧、周波数、及び構成要素の大きさに対して述べたパラメータ範囲は、例示のためだけであり、希望に応じて変更し得る。
更に、信号ＱＮを適当に除算することによって期間を２倍にする代わりに、クロック発生器において、第１持続期間の任意の偶数倍である第２持続期間を設定することができる。
【００４１】
更にまた、放電デバイスは、一定電流Ｉの電流シンクの代わりに、抵抗器Ｒ又は電流源でよい。
【図面の簡単な説明】
【図１】本発明の実施形態による電気回路を示す概略図。
【図２ａ】図１に示す電気回路における様々なノードでの信号プロファイルを示す概略図。
【図２ｂ】図１に示す電気回路における様々なノードでの信号プロファイルを示す概略図。
【図２ｃ】図１に示す電気回路における様々なノードでの信号プロファイルを示す概略図。
【図２ｄ】図１に示す電気回路における様々なノードでの信号プロファイルを示す概略図。
【図２ｅ】図１に示す電気回路における様々なノードでの信号プロファイルを示す概略図。
【図２ｆ】図１に示す電気回路における様々なノードでの信号プロファイルを示す概略図。
【図２ｇ】図１に示す電気回路における様々なノードでの信号プロファイルを示す概略図。
【図２ｈ】図１に示す電気回路における様々なノードでの信号プロファイルを示す概略図。
【図３】図１に示す電気回路において、供給電位間の電位差ΔＶ＝ＶＤＤ−ＶＳＳに対する発振器周波数ｆｏｓｃの依存性を示す図。
【符号の説明】
ＳＴＳ・・・電流シンクデバイス、放電デバイス、ＳＴＵＰ・・・始動論理発生器デバイス、Ｃｐａｒ・・・寄生容量、Ｓ１−Ｓ６・・・切換デバイス、Ｋ１、Ｋ２・・・Ｃ上の第１及び第２接続部、Ｃ・・・周波数決定容量、Ｉ・・・電流
Φ１、Φ２・・・第１及び第２切換クロック、ＣＬＫ・・・周期的な信号、発振器周波数、Ｖｍ・・・第１基準電位、中間電圧、Ｖｔｒ・・・第２基準電位、振幅搬送閾値、Ｋ３・・・信号ノード、Ｖ１、Ｖ２・・・Ｋ１及びＫ２上の信号、Ｖｃ・・・Ｋ３上の信号、ＣＯＭＰ・・・比較器、＋、−・・・ＣＯＭＰの入力部、ＡＫ・・・ＣＯＭＰの出力部、ＣＰ・・・ＡＫ又はＣＩ上の信号、ＴＨ・・・周波数分周器、フリップフロップ、ＣＩ・・・ＴＨのＣ入力、ＤＩ・・・ＴＨのＤ入力、ＱＡ・・・ＴＨの反転出力部、ＲＫ・・・フィードバックループ、ＱＮ・・・ＱＡ又はＣＧ上の信号、ＶＤＤ、ＶＳＳ・・・第１及び第２供給電位、ＲＧ・・・基準発生器デバイス、ｔ・・・時間、ｆｏｓｃ・・・発振器周波数。
Claims (10)
- 周期的な信号（ＣＬＫ）を生成するための電気回路であって、
第１接続部（Ｋ１）と第２接続部（Ｋ２）とを有する容量デバイス（Ｃ）と、
第１切換デバイス（Ｓ１）を介して、第１接続部（Ｋ１）に接続され、また、第２切換デバイス（Ｓ２）を介して、第２接続部（Ｋ２）に接続され、第１持続期間（Ｔ／２）を有する第１信号（Ｖｃ）を搬送する信号ノード（Ｋ３）と、
第３切換デバイス（Ｓ３）を介して、第１接続部（Ｋ１）に接続され、また、第４切換デバイス（Ｓ４）を介して、第２接続部（Ｋ２）に接続された充放電デバイス（ＳＴＳ）であって、第２接続部（Ｋ２）は、第５切換デバイス（Ｓ５）を介して、第１基準電位（Ｖｍ）に接続され、第１接続部（Ｋ１）は、第６切換デバイス（Ｓ６）を介して、第１基準電位（Ｖｍ）に接続されている充放電デバイス（ＳＴＳ）と、
第１信号（Ｖｃ）を受信するための、また、第１切換クロック（Φ１）と、第２切換クロック（Φ２）と、周期的な信号（ＣＬＫ）とを生成するためのクロック発生デバイス（ＣＯＭＰ、ＳＴＵＰ、ＴＨ、ＣＧ）と、が備えられ、
第１及び第２切換クロック（Φ１、Φ２）は、オーバラップせず、互いの反転であり、
第１、第３、及び第５切換デバイス（Ｓ１、Ｓ３、Ｓ５）は、第１切換クロック（Φ１）によって、起動でき、第２、第４、第６切換デバイス（Ｓ２、Ｓ４、Ｓ６）は、第２切換クロック（Φ２）によって、起動でき、
第１及び第２切換クロック（Φ１、Φ２）と周期的な信号（ＣＬＫ）は、第２持続期間（Ｔ）を有し、これが、第１持続期間（Ｔ／２）の偶数倍である電気回路。 - 請求項１に記載の電気回路であって、
クロック発生デバイス（ＣＯＭＰ、ＳＴＵＰ、ＴＨ、ＣＧ）には、その一方の入力部（＋）が信号ノード（Ｋ３）に接続され、その他方の入力部（−）が第２基準電位（Ｖｔｒ）に接続され、その出力部（ＡＫ）が第１持続期間（Ｔ／２）を有するスイッチングパルス信号（ＣＰ）を出力する、比較器デバイス（ＣＯＭＰ）が備えられていることを特徴とする電気回路。 - 請求項２に記載の電気回路であって、
クロック発生デバイス（ＣＯＭＰ、ＳＴＵＰ、ＴＨ、ＣＧ）には、スイッチングパルス信号（ＣＰ）を受信するための、また、第１持続期間（Ｔ／２）の２倍の長さである第２持続期間（Ｔ）を有した対応する第２信号（ＱＮ）を生成するための周波数分周器デバイス（ＴＨ）が備えられていることを特徴とする電気回路。 - 請求項３に記載の電気回路であって、
クロック発生デバイス（ＣＯＭＰ、ＳＴＵＰ、ＴＨ、ＣＧ）には、
第２信号（ＱＮ）を受信するための、また、第１切換クロック（Φ１）と、第２切換クロック（Φ２）と、第２持続期間（Ｔ）を有する周期的な信号（ＣＬＫ）とを生成するためのクロック発生器（ＣＧ）が備えられていることを特徴とする電気回路。 - 請求項４に記載の電気回路であって、
クロック発生器（ＣＧ）は、ＲＳフリップフロップであることを特徴とする電気回路。 - 請求項３に記載の電気回路であって、
周波数分周器デバイス（ＴＨ）には、Ｃ入力部（ＣＩ）においてスイッチングパルス信号（ＣＰ）を受信し、また、その反転Ｑ出力部（ＱＡ）において第２信号（ＱＮ）を出力するパルス端制御フリップフロップであって、フィードバックループ（ＲＫ）が、反転Ｑ出力部（ＱＡ）とＤ入力部（ＤＩ）との間に設けられているパルス端制御フリップフロップが備えられていることを特徴とする電気回路。 - 請求項１乃至６のいずれか１つに記載の電気回路であって、
クロック発生デバイス（ＣＯＭＰ、ＳＴＵＰ、ＴＨ、ＣＧ）には、回路が始動された際、第１及び第２切換クロック（Φ１、Φ２）を規定するための始動論理発生器デバイス（ＳＴＵＰ）が備えられていることを特徴とする電気回路。 - 請求項１乃至７のいずれか１つに記載の電気回路であって、
第１及び第２供給電位（ＶＤＤ、ＶＳＳ）から第１及び第２基準電位（Ｖｍ、Ｖｔｒ）を生成するための基準発生器デバイス（ＲＧ）が備えられていることを特徴とする電気回路。 - 請求項１乃至８のいずれか１つに記載の電気回路であって、
クロック発生デバイス（ＣＯＭＰ、ＳＴＵＰ、ＴＨ、ＣＧ）は、第１切換クロック（Φ１）と周期的な信号（ＣＬＫ）とが整合するような形態であることを特徴とする電気回路。 - 請求項１乃至９のいずれか１つに記載の電気回路であって、
放電デバイスは、一定電流（Ｉ）の充放電デバイス（ＳＴＳ）であることを特徴とする電気回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10046325A DE10046325C2 (de) | 2000-09-19 | 2000-09-19 | Elektrische Schaltung zur Erzeugung eines periodischen Signals |
| PCT/EP2001/009828 WO2002025815A1 (de) | 2000-09-19 | 2001-08-24 | Elektrische schaltung zur erzeugung eines periodischen signals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004509550A true JP2004509550A (ja) | 2004-03-25 |
| JP3721360B2 JP3721360B2 (ja) | 2005-11-30 |
Family
ID=7656779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002528911A Expired - Fee Related JP3721360B2 (ja) | 2000-09-19 | 2001-08-24 | 周期的な信号を生成するための電気回路 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6867657B2 (ja) |
| EP (1) | EP1319269B1 (ja) |
| JP (1) | JP3721360B2 (ja) |
| CN (1) | CN1210867C (ja) |
| AT (1) | ATE308822T1 (ja) |
| DE (2) | DE10046325C2 (ja) |
| DK (1) | DK1319269T3 (ja) |
| WO (1) | WO2002025815A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005117140A (ja) | 2003-10-03 | 2005-04-28 | Nec Electronics Corp | 発振回路及びそれを備える半導体集積回路 |
| JP4989106B2 (ja) * | 2006-05-17 | 2012-08-01 | オンセミコンダクター・トレーディング・リミテッド | 発振回路 |
| JP4932322B2 (ja) * | 2006-05-17 | 2012-05-16 | オンセミコンダクター・トレーディング・リミテッド | 発振回路 |
| US8026770B2 (en) * | 2009-07-01 | 2011-09-27 | Synaptics, Inc. | Relaxation oscillator |
| US8350631B1 (en) * | 2011-06-14 | 2013-01-08 | Freescale Semiconductor, Inc | Relaxation oscillator with low power consumption |
| EP2696500B1 (en) | 2012-08-09 | 2019-04-24 | ams AG | Oscillator circuit and method for generating an oscillator signal |
| EP2887545B1 (en) | 2013-12-17 | 2020-10-21 | ams AG | Oscillator circuit |
| CN105553445A (zh) * | 2015-12-05 | 2016-05-04 | 许昌学院 | 一种应用于开关电源控制电路的时钟信号发生器 |
| CN105471226B (zh) * | 2015-12-31 | 2018-05-22 | 成都芯源系统有限公司 | 开关电源及用于其中的控制器和振荡器 |
| US10720885B2 (en) * | 2017-08-04 | 2020-07-21 | Dialog Semiconductor (Uk) Limited | Low power oscillator using flipped-gate MOS |
| CN108365836A (zh) * | 2018-01-30 | 2018-08-03 | 长沙景嘉微电子股份有限公司 | 一种新型张弛振荡器电路 |
| CN108288962B (zh) * | 2018-02-11 | 2021-06-18 | 中国科学院微电子研究所 | 振荡器系统 |
| EP3982535A4 (en) | 2019-06-29 | 2022-06-29 | Huawei Technologies Co., Ltd. | Rc oscillator |
| RU2718221C1 (ru) * | 2019-12-11 | 2020-03-31 | Федеральное государственное учреждение "Федеральный исследовательский центр "Информатика и управление" Российской академии наук" (ФИЦ ИУ РАН) | Формирователь парафазного сигнала с нулевым спейсером |
| CN112994682B (zh) * | 2021-05-10 | 2021-08-03 | 上海灵动微电子股份有限公司 | 基于开关电容的时钟分频器、微控制器和锁相环电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61105111A (ja) * | 1984-10-27 | 1986-05-23 | Toshiba Corp | 電圧制御発振回路 |
| US5627488A (en) * | 1994-06-23 | 1997-05-06 | Kabushiki Kaisha Toshiba | Delay circuit, oscillation circuit and semiconductor memory device |
| JP3647147B2 (ja) * | 1996-06-28 | 2005-05-11 | 富士通株式会社 | 発振回路とそれを利用したｐｌｌ回路 |
| DK0834992T3 (da) * | 1996-10-02 | 1999-09-13 | Kavlico Corp | Monolitisk MOS-switched-capacitor-kredsløb med on-chip oscillator |
| US6028488A (en) * | 1996-11-08 | 2000-02-22 | Texas Instruments Incorporated | Digitally-controlled oscillator with switched-capacitor frequency selection |
-
2000
- 2000-09-19 DE DE10046325A patent/DE10046325C2/de not_active Withdrawn - After Issue
-
2001
- 2001-08-24 EP EP01980274A patent/EP1319269B1/de not_active Expired - Lifetime
- 2001-08-24 WO PCT/EP2001/009828 patent/WO2002025815A1/de active IP Right Grant
- 2001-08-24 JP JP2002528911A patent/JP3721360B2/ja not_active Expired - Fee Related
- 2001-08-24 AT AT01980274T patent/ATE308822T1/de not_active IP Right Cessation
- 2001-08-24 DE DE50107931T patent/DE50107931D1/de not_active Expired - Fee Related
- 2001-08-24 DK DK01980274T patent/DK1319269T3/da active
- 2001-08-24 CN CN01815899.4A patent/CN1210867C/zh not_active Expired - Fee Related
-
2003
- 2003-02-18 US US10/368,672 patent/US6867657B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1319269B1 (de) | 2005-11-02 |
| DE10046325A1 (de) | 2002-04-18 |
| EP1319269A1 (de) | 2003-06-18 |
| JP3721360B2 (ja) | 2005-11-30 |
| DE50107931D1 (de) | 2005-12-08 |
| CN1210867C (zh) | 2005-07-13 |
| DE10046325C2 (de) | 2002-08-29 |
| US6867657B2 (en) | 2005-03-15 |
| US20030155982A1 (en) | 2003-08-21 |
| ATE308822T1 (de) | 2005-11-15 |
| DK1319269T3 (da) | 2006-02-27 |
| CN1460327A (zh) | 2003-12-03 |
| WO2002025815A1 (de) | 2002-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3721360B2 (ja) | 周期的な信号を生成するための電気回路 | |
| EP0735677B1 (en) | Oscillator circuit having oscillation frequency independent from the supply voltage value | |
| US7528673B2 (en) | Oscillator circuit and semiconductor device having oscillator circuit | |
| US8610509B2 (en) | Flexible low current oscillator for multiphase operations | |
| EP1049256A1 (en) | Low supply voltage oscillator circuit, particularly of the CMOS type | |
| US7109804B2 (en) | Precision relaxation oscillator without comparator delay errors | |
| TW201136165A (en) | Temperature-stable oscillator circuit having frequency-to-current feedback | |
| JP2001238435A (ja) | 電圧変換回路 | |
| US11245360B2 (en) | Oscillator circuit, chip and electronic device | |
| JPH021620A (ja) | 電圧制御発振回路 | |
| US20060232346A1 (en) | Integrated circuit including a ring oscillator circuit | |
| JP2000349598A (ja) | 電圧制御発振回路 | |
| CN112994659A (zh) | 弛豫振荡器和控制弛豫振荡器的方法 | |
| JPH07245555A (ja) | 電圧／周波数変換装置 | |
| US20100001775A1 (en) | Phase shifting circuit which produces phase shift signal regardless of frequency of input signal | |
| JP2002140131A (ja) | クロック生成回路及びそれを用いた昇圧回路 | |
| JP2001024485A (ja) | Ｐｌｌ回路 | |
| JP3345209B2 (ja) | 逓倍回路 | |
| JPH0677781A (ja) | 発振回路 | |
| JP2000091890A (ja) | 発振回路 | |
| US20240072728A1 (en) | Oscillator circuit arrangement | |
| US11669125B1 (en) | Clock generation circuit | |
| JP2001127592A (ja) | 発振回路 | |
| JPH09107273A (ja) | パルス発振器 | |
| WO2022249346A1 (ja) | センサインターフェース回路及びセンサモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050912 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |