JP2005117140A

JP2005117140A - 発振回路及びそれを備える半導体集積回路

Info

Publication number: JP2005117140A
Application number: JP2003345642A
Authority: JP
Inventors: Takeshi Mitsuda; 剛満田
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2003-10-03
Filing date: 2003-10-03
Publication date: 2005-04-28
Also published as: US7310025B2; US20050073370A1; CN1604471A; US20060284692A1; DE102004045513A1; US7135937B2; CN1295869C; DE102004045513B4

Abstract

【課題】コンデンサを大きくすることなく、長い周期の発振信号を生成することができる発振回路を提供する。
【解決手段】コンデンサ３の両端子を充電放電に使用する。つまり、出力信号の１周期を、コンデンサの第１の端子の充電、第２の端子の放電、第１の端子の充電、第２の端子の放電という制御を行いこの４工程により得られる出力信号を１周期とする。回路構成としては、コンデンサの両端子の充放電用の電流源８〜１１とスイッチ４〜７を設ける。
【選択図】図１

Description

本発明は、発振回路に関し、特にコンデンサの充放電を利用した発振回路に関する。

発振回路として、特許文献に記載されるようなコンデンサの充放電を利用したＣＲ発振回路がある。この発振回路は、コンパレータの入力の一方にリファレンス電圧を受け、他方にコンデンサの一つの端子への充放電により発生された電圧を比較しその比較結果を発振信号として出力するものである。リファレンス電圧は、その発振信号を基に低基準電圧・高基準電圧に切り替わる。また、コンデンサの充放電も発振信号により制御される。

特開平１０−２３３６５７号公報

上述のＣＲ発振回路の場合、コンデンサへの充放電によりその発振信号の周期が決定される。したがって、その発振回路は、長い周期が必要な場合、容量の大きいコンデンサを必要とする。しかしながら、容量の大きいコンデンサは大きなコンデンサ面積を必要する。その為チップコストが増大すると言う問題が存在する。

本発明の主な目的の一つは、コンデンサを大きくすることなく長い周期の発振信号を生成する事ができる発振回路を提供することにある。

本発明による発振回路は、コンデンサの両端子に対し充放電動作を行って発振信号を生成することを特徴とする。

このように、コンデンサの両端子に対し充放電を行うことにより両端子を用いて両端子間の電位差を形成する事ができる。例えば、一方の端子に定電流源を用いて他方の端子に対して高電位にして電位差を拡大させ、その後他方の端子に定電流源を用いて一方の端子に対する電位差を縮小させることができる。また、一方の端子に定電流源を用いて他方の端子に対して低電位にして電位差を拡大させ、その後他方の端子に定電流源を用いて一方の端子に対する電位差を縮小させることができる。この上述した動作を組み合わせることにより、コンデンサの一方の端子を一定電位に固定し、他方の端子のみで電位差を拡大縮小して充放電する場合に比べて、長周期の発振信号を生成することができる。

以上説明したように、本発明によれば、コンデンサの面積を大きくすること無く長周期の発振信号を生成することができる。

本発明の前記ならびにその他の目的、特徴、及び効果をより明確にすべく、以下図面を用いて本発明の実施の形態につき詳述する。

図1は、本発明の実施の形態を示す図面である。

図１は、本発明の発振回路を示す図面である。この発振回路のコンデンサ３の一方の端子Ａは、比較器１の一方の入力端子に接続されている。比較器１の出力が出力信号OUTと成る。コンデンサの他方の端子Ｂは、比較器２の一方の入力端子に接続されている。出力信号OUTはスイッチ４、５に導入されている。スイッチ４は、例えば、出力信号OUTを受けるインバータとそのインバータの出力を受けるｐＭＯＳトランジスタで構成される。スイッチ５は、例えば、出力信号OUTを受けるインバータとそのインバータの出力を受けるｎＭＯＳトランジスタで構成される。スイッチ４、５の一方の端子は、共に節点Ｂ、つまりコンデンサ３の一方の端子に接続される。スイッチ４、５の他方の端子は、夫々電流源８、９に接続される。電流源８は、第１の電源、例えばVcc電源に接続されて定電流Ir3を供給するものであり、電流源９は、第２の電源、例えばグランド電源に接続されて定電流Ir4を供給するものである。スイッチ４は、出力信号OUTの論理レベルがハイであるとき導通し、ＰＭＯＳ、ＮＭＯＳが節点Ｂと電流源８の間に並列に設けられたトランスファーゲートであっても良い。また、スイッチ５は、電流源９と節点Ｂの間に並列に設けられ、出力信号OUTの論理レベルがロウであるとき導通するトランスファーゲートであっても良い。

比較器２の出力はスイッチ６、７の制御信号として供給されている。スイッチ６は、比較器２の出力がロウレベルのとき導通し、例えばｐＭＯＳトランジスタで構成される。スイッチ７は、比較器２の出力がハイレベルのとき導通し、例えばｎＭＯＳトランジスタで構成される。スイッチ６、７の一方の端子は、共に節点Ａ、つまりコンデンサ３の他方の端子に接続される。スイッチ６、７の他方の端子は、夫々電流源１０、１１に接続される。電流源１０は、第１の電源、例えばVcc電源に接続されて定電流Ir1を供給するものであり、電流源１１は、第２の電源、例えばグランド電源に接続されて定電流Ir2を供給するものである。スイッチ６及び７は、スイッチ4及び５と同様に、夫々ＰＭＯＳ及びＮＭＯＳ抱き合わせのトランスファーゲートで構成しても良い。

各比較器１、２の他方の入力端子は、節点Ｃに接続されている。節点３は、スイッチ１２、１３を介して基準電圧発生器１４に接続される。スイッチ１２は、基準電圧発生器１４の高基準電圧端子と節点Ｃの間に接続される。スイッチ１２は、例えば比較器２の論理出力がロウレベルであるとき導通するトランスファーゲートで構成される。スイッチ１３は、基準電圧発生器１４の低基準電圧端子と節点Ｃの間に接続される。スイッチ１３は、例えば比較器２の論理出力がハイレベルであるとき導通するトランスファーゲートで構成される。基準電圧発生器１４は、高基準電圧ＶＨ及び低基準電圧ＶＬを発生する定電圧源である。

次に、図２を参照して、図１の発振回路の動作について説明する。

タイミングｔ０、ｔ１のとき、出力信号ＯＵＴのレベル及び比較器２の出力は共にロウレベルである。したがって、スイッチ６はオン、スイッチ７がオフ、スイッチ４がオフ、スイッチ５がオンである。節点Ａのレベルは、電流源１０から供給される電流IR1とスイッチ６のコンデンサ３の時定数に基き、上昇している。端子Ｂはグランド電位になっている。スイッチ１２がオンであり、スイッチ１３がオフであるので、節点Ｃには高基準電圧が供給されている。なお、定電流源８〜１１の電流値は同一のものと仮定する。

ｔ０〜ｔ２までの期間は、コンデンサ３の両端子の電位差が拡大しているので充電期間である。

タイミングｔ２になり、節点Ａのレベルが電圧ＶＨに到達すると、出力信号ＯＵＴのレベルはハイレベルに切り替わる。この切替により、スイッチ５はオフに成り、スイッチ４がオンになる。この切替時、スイッチ５及び４が共に瞬時オフである時が存在し、そのとき節点Ｂは瞬間的にフローティング状態となる。したがって、節点Ａは、時定数の影響を受けなくなる為、電位ＶＨからＶＣＣに瞬間的に上昇する。すると、節点Ｂはカップリングの影響により瞬間的に例えば電位ＶＬまで上昇する。その後時定数に基いて節点Ｂのレベルは上昇する。

タイミングｔ２〜ｔ３の期間は、コンデンサ３の両端子の電位差が縮小していくので放電期間である。

タイミングｔ３になると、節点Ｂのレベルは電圧ＶＨを越える。すると、比較器２の出力はＧＮＤレベルからハイレベルに切り替わる。この切替に従いスイッチ６はオフになり、スイッチ７はオンに切り替わろうとする。このとき、スイッチ６及び７が共に瞬時オフのときが存在する。この場合、節点Ａがフローティング状態となるので、節点Ｂの電位は時定数と無関係になり、節点Ｂは急速に充電されＶＣＣに上昇する。この節点ＢのＶＣＣへの上昇に伴うカップリングの影響で節点ＡはＶＣＣレベルよりも一瞬上昇する。その後、スイッチ７がオンしスイッチ６がオフすることにより節点Ａの電位は時定数にしたがって段々と低下する。また、比較器２の出力がハイレベルに切り替わったことによりスイッチ１２がオフしスイッチ１３がオンになる。したがって、節点Ｃのレベルは電圧ＶＬに切り替わる。

タイミングｔ３〜ｔ４の期間は、コンデンサ３の両端子の電位差が拡大していくので充電期間である。

タイミングｔ４になると、節点Ａのレベルは電圧ＶＬに到達する。すると、比較器１の出力はハイレベルからロウレベルに切り替わる。この切替によりスイッチ５がオンに、スイッチ４がオフになるが、夫々のスイッチが切り替わる瞬間節点Ｂがフローティング状態となり、節点Ａは電位ＶＬからＧＮＤ電位に急激に低下する。この変動により節点Ｂは、カップリングの影響を受け、例えば電位ＶＣＣから電位ＶＨに低下する。その後節点Ｂの電位は、時定数に基き段々と低下する。

タイミングｔ４〜ｔ５の期間は、コンデンサ３の両端子の電位差が縮小していくので放電期間である。

タイミングｔ５になると、節点Ｂの電位は電位ＶＬに到達する。すると比較器２はロウレベルを出力する。この比較器２の出力の変化に基きスイッチ６はオン、スイッチ７はオフする。このスイッチ６及び７の切替時、節点Ａは一瞬フローティング状態となる。このことにより、節点Ｂは電位ＶＬからＧＮＤレベルまで急激に低下する。この低下により、節点Ａはカップリングの影響でＧＮＤ以下に一瞬低下する。その後、節点Ａは充電される。

このように、本発明は、コンデンサ３の一方の端子(節点Ａ)にて電流源IR1で充電した(〜ｔ２)後他方の端子(節点Ｂ)にて電流源IR3で放電し(ｔ２〜ｔ３)、その後コンデンサの一方の端子にて電流源IR2で充電した(ｔ３〜ｔ４)後他方の端子にて電流源IR4で放電(ｔ４〜ｔ５)するものである。

すなわち、本発明は、コンデンサの両端子に対し充放電を繰り返すものであり、この構成により長周期の発振信号を生成が可能となった。一方、従来の技術によれば、コンデンサの片端子が接地され一方の端子のみで充放電を繰り返すものである為、その周期は短周期であった。

また、従来技術では、長周期を得る為に、コンデンサに電流を供給する定電流回路の電流値を敢えて小さくする必要があるが、この場合、ノイズの影響を受けやすくなり、又リークによる定電流の変動により安定した周期が得られにくくなるが、本発明は、敢えて定電流値を小さくする必要が無い為、このような問題も生じない。

図３は、本発明の発振回路が使用されるシステムの一例を説明する模式図である。このシステムは車載されるシステムである。

図３に示すように、制御装置ＣＵは、駆動するためにバッテリと車のシャーシに接続される。制御装置ＣＵは、制御信号(図示せず)を基に制御を行うマイコンと、バッテリからの１２Ｖ電源をマイコンの駆動電源に変換する電圧調整回路と、制御機能付パワーデバイスすなわちＩＰＤ(intelligent power device)から構成される。このパワーデバイスＰＤは、例えば、ランプを駆動するために、ライト制御信号がマイコンから供給される入力ロジックと、そのライト制御信号によりライト駆動信号を生成するドライバ回路と、ライト駆動信号によりランプを駆動するパワーＭＯＳＦＥＴとを備える。更に、パワーデバイスＰＤは、パワーＭＯＳＦＥＴの出力及びライト制御信号を受け、ランプの異常を伝える診断信号を出力する診断ロジックを備える。その診断ロジックは更に、本発明の発振回路を備える。このパワーデバイスＰＤは、例えば半導体チップに形成される。

図４は、図３の診断ロジック及び入力ロジックの一例を示す図面である。診断ロジックは、本発明の発振回路の出力を基に高サイクル信号を生成する高サイクル信号発生器を備える。更に、診断ロジックは、高サイクル信号とマイコンからのランプ制御信号α１に基いて、ランプがオンになったときから例えば数100μｓ〜数mｓの間アクティブレベルのマスク信号α３を生成する(図５参照)。なお、波形α１及びα２の縦軸は任意の電圧値であり、α３の縦軸は任意の電流値である。このマスク信号α１により、ランプに供給される電流α２から、ｔ０〜ｔ１の間マスクされた電流α４が診断回路に供給される。ランプが消費する電流α２は、電流の導入時ｔ１において大電流が流れる。この大電流を故障とマイコンが認識しないように、定常と判断されるｔ１まで電流値はマスクされる。したがって、診断回路に供給される電流はｔ１までの期間はマスクされた定常電流と判断される電流値が供給され、ｔ１以降にマスクされていない実際に出力端子に流れる電流が供給される。この例が本発明の発振回路の第１の実施例である。

また、診断ロジックは、本発明の発振回路の出力を基に周期が数十ｍｓの低サイクル信号を生成する低サイクル信号発生器を備える。診断回路は、ｔ１〜ｔ２の期間において異常電流を認識した場合、例えばハイレベルの異常信号をマイコンに供給する。

入力ロジックは、マイコンからの制御信号と診断回路からの異常信号の反転信号を受けるＡＮＤゲート２１を備える。マイコンからの制御信号は、ランプなどの負荷を駆動させるときにアクティブ、例えばハイとなり、駆動させないときロウとなる。したがって、マイコンがランプを駆動させるときは、ハイレベルの駆動信号α１と、異常信号が正常であることにより診断回路から出力されたロウレベルの信号のインバータ２２にて反転されたハイレベルの信号が、ＡＮＤゲート２１に供給され、そのＡＮＤゲート２１はそのときハイレベルを出力する。一方、ＡＮＤゲート２３は、診断回路の出力がロウレベルであるのでその出力β１はロウレベルに固定される。

次に、診断回路の出力が異常を示すときは、インバータ２２の出力はロウレベルになるのでＡＮＤゲート２１の出力はロウレベルに固定される。このとき、ＡＮＤゲート２３は、マイコンからの制御信号α１がハイレベルであるとき、低サイクル発生器から供給された低サイクル信号に応答した例えば周期が数十ｍｓ程度のパルス信号β１を出力する。ＯＲゲート２４は、ＡＮＤゲート２１及び２３の出力の論理和を出力する。つまり、この入力ロジックは、マイコンが負荷を駆動させるとき、つまり制御信号α１がハイレベルであるとき、負荷ショートがある(診断回路の出力信号のレベルがハイである)場合、低サイクルの自己発振信号を出力するものである。周期的な低パルス信号β１に基きパワーＭＯＳＦＥＴが駆動されパワーＭＯＳＦＥＴの出力端子とシャーシとの間のショートに基く過電流が診断回路にて周期的にチェックされる。マイコンは、この低サイクルの自己発振動作を所定時間継続する、つまり異常信号β２を所定時間検出すると制御信号α１のレベルをロウにしてＩＰＤの駆動をＯＦＦにする。ショート状態から所定時間内に復帰した場合には、診断回路の出力を正常、つまりロウレベルにし、その結果、ＡＮＤゲート２１の出力をマイコンの出力に応答したものにし、ＡＮＤゲート２３の出力を強制的にロウにする。つまり、本発明は一時的なショート状態が発生してもマイコンの制御信号α１を駆動の状態のまま維持することができ、又ＩＰＤを駆動したままの状態で一時的なショート状態を乗り越えることができる。この例が本発明の発振回路の第２の実施例である。

なお、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。たとえば、本実施例では、過電流の発生をランプに基づくものとして説明したが、モータであってもよい。ランプであってもモータであっても図５に示すような類似の電流特性を示す負荷となりうる。また、ショート(短絡)異常は、ランプ単体だけに限らず、モータ等の負荷全般に有り得る故障モードであるため、本発明の機構は、併設して負荷全般に設けられても良いのは明らかである。

本発明の実施の形態を示す回路図図１で示される回路の波形図図１で示される回路が使用されるシステム図３で示された診断ロジック、入力ロジックの一例を示す図面図３、４で示されるシステムの動作波形図図３、４で示されるシステムの別の動作波形図

符号の説明

１、２比較器
３コンデンサ
４〜７、１２及び１３スイッチ
８〜１１定電流源
１４基準電圧発生器

Claims

コンデンサの両端子に対し充放電を行って発振信号を生成することを特徴とする発振回路。
コンデンサの第１の端子で第１の充電を行い、その後第２の端子で第１の放電を行い、その後前記第１の端子で第２の充電を行い、その後前記第２の端子で第２の放電を行うことによって、１周期の発振信号を生成することを特徴とする発振回路。
前記第１の充電は第１の定電流源により実施され、前記第１の放電は、第２の定電流源により実施され、前記第２の充電は第３の定電流源により実施され、前記第２の放電は第４の定電流源により実施されることを特徴とする請求項２記載の発振回路
コンデンサの第１の端子に接続された第１及び第２のスイッチと、前記第１のスイッチと第１の電源の間に接続された第１の定電流源と、前記第２のスイッチと第２の電源の間に接続された第２の定電流源と、前記コンデンサの第２の端子に接続された第３及び第４のスイッチと、前記第３のスイッチと前記第１の電源の間に接続された第３の定電流源と、前記第４のスイッチと前記第２の電源の間に接続された第４の定電流源とを備えることを特徴とする発振回路。
前記発振信号は、車に搭載される負荷の過電流を所定の時間マスクする制御信号として使用されることを特徴とする請求項１記載の半導体集積回路。
前記発振信号は、車に搭載される負荷のショート状態を所定のサイクルで検知する信号を生成するために使用されることを特徴とする請求項１記載の半導体集積回路。