KR20170123275A

KR20170123275A - Dcdc 컨버터

Info

Publication number: KR20170123275A
Application number: KR1020170054468A
Authority: KR
Inventors: 아키히로 가와노; 가츠야 고토
Original assignee: 에스아이아이 세미컨덕터 가부시키가이샤
Priority date: 2016-04-28
Filing date: 2017-04-27
Publication date: 2017-11-07
Also published as: CN107342680B; US10396667B2; CN107342680A; US20170317592A1; JP2017200384A; TW201810894A

Abstract

[과제] 저소비 전력이면서, 높은 안전성을 갖는 DCDC 컨버터를 제공한다.
[해결 수단] 출력 제어 회로가 출력하는 스위칭 소자를 온 하는 신호에 의거한 소정의 기간만큼 과전류 보호 회로를 간헐적으로 동작하는 구성으로 했다.

Description

DCDC 컨버터{DCDC CONVERTER}

본 발명은, DCDC 컨버터에 관한 것이고, 출력 과전류를 검출하여 DCDC 컨버터에 흐르는 전류를 제한하는 기술에 관한 것이다.

DCDC 컨버터는, 스위칭 소자에 큰 전류가 흘러 DCDC 컨버터가 파괴되는 것을 방지하기 위해 과전류 보호 회로를 구비하고 있다. 동기 정류형 DCDC 컨버터에 있어서는, 입력 단자측 혹은 접지 단자측의 스위칭 소자 전류를 검출하고, 오프 시키는 방법이 취해진다.

전류 검출의 방법에는, 스위칭 소자에 흐르는 전류를 전압으로 변환하고, 기준값과 비교하는 방법이나, 스위칭 소자의 드레인-소스간 전압을 기준 전압과 비교하는 방법이 있다(예를 들어, 특허 문헌 1 참조).

일본국 특허 공개 2004-364488호 공보

그러나, 안전성을 확보하기 위한 보호 회로를 추가하면, 그 보호 회로를 동작시키기 위한 전력이 필요하게 되고, 전자 기기에 요구되는 저소비 전력화가 저해된다. 예를 들어, 과전류 보호 회로를 구비한 종래의 DCDC 컨버터에 있어서는, 스위칭 소자를 감시하기 위해 전류 센스 앰프 회로나 콤퍼레이터가 항상 동작하고 있다. 그로 인해, DCDC 컨버터에 흐르는 전류가 작아, 파괴될 가능성이 낮은 상태에 있어서도 소정의 전력을 계속 소비해 버려, 전력 효율을 악화시켜 버린다고 하는 과제가 있었다.

본 발명은, 이상과 같은 과제를 해결하기 위해 고안된 것이며, 저소비 전력이면서, 높은 안전성을 갖는 DCDC 컨버터를 제공한다.

종래의 과제를 해결하기 위해, 본 발명의 DCDC 컨버터는 이하와 같은 구성으로 했다.

출력 전압을 감시하는 에러 앰프와, 에러 앰프의 출력 신호에 의거하여, 스위칭 소자의 게이트에 제어 신호를 출력하는 출력 제어 회로와, 스위칭 소자에 흐르는 전류가 소정의 전류 이상이 되면 출력 제어 회로에 신호를 출력하여, 스위칭 소자를 오프 시키는 과전류 보호 회로를 구비하고, 과전류 보호 회로는, 출력 제어 회로의 출력 신호에 의거한 신호가 입력되며, 소정의 기간만 동작하는 간헐 동작을 행하는 구성으로 했다.

본 발명의 DCDC 컨버터는, 과전류 보호 회로를 간헐적으로 동작시킴으로써, 특히 경부하시의 소비 전류를 삭감할 수 있어, 전력 효율을 향상시킬 수 있다.

도 1은 본 발명의 제1 실시 형태의 DCDC 컨버터를 나타낸 회로도이다.
도 2는 제1 실시 형태의 DCDC 컨버터의 타이머 회로의 일례를 나타낸 회로도이다.
도 3은 제1 실시 형태의 DCDC 컨버터의 타이머 회로의 동작을 나타낸 타이밍 차트이다.
도 4는 제1 실시 형태의 DCDC 컨버터의 과전류 보호 회로의 일례를 나타낸 회로도이다.
도 5는 본 발명의 제2 실시 형태의 DCDC 컨버터를 나타낸 회로도이다.
도 6은 본 발명의 제2 실시 형태의 과전류 보호 회로의 일례를 나타낸 회로도이다.

이하, 본 발명의 실시 형태에 대해 도면을 참조하여 설명한다.

도 1은, 본 발명의 제1 실시 형태의 DCDC 컨버터를 나타낸 회로도이다. DCDC 컨버터(100)는, 입력 단자(1)에 입력된 전원 전압 Vin을 정전압으로 변환하고, 출력 단자(7)에 출력 전압 Vout로서 출력하는 동기 정류형 DCDC 컨버터이다.

본 실시 형태의 DCDC 컨버터(100)는, 제1 스위칭 소자인 PMOS 트랜지스터(3)와, 제2 스위칭 소자인 NMOS 트랜지스터(4)와, 인덕터(5)와, 출력 콘덴서(6)와, 에러 앰프(10)와, 발진 회로(11)와, 기준 전압 회로(12)와, 콤퍼레이터(13)와, 타이머 회로(14)와, 버퍼 회로(15 및 16)와, 분압 저항(17 및 18)과, 출력 제어 회로(19)와, 과전류 보호 회로(23)를 구비한다.

분압 저항(17 및 18)은, 출력 전압 Vout에 따른 피드백 전압 Vfb를 출력한다. 에러 앰프(10)는, 피드백 전압 Vfb와, 기준 전압 회로(12)의 출력 전압 Vref의 전압의 차에 따른 전압 Verr을 출력한다. 콤퍼레이터(13)는, 발진 회로(11)로부터 출력되는 삼각파와 에러 앰프(10)의 전압 Verr을 비교한다. 출력 제어 회로(19)는, 콤퍼레이터(13)의 비교 결과에 따라 신호 PS를 PMOS 트랜지스터(3)에 출력하고, 신호 NS를 NMOS 트랜지스터(4)에 출력하여, 스위칭 동작을 제어한다.

과전류 보호 회로(23)는, PMOS 트랜지스터(3)에 흐르는 전류를 감시하고, 과전류를 검출하면, PMOS 트랜지스터(3)를 오프 하기 위한 신호를 출력 제어 회로(19)에 출력한다.

타이머 회로(14)는, PMOS 트랜지스터(3)가 온 되는 신호에 따라 과전류 보호 회로(23)로 기동 신호를 출력하고, 소정 시간 경과 후에 과전류 보호 회로(23)로 정지 신호를 출력한다.

도 2는, 타이머 회로(14)의 일례를 나타낸 회로도이다.

펄스 생성 회로(41)는, IN 단자에 입력되는 신호 PS에 따라 원샷 펄스(신호 OSP)를 출력한다. 즉, PMOS 트랜지스터(3)를 온 시키는 신호 PS(L 레벨)가 출력 제어 회로(19)로부터 입력되는 경우는, 소정의 기간의 L 신호를 출력한다.

바이어스 회로(42, 43, 44, 45)는, RS-FF 회로(61)가 출력하는 H 신호를 받아 온 되고, 입력 단자(1)에 인가되는 입력 전압 Vin을 바탕으로 전류를 출력한다.

콘덴서(46)는, 바이어스 회로(42)의 출력에 접속되고, 바이어스 회로(42)의 전류에 의해 충전된다. 콘덴서(48)는, 바이어스 회로(44)의 출력에 접속되고, 바이어스 회로(44)의 전류에 의해 충전된다. 콘덴서(48)의 용량은, 콘덴서(46)의 용량보다 크다. 충전 전류가 같은 경우, 소정의 전압이 될 때까지의 충전 시간은, 콘덴서(46)보다 콘덴서(48)가 길다.

NMOS 트랜지스터(50)는, 콘덴서(46)의 전압이 역치 전압 이상이 되었을 때에 온 된다. 인버터(56)는, NMOS 트랜지스터(50)의 온 오프에 따라 H 또는 L 신호를 RS-FF 회로(60)의 세트 단자 S와 NMOS 트랜지스터(53)의 게이트에 출력한다.

NMOS 트랜지스터(51)는, 콘덴서(48)의 전압이 역치 전압 이상이 되었을 때에 온 된다. 인버터(57)는, NMOS 트랜지스터(51)의 온 오프에 따라 H 또는 L 신호를 RS-FF 회로(60)의 리셋 단자 R과, NMOS 트랜지스터(52, 54)의 게이트에 출력한다.

NMOS 트랜지스터(52, 53)는, 콘덴서(46)와 병렬로 접속되고, 게이트에 H 신호가 입력되면 온 되어, 콘덴서(46)의 전하를 방전시킨다. NMOS 트랜지스터(54)는, 콘덴서(48)와 병렬로 접속되고, 게이트에 H 신호가 입력되면 온 되어, 콘덴서(48)의 전하를 방전시킨다.

인버터(55)는, RS-FF 회로(61)의 출력 단자 Q로부터 출력되는 신호 TOUT를 반전시킨 신호를 스위치(47, 49)에 출력한다. 스위치(47)는, 콘덴서(46)와 병렬로 접속되고, 인버터(55)를 통해 RS-FF 회로(61)가 출력하는 L 신호를 받아 온 되어, 콘덴서(46)의 전하를 방전시킨다. 스위치(49)는, 콘덴서(48)와 병렬로 접속되고, 인버터(55)를 통해 RS-FF 회로(61)가 출력하는 L 신호를 받아 온 되어, 콘덴서(48)의 전하를 방전시킨다.

RS-FF 회로(60)는, 세트 단자 S와 리셋 단자 R에 입력되는 신호에 의거하여, Q 단자로부터 신호 CLK를 출력한다. RS-FF 회로(61)는, 세트 단자 S에 펄스 생성 회로(41)의 신호 OSP가 입력되고, 리셋 단자 R에 RS-FF 회로(60)로부터 출력하는 신호 CLK가 입력되어, 출력 단자 Q로부터 신호 TOUT를 출력한다.

이와 같이 구성된 타이머 회로(14)는, PMOS 트랜지스터(3)를 온 시키는 신호 PS를 받아, 소정의 시간만큼 과전류 보호 회로(23)를 온 시키는 신호를 출력한다.

또한, 타이머 회로(14)는, 이 회로예에 한정되지 않으며, 트리거 신호가 입력되면 동작을 개시하고, 타이머가 설정 시간을 경과하면 동작을 종료하는 회로이면 된다. 또, 이러한 타이머 회로는, 동작 도중에 트리거 신호가 들어가면 재차 초기값으로부터 재카운트를 시작한다.

다음에, 도 3의 타이밍 차트를 바탕으로, 타이머 회로(14)의 동작을 설명한다.

시각 t0에, 출력 제어 회로(19)의 출력 신호가, 타이머 회로(14)의 IN 단자에 입력되면, 펄스 생성 회로(41)가 L 신호 펄스를 출력한다. 이때에는, 콘덴서(46, 48)는 방전되며, 충전 전압이 L로 되어 있다.

시각 t1에, 펄스 생성 회로(41)로부터 H 신호가 출력되고, RS-FF 회로(61)의 세트 단자 S에 입력된다. 그것에 의해 RS-FF 회로(61)로부터 출력된 H 신호가, 바이어스 회로(42, 43, 44, 45)를 온 시키고, 전류의 공급을 개시시켜, 콘덴서(46, 48)를 충전한다. 동시에 RS-FF 회로(61)의 출력 H 신호는 인버터(55)에 의해 반전되고, 그 L 신호에 의해 스위치(47, 49)가 오프 된다.

시각 t2에, 바이어스 회로(42)로부터 공급되는 전류에 의해 콘덴서(46)의 충전 전압이 NMOS 트랜지스터(50)의 역치 전압 Vtn1에 달하면, NMOS 트랜지스터(50)가 온 되어, L 신호를 출력한다. 이 L 신호는 인버터(56)에서 H 신호로 변환되고, RS-FF 회로(60)의 세트 단자 S에 입력된다. 그것에 의해 RS-FF 회로(60)의 출력 단자 Q로부터 H 신호가 출력된다. 그 출력 신호는 인버터(58)에서 반전되고, RS-FF 회로(61)의 리셋 단자 R에 입력된다. 그리고 OUT 단자로부터는 계속해서 H 신호가 출력된다. 동시에 인버터(56)로부터 출력되는 H 신호는, NMOS 트랜지스터(53)를 온 시켜, 콘덴서(46)를 방전시킨다. 콘덴서(46)보다 용량값이 큰 콘덴서(48)의 충전 전압은, NMOS 트랜지스터(51)의 역치 전압 Vtn2에 달해있지 않으며, 충전이 계속된다.

시각 t3에, 콘덴서(48)의 충전 전압이 NMOS 트랜지스터(51)의 역치 전압 Vtn2에 달하면, NMOS 트랜지스터(51)가 온 되어, L 신호를 출력한다. 이 L 신호는 인버터(57)에서 H 신호로 변환되고, RS-FF 회로(60)의 리셋 단자 R에 입력된다. 한편, 인버터(57)가 출력하는 H 신호는 NMOS 트랜지스터(52, 54)를 온 시켜, 콘덴서(46, 48)를 방전시킨다. 이때, NMOS 트랜지스터(50)는 오프이므로, H 신호를 출력하고, 인버터(56)를 통해 RS-FF 회로(60)의 세트 단자 S에 L 신호가 입력된다. 세트 단자 S에 L 신호, 리셋 단자 R에 H 신호가 입력된 RS-FF 회로(60)는, 출력 단자 Q로부터 L 신호를 출력한다. 이 L 신호는 인버터(58)를 통해 리셋 단자 R에 H 신호로서 입력되고, RS-FF 회로(61)는 L 신호를 출력한다.

시각 t4에는, 출력 제어 회로(19)의 출력 신호가, 타이머 회로(14)의 IN 단자에 입력되고, 펄스 생성 회로(41)가 L 신호 펄스를 출력한다. RS-FF 회로(61)는 그 L 신호 펄스의 첫 상승시에 H 신호를 출력한다.

이상과 같이 타이머 회로(14)는, PMOS 트랜지스터(3)가 온 되면 H 신호를 출력하고, 타임 카운트를 시작해, 카운트 시간 후에 L 신호를 출력하는 주기의 간헐 신호를 출력한다. 이 카운트 시간은, 콘덴서(48)의 용량값, 바이어스 회로(44)의 전류값, NMOS 트랜지스터(51)의 역치 전압으로 설정할 수 있다.

또 이 예에서는 카운트 시간을, PMOS 트랜지스터(3)의 스위칭 주기보다 짧게 설정하고 있다. 카운트 시간을 스위칭 주기보다 길게 하면, 카운트 시간 도달 전에 PMOS 트랜지스터(3)가 온 되기 위한 신호가 입력되고, 재차 타임 카운트가 시작되므로, 타이머 회로(14)는 H 신호를 계속 출력한다.

이와 같이, 카운트 시간과 스위칭 주기의 관계를 조정함으로써, 상황에 따라 간헐 출력 혹은 일정 출력을 선택할 수 있다.

도 4는, 본 발명의 제1 실시 형태의 과전류 보호 회로의 회로예를 나타낸 도이다. 과전류 보호 회로(23)는, PMOS 트랜지스터(3)에 흐르는 전류를 전압으로 변환하는 전류 센스 앰프(20)와, 출력 신호를 래치하는 콤퍼레이터(21)와, 바이어스 회로(30, 31)와, 기준 전압 회로(22)를 구비한다. 또 과전류 보호 회로(23)는 바이어스 회로(30)로부터 전류 센스 앰프(20)로의 전류 공급을 제어하는 스위치(35)와, 바이어스 회로(31)로부터 콤퍼레이터(21)로의 전류 공급을 제어하는 스위치(36)를 구비한다.

타이머 회로(14)로부터 H 신호가 IN_T 단자에 입력되면, 스위치(35, 36)는 온이 되고, 전류 센스 앰프(20) 및 콤퍼레이터(21)에 전류가 공급된다. 전류 센스 앰프(20)는, PMOS 트랜지스터(3)에 흐르는 전류를 IN1, IN2 단자로 받아, PMOS 트랜지스터(3)에 흐르는 전류에 따른 전압을 출력한다. 콤퍼레이터(21)는, 전류 센스 앰프(20)의 출력과 기준 전압 회로(22)가 출력하는 기준 전압을 비교함으로써 PMOS 트랜지스터(3)에 흐르는 전류를 판정한다.

전류 센스 앰프(20)의 출력 전압이 기준 전압값 이상이 된 경우에는, 콤퍼레이터(21)는 과전류 상태가 되었다고 판정하고 H 신호를 OUT 단자로부터 출력한다. 그리고, 그 스위칭 주기 중은 PMOS 트랜지스터(3)를 오프 상태로 함으로써, DCDC 컨버터(100)의 파괴를 방지한다. 그리고, 스위치(35, 36)가, IN_T 단자에 입력되는 신호를 바탕으로, 온·오프 동작을 행한다. 전류 센스 앰프(20)와 콤퍼레이터(21)는, 스위치(35, 36)가 오프일 때에는, 온이었을 때의 신호를 래치하여, 부정 상태가 되는 것을 회피한다. PMOS 트랜지스터(3)의 전류가 과전류인지의 여부를 판단하기 위한 판정 레벨은, 기준 전압 회로(22)의 기준 전압값으로 임의로 결정된다.

이상의 타이머 회로(14)와 과전류 보호 회로(23)를 채용한 본 발명의 DCDC 컨버터는, 카운트 시간과 스위칭 주기의 관계를 바꿈으로써 간헐 동작을 제어할 수 있다.

예를 들어, 카운트 시간을, 스위칭 주기보다 길게 설정한 경우는, 출력 단자(7)에 접속되는 부하에 의해 과전류 보호 회로(23)의 간헐 동작과 상시 동작이 전환된다.

부하가 무거운 경우는, PMOS 트랜지스터(3)가 소정의 스위칭 주기로 발진 동작을 행하는 연속 모드 동작 상태를 취한다. 그로 인해 출력 제어 회로(19)의 신호를 받아, 타이머 회로(14)가 타임 카운트를 시작해도, 소정의 카운트 시간이 되기 전에 재차 출력 제어 회로(19)로부터 신호를 받는다. 그 결과, 타이머 회로(14)는 온 신호를 계속 출력하며, 과전류 보호 회로(23)는 간헐 동작이 되지 않는다.

부하가 가벼운 경우는, 출력 전압 Vout의 변동이 작아지며, PMOS 트랜지스터(3)의 동작이 소정 주기의 발진 동작이 되지 않는 불연속 모드 동작 상태로 이행되고, 주파수가 감소한다. 그리고 스위칭 주기가 카운트 시간을 웃돌면, 타이머 회로(14)는 온·오프 신호를 출력하며 과전류 보호 회로(23)는 간헐 동작한다. 따라서, 과전류 보호 회로(23)의 소비 전력을 저감시킬 수 있다.

또, 타이머 회로(14)의 카운트 시간을, 스위칭 주기보다 짧게 설정한 경우는, 과전류 보호 회로(23)는 출력 단자(7)에 접속되는 부하에 상관없이 간헐 동작이 된다. 그로 인해, 소비 전력을 더 저감시킬 수 있다.

이상의 설명에서는, 타이머 회로(14)의 타임 카운트의 개시를, PMOS 트랜지스터(3)가 온 됨과 동시에 시작했는데, 오프 됨과 동시에 시작해도 상관없다.

과전류 보호 회로(23)는, PMOS 트랜지스터(3)에 흐르는 전류를, 전류 센스 앰프(20)에 의해 전류값에 따른 전압으로 변환시키고, 콤퍼레이터(21)에서 기준 전압 회로(22)의 출력 전압과 비교하여 과전류 상태를 판정하는 회로로 했는데, 과전류 보호 회로(23)는, PMOS 트랜지스터(3)의 드레인-소스간 전압을 모니터하여, 콤퍼레이터에서 기준 전압과 비교하여 과전류 상태를 판정하는 회로여도 된다.

도 5는, 제2 실시 형태의 DCDC 컨버터를 나타낸 회로도이다. DCDC 컨버터(200)는, 과전류 보호 회로(59)와, 타이머 회로(64)를 구비한다. 과전류 보호 회로(59)는, NMOS 트랜지스터(4)의 전류를 감시한다.

타이머 회로(64)는, NMOS 트랜지스터(4)가 온 되는 신호에 따라 과전류 보호 회로(59)로 기동 신호를 출력하고, 소정 시간 경과 후에 과전류 보호 회로(59)로 정지 신호를 출력한다.

도 6은, 과전류 보호 회로(59)의 일례를 나타낸 회로도이다. 과전류 보호 회로(59)는, 출력 신호를 래치하는 콤퍼레이터(63)와, 바이어스 회로(32)와, 바이어스 회로(32)로부터 콤퍼레이터(63)로의 전류 공급을 제어하는 스위치(37)와, 기준 전압 회로(62)를 구비한다.

타이머 회로(64)로부터 H 신호가 IN_T 단자에 입력되면, 스위치(37)는 온이 되어, 콤퍼레이터(63)에 전류가 공급된다. 콤퍼레이터(63)는, NMOS 트랜지스터(4)의 드레인 전압을 IN1 단자에서 받아, 기준 전압 회로(62)가 출력하는 기준 전위와 비교하여, 그 차의 신호를 출력한다. 콤퍼레이터(63)는, NMOS 트랜지스터(4)의 드레인 전압과 기준 전압 회로(62)가 출력하는 기준 전압을 비교함으로써 NMOS 트랜지스터(4)에 흐르는 전류를 판정한다.

IN1 단자의 입력 전압이 기준 전압값 이상이 된 경우에는, 콤퍼레이터(63)는 과전류 상태가 되었다고 판정하여 H 신호를 OUT 단자로부터 출력한다. IN1 단자의 입력 전압이 기준 전압값 미만이 되면, 콤퍼레이터(63)는 L 신호를 OUT 단자로부터 출력한다. 그리고, 스위치(37)가, IN_T 단자에 입력되는 신호를 바탕으로, 온·오프 동작을 행한다. 콤퍼레이터(63)는, 스위치(37)가 오프일 때에는, 온이었을 때의 신호를 래치하여, 부정 상태가 되는 것을 회피한다. NMOS 트랜지스터(4)의 전류가 과전류인지의 여부를 판단하기 위한 판정 레벨은, 기준 전압 회로(62)의 기준 전압값으로 임의로 결정된다.

이상의 타이머 회로(64)와 과전류 보호 회로(59)를 채용한 본 발명의 DCDC 컨버터는, 카운트 시간과 스위칭 주기의 관계를 바꿈으로써 간헐 동작을 제어할 수 있다.

예를 들어, 카운트 시간을, 스위칭 주기보다 길게 설정한 경우는, 출력 단자(7)에 접속되는 부하에 의해 과전류 보호 회로(59)의 간헐 동작과 상시 동작이 전환된다.

부하가 무거운 경우는, NMOS 트랜지스터(4)가 소정의 스위칭 주기에서 발진 동작을 행하는 연속 모드 동작 상태를 취한다. 그로 인해 출력 제어 회로(19)의 신호를 받아, 타이머 회로(64)가 타임 카운트를 시작해도, 소정의 카운트 시간이 되기 전에 재차 출력 제어 회로(19)로부터 신호를 받는다. 그 결과, 타이머 회로(64)는 온 신호를 계속 출력하며, 과전류 보호 회로(59)는 간헐 동작 상태가 되지 않는다.

부하가 가벼운 경우는, 출력 전압 Vout의 변동이 작아지며, NMOS 트랜지스터(4)의 동작이 소정 주기의 발진 동작이 되지 않는 불연속 모드 동작 상태로 이행되고, 주파수가 감소한다. 그리고 스위칭 주기가 카운트 시간을 웃돌면, 타이머 회로(64)는 온·오프 신호를 출력하며 과전류 보호 회로(59)는 간헐 동작한다. 따라서, 과전류 보호 회로(59)의 소비 전력을 저감시킬 수 있다.

과전류 보호 회로(59)가 과전류 상태라고 판정되면, 타이머 회로(64)의 카운트가 종료될 때까지, 과전류 보호 회로(59)가 계속 동작하여, 과전류로부터 DCDC 컨버터를 보호한다. 그로 인해, 타이머 회로(64)의 카운트 시간은 전류값이 일정값 이하로 내려가도록 충분히 길게 할 필요가 있다.

타이머 회로(64)를 이용하지 않고, 과전류 보호 회로(59)의 동작을 NMOS 트랜지스터(4)가 온 되는 타이밍에 동기시켜도 된다. 그 경우, 과전류 보호 회로(59)는 NMOS 트랜지스터(4)가 온 상태일 때만 전류 검출을 행하며, 간헐적으로 동작을 행한다. 이 경우는, 타이머 회로(64)의 카운트 시간에 의해, 과전류 보호 회로(59)의 동작 기간이 제약될 일도 없다.

과전류 보호 회로(59)의 동작 기간은, NMOS 트랜지스터(4)가 온 되고 나서부터 일정 기간이 아닌, PMOS 트랜지스터(3)가 온 되고 나서부터 일정 기간으로 해도 동등의 효과가 얻어진다.

10 에러 앰프
11 발진 회로
12, 22, 62 기준 전압 회로
13, 21, 63 콤퍼레이터
14, 64 타이머 회로
15, 16 버퍼 회로
19 출력 제어 회로
20 전류 센스 앰프
23, 59 과전류 보호 회로
30, 31, 32, 42, 43, 44, 45 바이어스 회로
41 펄스 생성 회로
60, 61 RS-FF 회로

Claims

입력 단자에 입력되는 전원 전압으로부터 스위칭 소자에 의해 출력 단자에 원하는 출력 전압을 출력하는 DCDC 컨버터로서,
상기 출력 전압을 감시하는 에러 앰프와,
상기 에러 앰프의 출력 신호에 의거하여, 상기 스위칭 소자의 게이트에 제어 신호를 출력하는 출력 제어 회로와,
상기 스위칭 소자에 흐르는 전류가 소정의 전류 이상이 되면 상기 출력 제어 회로에 신호를 출력하여, 상기 스위칭 소자를 오프 시키는 과전류 보호 회로를 구비하고,
상기 과전류 보호 회로는, 상기 출력 제어 회로의 출력 신호에 의거한 신호가 입력되며, 소정의 기간만 동작하는 간헐 동작을 행하는 것을 특징으로 하는 DCDC 컨버터.
청구항 1에 있어서,
상기 소정의 기간은 적어도 상기 스위칭 소자가 온 되어 있는 기간임을 특징으로 하는 DCDC 컨버터.
청구항 1 또는 청구항 2에 있어서,
상기 출력 제어 회로의 출력 신호에 의거하여 상기 과전류 보호 회로를 간헐 동작시키기 위한 신호를 출력하는 타이머 회로를 구비한 것을 특징으로 하는 DCDC 컨버터.