KR100766848B1

KR100766848B1 - 스위칭 레귤레이터

Info

Publication number: KR100766848B1
Application number: KR1020067010490A
Authority: KR
Inventors: 고오지 요시이
Original assignee: 가부시키가이샤 리코
Priority date: 2004-09-30
Filing date: 2005-09-28
Publication date: 2007-10-17
Also published as: KR20060096086A; JP2006101663A; EP1702403A4; JP4578198B2; US20070114986A1; WO2006036001A3; WO2006036001A2; EP1702403A2; US7831851B2

Abstract

스위칭 레귤레이터는 입력 제어 신호에 따라서 스위칭하여 입력 전압의 출력을 제어하는 스위칭 트랜지스터와; 이 스위칭 트랜지스터의 출력 전압을 평활하여 평활된 출력 전압을 출력 단자에 출력하는 평활 회로부와; 출력 단자의 전압이 소정의 정전압이 되도록, 외부에서 입력된 클록 신호에 동기하여 스위칭 트랜지스터의 스위칭을 제어하는 제어 회로와; 클록 신호의 입력 유무를 검출하는 클록 신호검출 회로부를 구비하며, 여기에서, 클록 신호 입력의 중지를 검출하였을 때, 클록 신호 검출 회로부는 제어 회로부가 동작을 정지시켜 전력 소비를 감소시키기 위한 스텐바이 동작을 행하도록, 스위칭 트랜지스터를 턴 오프시키는 것이다.

Description

스위칭 레귤레이터 {SWITCHING REGULATOR}

본 발명은 클록 신호의 입력이 중지되면 미리 정해진 스탠바이 동작을 행하여 소비 전력을 감소시키는 스위칭 레귤레이터에 관한 것이다.

최근, 셀룰러 폰과 같은 소형 휴대 기기가 널리 보급하고 있다. 이러한 소형 휴대 기기는 전원으로서 소형의 재충전가능한(2차) 베터리를 채용한다. 크기를 더 작게하고 가능한 긴 시간을 사용할 수 있는 재충전 가능한 베터리를 만들기 위해서, 베터리 성능을 향상시키고, 저 전력 소비 기기를 만들기 위해 도모하고 있다.

이러한 소형 휴대 기기에 사용되는 대부분의 전원 회로는 효율성을 향상시키기 위해서 스위칭 레귤레이터를 채용한다. 기기가 스텐바이 상태에 들어갈 때, 전원 회로 또한 저전력을 소비하는 스텐바이 동작으로 스위칭하여, 기기의 전력 소비를 감소시킨다.

도 1은 통상의 스위칭 레귤레이터(100)를 나타내는 회로도이다. 이러한 회로는 예를 들어, Linear Technology Corporation의 전원 IC, LTC1878에서 채용된다.

도 1의 스위칭 레귤레이터(100)는 직류 전원(110)으로부터의 전원 전압 Vdd에서 소정의 정전압을 생성하여, 이 정전압을 부하(111)에 출력한다.

스위칭 레귤레이터(100)는 전원 전압 Vdd의 출력 제어를 행하는 스위칭 레귤 레이터 Ma, 동기 정류용 트랜지스터 Mb(동기 정류 트랜지스터 Mb), 평활(smoothing)용 인덕터 La 및 커패시터 Ca, 및 부하(111)에 출력되는 전압 Vo를 분압하여 분압 전압 Vda를 생성하여 출력하는 출력 전압 검출용 저항 Ra, Rb를 구비하고 있다.

또한, 스위칭 레귤레이터(100)는 기준 전압 발생 회로(102), 오차 증폭 회로(103), 및 삼각파 발생 회로(104)를 구비하고 있다. 기준 전압 발생 회로(102)는 소정의 기준 전압 Vr을 생성하여 출력한다. 오차 증폭 회로(103)는 분압 전압 Vda 및 기준 전압 Vr을 비교하여, 전압 Vda와 전압 Vr의 차이를 증폭시켜서, 증폭된 차이를 출력한다. 삼각파 발생 회로(104)는 외부에서 입력된 클록 신호에 동기한 소정의 주파수의 삼각파 신호 TW를 생성하여 출력한다. 스위칭 레귤레이터(100)는 PWM(펄스-폭 변조기) 회로(105) 및 구동 회로(106)를 더 구비한다. PWM(펄스-폭 변조기) 회로(105)는 오차 증폭 회로(103)의 출력 전압과 삼각파 발생 회로(104)로부터의 삼각파 신호 TW에 기초하여 PWM 제어를 행하기 위한 펄스 신호를 생성하여, 생성된 펄스 신호를 출력한다. 구동 회로(106)는, PWM 회로(105)로부터의 펄스 신호에 따라, 스위칭 트랜지스터 Ma의 스위칭 제어용 제어 신호 PD 및 동기 정류 트래진스터 Mb의 스위칭 제어용 제어 신호 ND를 생성하여, 스위칭 트랜지스터 Ma 및 동기 정류 트랜지스터 Mb를 구동시킨다.

스위칭 레귤레이터(100)에 있어서, 인덕터 La와 커패시터 Ca를 제외한 각부는, 단일 IC에 집적되어 있다. 해당 lC는, TVdd 단자, GND 단자, TCLK 단자, TSTB 단자, FB 단자 및 LX 단자를 갖고 있다. 클록 신호 CLK는 외부로부터 TCLK 단자에 입력된다. 삼각파 생성기 회로(104)는 클록 신호 CLK에 동기하는 삼각파 신호를 생성하여 출력한다. 스텐바이 신호 STB는 외부로부터 TSTB 단자에 입력된다. STB 신호는 에러 증폭 회로(103), 삼각파 발생 회로(104), PWM 회로(105) 및 구동 회로(106) 각각에 입력된다. 스텐바이 신호 STB가 어서트되면, 에러 증폭 회로(103), 삼각파 발생 회로(104), PWM 회로(105) 및 구동 회로(106) 각각은 자신의 동작을 중지하고, 스위칭 트랜지스터 Ma 및 동기 정류 트랜지스터 Mb는 각각 턴 오프한다.

한편, 소형화하기 위하여 가능한 작은 패키지로 수용되도록 전원 회로를 집적 회로(IC)화 한다. 그럼으로써, 해당 IC 단자의 수를 감소시키는 것이 중요하다. 따라서, 하나의 IC 단자에 복수의 기능을 할당하여, 단자의 수를 감소시키는 것이 고려된다.

도 2는 이러한 방법(예를 들어, 일본 특허 공개 제9-121535호)으로 구성된 일 스위칭 레귤레이터를 나타내는 회로도이다.

도 2를 참조하여, 스위칭 레귤레이터용 IC(120)의 Vc 단자는 외부 부착 저항 R10과 커패시터 C10을 통해 접지되어 있다. NPN 트랜지스터 Ql의 콜렉터는 저항 RlO 및 커패시터 C10의 접속부에 접속되어 있다. NPN 트랜지스터 Ql의 에미터는 접지되어 있다.

Vc 단자는 lC(120) 내부에서 오차 증폭 회로의 출력부에 접속되어, 외부 부착된 저항 R10과 커패시터 C10에 의해 위상 보상을 행한다. 또한, 이 커패시터 C10를 IC(120) 내에 설치된 정전류원에서 충전함으로써 소프트-스타트 기능도 실현한다. 또한, Vc 단자에서의 전압이 감소되는 경우, NPN 트랜지스터 Q1이 턴온 됨으로 써, IC(120)은 IC(120)에 내장된 회로에 의해 스텐바이 상태에 들어가고, 그럼으로써 전력 소비가 감소된다. 따라서, 하나의 단자 Vc를 사용하여, 위상 보상, 소프트-스타트, 및 스텐바이의 3가지 동작 사이의 전환을 행함으로써 IC 단자 수의 증가를 회피할 수 있다.

그러나, 도 10 및 도 11의 구성에서, 소비 전력을 감소시키기 위해서 스위칭 레귤레이터의 동작을 정지시키기 위해서, 이러한 동작을 실행시키기 위한 제어 신호를 생성하는 외부 회로가 필요하다. 외부 회로가 lC로 형성되어 있는 경우, 제어 신호를 출력하기 위한 단자가 필요하다. 또한, 도 1의 구성에 있어서, 외부 제어 신호에 입력하기 위한 단자가 필요하다. IC의 단자 수는 사용하는 IC 패키지에 달려있다. 필요한 lC의 단자 수가 사용될 IC 패키지의 단자 수를 하나라도 초과하는 경우, 더욱 크고, 더욱 비싼 패키지를 사용하여야 한다. 또한, 사용될 IC 패키지가 사용되지 않는 여분의 단자를 갖고 있는 경우, 그 단자에 다른 기능을 추가할 수도 있어서, IC의 가치를 높이는 것을 가능하게 만든다. 따라서, IC의 단자 수를 감소시키는 것은 매우 중요한 과제였다.

따라서, 본 발명의 총체적인 목적은 상기와 같은 문제를 해결하기 위한, 스위칭 레귤레이터를 제공하는 것이다.

본 발명의 보다 구체적인 목적은 스위칭 레귤레이터의 동작에 필요한 외부 클록 신호의 유무에 따라 스텐바이 동작을 위해 전환하는 스위칭 레귤레이터를 제공하여, 스위칭 레귤레이터를 스텐바이 동작으로 전환하기 위한 전용 lC 단자를 제거한다.

본 발명의 상기 목적은 입력 전압을 소정의 정전압으로 변환하여, 출력 단자로부터의 정전압을 출력하는 스위칭 레귤레이터에 의해 달성되며, 스위칭 레귤레이터는, 제어 전극에 입력되는 제어 신호에 따라서 스위칭하여 입력 전압의 출력을 제어하는 스위칭 레귤레이터; 이 스위칭 레귤레이터의 출력 전압을 평활하여 평활된 출력 전압을 출력 단자에 출력하는 평활 회로부; 출력 단자에서의 전압이 소정의 정전압이 되도록, 외부에서 입력된 클록 신호에 동기하여 스위칭 트랜지스터의 스위칭을 제어하는 제어 회로부; 및 클록 신호의 입력 유무를 검출하는 클록 신호검출 회로부를 구비하며, 여기에서, 클록 신호의 입력 중지의 검출시에, 클록 신호 컴출 회로부는 제어 신호 회로부의 동작을 정지시켜, 전력 소비를 감소시키기 위한 스텐바이 동작을 행하고, 그럼으로써, 스위칭 트랜지스터를 턴 오프시킨다.

본 발명의 일 구성예에 따른 스위칭 레귤레이터는 클록 신호 검출 회로부를 포함하고, 클록 신호의 입력 중지의 검출시에, 제어 회로부의 동작을 정지시켜, 전력 소비를 감소시키기 위한 스텐바이 동작을 행하고, 그럼으로써, 스위칭 트랜지스터를 턴 오프시키는 것이다. 스위칭 레귤레이터를 형성하는 IC에서, 종래의 독립적인 단자로서 필요한, 스텐바이 신호가 외부의 입력되는 IC 단자의 필요를 제거한다. 또한, 스텐바이 신호를 생성하는 외부의 제어 회로가 IC 내에 형성되어 있는 경우에, 스텐바이 신호의 출력용 단자는 IC 내에서 불필요하게 된다. 따라서, IC 패키지의 단자를 절약할 수 있다. 이러한 절약은 새롭게 사용할 수 있는 IC 단자를 가져오는 경우, IC에 추가적인 기능을 제공할 수 있다. IC 단자의 절약은 더 저렴하고 소형의 IC 패킷을 사용하는 것이 가능하도록 한다.

본 발명의 다른 목적, 형태 및 이득은 첨보된 도면을 결합시켜 판독하는 경우, 이하의 상세한 설명으로부터 더 명확하게 될 것이다.

도 1은 종래의 스위칭 레귤레이터를 나타내는 회로도이다.

도 2는 또 다른 종래의 스위칭 레귤레이터를 나타내는 회로도이다.

도 3은 본 발명의 제1 실시예에 따른 스위칭 레귤레이터의 구성을 나타내는 회로도이다.

도 4는 본 발명의 제1 실시예에 따른 클럭 펄스 검출 회로의 구성을 나타내는 회로도이다.

도 5는 본 발명의 제1 실시예에 따른 도 4의 클럭 펄스 검출 회로의 작동을 나타내는 신호의 타이밍 차트이다.

도 6은 본 발명의 제1 실시예에 따른 도 4에서 나타낸 에지 검출 회로의 다른 구성을 나타내는 다이어그램이다.

도 7은 본 발명의 제1 실시예에 따른 도 4에서 나타낸 에지 검출 회로의 또 다른 구성을 나타내는 다이어그램이다.

도 8은 본 발명의 제1 실시예에 따른 도 4에서 나타낸 에지 검출 회로의 또 다른 구성을 나타내는 다이어그램이다.

도 9는 본 발명의 제1 실시예에 따른 도 3에서 나타낸 삼각파 발생 회로의 내부 구성을 나타내는 블럭도이다.

도 10은 본 발명의 제1 실시예에 따른 스위칭 레귤레이터의 다른 구성을 나타내는 회로도이다.

도 11은 본 발명의 제2 실시예에 따른 스위칭 레귤레이터의 구성을 나타내는 회로도이다.

본 발명의 실시예는, 도면을 참조하여, 이하에 기술된다.

[제1 실시예]

도 3은 본 발명의 제1 실시예에 따른 스위칭 레귤레이터(1)의 구성을 나타내는 회로도이다.

도 3을 참조하여, 스위칭 레귤레이터(1)는, 직류 전원(10)으로부터 입력된 전원 전압 Vdd를 소정의 정전압으로 변환하여 출력 단자 OUT에 접속된 부하(11)에 출력한다.

스위칭 레귤레이터(1)는, TVdd 단자에 입력된 전원 전압 Vdd의 출력 제어를 행하는 PM0S 트랜지스터로 이루어지는 스위칭 트랜지스터 M1과, 동기 정류를 위한 NMOS 트랜지스터로 이루어지는 트랜지스터 M2(동기 정류용 트랜지스터 M2)와, 평활용 인덕터 L1 및 커패시터 C1와, 출력단 OUT에서 출력되는 전압 Vo를 분압하여 분압 전압 Vd1을 생성하여 출력하는 출력 전압 검출용 저항 R1, R2를 구비한다. 또한, 스위칭 레귤레이터(1)는, 기준 전압 발생 회로(2), 오차 증폭 회로(3), 및 삼각파 발생 회로(4)를 구비한다. 기준 전압 발생 회로(2)는 소정의 기준 전압 Vr1을 생성하여 출력한다. 오차 증폭 회로(3)는 분압 전압 Vd1과 기준 전압 Vr1을 비교하 여, 전압 Vd1과 Vr1의 차이를 증폭시켜 전압 Ver을 생성하여, 전압 Ver을 출력한다. 삼각파 발생 회로(4)는 외부의 제어 회로(12)의 클록 신호 생성부로부터 입력된 클록 신호 CLK에 동기한 소정의 삼각파 신호 TW를 생성하여 출력한다.

스위칭 레귤레이터(1)는 PWM 회로(5) 및 구동 회로(6)를 더 구비한다. PWM 회로(5)는 오차 증폭 회로(3)의 출력 전압 Ver과 삼각파 발생 회로(4)로부터 제공되는 삼각파 신호 TW의 전압을 비교하여, PWM 제어를 하기 위한 펄스 신호 Spw를 생성하여 출력한다. 펄스 신호 Spw는 출력 전압 Ver에 따른 펄스 폭을 갖는다. 구동 회로(6)는, PWM 회로(5)로부터 제공되는 펄스 신호 Spw에 따라 스위칭 트랜지스터 M1의 스위칭 제어용 제어 신호 PD와 동기 정류 트랜지스터 M2의 스위칭 제어용 제어 신호 ND에 의해, 스위칭 트랜지스터 M1 및 동기 정류용 트랜지스터 M2를 구동시킨다.

스위칭 레귤레이터(1)는 클록 펄스 검출 회로(7)를 더 구비한다. 클록 펄스 검출 회로(7)는 클록 신호 CLK가 입력되었는지에 따라 오차 증폭 회로(3), 삼각파 발생 회로(4), PWM 회로(5), 및 구동 회로(6) 각각의 동작을 제어한다. 스위칭 레귤레이터(1)에서, 인덕터 L1와 커패시터 C1를 제외하는 각부는, 단일 IC(13)에 집적되어 있다. lC(13)는, TVdd 단자, GND 단자, TCLK 단자, LX 단자, 및 FB 단자를 갖고 있다. 양전원 전압인 전원 전압 Vdd는 TVdd 단자에 입력된다. GND 단자는 그라운드 또는 음전원 전압에 접속된다. 클록 신호 CLK는 TCLK 단자에 입력된다.

기준 전압 발생 회로(2), 오차 증폭 회로(3), 삼각파 발생 회로(4), PWM 회로(5), 구동 회로(6), 및 레지스터 R1, R2는, 제어 회로부를 형성할 수 있다. 동기 정류 트랜지스터 M2, 인덕터 L1, 및 커패시터 C1은 평활 회로부를 형성할 수 있다. 클록 펄스 검출 회로(7)는 클록 신호 검출 회로부를 형성할 수 있다. 레지스터 R1, R2는 출력 전압 검출 회로를 형성할 수 있다. TVdd 단자는 제1 전원 전압 단자를 형성할 수 있다. GND 단자는 제2 전원 전압 단자를 형성할 수 있다. TCLK 단자는 클록 신호 입력 단자를 형성할 수 있다. LX 단자는 펄스 출력 단자를 형성할 수 있다. FB 단자는 출력 전압 입력 단자를 형성할 수 있다.

직류 전압(10)은 TVdd 단자 및 GND 단자 사이에 접속된다. 스위칭 트랜지스터 M1 및 동기 정류 트랜지스터 M2는 TVdd 단자 및 그라운드 사이에 직렬로 접속된다. 스위칭 트랜지스터 M1 및 동기 정류 트랜지스터 M2의 접속부는 LX 단자로 접속된다. 인덕터 L1은 LX 단자 및 출력 단자 OUT 사이에 접속된다. 커패시터 C1은 출력 단자 OUT 및 그라운드 사이에 접속된다. 레지스터 R1 및 R2의 직렬 회로는 출력 단자 OUT 및 그라운드 사이에 FB 단자를 통해 접속된다. 레지스터 R1 및 R2의 접속부는 오차 증폭 회로(3)의 반전 입력 단자에 접속된다. 기준 전압 Vr1은 오차 증폭 회로(3)의 비반전 입력 단자에 입력된다.

오차 증폭 회로(3)의 출력 전압 Ver은, PWM 회로(5)를 형성하는 비교기의 반전 입력 단자에 출력된다. 삼각파 신호 TW는, PWM 회로(5)를 형성하는 비교기의 비반전 입력 단자에 출력된다. PWM 회로(5)부터 제공되는 펄스 신호 Spw는 구동 회로(6)에 출력된다. 구동 회로(6)는 스위칭 트랜지스터 M1의 스위칭 제어용 제어 신호 PD를 스위칭 트랜지스터 M1의 게이트에 출력한다. 구동 회로(6)는 동기 정류 트랜지스터 M2의 스위칭 제어용 제어 신호 ND를 동기 정류 트랜지스터 M2의 게이트에 출력한다. 클록 펄스 검출 회로(7)는 스텐바이 신호 STB를 오차 증폭 회로(3), 삼각파 발생 회로(4), PWM 회로(5), 구동 회로(6) 각각에 출력한다. 스텐바이 신호 STB는 클록 신호 CLK가 입력되었는지 여부에 따라 어서트된다.

이러한 구성에 있어서, 턴 온 되도록 스위칭 트랜지스터 M1이 스위칭을 행하는 경우, 인덕터 L1에는 전류가 공급된다. 이 시점에서, 동기 정류 트랜지스터 M2는 턴 오프되어 있다. 스위칭 트랜지스터 M1이 턴 오프되는 경우, 동기 정류 트랜지스터 M2가 턴 온 되고, 인덕터 L1에 저장된 에너지가 동기 정류 트랜지스터 M2를 통해 방출된다. 이 때 발생된 전류는 커패시터 C1에 의해 평활되어 출력 단자 OUT로부터 부하(11)에 출력된다. 또한, 출력 단자 OUT으로부터 출력된 출력 전압 Vo는 출력 전압 검출용 레지스터 R1과 R2 사이에서 분압되어, 분압된 전압 Vd1은 오차 증폭 회로(3)의 반전 입력 단자에 입력된다.

스위칭 레귤레이터(1)의 출력 전압 Vo가 증가하는 경우, 오차 증폭 회로(3)의 출력 전압 Ver이 감소하여, PWM 회로(5)로부터 제공된 펄스 신호 Spw의 듀티 사이클이 감소한다. 그 결과, 스위칭 트랜지스터 M1의 온타임은 감소하고, 스위칭 레귤레이터(1)는 그것의 출력 전압 Vo가 감소하도록 제어된다. 스위칭 레귤레이터(1)의 출력 전압 Vo가 감소하는 경우, 상기에 전술한 동작의 반대로 행해진다. 결과적으로, 스위칭 레귤레이터(1)의 출력 전압 Vo가 일정하도록 제어된다.

여기서, 제어 회로(12)로부터의 클록 신호 CLK가 TCLK 단자를 통해 삼각파 발생 회로(4)에 입력되는 것이 중지되는 경우, 즉, TCLK 단자가 하이 레벨(HIGH) 또는 로우 레벨(LOW)로 고정되는 경우, 클록 펄스 검출 회로(7)는 오차 증폭 회로 (3), 삼각파 발생 회로(4), PWM 회로(5) 및 구동 회로(6) 각각으로 출력되는 스탠바이 신호 STB를 어서트한다. 스탠바이 신호 STB가 어서트되는 경우, 오차 증폭 회로(3), 삼각파 발생 회로(4), PWM 회로(5) 및 구동 회로(6) 각각은 자신의 동작을 중지하고, 스위칭 트랜지스터 M1 및 동기 정류 트랜지스터 M2 양자를 턴 오프한여, IC(13)는 저전력 소비 동작 모드인 스텐바이 동작(스텐바이 모드)로 전환된다.

클록 펄스 검출 회로(7)는, 클록 신호 CLK가 제어 회로(12)로부터 TCLK 단자를 통해 삼각파 발생 회로(4)에 입력되는 동안, 즉 TCLK 단자의 레벨이 소정의 주기로 HIGH 와 LOW를 교번하는 동안, 오차 증폭 회로(3), 삼각파 발생 회로(4), PWM 회로(5) 및 구동 회로(6) 각각에 출력되는 스탠바이 신호 STB를 부정한다. 스탠바이 신호 STB를 부정하는 경우, 오차 증폭 회로(3), 삼각파 발생 회로(4), PWM 회로(5) 및 구동 회로(6) 각각은 동작을 시작하고, 스위칭 트랜지스터 M1과 동기 정류 트랜지스터 M2는 그들은 각각의 게이트에 입력되는 제어 신호 PD 및 ND에 따라 스위칭을 행한다. 따라서, IC(13)는 통상 동작 상태가 된다.

다음, 도 4는 클록 펄스 검출 회로(7)의 구성을 나타내는 회로도이다.

도 4를 참조하여, 클록 펄스 검출 회로(7)는 클록 신호 CLK의 상승 엣지를 검출하는 엣지 검출 회로(20), NMOS 트랜지스터 M3, 커패시터 C2, 전류 i1을 공급하는 전류원(21), 및 인버터(22)로 구성되어 있다. 엣지 검출 회로(20)는 인버터(23 내지 26) 및 NAND 회로(27)를 구비한다. 또, 전류원(21) 및 커패시터 C2는 적분 회로를 형성할 수도 있다. NMOS 트랜지스터 M3는 스위칭 장치를 형성할 수도 있다. 인버터(22)는 2치 회로(binarizing circuit)를 형성할 수도 있다. NAND 회로 (27)의 제1 입력 단자는 TCLK 단자에 접속된다. 인버터(23 내지 25)는 TCLK 단자와 NAND 회로(27)의 제2 입력 단자 사이에 직렬로 접속되어 있다.

또한, NAND 회로(27)의 출력 단자와 NMOS 트랜지스터 M3의 게이트 사이에 인버터(26)가 접속되어 있다. 한편, 전원 전압 Vdd와 그라운드 사이에 전류원(21)과 커패시터 C2가 직렬로 접속된다. 전원 전압 Vdd와 그라운드 사이에 트랜지스터 M3와 커패시터 C2가 병렬로 접속되어 있다. 전류원(21)과 커패시터 C2의 접속부에 인버터(22)의 입력 단자가 접속되어 있다. 인버터(22)의 출력 단자에서 스탠바이 신호 STB가 출력된다. 인버터(25)의 출력 단자와 NAND 회로(27)의 제2 입력 단자와의 접속부는 A라 칭한다. NAND 회로(27)의 출력 단자와 인버터(26)의 입력 단자와의 접속부는 B라 칭한다. 또한, 인버터(26)의 출력 단자와 NMOS 트랜지스터 M3의 게이트는 C라 칭한다. 전류원(21)과 커패시터 C2와의 접속부는 D라 칭한다.

도 5는 전술한 구성을 갖는 도 4의 클록 펄스 검출 회로(7)의 동작을 나타내는 신호의 타이밍 차트이다. 도 5를 참조하여, 클록 펄스 검출 회로(7)의 동작에 관해서 설명한다.

A 포인트에서 파형의 신호 레벨은 인버터(23 내지25)에 의한 지연을 갖는 클록 신호 CLK의 반전 파형이다. 따라서, 클록 신호 CLK가 상승할 때만, NAND 회로(27)의 양 입력 단자는 인버터(23 내지25)에 의한 지연 시간에 대해 HIGH가 된다. 결과적으로, B 포인트에서 파형 즉, NAND 회로(27)의 출력 신호는, 클록 신호 CLK의 상승 할 때, 인버터(23 내지 25)에 의한 지연 시간에 해당하는 시간에 대해 LOW가 된다. NAND 회로(27)의 출력 신호는, 인버터(26)에 의해 반전되는 자신의 신호 레벨을 갖고, NMOS 트랜지스터 M3의 게이트에 입력된다. 커패시터 C2의 단자 전압, 즉 D 포인트에서 전압은, NMOS 트랜지스터 M3가 턴 온 시에, 실질상 접지 전압이지만, NMOS 트랜지스터 M3가 턴 오프 시에는 상승한다. 그러나, D 포인트에서 전압이 클록 신호 CLK에 다음 상승 전까지, 인버터(22)의 임계 전압 Vth에 도달하지 않는 경우, 인버터(22)의 출력 단자가 HIGH을 지키거나 하이 레벨을 유지하기 때문에 스텐바이 신호 STB는 어서트되지 않는다. 즉, D 포인트에서의 전압이 인버터(22)의 임계 전압 Vth에 도달할 때까지 커패시터 C2가 충전되는 시간을, 에지 검출 회로(20)가 클록 신호 CLK의 상승 에지를 검출하는 간격보다도 조금 긴 시간을 설정함으로써, 클록 신호 CLK가 입력되어 있는 동안에는 IC(13)가 스탠바이 동작(스텐바이 모드로 들어가는 것)으로 전환하는 것을 방지하고, 클록 신호 CLK로부터 클록 펄스가 사라진 직후 IC(13)가 스텐바이 동작으로 전환하도록 할 수 있다.

클록 신호 CLK가 입력되지 않고, TCLK 단자가 HIGH 또는 LOW로 고정된 상태로, 엣지 검출 회로(20)의 출력 단자를 형성하는 인버터(26)의 출력 단자는 LOW가 되어, NMOS 트랜지스터 M3가 오프된다. 따라서, 인버터(22)의 한계 전압 Vth를 초과 할때까지, D 포인트에서 전압은 증가한다. D 포인트에서 전압이 인버터(22)의 임계 전압 Vth를 초과하는 경우, 인버터(22)의 출력 신호의 신호 레벨이 LOW로 반전되어, 스텐바이 신호 STB를 어서트한다. 클록 신호 CLK가 TCLK 단자에 입력되는 경우, 스텐바이 신호 STB가 부정된다.

도 4의 엣지 검출 회로에 의한, NMOS 트랜지스터 M3를 턴 온시키는 기간, 또는 NMOS 트랜지스터 M3의 온-타임시간이 짧은 경우, 3개의 인버터(23 내지 25)에 의해 형성되는 지연 회로의 인버터의 수를 늘리더라도 좋고, 다른 방법으로는 도 6에 도시한 바와 같이, 인버터(23)의 출력 단자와 그라운드 사이에 커패시터 C3를 접속하여 지연 시간이 길게 되도록 하더라도 좋다. 다만, 인버터의 수를 늘리는 경우는, 인버터의 총 수는 항상 홀수가 되어야한다.

또한, 클록 신호 CLK의 하강의 엣지를 검출하는 경우에 있어서, 도 7에 도시한 바와 같이, 도 4의 엣지 검출 회로(20)에서의 인버터(26)와 NAND 회로(27)를 NOR 회로(31)로 대체하여도 좋다. 클록 신호 CLK의 상승 엣지와 하강 엣지 양자를 검출하기 위해서는, 도 8에 도시한 바와 같이, 도 4의 엣지 검출 회로(20)에서의 NAND 회로(27)를 ExOR(exclusive-OR) 회로(32)로 대체하여도 좋다. 도 4에 있어서, 전류원(21)은 레지스터에 의해 대체되고, 인버터(22)는 자신의 입력 단자 중 하나에 입력되는 기준 전압을 갖는 비교기로 대체되어도 좋다.

다음에, 도 9는 삼각파 발생 회로(4)의 내부 구성예를 도시한 블럭도이며, 도 9는 PLL 회로를 채용한 경우를 예시한다.

도 9를 참조하여, 삼각파 발생 회로(4)는 위상 및 주파수 비교기(41), 루프 필터(42), 삼각파 발진기(43), 및 파형 정형 회로(44)를 구비하고 있다. 위상 및 주파수 비교기(41)는 2개 입력 신호의 위상 및 주파수를 비교하여, 그 비교 결과에 따라 자신의 출력 전압을 증가 또는 감소시킨다. 루프 필터(42)는 위상 및 주파수 비교기(41)의 출력 전압을 평활하여 출력한다. 삼각파 발진기(43)는 루프 필터(42)로부터 입력된 전압에 따라 주파수의 삼각파 신호 TW를 생성하여 출력한다. 파형 정형 회로(44)는 삼각파 발진기(43)로부터 출력된 삼각파 신호 TW를 자신의 파형 정형하여 구형파로 전환하고, 구형파 신호를 위상 및 주파수 비교기(41)에 출력한다.

위상 및 주파수 비교기(41)는, 입력된 클록 신호 CLK와 파형 정형 회로(44)로부터 입력된 구형파 신호와의 위상 및 주파수를 비교하여, 비교 결과에 따라서 자신의 출력 전압을 증가 또는 감소시킨다. 또한, 위상 및 주파수 비교기(41), 삼각파 발진기(43) 및 파형 정형 회로(44)에는 클록 펄스 검출 회로(7)로부터의 스탠바이신호 STB가 입력된다. 위상 및 주파수 비교기(41), 삼각파 발진기(43) 및 파형 정형 회로(44) 각각은, 스탠바이 신호 STB가 어서트되면, 자신의 동작을 정지하고, 스탠바이 신호 STB가 부정되면 자신의 동작을 시작한다. 따라서, 삼각파 발생 회로(4)는 스텐바이 신호 STB가 어서트되면 자신의 작동을 정지한다.

제어 전극에 입력되는 스텐바이 신호 STB에 따라서 위상 및 주파수 비교기(41), 루프 필터(42), 삼각파 발진기(43) 및 파형 정형 회로(44)에 전원 전압 Vdd를 공급하는 스위치가 설치되어, 스탠바이신호 STB가 어서트되면 해당 스위치에 의해서 위상 및 주파수 비교기(41), 루프 필터(42), 삼각파 발진기(43) 및 파형 정형 회로(44)에 전원 전압 Vdd의 공급이 차단되며, 스탠바이신호 STB가 부정되면 해당 스위치는 위상 및 주파수 비교기(41), 루프 필터(42), 삼각파 발진기(43) 및 파형 정형 회로(44)에 전원 전압 Vdd의 공급이 허락된다.

도 3에는 동기 정류 트랜지스터 M2를 채용한 경우를 전술하였다. 다른 방법으로는, 도 10에 도시한 바와 같이, 동기 정류 트랜지스터 M2를 대신해서 플라이휠 다이오드(flywheel diode) D1을 사용하여도 좋다. 이 경우에서는, 다이오드 D1이, 예를 들어, 쇼트키 장벽 다이오드로서 IC(3)에 집적하는 것이 어려운 경우, IC(13)의 LX 단자와 그라운드 사이에 다이오드 D1가 외부에서 부착된다. 다이오드 D1이 IC(13)에 집적하는 것이 용이한 경우는, lC(13) 내에 설치된다.

따라서, 본 실시예의 스위칭 레귤레이터(1)에 따라서, 클록 펄스 검출 회로(7)는 클록 신호 CLK가 TCLK 단자에 입력되는지 여부를 판정한다. 클록 신호 CLK가 입력되지 않은 경우, 스텐바이 신호 STB는 어서트되어 저 전력 소비 동작을 행하는 스텐바이 동작을 행한다. 클록 신호 CLK가 입력되는 경우, 스텐바이 신호 STB가 부정되어 통상 동작이 행해진다. 따라서, 외부에서 입력된 클록 신호 CLK의 유무에 따라서 스위칭 레귤레이터(1) 내부에서 스탠바이 신호 STB를 생성한다. 이것은 종래 독립된 단자로서 필요한 스탠바이 신호에 대한 입력 단자의 필요성을 제거한다. 결과적으로, 필요한 IC 패키지의 단자 수를 감소시킬 수 있어서, 저렴하고 소형의 lC 패키지를 사용하는 것을 가능하게 한다. 또한, 종래에는, 외부의 CPU를 사용하여 스탠바이 신호를 생성했다. 본 발명의 일 실시예에 따라서, 이러한 외부 회로의 IC 단자 수도 감소시킬 수 있고, 외부 회로를 형성하는 IC에 대해 저렴하고 소형의 lC 패키지를 사용하는 것을 가능하게 한다.

[제2 실시예]

전술한 제1 실시예에 있어서, 클록 펄스 검출 회로(7)는 TCLK 단자로부터 입력된 클록 신호 CLK의 유무에 따라 스텐바이 신호 STB를 생성한다. 다른 방법으로는, 본 발명의 제2 실시예와 같이, 소정의 삼각파 신호 TW가 삼각파 발생 회로(4)로부터 출력되는지 여부에 따라 스텐바이 신호 STB가 어서트될 수도 있다.

도 11은 본 발명의 제2 실시예에 따른 스위칭 레귤레이터(50)의 구성예를 나타내는 회로도이다. 도 11에서, 도 3과 동일 소자 또는 유사한 소자는 동일 부호로서 나타내고, 그것의 설명은 생략한다.

본 실시예의 스위칭 레귤레이터(50)에 따르면, 클록 펄스 검출 회로(51)는 삼각파 발생 회로(4)로부터 출력된 삼각파 신호 TW의 주파수가 소정의 범위에 들어가 있는지 여부에 따라서 스탠바이 신호 STB를 어서트하여, 스탠바이 신호 STB를 어서트한 후, 클록 신호 CLK가 입력된 것을 검출한 경우에, 스탠바이 신호 STB를 부정한다. 클록 펄스 검출 회로(51)는 클록 신호 검출 회로부를 형성할 수 있다.

도 11을 참조하여, 스위칭 레귤레이터(50)는 스위칭 트랜지스터 M1, 동기 정류 트랜지스터 M2, 인덕터 L1, 커패시터 C1, 레지스터 R1, R2, 기준 전압 생성 회로(2), 오차 증폭 회로(3), 삼각파 발생 회로(4), PWM 회로(5), 구동 회로(6), 및 클록 펄스 검출 회로(51)를 구비한다. 클록 펄스 검출 회로(51)는 소정 범위 내의 주파수의 삼각파 신호 TW가 삼각파 발생 회로(4)로부터 출력되는지에 따라, 오차 증폭 회로(3), 삼각파 발생 회로(4), PWM 회로(5), 구동 회로(6) 각각의 동작을 제어한다. 스위칭 레귤레이터(50)에서, 인덕터 L1 및 커패시터 C1을 제외한 각부는 단일 IC(52)에 집적된다.

삼각파 발생 회로(4)로부터 제공되는 삼각파 신호 TW와 TCLK 단자를 통해 제어 회로(12)로부터 제공되는 클록 신호 CLK는 클록 펄스 검출 회로(51)에 입력된다. 소정 범위 내의 주파수의 삼각파 신호 TW가 삼각파 발생 회로(4)로부터 출력되는 동안, 클록 펄스 검출 회로(51)는 오차 증폭 회로(3), 삼각파 발생 회로(4), PWM 회로(5), 구동 회로(6) 각각에 출력되는 스텐바이 신호 STB를 부정한다.

삼각파 발생 회로(4)는 소정 범위 내에서 주파수의 삼각파 신호 TW의 출력을 중지시키는 경우, 클록 펄스 검출 회로(51)는 오차 증폭 회로(3), 삼각파 발생 회로(4), PWM 회로(5), 구동 회로(6) 각각에 출력되는 스텐바이 신호 STB를 어서트한다.

또한, 스텐바이 신호 STB가 어서팅된 후, 클록 신호 CLK의 입력이 검출될 때 클록 펄스 검출 회로(51)는 스텐바이 신호 STB를 부정한다.

전술에 있어서는, 클록 펄스 검출 회로(51)가 삼각파 발생 회로(4)의 출력 신호로부터 클록 신호 CLK의 입력의 중지를 검출한다. 다른 방법으로는, 클록 펄스 검출 회로(51)가 삼각파 발생 회로(4)를 형성하는 위상 및 주파수 비교기(41)의 출력 전압, 또는 루프 필터(42)의 출력 전압으로부터 클록 신호 CLK의 입력의 중지를 검출하여도 좋다.

따라서, 제2 실시예의 스위칭 레귤레이터(50)에 따르면, 클록 펄스 검출 회로(51)는 삼각파 발생 회로(4)의 출력 신호가 소정 범위 내에 주파수의 삼각파 신호인지 아닌지에 따라 스텐바이 신호 STB를 어서트하고, 스텐바이 신호 STB가 어서팅 된 후 클록 신호 CLK의 입력을 검출하는 경우 스텐바이 신호 STB를 부정한다. 이것은 제1 실시예와 동일한 효과를 얻을 수 있다. 또한, 삼각파 발생 회로(4)의 장애 검출도 가능할 수 있다. 삼각파 발생 회로(4)의 장애를 검출한 경우에 정전압이 부하(11)에 공급되는 것을 멈출 수 있어서, 신뢰성을 향상시킬 수 있다.

본 발명의 일 실시예에 따른 스위칭 레귤레이터는 클록 신호 입력의 중지 검 출시, 제어 회로부가 동작을 멈추고 전력 소비를 감소하기 위한 스텐바이 동작을 행하도록 하여 스위칭 트랜지스터를 턴 오프하는 클록 신호 검출 회로부를 구비한다. 스텐바이 신호가 외부에서 입력되는 IC 단자의 필요성이 없어진다. 스위칭 레귤레이터를 형성하는 IC에서, 종래의 독립적인 단자로서 필요한, 스텐바이 신호가 외부의 입력되는 IC 단자의 필요를 제거한다. 또한, 스텐바이 신호를 생성하는 외부의 제어 회로가 IC에 형성되어 있는 경우에, 스텐바이 신호의 출력용 단자는 IC에서 불필요하게 된다. 따라서, 필요한 IC 패키지의 단자 수를 감소시킬 수 있어서, IC 패키지의 단자를 절약할 수 있다. 이 절약이 새롭게 사용할 수 있는 IC 단자를 가져온 경우, IC에 추가적인 기능을 제공할 수 있다. 또한, IC 단자의 절약은 더 저렴하고 소형의 IC 패킷을 사용하는 것이 가능하도록 한다.

본 발명은 구체적으로 개시된 실시예로 한정되는 것이 아니라, 본 발명의 범위를 벗어나지 않는 변경 및 수정할 수도 있다. 본 출원은 참조로서 여기에 내포된 전체 내용은 2004년 9월 30일에 출원한 일본 특허 출원 번호 제2004-287092호를 기초로 한다.

Claims

입력 전압을 소정의 정전압으로 변환하여, 정전압을 출력 단자에서 출력하는 스위칭 레귤레이터에 있어서,

제어 전극에 입력되는 제어 신호에 따라서 스위칭하여, 상기 입력 전압의 출력을 제어하는 스위칭 트랜지스터와;

상기 스위칭 트랜지스터의 출력 전압을 평활하여, 상기 평활된 출력 전압을 상기 출력 단자에 출력하는 평활 회로부와;

상기 출력 단자의 전압이 소정의 정전압이 되도록, 외부에서 입력된 클록 신호에 동기하여 상기 스위칭 트랜지스터의 스위칭을 제어하는 제어 회로부와;

상기 클록 신호의 입력 유무를 검출하는 클록 신호 검출 회로부

를 구비하고,

상기 클록 신호 입력의 중지 검출시, 상기 클록 신호 검출 회로부는, 상기 제어 회로부가 동작을 정지시켜 소비 전력을 감소시키는 스탠바이 동작을 행하도록 함으로써, 상기 스위칭 트랜지스터를 턴 오프 시키는 것인 스위칭 레귤레이터.
제1항에 있어서, 상기 클록 신호의 입력의 검출시, 상기 클록 신호 검출 회로부는 상기 제어 회로부가 동작을 시작하여 통상의 동작을 행하게 함으로써, 상기 스위칭 트랜지스터의 스위칭을 행하는 것인 스위칭 레귤레이터.
제1항에 있어서, 상기 클록 신호 검출 회로부는,

상기 클록 신호의 신호 레벨의 상승 엣지 및 하강 엣지 중 적어도 하나를 검출하여, 상기 상승 엣지 및 상기 하강 엣지 중 적어도 하나가 검출될 때마다, 상기 검출된 상승 엣지 및 하강 엣지 중 적어도 하나에 대한 소정의 펄스폭의 펄스를 출력하는 엣지 검출 회로;

커패시터를 미리 설정된 시상수로 충전하는 적분 회로;

상기 엣지 검출 회로로부터의 펄스 출력시, 커패시터 내에 저장된 전하를 방전하는 스위칭 장치; 및

상기 커패시터의 단자 전압을 이진 신호로 변환하여 상기 제어 회로부의 동작 제어를 행하기 위해 제어 신호를 생성하여, 상기 생성된 제어 신호를 출력하는 이진 회로를 구비하는 것인 스위칭 레귤레이터.
제3항에 있어서, 스위칭 장치에 의해서 상기 커패시터에 저장된 상기 전하 방전의 중지와 상기 커패시터의 전하를 상기 소정의 전압까지 충전 완료 기간이, 상기 엣지 검출 회로로부터 출력되는 상기 펄스의 간격보다도 길도록, 상기 시상수는 상기 집적 회로에 대해 미리 설정되는 것인 스위칭 레귤레이터.
제1항에 있어서, 상기 제어 회로부는,

소정의 기준 전압을 생성하여 출력하는 기준 전압 발생 회로;

상기 전압을 상기 출력 단자에서 검출하여, 상기 검출된 전압에 비례하는 전 압을 생성하여 출력하는 출력 전압 검출 회로;

상기 기준 전압과 상기 비례 전압을 비교하여, 상기 기준 전압과 상기 비례 전압 간의 차이를 증폭시켜, 상기 증폭된 전압 차이를 출력 전압으로서 출력하는 오차 증폭 회로;

상기 클록 신호에 동기하여 소정의 삼각파 신호를 생성하여 출력하는 삼각파 발생 회로;

상기 오차 증폭 회로의 출력 전압과 상기 삼각파 발생 회로로부터 출력된 삼각파 신호의 전압을 비교하여, PWM 제어를 행하기 위한 펄스 신호를 생성하여 출력하고, 상기 펄스 신호는 상기 오차 증폭 회로의 상기 출력 전압에 따른 펄스 폭을 갖는 것인 PWM 회로; 및

상기 PWM 회로로부터의 상기 펄스 신호에 따라 상기 스위칭 트랜지스터의 스위칭을 제어하는 구동 회로를 구비하고,

상기 클록 신호의 입력의 중지시, 상기 클록 신호 검출 회로부는 상기 오차 증폭 회로, 상기 삼각파 발생 회로, 상기 PWM 회로, 및 상기 구동 회로의 각각이 동작을 정지시켜 전력 소비를 감소시키는 스텐바이 동작을 행하도록 함으로써 상기 스위칭 트랜지스터를 턴 오프하는 것인 스위칭 레귤레이터.
제5항에 있어서, 상기 삼각파 발생 회로에서 출력된 상기 삼각파 신호의 주파수가 소정의 범위 내에 있지 않는 경우, 상기 클록 신호 검출 회로부는, 상기 클록 신호의 입력의 중지를 판정하는 것인 스위칭 레귤레이터.
제6항에 있어서,

상기 클록 신호 검출 회로부는 상기 삼각파 발생 회로에 클록 신호의 입력 유무를 검출하고, 상기 클록 신호의 입력이 중지되었는지를 판정한 후, 상기 삼각파 발생 회로로의 상기 클록 신호의 입력을 검출하면, 상기 제어 회로부가 동작을 시작하여 통상의 동작을 행하게 함으로써, 상기 스위칭 트랜지스터의 스위칭을 행하는 것인, 스위칭 레귤레이터.
제5항에 있어서,

상기 삼각파 발생 회로는 PLL 회로를 구비하고,

상기 PLL 회로는,

상기 삼각파 신호를 정형하기 위해 삼각파 신호를 구형파 신호로 전환하여, 상기 구형파 신호를 출력하는 파형 정형 회로;

상기 클록 신호의 위상 및 상기 파형 정형 회로의 출력 신호의 위상을 비교하여, 상기 비교 결과에 따라 전압을 출력하는 위상 비교기;

상기 위상 비교기의 상기 출력 전압을 평활하여 상기 평활된 전압을 출력하는 필터 회로; 및

상기 필터 회로의 상기 출력 전압에 따른 주파수의 상기 삼각파 신호를 생성하여 출력하는 삼각파 발진기를 구비하고,

상기 클록 신호의 입력 중지시, 상기 클록 신호 검출 회로부는 상기 파형 정 형 회로, 상기 위상 비교기, 상기 삼각파 발진기의 각각의 동작을 정지시키는 것인 스위칭 레귤레이터.
제1항에 있어서,

상기 평활 회로부는 상기 스위칭 트랜지스터에 직렬로 접속되는 동기 정류용 트랜지스터를 구비하고,

상기 제어 회로부는 상기 동기 정류용 트랜지스터의 스위칭을 제어하며,

상기 스위칭 트랜지스터, 상기 동기 정류용 트랜지스터, 상기 제어 회로부, 및 상기 클록 검출 회로부는 단일 IC에 집적되는 것인 스위칭 레귤레이터.
제9항에 있어서, 상기 IC는,

양전원 전압이 인가되고, 상기 양전원 전압은 입력 전압이 소정의 정전압으로 전환하도록 형성되는 제1 전원 단자;

음전원 전압을 인가하는 제2 전원 단자;

상기 스위칭 트랜지스터로부터의 펄스 신호가 출력되는 펄스 출력 단자;

상기 출력 단자로부터의 상기 전압 출력이 입력되는 출력 전압 입력 단자; 및

상기 클록 신호가 입력되는 클록 신호 입력 단자를 구비하는 것인 스위치 레귤레이터.
제1항에 있어서, 상기 스위칭 트랜지스터, 상기 제어 회로부, 상기 클록 신호 검출 회로부는 단일 IC에 집적되는 것인 스위칭 레귤레이터.
제11항에 있어서, 상기 IC는,

상기 입력 전압을 소정의 정전압으로 전환시키도록 형성된 상기 양 전원 전압을 인가하는 제1 전원 단자;

음전원 전압을 인가하는 제2 전원 단자;

상기 스위칭 트랜지스터로부터의 펄스 신호가 출력되는 펄스 출력 단자;

상기 출력 단자로부터의 전압 출력이 입력되는 출력 전압 입력 단자;

상기 클록 신호가 입력되는 클록 신호 입력 단자를 구비하는 것인 스위칭 레귤레이터.