KR20070091203A - 동기 정류형 스위칭 조정기, 동기 정류형 스위칭 조정기의제어 회로 및 동기 정류형 스위칭 조정기의 동작 제어 방법 - Google Patents

동기 정류형 스위칭 조정기, 동기 정류형 스위칭 조정기의제어 회로 및 동기 정류형 스위칭 조정기의 동작 제어 방법 Download PDF

Info

Publication number
KR20070091203A
KR20070091203A KR1020077016551A KR20077016551A KR20070091203A KR 20070091203 A KR20070091203 A KR 20070091203A KR 1020077016551 A KR1020077016551 A KR 1020077016551A KR 20077016551 A KR20077016551 A KR 20077016551A KR 20070091203 A KR20070091203 A KR 20070091203A
Authority
KR
South Korea
Prior art keywords
switching element
switching
voltage
reverse current
input
Prior art date
Application number
KR1020077016551A
Other languages
English (en)
Other versions
KR100925865B1 (ko
Inventor
신이치 고지마
도루 우에노
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Publication of KR20070091203A publication Critical patent/KR20070091203A/ko
Application granted granted Critical
Publication of KR100925865B1 publication Critical patent/KR100925865B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/908—Inrush current limiters

Abstract

본 발명은 동기 정류형 스위칭 조정기로서, 제1 스위칭 소자; 상기 제1 스위칭 소자의 스위칭에 의하여 스위칭 조정기의 입력 단자에 입력된 전압으로 충전되는 인덕터; 인덕터를 방전시키도록 스위칭을 행하는 동기 정류용 제2 스위칭 소자; 스위칭 조정기의 출력 단자로부터 출력 전압이 미리 결정된 정전압이 되도록 제1 스위칭 소자의 스위칭을 제어하고, 상기 제2 스위칭 소자는 제1 스위칭 소자와 상반되게 스위칭을 행하게 하는 제어 회로부; 및 상기 출력 단자로부터 상기 제2 스위칭 소자의 방향으로 흐르는 역전류의 발생을 방지하도록 상기 제2 스위칭 소자의 상기 접속을 컷오프함으로써 상기 제2 스위칭 소자로 흐르는 전류를 차단하도록 역전류 방지 회로부를 포함하는 동기 정류형 스위칭 조정기를 개시한다.

Description

동기 정류형 스위칭 조정기, 동기 정류형 스위칭 조정기의 제어 회로 및 동기 정류형 스위칭 조정기의 동작 제어 방법{SYNCHRONOUS RECTIFICATION SWITCHING REGULATOR, CONTROL CIRCUIT THEREOF, AND METHOD OF CONTROLLING THE OPERATION THEREOF}
본 발명은 일반적으로는 동기 정류형 스위칭 조정기에 관한 것이고, 보다 구체적으로는 IC 회로에서 경부하시에 고효율화를 실현할 수 있는 동기 정류형 스위칭 조정기, 그 제어 회로 및 상기 스위칭 조정기의 동작 제어 방법에 관한 것이다.
도 1은 종래의 동기 정류형 스위칭 조정기를 도시하는 회로도이다(예컨대, 일본 특허 공개 2004-56982호 참조).
도 1의 스위칭 조정기는, 경부하시에 출력 단자(104)로부터 NMOS 트랜지스터(QN1)를 통해 그라운드(GND)로 전류가 역류하는 강압 동기 정류형이다. 이러한 전류의 역류, 즉 역전류의 발생을 방지하기 위해서, 도 1의 스위칭 조정기는 검출 회로(131)를 이용하여, PMOS 트랜지스터(QP1)와 NMOS 트랜지스터(QN1)와의 접속부(K)의 전압이 그라운드 전압(GND)에 언더슈팅(undershooting)한 후 다시 그라운드 전압(GND)을 초과하여 상승하는 타이밍을 고속으로 검출하여, NMOS 트랜지스터(QN1)를 즉시 턴 오프시킨다. 결과로서, 역전류의 발생을 방지하여, 소비 전력을 줄인다.
그러나, 도 1의 스위칭 조정기에 따라, 검출 회로(131)에서 역전류가 검출되는 경우, NMOS 트랜지스터(QN1)가 출력 드라이버(132)를 통해 턴 오프된다. 따라서, 역전류의 검출과 NMOS 트랜지스터(QN1)의 턴 오프 사이에는 시간의 지연이 있다. 이것은 역전류가 출력 단자(104)로부터 코일(L1)을 통해 흐르는 시간을 보다 길게 하여 효율성을 감소시키는 문제가 야기된다.
본 발명의 실시예는 전술된 문제를 해결하거나 감소시킬 수 있다.
본 발명의 일 실시예에 따르면, 역전류의 발생의 검출과 역전류의 차단(interruption) 사이의 지연을 감소시켜 효율성을 향상시킬 수 있는 동기 정류형 스위칭 조정기, 그 제어 회로 및 상기 스위칭 조정기의 동작을 제어하는 방법이 제공된다.
본 발명의 일 실시예에 따르면, 입력 단자에 입력된 입력 전압을 미리 결정된 정전압으로 변환하여 상기 미리 결정된 정전압을 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 조정기가 제공된다. 스위칭 조정기는, 입력된 제어 신호에 따라 스위칭을 행하도록 구성된 제1 스위칭 소자; 제1 스위칭 소자의 스위칭에 의하여 상기 입력 전압으로 충전되도록 구성된 인덕터; 인덕터를 방전시키도록 스위칭 조정기에 입력된 제어 신호에 따라 스위칭을 행하도록 구성된 동기 정류용 제2 스위칭 소자와; 출력 단자로부터 출력된 출력 전압이 미리 결정된 정전압이 되도록 제1 스위칭 소자의 스위칭을 제어하고, 제2 스위칭 소자가 제1 스위칭 소자와 상반되게 스위칭을 행하게 하도록 구성된 제어 회로부; 및 출력 단자로부터 제2 스위칭 소자의 방향으로 흐르는 역전류의 발생을 방지하도록 제2 스위칭 소자의 접속을 차단함으로써 제2 스위칭 소자에 흐르는 전류를 차단하도록 구성된 역전류 방지 회로부를 포함한다.
본 발명의 일 실시예에 따르면, 동기 정류형 스위칭 조정기의 제어 회로가 제공되고, 스위칭 조정기는, 입력된 제어 신호에 따라 스위칭을 행하도록 구성된 제1 스위칭 소자; 제1 스위칭 소자의 스위칭에 의하여 스위칭 조정기의 입력 단자에 입력된 입력 전압으로 충전되도록 구성된 인덕터; 상기 인덕터를 방전시키도록, 입력된 제어 신호에 따라 스위칭을 행하도록 구성된 동기 정류용 제2 스위칭 소자를 포함하고, 상기 제1 스위칭 소자의 상기 스위칭은, 스위칭 조정기의 출력 단자로부터 출력된 출력 전압이 미리 결정된 정전압이 되도록 제어되고, 입력 단자에 입력된 입력 전압이 미리 결정된 정전압으로 변환되어 상기 미리 결정된 정전압이 출력 단자에 접속된 부하에 출력되도록 제2 스위칭 소자가 제1 스위칭 소자와 상반되게 스위칭을 행하게 되며, 상기 제어 회로는, 출력 단자로부터 출력된 출력 전압이 미리 결정된 정전압이 되도록 제1 스위칭 소자의 스위칭을 제어하고, 제2 스위칭 소자가 제1 스위칭 소자와 상반되게 스위칭을 행하게 하도록 구성된 제어 회로부; 및 출력 단자로부터 제2 스위칭 소자의 방향으로 흐르는 역전류의 발생을 방지하도록 제2 스위칭 소자의 접속을 컷오프함으로써 제2 스위칭 소자에 흐르는 전류를 차단하도록 구성된 역전류 방지 회로부를 포함한다.
본 발명의 일 실시예에 따르면, 동기 정류형 스위칭 조정기의 동작을 제어하는 방법이 제공되며, 스위칭 조정기는, 입력된 제어 신호에 따라 스위칭을 행하도록 구성된 제1 스위칭 소자; 제1 스위칭 소자의 스위칭에 의하여 스위칭 조정기의 입력 단자에 입력된 입력 전압으로 충전되도록 구성된 인덕터; 및 인덕터가 방전시키도록, 스위칭 조정기에 입력된 제어 신호에 따라 스위칭을 행하도록 구성되는 동기 정류용 제2 스위칭 소자를 포함하고, 상기 제1 스위칭 소자의 스위칭은, 상기 스위칭 조정기의 출력 단자로부터 출력된 출력 전압이 미리 결정된 정전압이 되도록 제어되고, 입력 단자에 입력된 입력 전압이 미리 결정된 정전압으로 변환되어 미리 결정된 정전압이 출력 단자에 접속된 부하에 출력되도록, 상기 제2 스위칭 소자가 상기 제1 스위칭 소자에 상반되게 스위칭을 행하게 되며, 상기 방법은 출력 단자로부터 제2 스위칭 소자의 방향으로 흐르는 역전류의 발생을 방지하도록 제2 스위칭 소자의 접속을 컷오프함으로써 제2 스위칭 소자에 흐르는 전류를 차단하는 단계를 포함한다.
동기 정류형 스위칭 조정기에 따르면, 본 발명의 실시예에 따른 스위칭 조정기의 제어 회로와 그것의 동작을 제어하는 방법이 제공된다. 출력 단자로부터 동기 정류용 스위칭 소자의 방향으로 흐르는 역전류의 발생을 방지하기 위해서 동기 정류용 스위칭 소자의 접속을 컷오프함으로써 동기 정류용 스위칭 소자에 흐르는 전류를 차단한다. 동기 정류용 스위칭 소자에 흐르는 역전류가 동기 정류용 스위칭 소자의 제어 회로 시스템의 독립된 회로를 사용하여 차단될 수 있으므로, 역전류의 발생의 검출과 역전류의 차단 사이에 시간 지연을 감소시킬 수 있고, 따라서 효율성을 향상시키도록 행할 수 있다. 또한, 설계를 용이하게 하여 효율성 있는 설계를 행할 수 있도록 한다.
이하의 상세한 설명을 첨부된 도면과 결합하여 읽을 때, 본 발명의 다른 목적, 특징 및 이점이 더 명확해질 것이다.
도 1은 종래의 동기 정류형 스위칭 조정기를 도시하는 회로도이다.
도 2는 본 발명의 제1 실시예에 따른 동기 정류형 스위칭 조정기를 도시하는 회로도이다.
도 3은 본 발명의 제1 실시예에 따른 동기 정류 스위칭 조정기의 또 다른 구성을 도시하는 회로도이다.
도 4는 본 발명의 제1 실시예에 따른 동기 정류 스위칭 조정기의 또 다른 구성을 도시하는 회로도이다.
도 5는 본 발명의 제2 실시예에 따른 동기 정류형 스위칭 조정기를 도시하는 회로도이다.
도 6은 본 발명의 제2 실시예에 따른 동기 정류 스위칭 조정기의 또 다른 구성을 도시하는 회로도이다.
도 7은 본 발명의 제2 실시예에 따른 동기 정류 스위칭 조정기의 또 다른 구성을 도시하는 회로도이다.
도 8은 본 발명의 제3 실시예에 따른 동기 정류형 스위칭 조정기를 도시하는 회로도이다.
도 9는 본 발명의 제4 실시예에 따른 동기 정류형 스위칭 조정기를 도시하는 회로도이다.
도 10은 본 발명에 따른 도 2의 제2 스위칭 소자와 제3 스위칭 소자를 도시하는 도면이다.
도 11은 본 발명에 따른 도 10의 경우의 레이아웃 패턴을 도시하는 도면이다.
이 후, 첨부된 도면을 참조하여, 본 발명의 실시예의 설명이 주어진다.
[제1 실시예]
도 2는 본 발명의 제1 실시예에 따른 동기 정류형 스위칭 조정기(1)를 도시하는 회로도이다.
도 2를 참조하면, 동기 정류 스위칭 제어기(1)는 입력 전압으로서 입력 단자(IN)에 입력된 전압인 입력 전압(Vin)을 미리 결정된 정전압으로 변환하여, 출력 단자(OUT)로부터 부하(10)에 출력 전압(Vout)으로서 정전압을 출력한다.
스위칭 조정기(1)는 입력 전압(Vin)의 출력 제어를 행하기 위한 스위칭을 행하는 제1 스위칭 소자(M1) 및 동기 정류용 제2 스위칭 소자(M2)를 포함한다. 제1 스위칭 소자(M1)는 PM0S 트랜지스터로 형성되고, 제2 스위칭 소자(M2)는 NMOS 트랜지스터로 형성된다.
스위칭 조정기(1)는 기준 전압 발생 회로(2), 출력 전압 검출용 저항(R1, R2), 인덕터(L1), 평활용 콘덴서(C1), 위상 보상용 저항(R3) 및 콘덴서(C2, C3), 오차 증폭 회로(3), 발진 회로(4), PWM 비교기(5), 버퍼(BF1, BF2), NMOS 트랜지스 터로 형성된 제3 스위칭 소자(M3), 및 역전류 검출 회로(6)를 더 포함한다. 역전류 검출 회로(6)는 비교기(11)와 버퍼(BF3)를 포함한다. 스위칭 조정기(1)에 있어서, 기준 전압 발생 회로(2), 저항(R1 내지 R3), 오차 증폭 회로(3), 발진 회로(4), PWM 비교기(5), 버퍼(BFl, BF2) 및 콘덴서(C2, C3)는 제어 회로부를 형성하고, 제3 스위칭 소자(M3) 및 역전류 검출 회로(6)는 역전류 방지 회로부를 형성할 수 있다. 또한, 스위칭 조정기(1)에 있어서, 인덕터(L1) 및 콘덴서(C1)를 제외한 회로들은 단일 IC에 집적될 수 있다. 다른 방법으로는, 제1 내지 제3 스위칭 소자(M1 내지M3), 인덕터(L1) 및 콘덴서(C1)를 제외한 회로들은 단일 회로에 집적될 수도 있다.
기준 전압 발생 회로(2)는 미리 결정된 기준 전압(Vref)을 생성하여 출력한다. 출력 전압 검출용 저항(Rl, R2)은 출력 전압(Vout)을 분압하여 분압 전압(VFB)을 생성하여 출력한다. 또한, 오차 증폭 회로(3)는 입력된 분압 전압(VFB)과 기준 전압(Vref) 간의 차이(전압차)를 증폭하여, 출력 신호(EAo)를 생성하여 출력한다.
발진 회로(4)는 미리 결정된 삼각파 신호(TW)를 생성하여 출력한다. PWM 비교기(5)는 오차 증폭 회로(3)의 출력 신호(EAo)와 삼각파 신호(TW)로부터 PWM 제어를 행하기 위한 펄스 신호(Spw)를 생성하여, 생성된 펄스 신호(Spw)를 출력한다. 펄스 신호(Spw)는 버퍼(BF1)를 통해 제1 스위칭 소자(M1)의 게이트에, 그리고 버퍼(BF2)를 통해 제2 스위칭 소자(M2)의 게이트에 입력된다. 역전류 검출 회로(6)는 제2 스위칭 소자(M2)에 역전류의 발생의 사인(sign) 또는 표시를 검출한다. 역전류의 발생의 표시를 검출한 경우, 역전류 검출 회로(6)는 제3 스위칭 소자(M3)를 오프시켜 제2 스위칭 소자(M2)와 그라운드 사이에 접속부를 차단(컷오프)하여, 역전 류의 발생을 방지한다.
제1 내지 제3 스위칭 소자(M1 내지 M3)가 입력 단자(IN)와 그라운드 사이에 직렬로 접속된다. 인덕터(L1)는 출력 단자(OUT)와 제1 스위칭 소자(M1) 및 제2 스위칭 소자(M2)의 접속부(Lx1) 사이에 접속된다. 직렬로 접속된 저항(R1, R2)과 콘덴서(C1)는 출력 단자(OUT)와 그라운드 사이에 접속된다. 분압 전압(VFB)은 저항(R1, R2)의 접속부로부터 출력된다. 위상 보상용 콘덴서(C2)는 저항(R1)에 병렬로 접속된다. 분압 전압(VFB)과 기준 전압(Vref)은 오차 증폭 회로(3)의 각각 반전 입력부와 비반전 입력부에 입력된다. 오차 증폭 회로(3)의 출력부는 PWM 비교기(5)의 반전 입력부에 접속된다.
또한, 저항(R3) 및 콘덴서(C3)의 직렬 회로는 오차 증폭 회로(3)의 출력부와 그라운드 사이에 접속된다. 직렬 회로는 위상 보상 회로를 형성한다. 삼각파 신호(TW)는 PWM 비교기(5)의 비반전 입력부에 입력된다. PWM 비교기(5)로부터 출력된 펄스 신호(Spw)는 버퍼(BF1)를 통해 제l 스위칭 소자(M1)의 게이트에, 버퍼(BF2)를 통해 제2 스위칭 소자(M2)의 게이트에 입력된다. 비교기(11)의 반전 입력부는 접속부(Lx1)에 접속되고, 비교기(11)의 비반전 입력부는 그라운드에 접속된다. 비교기(11)의 출력부는 버퍼(BF3)를 통해 제3 스위칭 소자(M3)의 게이트에 접속된다.
이러한 구성에 있어서, 접속부(Lx1)의 전압이 그라운드 전압보다 낮고, 접속부(Lx1)로부터 그라운드로 흐르는 역전류의 발생에 대한 사인 또는 표시가 없는 경우, 비교기(11)는 하이 레벨 신호를 출력하여 제3 스위칭 소자(M3)가 도통되도록 턴 온된다. 이러한 상태에서 스위칭 조정기(1)의 출력 전압(Vout)이 증가하는 경 우, 오차 증폭 회로(3)의 출력 신호(EAo)의 전압이 감소하여, PWM 비교기(5)로부터의 펄스 신호(Spw)의 듀티 사이클(duty cycle)이 감소한다. 결과로서, 제1 스위칭 소자(M1)가 보다 짧은 기간동안 온이며, 이에 따라 제2 스위칭 소자(M2)가 보다 긴 기간동안 온이어서, 스위칭 조정기(1)의 출력 전압(Vout)은 감소되도록 제어된다.
한편, 스위칭 조정기(1)의 출력 전압(Vout)이 감소하는 경우, 오차 증폭 회로(3)의 출력 신호(EAo)의 전압이 증가하여, PWM 비교기(5)로부터의 펄스 신호(Spw)의 듀티 사이클은 증가한다. 결과로서, 제1 스위칭 소자(M1)의 온 상태인 기간이 더 길어지고, 이에 따라 제2 스위칭 소자(M2)의 온 상태인 기간이 더 짧아져서, 스위칭 조정기(1)의 출력 전압(Vout)이 증가되도록 제어된다. 출력 전압(Vout)이 이러한 동작을 반복하여 미리 결정된 전압으로 일정하게 되도록 제어된다.
다음에, 접속부(Lx1)에서의 전압이 그라운드 전압과 동일해져서 역전류의 발생에 대한 표시가 검출되는 경우 또는 접속부(Lx1)에서의 전압이 그라운드 전압을 초과하여 역전류의 발생을 검출하는 경우, 비교기(11)가 로우 레벨 신호를 출력하여 제3 스위칭 소자(M3)가 도통되지 않도록(차단 또는 컷오프 상태가 되도록) 턴 오프된다. 이 때에, 제2 스위칭 소자(M2)는 온 상태로 남아 있다.
따라서, 역전류 검출 회로(6)는, 접속부(Lx1)에서의 전압으로부터 제2 스위칭 소자(M2)에 흐르는 전류의 역류, 즉 역전류에 대한 표시가 있는지를 판정한다. 표시를 검출한 경우, 역전류 검출 회로(6)는 제2 스위칭 소자(M2)에 직렬로 접속된 제3의 스위칭 소자(M3)를 턴 오프시켜서, 제2 스위칭 소자(M2)와 그라운드 사이의 접속을 차단한다. 이것은, 제2 스위칭 소자(M2)에 흐르는 역전류의 발생을 확실하게 방지한다. 또한, 제2 스위칭 소자(M2)에 흐르는 역전류는 제2 스위칭 소자(M2)의 제어 회로 시스템과 독립된 회로를 사용하여 차단된다. 이것은, 역전류의 발생을 검출과 역전류의 차단 사이의 시간 지연을 감소시킬 수 있게 하여, 효율성을 향상시킬 수 있다. 또한, 설계를 용이하게 하여, 효율성 있는 설계를 행할 수 있게 한다.
도 2는 전압 모드 제어형 스위칭 조정기의 경우를 도시하였지만, 전류 모드 제어형 스위칭 조정기에도 적용가능하다. 도 3은 전류 모드 제어형 스위칭 조정기에의 적용을 도시하였다. 도 3에서는, 도 2와 동일한 소자 또는 유사한 소자는 동일 도면 부호에 의해 참조되고 그 설명은 생략하였다. 도 2의 구성과의 하나 이상의 차이점을 이하에 설명한다.
도 3의 구성은, 도 2의 발진 회로(4)를 제거하고 전류 검출 회로(15), 미리 결정된 사각형 파형의 클록 신호(CLK)를 생성하여 출력하는 발진 회로(16), 슬로프(slope) 보상 회로(17), 가산 회로(18), 및 플립-플롭 회로(19)가 추가되었다는 점에서 도 2의 구성과 상이하다.
도 3의 스위칭 조정기(1)는, 제1 스위칭 소자(M1), 동기 정류용 제2 스위칭 소자(M2), 기준 전압 발생 회로(2), 출력 전압 검출용 저항(R1, R2), 인덕터(L1), 평활용 콘덴서(C1), 위상 보상용 저항(R3) 및 콘덴서(C2, C3), 오차 증폭기 회로(3), PWM 비교기(5), 버퍼(BFl, BF2), 제3 스위칭 소자(M3), 및 역전류 검출 회로(6)를 포함한다. 도 3의 스위칭 조정기(1)는, 전류 검출 회로(15), 클록 신 호(CLK)를 생성하여 출력하는 발진 회로(16), 클록 신호(CLK)로부터 미리 결정된 톱니파 신호(Sstw)를 생성하여 이 톱니파 신호(Sstw)를 출력하는 슬로프 보상 회로(17), 가산 회로(18), 및 플립-플롭 회로(19)를 더 포함한다.
또한, 전류 검출 회로(15)는 저항(R4)과 제4 스위칭 소자(M4)의 직렬 회로로 이루어진다. 제4 스위칭 소자(M4)는 제1 스위칭 소자(M1)와 동형의 M0S 트랜지스터, 즉 PM0S 트랜지스터로 이루어진다. 도 3에서, 기준 전압 발생 회로(2), 저항(R1 내지 R3), 오차 증폭 회로(3), 발진 회로(16), PWM 비교기(5), 버퍼(BFl, BF2), 콘덴서(C2, C3), 전류 검출 회로(15), 슬로프 보상 회로(17), 가산 회로(18), 및 플립-플롭 회로(19)는 제어 회로부를 형성할 수 있다.
발진 회로(16)로부터 출력된 클록 신호(CLK)는 슬로프 보상 회로(17) 및 플립-플롭 회로(19)의 셋트 입력단(S)에 입력된다. 슬로프 보상 회로(17)는 입력된 클록 신호(CLK)로부터 톱니파 신호(Sstw)를 생성하여, 생성된 톱니파 신호(Sstw)를 가산 회로(18)에 출력한다. 저항(R4)과 제4 스위칭 소자(M4)의 직렬 회로는 제1 스위칭 소자(M1)와 병렬로 접속된다. 제4 스위칭 소자(M4)의 게이트는 제1 스위칭 소자(M1)의 게이트에 접속되어, 제4 스위칭 소자(M4)는 제1 스위칭 소자(M1)에 동기하여 턴 온 및 턴 오프된다. 제1 스위칭 소자(M1)의 출력 전류에 비례하는 전류가 저항(R4)을 통해 흐른다. 이 전류는 저항(R4)에 의해서 전압으로 변환되고, 저항(R4)과 제4 스위칭 소자(M4)의 접속부에서의 전압은 신호(Scu)로서 가산 회로(18)에 출력된다.
가산 회로(18)는 입력된 톱니파 신호(Sstw)와 신호(Scu)를 가산하여, 입력 신호들(Sstw 및 Scu)의 합에 대응하는 신호를 PWM 비교기(5)의 비반전 입력부에 출력한다.
PWM 비교기(5)는 오차 증폭 회로(3)의 출력 신호(EAo)와 가산 회로(18)의 출력 신호로부터 PWM 제어를 행하기 위한 펄스 신호(Spw)를 생성하여, 이 생성된 펄스 신호(Spw)를 플립-플롭 회로(19)의 리셋 입력부(R)에 출력한다. 플립-플롭 회로(19)의 반전 출력(QB)은 버퍼(BF1)를 통해 제1 및 제4 스위칭 소자(M1, M4)의 게이트에, 그리고 버퍼(BF2)를 통해 제2 스위칭 소자(M2)의 게이트에 접속된다.
이러한 구성에서, 클록 신호(CLK)가 플립-플롭 회로(19)의 셋트 입력부(S)에 입력된다. 플립-플롭 회로(19)는 클록 신호(CLK)의 상승 또는 하강으로 셋트되어 반전 출력(QB)의 레벨을 로우로 한다. PWM 비교기(5)의 출력부는 플립-플롭 회로(19)의 리셋 입력부(R)에 접속된다. 셋트된 후, 플립-플롭 회로(19)는 PWM 비교기(5)로부터 피드된 펄스 신호(Spw)에 의해 리셋되어 반전 출력(QB)의 레벨을 하이로 되돌린다. 플립-플롭 회로(19)의 반전 출력(QB)으로부터 출력된 신호는 버퍼(BF1)를 통해 제1 및 제4 스위칭 소자(M1, M4)의 게이트에, 그리고 버퍼(BF2)를 통해 제2 스위칭 소자(M2)의 게이트에 입력된다. 역전류 검출 회로(6)의 동작은 도 2의 경우와 같고, 따라서 그 설명은 생략한다. 이렇게, 도 3에 도시된 전류 모드 제어형 스위칭 조정기(1)에 의해 도 2의 경우와 같은 효과를 얻을 수 있다.
도 2와 도 3에서, 제3 스위칭 소자(M3)는 제2 스위칭 소자(M2)와 그라운드 사이에 접속된다. 또는, 제3 스위칭 소자(M3)가 접속부(Lx1)와 제2 스위칭 소자(M2) 사이에 접속되어도 좋다. 도 4에 도시된 경우에서와 같이, 도 2의 구성은 접속부(Lx1)와 제2 스위칭 소자(M2) 사이의 제3 스위칭 소자(M3) 접속에 의해 변형된다. 도 3의 구성은 동일한 방법으로 변형될 수도 있다.
[제2 실시예]
제1 실시예에서, 예시로서 강압형 스위칭 조정기를 설명하였지만, 제2 실시예에 있어서 이하에 설명한 바와 같이, 본 발명은 승압형 스위칭 조정기에도 적용할 수 있다.
도 5는 본 발명의 제2 실시예에 따라 동기 정류형의 스위칭 조정기(1a)를 도시하는 회로도이다. 도 5에서, 도 2와 동일한 소자 또는 유사한 소자는 동일 도면 부호에 의해 참조되고 그 설명은 생략하였다. 도 2의 스위칭 조정기(1)와의 하나 이상의 차이점을 이하에 설명한다.
도 5를 참조하여, 스위칭 조정기(1a)는 입력 전압(Vin)의 출력 제어를 행하기 위해서 스위칭을 행하는 제1 스위칭 소자(M11) 및 동기 정류용 제2 스위칭 소자(M12)를 포함한다. 제1 스위칭 소자(M11)는 NMOS 트랜지스터로 이루어지고, 제2 스위칭 소자(M12)는 PMOS 트랜지스터로 이루어진다.
스위칭 조정기(1a)는 기준 전압 발생 회로(2), 출력 전압 검출용 저항(R1, R2), 인덕터(L1), 평활용 콘덴서(C1), 위상 보상용 저항(R3)과 콘덴서(C2, C3), 오차 증폭 회로(3), 발진 회로(4), PWM 비교기(5), 버퍼(BF1), 인버터(INV1), PMOS 트랜지스터로 이루어진 제3 스위칭 소자(M13), 및 역전류 검출 회로(6a)를 더 포함한다.
스위칭 조정기(1a)에서, 기준 전압 발생 회로(2), 저항(R1 내지 R3), 오차 증폭 회로(3), 발진 회로(4), PWM 비교기(5), 버퍼(BF1), 인버터(INV1), 및 콘덴서(C2, C3)가 회로 제어부를 형성하고, 제3 스위칭 소자(M13), 역전류 검출 회로(6a)가 역전류 방지 회로부를 형성할 수 있다. 또한, 스위칭 조정기(1a)에서, 인덕터(L1) 및 콘덴서(C1)를 제외한 회로는 단일 lC에 집적될 수도 있다. 다른 방법으로는, 제1 내지 제3 스위칭 소자(M11 내지 M13), 인덕터(L1) 및 콘덴서(C1)를 제외한 회로를 단일 lC에 집적할 수도 있다.
버퍼(BF1)는 인버터(INV1)를 통해 입력된 펄스 신호(Spw)를 제1 및 제2 스위칭 소자(M11, M12)의 각각의 게이트에 출력한다. 역전류 검출 회로(6a)는 제2 스위칭 소자(M12)와 출력 단자(OUT) 사이의 접속을 차단(컷오프)하여 역전류의 발생을 방지한다. 인덕터(L1)와 제1 스위칭 소자(M11)는 입력 단자(IN)와 그라운드 사이에 직렬로 접속된다. 제2 스위칭 소자(M12)와 제3 스위칭 소자(M13)는 출력 단자(OUT)와 인덕터(L1) 및 제1 스위칭 소자(M11)의 접속부(Lx2) 사이에 직렬로 접속된다. 비교기(11)의 반전 입력부와 비반전 입력부는 각각 접속부(Lx2)와 출력 단자(OUT)에 접속된다. 비교기(11)의 출력부는 버퍼(BF3)를 통해 제3 스위칭 소자(M13)의 게이트에 접속된다.
이러한 구성에 있어서, 접속부(Lx2)의 전압이 출력 전압(Vout)보다 커서 출력 단자(OUT)로부터 접속부(Lx2)에 흐르는 역전류의 발생의 표시가 없는 경우, 비교기(11)는 로우 레벨 신호를 출력하여 제3 스위칭 소자(M13)가 도통되도록 턴 온된다. 스위칭 조정기(1a)의 출력 전압(Vout)이 이러한 상태에서 증가하는 경우, 오 차 증폭 회로(3)의 출력 신호(EAo)의 전압이 감소되어 PWM 비교기(5)로부터의 펄스 신호(Spw)의 듀티 사이클이 감소된다. 결과로서, 제1 스위칭 소자(M11)가 온하는 기간이 길어지고 이에 따라 제2 스위칭 소자(M12)가 온하는 기간이 줄어들어서, 스위칭 조정기(1a)의 출력 전압(Vout)이 감소되도록 제어된다.
한편, 스위칭 조정기(1a)의 출력 전압(Vout)이 감소하는 경우, 오차 증폭 회로(3)의 출력 신호(EAo)의 전압이 증가되어 PWM 비교기(5)로부터의 펄스 신호(Spw)의 듀티 사이클이 증가된다. 결과로서, 제1 스위칭 소자(M11)가 온 상태인 기간이 더 줄어들고 이에 따라 제2 스위칭 소자(M12)가 온 상태인 기간이 더 증가되어서, 스위칭 조정기(1a)의 출력 전압(Vout)이 증가되도록 제어된다. 출력 전압(Vout)은 이들 동작을 반복하여 미리 결정된 전압으로 일정하게 되도록 제어된다.
다음, 접속부(Lx2)에서의 전압이 출력 전압(Vout)과 같아져서, 역전류의 발생에 대한 표시가 검출되거나, 또는 접속부(Lx2)에서의 전압이 출력 전압(Vout)보다 작은 경우, 비교기(11)는 하이 레벨 신호를 출력하여 제3 스위칭 소자(M13)가 도통되지 않도록 턴 오프(차단 또는 컷오프 상태가 되도록)된다. 이 때, 제2 스위칭 소자(M12)는 온 상태로 남아 있다.
따라서, 역전류 검출 회로(6a)는 제2 스위칭 소자(M12)에 흐르는 전류 역류 즉 역전류의 표시가 있는지 여부를 접속부(Lx2)에서의 전압으로부터 판정한다. 표시를 검출한 경우, 역전류 검출 회로(6a)는 제2의 스위칭 소자(M12)에 직렬로 접속된 제3 스위칭 소자(M13)를 턴 오프하여, 제2 스위칭 소자(M12)와 출력 단자(OUT) 사이의 접속을 차단한다. 이것은 제2 스위칭 소자(M12)로 흐르는 역전류의 발생을 확실하게 방지한다. 또한, 제2 스위칭 소자(M12)의 제어 회로 시스템과 독립된 회로를 사용하여 제2 스위칭 소자(M12)에 흐르는 역전류를 차단한다. 이것은, 역전류의 발생의 검출과 역전류의 차단 사이의 시간 지연을 감소시킬 수 있게 하여, 효율성을 향상시킬 수 있다. 또한, 설계를 용이하게 하여 효율성 있는 설계를 행할 수 있게 한다.
도 5는 전압 모드 제어형 스위칭 조정기의 경우를 도시하였지만, 본 발명은 전류 모드 제어형 스위칭 조정기에 적용할 수도 있다. 도 6은 전류 모드 제어형 스위칭 조정기의 애플리케이션을 도시한다. 도 6에서는, 도 5와 동일한 소자 또는 유사한 소자는 동일 도면 부호에 의해 참조되고 그 설명은 생략하였다. 도 5의 구성과의 하나 이상의 차이점을 이하에 설명한다.
도 6의 구성은, 도 5의 발진 회로(4)를 제거하고 전류 검출 회로(25), 미리 결정된 사각형파의 클록 신호(CLK)를 생성하여 출력하는 발진 회로(26), 슬로프 보상 회로(27), 가산 회로(28), 및 플립-플롭 회로(29)가 추가되었다는 점에서 도 5의 구성과 상이하다.
도 6의 스위칭 조정기(1a)는 제1 스위칭 소자(M11), 동기 정류용 제2 스위칭 소자(M12), 기준 전압 발생 회로(2), 출력 전압 검출용 저항(R1, R2), 인덕터(L1), 평활용 콘덴서(C1), 위상 보상용 저항(R3)과 콘덴서(C2, C3), 오차 증폭 회로(3), PWM 비교기(5), 버퍼(BF1), 인버터(INV1), 제3 스위칭 소자(M13), 및 역전류 검출 회로(6a)를 포함한다. 도 6의 스위칭 조정기(1a)는 전류 검출 회로(25), 클록 신호(CLK)를 생성하여 출력하는 발진 회로(26), 클록 신호(CLK)로부터 미리 결정된 톱니형 신호(Sstw)를 생성하여 이 톱니형 신호(Sstw)를 출력하는 슬로프 보상 회로(27), 가산 회로(28), 및 플립-플롭 회로(29)를 더 포함한다.
전류 검출 회로(25)는 저항(R14) 및 제4 스위칭 소자(M14)의 직렬 회로로 이루어진다. 제4 스위칭 소자(M14)는 제1 스위칭 소자(M11)와 동형의 MOS 트랜지스터, 즉 NMOS 트랜지스터로 이루어진다. 도 6에서, 기준 전압 발생 회로(2), 저항(R1 내지 R3), 오차 증폭 회로(3), 발진 회로(26), PWM 비교기(5), 버퍼(BF1), 인버터(INV1), 콘덴서(C2, C3), 전류 검출 회로(25), 슬로프 보상 회로(27), 가산 회로(28), 및 플립-플롭 회로(29)가 제어 회로부를 형성한다.
발진 회로(26)로부터 출력된 클록 신호(CLK)는 슬로프 보상 회로(27)와 플립-플롭 회로(29)의 셋트 입력부(S)에 입력된다. 슬로프 보상 회로(27)는 입력 클록 신호(CLK)로부터 톱니파 신호(Sstw)를 생성하여, 생성된 톱니파 신호(Sstw)를 가산 회로(28)에 출력한다. 저항(R14)과 제4 스위칭 소자(M14)의 직렬 회로는 제1 스위칭 소자(M11)에 병렬로 접속된다. 제4 스위칭 소자(M14)의 게이트는 제1 스위칭 소자(M11)의 게이트에 접속되어, 제1 스위칭 소자(M11)에 동기하여 제4 스위칭 소자(M14)가 턴 온 및 턴 오프된다. 제1 스위칭 소자(M11)를 통해 흐르는 전류에 비례하는 전류가 저항(R14)을 통해 흐른다. 이 전류는 저항(R14)에 의해 전압으로 변환되고, 저항(R14)과 제4 스위칭 소자(M14)의 접속부에서의 전압은 신호(Scu)로서 가산 회로(28)에 출력된다.
가산 회로(28)는 입력된 톱니파 신호(Sstw)와 신호(Scu)를 가산하여, 입력된 신호(Sstw와 Scu)의 합에 대응하는 신호를 PWM 비교기(5)의 비반전 입력에 출력한 다.
PWM 비교기(5)는 오차 증폭 회로(3)의 출력 신호(EAo)와 가산 회로(28)로부터 입력된 신호로부터 PWM 제어를 행하기 위한 펄스 신호(Spw)를 생성하여, 생성된 펄스 신호(Spw)를 인버터(INV1)를 통해 플립-플롭 회로(29)의 리셋 입력부(R)에 출력한다. 플립-플롭 회로(29)의 출력부(Q)는 버퍼(BF1)를 통해 제1, 제2, 제4 스위칭 소자(Ml1, M12, M14)의 게이트에 각각 접속된다.
이러한 구성에 있어서, 클록 신호(CLK)가 플립-플롭 회로(29)의 세트 입력부(S)에 입력된다. 플립-플롭 회로(29)는 클록 신호(CLK)의 상승 또는 하강으로 셋트되어 출력(Q)의 레벨을 하이로 한다. PWM 비교기(5)로부터 피드된 펄스 신호(Spw)는 인버터(INV1)를 통해 플립-플롭 회로(29)의 리셋 입력부(R)에 입력된다. 플립-플롭 회로(29)는 셋트된 후, PWM 비교기(5)로부터 피드된 펄스 신호(Spw)에 의해 리셋되어 출력(Q)의 레벨을 로우로 되돌린다. 플립-플롭 회로(29)의 출력부(Q)로부터 출력된 신호는 버퍼(BF1)를 통해 제1, 제2, 제4 스위칭 소자(Ml1, M12, M14)의 게이트에 각각 입력된다. 역전류 검출 회로(6a)의 동작은 도 5의 경우와 같고, 따라서 그 설명은 생략한다. 이렇게, 도 6에 도시된 바와 같은 전류 모드 제어형 스위칭 조정기(1a)에 의해 도 5의 경우와 같은 효과를 얻은 수 있다.
도 5 및 도 6에 있어서, 제3 스위칭 소자(M13)는 제2 스위칭 소자(M12)와 출력 단자(OUT) 사이에 접속된다. 다른 방법으로는, 제3 스위칭 소자(M13)는 접속부(Lx2)와 제2 스위칭 소자(M12) 사이에 접속되어도 좋다. 도 5의 구성에서 접속부(Lx2)와 제2 스위칭 소자(M12) 사이에 제3 스위칭 소자(M13)를 접속시켜 변형시 킬 수 있고, 이러한 경우는 도 7에 도시된다. 또한 도 6의 구성도 동일한 방법으로 변형될 수도 있다.
[제3 실시예]
제1 실시예에서는, 역전류의 발생 또는 그 표시를 검출하기 위해서, 접속부(Lx1)에서의 전압과 그라운드 전압을 비교한다. 따라서, 역전류 검출 회로(6)의 비교기(11)는 계속해서 작동한다. 다른 방법으로는, 제3 실시예로 이하에 설명한 바와 같이, 전류 역류(역전류)를 검출하여, 동기 정류용 제2 스위칭 소자(M2)에 직렬 접속된 제3 스위칭 소자(M3)가 컷오프 상태에 있도록 턴 오프되는 경우, 턴 오프된 제3 스위칭 소자(M3)의 게이트에 입력된 비교기(11)의 출력 신호를 래치시킴으로써 비교기(11)의 전압 비교 동작을 멈출 수 있다.
도 8은 본 발명의 제3 실시예에 따른 동기 정류용 스위칭 조정기(1b)를 도시하는 회로도이다. 도 8에 있어서, 도 2와 동일한 소자 또는 유사한 소자는 동일 도면 부호에 의해 참조되고 그 설명은 생략하였다. 도 2의 스위칭 조정기(1)와의 하나 이상의 차이점을 이하에 설명한다.
도 8의 스위칭 조정기(1b)는, 도 2의 역전류 검출 회로(6)의 비교기(11)를 전압 비교 회로(41)로 대체하였다는 점에서 도 2의 스위칭 조정기(1)와 상이하다. 이 대체의 결과로서, 도 2의 역전류 검출 회로(6)는 역전류 검출 회로(6b)로 대체된다.
도 8을 참조하여, 동기 정류 스위칭 조정기(1b)는 입력 전압으로서 입력 단자(IN)에 입력된 전압인 입력 전압(Vin)을 미리 결정된 정전압으로 변환하고, 이 정전압을 출력 전압(Vout)으로서 출력 단자(OUT)로부터 부하(10)에 출력한다.
스위칭 조정기(1b)는 제1 스위칭 소자(M1), 제2 스위칭 소자(M2), 기준 전압 발생 회로(2), 출력 전압 검출용 저항(R1, R2), 인덕터(L1), 평활용 콘덴서(C1), 위상 보상용 저항(R3)과 콘덴서(C2, C3), 오차 증폭 회로(3), 발진 회로(4), PWM 비교기(5), 버퍼(BF1, BF2), 제3 스위칭 소자(M3), 역전류 검출 회로(6b)를 포함한다.
역전류 검출 회로(6b)는 전압 비교 회로(41)와 버퍼(BF3)를 포함한다. 스위칭 조정기(1b)에서, 기준 전압 발생 회로(2), 저항(R1 내지 R3), 오류 증폭 회로(3), 발진 회로(4), PWM 비교기(5), 버퍼(BF1, BF2), 비교기(C2, C3)는 제어 회로부를 형성할 수 있고, 제3 스위칭 소자(M3)와 역전류 검출 회로(6b)는 역전류 방지 회로부를 형성할 수 있다. 또한, 스위칭 조정기(1b)에서 인덕터(L1)와 콘덴서(C1)를 제외한 회로를 단일 IC에 집적시킬 수 있다. 다른 방법으로, 제1 내지 제3 스위칭 소자(M1 내지 M3), 인덕터(L1), 및 콘덴서(C1)를 제외한 회로를 단일 회로에 집적시킬 수 있다.
역전류 검출 회로(6b)는 제2 스위칭 소자(M2)에서의 역전류의 발생에 대한 사인 또는 표시를 검출한다. 역전류의 발생에 대한 표시를 검출한 경우, 역전류 검출 회로(6b)는 제2 스위칭 소자(M2)와 그라운드 사이의 접속을 차단(컷오프)하도록 제3 스위칭 소자(M3)를 턴 오프하고, 이에 따라 역전류의 발생을 방지한다. 접속부(Lx1)에서의 전압과 그라운드 전압은 전압 비교 회로(41)에 입력된다. 또한, 버퍼(BF2)의 출력 신호는 전압 비교 회로(41)에 입력된다. 전압 비교 회로(41)의 출 력은 버퍼(BF3)를 통해 제3 스위칭 소자(M3)의 게이트에 접속된다.
이러한 구성에 있어서, 접속부(Lx1)에서의 전압이 그라운드 전압보다 작고 접속부(Lx1)로부터 그라운드로 흐르는 역전류의 발생에 대한 표시가 없는 경우, 전압 비교 회로(41)는 하이 레벨 신호를 출력하여 제3 스위칭 소자(M3)는 도통하도록 턴 온된다. 다음, 접속부(Lx1)에서의 전압이 그라운드 전압과 같아지고 역전류의 발생에 대한 표시가 검출되는 경우, 또는 접속부(Lx1)에서의 전압이 그라운드 전압을 초과하여 역전류 발생이 검출되는 경우, 전압 비교 회로(41)는 로우 레벨 신호를 래치하여 출력하고, 전압 비교 동작을 중지시켜 전류 저소비 모드로 들어간다. 따라서, 제3 스위칭 소자(M3)가 도통되지 않도록(차단 또는 컷오프 상태가 되도록) 턴 오프된다. 이 때, 제2 스위칭 소자(M2)는 온 상태로 남아있다. 제2 스위칭 소자(M2)가 컷오프 상태에 있도록 턴 오프되도록 하기 위해서, 로우 레벨 신호가 버퍼(BF2)로부터 출력된 경우, 전압 비교 회로(41)는 전압 비교 동작을 시작한다. 접속부(Lx1)에서의 전압이 그라운드 전압 미만이 되는 경우, 전압 비교 회로(41)가 로우 레벨 신호의 래치를 해제하고 하이 레벨 신호를 출력한다.
상기 설명에서는 도 2의 회로 구성을 갖는 경우가 주어졌다. 도 3의 회로 구성을 갖는 경우도 동일하게 적용된다. 이 경우에서, 도 3의 역전류 검출 회로(6)는 도 8에 도시된 역전류 검출 회로(6b)로 대체될 수 있다. 따라서, 그 설명을 생략한다.
따라서, 제3 실시예의 스위칭 조정기(1b)에 따라, 역전류 검출 회로(6b)는 도 2의 역전류 검출 회로(6)와 동일한 동작을 수행하고, 역전류 발생의 표시가 검 출된 경우 또는 접속부(Lx1)에서의 전압이 그라운드 전압을 초과하여 역전류의 발생을 검출한 경우에는, 제3 스위칭 소자(M3)가 컷오프 상태가 되도록 턴 온시키기 위한 신호를 래치하여 출력한 후, 역전류 검출 회로(6b)는 전압 비교 동작을 정지하여 전류 저소비 모드로 들어간다. 따라서, 제1 실시예에서와 동일한 효과를 얻을 수 있어, 전류 소비를 감소시킬 수 있다.
[제4 실시예]
상기 제2 실시예에서, 접속부(Lx2)에서의 전압과 출력 전압(Vout)은 역전류의 발생 또는 그 표시를 검출하기 위해서 비교된다. 따라서 역전류 검출 회로(6a)의 비교기(11)는 계속해서 동작한다. 다른 방법으로, 제4 실시예를 이하에 설명한 바와 같이, 전류 역류(역전류)가 검출되어 동기 조정용 제2 스위칭 소자(M12)에 직렬로 접속된 제3 스위칭 소자(M13)가 컷오프 상태가 되도록 턴 오프 되도록 하는 경우, 턴 오프된 제3 스위칭 소자(M13)의 게이트에 입력된 비교기(11)의 출력 신호를 래치하여 비교기(11)의 전압 비교 동작을 중지시킬 수 있다.
도 9는 본 발명의 제4 실시예에 따른 동기 정류형 스위칭 조정기(1c)를 도시하는 회로도이다. 도 9에서, 도 5의 동일한 소자 또는 유사한 소자는 동일 도면 부호에 의해 참조되고 그 설명은 생략하였다. 도 5의 스위칭 조정기(1a)와의 하나 이상의 차이점을 이하에 설명한다.
도 9의 스위칭 조정기(1c)는 도 5의 역전류 검출 회로(6a)의 비교기(11)를 전압 비교 회로(45)로 대체한 점이 도 5의 스위칭 조정기(1a)와의 차이이다. 이 대체의 결과, 도 5의 역전류 검출 회로(6a)는 역전류 검출 회로(6c)로 대체된다.
도 9를 참조하여, 스위칭 조정기(1c)는 제1 스위칭 소자(M11), 제2 스위칭 소자(M12), 기준 전압 발생 회로(2), 출력 전압 검출용 저항(R1, R2), 인덕터(L1), 평활용 콘덴서(C1), 위상 보상용 저항(R3)과 콘덴서(C2, C3), 오차 증폭 회로(3), 발진 회로(4), PWM 비교기(5), 버퍼(BF1), 인버터(INV1), 제3 스위칭 소자(M13), 및 역전류 검출 회로(6c)를 포함한다. 또한, 역전류 검출 회로(6c)는 전압 비교 회로(45) 및 버퍼(BF3)를 포함한다.
스위칭 조정기(1c)에서, 기준 전압 발생 회로(2), 저항(R1 내지 R3), 오차 증폭 회로(3), 발진 회로(4), PWM 비교기(5), 버퍼(BF1), 인버터(INV1), 및 콘덴서(C2, C3)는 제어 회로부를 형성할 수 있고, 제3 스위칭 소자(M13) 및 역전류 검출 회로(6c)는 역전류 방지 회로부를 형성할 수 있다. 또한, 스위칭 조정기(1c)에서, 인덕터(L1)와 콘덴서(C1)를 제외한 회로는 단일 IC에 집적시킬 수 있다. 다른 방법으로는, 제1 내지 제3 스위칭 소자(M11 내지 M13), 인덕터(L1), 및 콘덴서(C1)를 제외한 회로는 단일 회로에 집적시킬 수 있다.
역전류 검출 회로(6c)는 제2 스위칭 소자(M12)에서 역전류의 발생의 사인 또는 표시를 검출한다. 역전류의 발생의 표시를 검출한 경우, 역전류 검출 회로(6c)는 제3 스위칭 소자(M13)를 턴 오프시켜, 제2 스위칭 소자(M12)와 출력 단자(OUT) 사이에 접속을 차단(컷오프)하여, 역전류의 발생을 방지한다. 접속부(Lx2)에서의 전압과 출력 전압(Vout)을 전압 비교 회로(45)에 입력한다. 또한, 버퍼(BF1)의 출력 신호는 전압 비교 회로(45)에 입력된다. 전압 비교 회로(45)의 출력부는 버퍼(BF3)를 통해 제3 스위칭 소자(M13)의 게이트에 접속된다.
이러한 구성에 있어서, 접속부(Lx2)에서의 전압이 출력 전압(Vout)을 초과하여, 출력 단자(OUT)에서 접속부(Lx2)로 흐르는 역전류의 발생에 대한 표시가 없는 경우, 전압 비교 회로(45)는 로우 레벨 신호를 출력하여 제3 스위칭 소자(M13)가 도통되도록 턴 온된다.
다음, 접속부(Lx2)에서의 전압이 출력 전압(Vout)과 같아져서 역전류의 발생에 대한 표시를 검출한 경우, 또는 접속부(Lx2)에서의 전압이 출력 전압(Vout) 미만이 되어 역전류의 발생을 검출한 경우, 전압 비교 회로(45)는 하이 레벨 신호를 래치하여 출력하고 전압 비교 동작을 중지시켜, 전력 저소비 모드로 들어간다. 따라서, 제3 스위칭 소자(M13)는 도통되지 않도록(차단 또는 컷오프 상태가 되도록) 턴 오프된다. 이 때, 제2 스위칭 소자(M12)는 온 상태로 남아있다. 제2 스위칭 소자(M12)가 컷오프 상태가 되도록 턴 오프시키기 위하여 하이 레벨 신호를 버퍼(BF1)로부터 출력하는 경우, 전압 비교 회로(45)는 전압 비교 동작을 시작한다. 접속부(Lx2)에서의 전압이 출력 전압(Vout)을 초과하는 경우, 전압 비교 회로(45)는 하이 레벨 신호의 래치를 해제하고 로우 레벨 신호를 출력한다.
상기 설명에서 도 5의 회로 구성을 갖는 경우가 주어진다. 도 6의 회로 구성을 갖는 경우에도 동일하게 적용된다. 이 경우에서, 도 4의 역전류 검출 회로(6a)는 도 9에 도시된 역전류 검출 회로(6c)로 대체될 수 있다. 따라서, 그 설명을 생략한다.
이와 같이, 제4 실시예의 스위칭 조정기에 따라, 역전류 검출 회로(6c)는 도 5의 역전류 검출 회로(6a)와 같은 동일 동작을 행하고, 접속부(Lx2)에서의 전압이 출력 전압(Vout)과 같아져서 역전류의 발생에 대한 표시가 검출되는 경우, 또는 접속부에서의 전압이 그라운드 전압을 초과하여 역전류의 발생이 검출되는 경우, 역전류 검출 회로(6c)는 전압 비교 동작을 중지시켜, 제3 스위칭 소자(M13)가컷오프 상태가 되도록 턴 오프시키기 위하여 신호를 래치하여 출력한 후 전류 저소비 모드로 들어간다. 따라서, 제2 실시예와 동일한 효과를 얻어, 전류 소비를 감소시킬 수 있다.
전술한 제1 내지 제4 실시예에서, 제2 및 제3 스위칭 소자의 사이즈가 크다. 따라서, 직렬로 접속된 제2 및 제3 스위칭 소자를 레이아웃하는 경우에서, 접속부에서 2개의 스위칭 소자들 중 하나는 드레인으로서, 2개의 스위칭 소자들 중 다른 하나는 소스로서 동작하도록 함으로써 칩면적을 축소시킬 수 있다. 예를 들어, 도 10은 도 2의 경우의 제2 및 제3 스위칭 소자(M2, M3)를 도시한다. 도 11은 도 10의 경우에서의 제2 및 제3 스위칭 소자(M2, M3)의 레이아웃 패턴을 도시한다. 도 11에서, 제2 스위칭 소자(M2)의 소스는 제3 스위칭 소자(M13)의 드레인으로 기능할 수도 있다.
본 발명의 일 실시예에 따르면, 입력 단자에 입력된 입력 전압을 미리 결정된 정전압으로 변환하여 미리 결정된 정전압을 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 조정기가 제공되며, 상기 스위칭 조정기는, 입력된 제어 신호에 따라 스위칭을 행하기 위해 구성된 제1 스위칭 소자; 제1 스위칭 소자의 스위칭에 의하여 입력 전압으로 충전되도록 구성된 인덕터; 인덕터를 방전시키도록 스위칭 소자에 입력된 제어 신호에 따라 스위칭을 행하도록 구성되는 동기 정류용 제 2 스위칭 소자; 출력 단자로부터 출력된 출력 전압이 미리 결정된 정전압이 되도록 제1 스위칭 소자의 스위칭을 제어하고, 제2 스위칭 소자가 제1 스위칭 소자에 반전되게 스위칭을 행하도록 구성된 제어 회로부; 및 출력 단자로부터 제2 스위칭 소자의 방향으로 흐르는 역전류의 발생을 방지하도록 제2 스위칭 소자의 접속부를 컷오프하여 제2 스위칭 소자로 흐르는 전류를 차단하도록 구성되는 역전류 방지 회로부를 포함한다.
본 발명의 일 실시예에 따르면, 동기 정류형 스위칭 조정기의 제어 회로가 제공되고, 상기 스위칭 조정기는, 입력된 제어 신호에 따라 스위칭을 행하도록 구성된 제1 스위칭 소자; 제1 스위칭 소자의 스위칭에 의하여 스위칭 조정기의 입력 단자에 입력된 입력 전압으로 충전되도록 구성된 인덕터; 및 이 인덕터가 방전되도록 입력된 제어 신호에 따라 스위칭을 행하도록 구성되는 동기 정류용 제2 스위칭 소자를 포함하고, 제1 스위칭 소자의 스위칭은, 스위칭 조정기의 출력 단자로부터 출력된 출력 전압이 미리 결정된 정전압이 되도록 제어되고, 제2 스위칭 소자는 제1 스위칭 소자와 상반되게 스위칭을 행하도록 되어, 입력 단자에 입력된 입력 전압을 미리 결정된 정전압으로 변환하고, 미리 결정된 정전압은 출력 단자에 접속된 부하에 출력되며, 이 제어 회로는, 출력 단자로부터 출력된 출력 전압이 미리 결정된 정전압이 되도록 제1 스위칭 소자의 스위칭을 스위칭을 제어하고 제2 스위칭 소자가 제1 스위칭 소자에 상반되게 스위칭을 행하게 하도록 구성된 제어 회로부; 및 출력 단자로부터 제2 스위칭 소자의 방향으로 흐르는 역전류의 발생을 방지하도록 제2 스위칭 소자의 접속을 컷오프하여 제2 스위칭 소자로 흐르는 전류를 차단하도 록 구성되는 역전류 방지 회로부를 포함한다.
본 발명의 일 실시예에 따르면, 동기 정류형 스위칭 조정기의 동작을 제어하는 방법이 제공되며, 상기 스위칭 조정기는, 입력된 제어 신호에 따라 스위칭을 행하도록 구성된 제1 스위칭 소자; 제1 스위칭 소자의 스위칭을 행하여 스위칭 조정기의 입력 단자에 입력된 입력 전압으로 충전되도록 구성된 인덕터; 및 인덕터가 방전되도록 입력된 제어 신호에 따라 스위칭을 행하도록 구성되는 동기 정류용 제2 스위칭 소자를 포함하고, 제1 스위칭 소자의 스위칭은, 스위칭 조정기의 출력 단자로부터 출력된 출력 전압이 미리 결정된 정전압이 되도록 제어되고, 제2 스위칭 소자는 제1 스위칭 소자에 상반되게 스위칭을 행하게 되어, 입력 단자에 입력된 입력 전압이 미리 결정된 정전압으로 변환되고, 미리 결정된 정전압이 출력 단자에 접속된 부하에 출력되며, 상기 방법은, 출력 단자로부터 제2 스위칭 소자의 방향으로 흐르는 역전류의 발생을 방지하도록 제2 스위칭 소자의 접속을 컷오프하여 제2 스위칭 소자에 흐르는 전류를 차단하는 단계를 포함한다.
본 발명의 실시예에 따른 동기 정류형 스위칭 조정기, 그 제어 회로 및 스위칭 조정기의 동작을 제어하는 방법에 따르면, 출력 단자로부터 동기 정류용 스위칭 소자의 방향으로 흐르는 역전류의 발생을 방지하기 위해서, 동기 정류용 스위칭 소자의 접속을 컷오프하여 동기 정류용 스위칭 소자에 흐르는 전류(제2 스위칭 소자)를 차단한다. 동기 정류용 스위칭 소자로 흐르는 역전류가 동기 정류용 스위칭 소자의 제어 회로 시스템과 독립된 회로를 사용하여 차단될 수 있으므로, 역전류의 발생에 대한 검출 및 역전류의 차단 사이의 시간 지연을 감소시킬 수 있고, 따라서 효율성을 향상시킬 수 있다. 또한 설계를 용이하게 할 수 있어서, 효율성있는 설계를 행할 수 있게 한다.
본 발명은 구체적으로 개시된 실시예에 제한되는 것이 아니고, 본 발명의 범위를 벗어나지 않는 변형 및 수정이 행해질 수 있다.
본 발명은 2005년 11월 25일에 출원된 일본 특허 출원 제 2005-340626호 및 2006년 7월 19일에 출원된 일본 특허 출원 제 2006-196772호에 기초하며, 그 전체 내용이 여기서 참조용으로 사용되었다.

Claims (21)

  1. 입력 단자에 입력된 입력 전압을 미리 결정된 정전압으로 변환하여 미리 결정된 정전압을 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 조정기로서,
    입력된 제어 신호에 따라 스위칭을 행하도록 구성된 제1 스위칭 소자;
    상기 제1 스위칭 소자의 스위칭에 의하여 상기 입력 전압으로 충전되도록 구성된 인덕터;
    상기 인덕터를 방전시키도록, 입력된 제어 신호에 따라 스위칭을 행하도록 구성된 동기 정류용 제2 스위칭 소자;
    상기 출력 단자로부터 출력된 출력 전압이 미리 결정된 정전압이 되도록 상기 제1 스위칭 소자의 스위칭을 제어하고, 상기 제2 스위칭 소자를 상기 제1 스위칭 소자와 상반되게 스위칭을 행하게 하도록 구성된 제어 회로부; 및
    상기 출력 단자로부터 상기 제2 스위칭 소자의 방향으로 흐르는 역전류의 발생을 방지하도록 상기 제2 스위칭 소자의 접속을 차단함으로써 상기 제2 스위칭 소자로 흐르는 전류를 차단하도록 구성된 역전류 방지 회로부
    를 포함하는 동기 정류형 스위칭 조정기.
  2. 제1항에 있어서, 상기 역전류 방지 회로부는, 상기 제1 스위칭 소자와 상기 인덕터의 접속부에서의 전압으로부터, 상기 출력 단자로부터 상기 제2 스위칭 소자 의 방향으로 흐르는 상기 역전류의 발생과 상기 역전류의 발생에 대한 표시 중 하나의 검출시 상기 제2 스위칭 소자의 접속을 차단함으로써 상기 제2 스위칭 소자로 흐르는 전류를 차단하는 것인 스위칭 조정기.
  3. 제2항에 있어서, 상기 역전류 방지 회로부는,
    상기 제2 스위칭 소자에 직렬로 접속되고, 제어 전극에 입력된 제어 신호에 따라 스위칭을 행하도록 구성된 제3 스위칭 소자; 및
    상기 제1 스위칭 소자와 상기 인덕터의 접속부에서의 상기 전압으로부터, 상기 출력 단자로부터 상기 제2 스위칭 소자의 방향으로 흐르는 상기 역전류의 발생과 상기 역전류의 발생에 대한 표시 중 하나의 검출시, 상기 제3 스위칭 소자를 차단 상태가 되도록 턴 오프하도록 하여 상기 제2 스위칭 소자로 흐르는 상기 전류를 차단하도록 구성되는 역전류 검출 회로
    를 포함하는 것인 스위칭 조정기.
  4. 제3항에 있어서,
    상기 제1 스위칭 소자는 상기 입력 전압의 출력 제어를 행하도록 제어 전극에 입력된 상기 제어 신호에 따라 상기 스위칭을 행하고;
    상기 스위칭 조정기는, 상기 인덕터가 상기 제1 스위칭 소자의 출력부와 상기 출력 단자 사이에 접속되고 상기 제2 스위칭 소자는 상기 제1 스위칭 소자와 그라운드 사이에 접속되는 강압형(step-down type)이며,
    상기 역전류 검출 회로는, 상기 제1 스위칭 소자와 상기 인덕터의 접속부에서의 전압이 그라운드 전압 이상인 경우 상기 제3 스위칭 소자가 차단 상태가 되도록 턴 오프시키는 것인 스위칭 조정기.
  5. 제4항에 있어서, 상기 역전류 검출 회로는, 상기 제3 스위칭 소자를 상기 차단 상태가 되도록 턴 오프하게 하고 차단 상태를 유지하며, 상기 제1 스위칭 소자와 상기 인덕터의 접속부에서의 상기 전압이 상기 그라운드 전압 이상인 경우 전압 비교 동작을 중지하고, 상기 제2 스위칭 소자가 차단 상태가 되도록 턴 오프된 경우 상기 전압 비교 동작을 재개(resume)하는 것인 스위칭 조정기.
  6. 제5항에 있어서, 상기 제1 스위칭 소자, 상기 제2 스위칭 소자, 상기 제어 회로부 및 상기 역전류 방지 회로부는 단일 IC에 집적되는 것인 스위칭 조정기.
  7. 제3항에 있어서, 상기 스위칭 조정기는, 상기 인덕터가 상기 입력 단자에 접속된 제1 단부를 갖고, 상기 제1 스위칭 소자는 상기 인덕터의 제2 단부와 그라운드 사이에 접속되며, 상기 제2 스위칭 소자는 상기 제1 스위칭 소자와 상기 인덕터의 접속부와 상기 출력 단자 사이에 접속되는 승압형(step-up type)이며,
    상기 역전류 검출 회로는, 상기 제1 스위칭 소자와 상기 인덕터의 접속부에서의 전압이 상기 출력 전압 이하인 경우 상기 제3 스위칭 소자를 상기 차단 상태가 되도록 턴 오프시키는 것인 스위칭 조정기.
  8. 제7항에 있어서, 상기 역전류 검출 회로는 상기 제3 스위칭 소자를 상기 차단 상태가 되도록 턴 오프하게 하고 상기 차단 상태를 유지하며, 상기 제1 스위칭 소자와 상기 인덕터의 접속부에서의 전압이 상기 출력 전압 이하가 되는 경우 전압 비교 동작을 중지하고, 상기 제2 스위칭 소자가 컷오프 상태가 되도록 턴 오프되는 경우 상기 전압 비교 동작을 재개하는 것인 스위칭 조정기.
  9. 제8항에 있어서, 상기 제1 스위칭 소자, 상기 제2 스위칭 소자, 상기 제어 회로부, 및 상기 역전류 방지 회로부는 단일 IC에 집적되는 것인 스위칭 조정기.
  10. 제3항에 있어서, 상기 제어 회로부와 상기 역전류 검출 회로는 단일 IC에 집적되는 것인 스위칭 조정기.
  11. 제1항에 있어서, 상기 제1 스위칭 소자, 상기 제2 스위칭 소자, 상기 제어 회로부, 및 상기 역전류 방지 회로부는 단일 IC에 집적되는 것인 스위칭 조정기.
  12. 동기 정류형 스위칭 조정기의 제어 회로로서, 상기 스위칭 조정기는, 입력된 제어 신호에 따라 스위칭을 행하도록 구성된 제1 스위칭 소자; 상기 제1 스위칭 소자의 스위칭에 의하여 상기 스위칭 조정기의 입력 단자에 입력된 입력 전압으로 충전되도록 구성된 인덕터; 및 상기 인덕터를 방전시키도록, 입력된 제어 신호에 따 라 스위칭을 행하도록 구성된 동기 정류용 제2 스위칭 소자를 포함하고, 상기 제1 스위칭 소자의 상기 스위칭은, 상기 스위칭 조정기의 출력 단자로부터 출력된 출력 전압이 미리 결정된 정전압이 되도록 제어되고, 상기 입력 단자에 입력된 상기 입력 전압이 상기 미리 결정된 정전압으로 변환되어 상기 미리 결정된 정전압이 상기 출력 단자에 접속된 부하에 출력되도록 상기 제2 스위칭 소자가 상기 제1 스위칭 소자와 상반되게 스위칭을 행하게 되며, 상기 제어 회로는,
    상기 출력 단자로부터 출력된 상기 출력 전압이 상기 미리 결정된 정전압이 되도록 상기 제1 스위칭 소자의 상기 스위칭을 제어하고, 상기 제2 스위칭 소자가 상기 제1 스위칭 소자에 상반되게 스위칭을 행하게 하도록 구성된 제어 회로부; 및
    상기 출력 단자로부터 상기 제2 스위칭 소자의 방향으로 흐르는 역전류의 발생을 방지하도록 상기 제2 스위칭 소자의 접속을 차단함으로써 상기 제2 스위칭 소자로 흐르는 전류를 차단하도록 구성된 역전류 방지 회로부
    를 포함하는 것인 동기 정류형 스위칭 조정기의 제어 회로.
  13. 제12항에 있어서, 상기 역전류 방지 회로부는, 상기 제1 스위칭 소자와 상기 인덕터의 접속부에서의 전압으로부터, 상기 출력 단자로부터 상기 제2 스위칭 소자의 방향으로 흐르는 상기 역전류의 발생과 상기 역전류의 상기 발생에 대한 표시 중 하나의 검출시, 상기 제2 스위칭 소자의 접속을 차단함으로써 상기 제2 스위칭 소자로 흐르는 상기 전류를 차단하는 것인 스위칭 조정기의 제어 회로.
  14. 제13항에 있어서, 상기 역전류 방지 회로부는,
    상기 제2 스위칭 소자에 직렬로 접속되고, 제어 전극에 입력된 제어 신호에 따라 스위칭을 행하도록 구성된 제3 스위칭 소자; 및
    상기 제1 스위칭 소자와 상기 인덕터의 접속부에서의 상기 전압으로부터, 상기 출력 단자로부터 상기 제2 스위칭 소자의 방향으로 흐르는 상기 역전류의 발생과 상기 역전류의 발생에 대한 표시 중 하나의 검출시, 상기 제3 스위칭 소자를 컷오프 상태가 되도록 턴 오프하도록 하여 상기 제2 스위칭 소자로 흐르는 상기 전류를 차단하도록 구성되는 역전류 검출 회로
    를 포함하는 것인 스위칭 조정기의 제어 회로.
  15. 제14항에 있어서, 상기 역전류 검출 회로는, 상기 제3 스위칭 소자를 상기 차단 상태가 되도록 턴 오프하게 하고 상기 차단 상태를 유지하며, 상기 제1 스위칭 소자와 상기 인덕터의 접속부에서의 상기 전압이 상기 그라운드 전압 이상인 경우 전압 비교 동작을 중지하고, 상기 제2 스위칭 소자가 차단 상태가 되도록 턴 오프된 경우 상기 전압 비교 동작을 재개하는 것인 스위칭 조정기의 제어 회로.
  16. 제14항에 있어서, 상기 역전류 검출 회로는, 상기 제3 스위칭 소자를 상기 차단 상태가 되도록 턴 오프하게 하고, 상기 차단 상태를 유지하며, 상기 제1 스위칭 소자와 상기 인덕터의 접속부에서의 상기 전압이 상기 출력 전압 이하인 경우 전압 비교 동작을 중지하고, 상기 제2 스위칭 소자가 컷오프 상태가 되도록 턴 오프된 경우 상기 전압 비교 동작을 재개하는 것인 스위칭 조정기의 제어 회로.
  17. 동기 정류형 스위칭 조정기의 동작을 제어하는 방법으로서, 상기 스위칭 조정기는, 입력된 제어 신호에 따라 스위칭을 행하도록 구성된 제1 스위칭 소자; 상기 제1 스위칭 소자의 상기 스위칭에 의하여 상기 스위칭 조정기의 입력 단자에 입력된 입력 전압으로 충전되도록 구성된 인덕터; 및 상기 인덕터를 방전시키도록, 입력된 제어 신호에 따라 스위칭을 행하도록 구성되는 동기 정류용 제2 스위칭 소자를 포함하고, 상기 제1 스위칭 소자의 스위칭은, 상기 스위칭 조정기의 출력 단자로부터 출력된 출력 전압이 미리 결정된 정전압이 되도록 제어되고, 상기 입력 단자에 입력된 상기 입력 전압은 상기 미리 결정된 정전압으로 변환되어 상기 미리 결정된 정전압이 상기 출력 단자에 접속되는 부하에 출력되도록 상기 제2 스위칭 소자가 상기 제1 스위칭 소자에 상반되게 스위칭을 행하게 되며, 상기 방법은,
    상기 출력 단자로부터 상기 제2 스위칭 소자의 방향으로 흐르는 역전류의 발생을 방지하도록 상기 제2 스위칭 소자의 접속을 차단함으로써 상기 제2 스위칭 소자에 흐르는 전류를 차단하는 단계
    를 포함하는 동기 정류형 스위칭 조정기의 동작 제어 방법.
  18. 제17항에 있어서, 상기 출력 단자로부터 상기 제2 스위칭 소자의 방향으로 흐르는 상기 역전류의 발생과 상기 역전류의 발생에 대한 표시 중 하나가 상기 제1 스위칭 소자와 상기 인덕터의 접속부에서의 전압으로부터 검출된 경우, 상기 제2 스위칭 소자의 접속을 차단함으로써 상기 제2 스위칭 소자에 흐르는 전류가 차단되는 것인 동기 정류형 스위칭 조정기의 동작 제어 방법.
  19. 제18항에 있어서, 상기 스위칭 조정기는, 상기 제2 스위칭 소자에 직렬로 접속되고, 제어 전극에 입력된 제어 신호에 따라 스위칭을 행하도록 구성된 제3 스위칭 소자를 더 포함하고; 그리고
    상기 출력 단자로부터 상기 제2 스위칭 소자의 방향으로 흐르는 상기 역전류의 발생과 상기 역전류의 상기 발생에 대한 표시 중 하나가 상기 제1 스위칭 소자와 상기 인덕터의 상기 접속부에서의 상기 전압으로부터 검출되는 경우, 상기 제3 스위칭 소자를 컷오프 상태가 되도록 턴 오프하도록 함으로써 상기 제2 스위칭 소자에 흐르는 전류가 차단되는 것인 동기 정류형 스위칭 조정기의 동작 제어 방법.
  20. 제19항에 있어서, 상기 스위칭 조정기가 강압형(step-down type)인 경우, 상기 제3 스위칭 소자는 상기 차단 상태가 되도록 턴 오프되도록 되어, 상기 차단 상태가 유지되며, 상기 제1 스위칭 소자와 상기 인덕터의 상기 접속부에서의 상기 전압이 상기 그라운드 전압 이상인 경우 전압 비교 동작이 중지되고, 상기 제2 스위칭 소자가 차단 상태가 되도록 턴 오프하는 경우 상기 전압 비교 동작이 재개하는 것인 동기 정류형 스위칭 조정기의 동작 제어 방법.
  21. 제19항에 있어서, 상기 스위칭 조정기가 승압형(step-up type)인 경우, 상기 제3 스위칭 소자는 상기 차단 상태가 되도록 턴 오프되도록 되어, 상기 차단 상태가 유지되며, 상기 제1 스위칭 소자와 상기 인덕터의 상기 접속부에서의 상기 전압이 상기 출력 전압 이하인 경우, 전압 비교 동작이 중지되고, 상기 제2 스위칭 소자가 차단 상태가 되도록 턴 오프하는 경우, 상기 전압 비교 동작이 재개되는 것인 동기 정류형 스위칭 조정기의 동작 제어 방법.
KR1020077016551A 2005-11-25 2006-11-09 동기 정류형 스위칭 조정기, 동기 정류형 스위칭 조정기의제어 회로 및 동기 정류형 스위칭 조정기의 동작 제어 방법 KR100925865B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005340626 2005-11-25
JPJP-P-2005-00340626 2005-11-25
JPJP-P-2006-00196772 2006-07-19
JP2006196772A JP4031507B2 (ja) 2005-11-25 2006-07-19 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法

Publications (2)

Publication Number Publication Date
KR20070091203A true KR20070091203A (ko) 2007-09-07
KR100925865B1 KR100925865B1 (ko) 2009-11-06

Family

ID=38067102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077016551A KR100925865B1 (ko) 2005-11-25 2006-11-09 동기 정류형 스위칭 조정기, 동기 정류형 스위칭 조정기의제어 회로 및 동기 정류형 스위칭 조정기의 동작 제어 방법

Country Status (7)

Country Link
US (1) US7990121B2 (ko)
EP (1) EP1952519B1 (ko)
JP (1) JP4031507B2 (ko)
KR (1) KR100925865B1 (ko)
CN (1) CN101107772B (ko)
TW (1) TWI350638B (ko)
WO (1) WO2007060871A1 (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006262646A (ja) * 2005-03-17 2006-09-28 Ricoh Co Ltd 降圧型スイッチングレギュレータ
JP4825086B2 (ja) * 2006-09-07 2011-11-30 株式会社リコー スイッチングレギュレータ
JP5261919B2 (ja) * 2006-11-10 2013-08-14 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御回路
JP4902390B2 (ja) * 2007-02-17 2012-03-21 セイコーインスツル株式会社 カレント検出回路及び電流モード型スイッチングレギュレータ
JP2009011045A (ja) * 2007-06-27 2009-01-15 Nec Electronics Corp スイッチングレギュレータ、及び直流電圧変換方法
JP5151332B2 (ja) 2007-09-11 2013-02-27 株式会社リコー 同期整流型スイッチングレギュレータ
JP5104145B2 (ja) * 2007-09-13 2012-12-19 富士電機株式会社 スイッチング電源
JP5493296B2 (ja) * 2008-06-10 2014-05-14 株式会社リコー スイッチングレギュレータ
JP5211959B2 (ja) * 2008-09-12 2013-06-12 株式会社リコー Ｄｃ−ｄｃコンバータ
US8076913B2 (en) * 2008-12-22 2011-12-13 Mediatek Inc. Voltage converters and voltage generating methods for generating output voltage signals according to a pulse width modulation signal
JP5243292B2 (ja) * 2009-02-13 2013-07-24 旭化成エレクトロニクス株式会社 スイッチング電源装置
US8410770B2 (en) * 2009-06-03 2013-04-02 Texas Instruments Incorporated Fast boost regulator
JP5507216B2 (ja) * 2009-11-20 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置および電源装置
US8233250B2 (en) 2009-12-23 2012-07-31 R2 Semiconductor, Inc. Over voltage protection of switching converter
US8212536B2 (en) 2009-12-23 2012-07-03 R2 Semiconductor, Inc. Stacked NMOS DC-to-DC power conversion
US9035625B2 (en) 2009-12-23 2015-05-19 R2 Semiconductor Common cascode routing bus for high-efficiency DC-to-DC conversion
JP5667761B2 (ja) * 2009-12-28 2015-02-12 株式会社東芝 スイッチング電源
TWI415373B (zh) * 2010-02-08 2013-11-11 Sitronix Technology Corp Dead state adjustment circuit and method with coarse adjustment function and fine adjustment function
JP5494177B2 (ja) * 2010-04-21 2014-05-14 富士通株式会社 半導体装置
CN102255506B (zh) * 2010-05-17 2013-11-13 昂宝电子（上海）有限公司 具有前馈补偿的高精度振荡器系统及其方法
JP5655196B2 (ja) * 2010-08-25 2015-01-21 リコー電子デバイス株式会社 スイッチングコンバータ回路
JP2012100376A (ja) * 2010-10-29 2012-05-24 Mitsumi Electric Co Ltd スイッチング電源装置
JP5944113B2 (ja) 2011-05-27 2016-07-05 リコー電子デバイス株式会社 スイッチングレギュレータの制御回路及び方法、並びにスイッチングレギュレータ
GB201200342D0 (en) * 2012-01-10 2012-02-22 Texas Instr Cork Ltd Hybrid peak/average current mode control using digitally assisted analog control schemes
TWI452458B (zh) * 2012-06-25 2014-09-11 Richtek Technology Corp 具有多重時脈信號頻率設定模式的切換式穩壓器控制電路
JP5802638B2 (ja) * 2012-09-21 2015-10-28 株式会社東芝 昇降圧型電源回路
US9438127B2 (en) * 2013-03-11 2016-09-06 Analog Devices Global Reverse current control for an isolated power supply having synchronous rectifiers
JP5834039B2 (ja) * 2013-03-13 2015-12-16 株式会社東芝 降圧スイッチング回路
JP2015008611A (ja) * 2013-06-26 2015-01-15 オムロンオートモーティブエレクトロニクス株式会社 Ｄｃ−ｄｃコンバータ
JP5611420B1 (ja) * 2013-06-26 2014-10-22 オムロンオートモーティブエレクトロニクス株式会社 Ｄｃ−ｄｃコンバータ
JP6209022B2 (ja) 2013-08-27 2017-10-04 リコー電子デバイス株式会社 スイッチングレギュレータ
JP6403973B2 (ja) * 2014-04-01 2018-10-10 ローム株式会社 スイッチングレギュレータ
DE102014107991B4 (de) * 2014-06-05 2020-01-30 Krohne Messtechnik Gmbh Feldgerät mit Schaltwandlerschaltung
TWI614979B (zh) 2015-02-20 2018-02-11 線性科技股份有限公司 具有分離的高頻及低頻路徑信號的快速暫態電力供應器
US10050559B2 (en) 2016-01-20 2018-08-14 Linear Technology Llc Control architecture with improved transient response
US10680522B2 (en) 2017-02-09 2020-06-09 Rohm Co., Ltd. Switching regulator and control device therefor
US10270347B2 (en) * 2017-08-18 2019-04-23 Honeywell International Inc. Short-circuit protected power supply circuit
US10461641B2 (en) * 2018-03-01 2019-10-29 Infineon Technologies Austria Ag Reference voltage control in a power supply
WO2020024171A1 (zh) * 2018-08-01 2020-02-06 华为技术有限公司 一种电压转换电路的控制电路
JP7166179B2 (ja) * 2019-01-25 2022-11-07 株式会社東芝 電源回路
TWI715224B (zh) * 2019-09-30 2021-01-01 瑞昱半導體股份有限公司 具有耐壓機制的輸出電路
US11394301B1 (en) 2021-02-15 2022-07-19 Analog Devices, Inc. Techniques for linear control of inductor current shunt for mitigation of load dump transients in DC-DC regulators

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5481178A (en) * 1993-03-23 1996-01-02 Linear Technology Corporation Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit
JP3152016B2 (ja) 1993-06-15 2001-04-03 富士電機株式会社 同期整流用パワーｍｏｓｆｅｔの制御装置
EP0933865B1 (en) * 1997-12-31 2003-03-19 STMicroelectronics S.r.l. High efficiency DC/DC converter.
DE19841341A1 (de) * 1998-09-10 2000-03-16 Bosch Gmbh Robert Abwärts-Drosselwandler
JP2001197728A (ja) * 1999-10-25 2001-07-19 Seiko Instruments Inc スイッチング・レギュレータ回路
WO2003085476A1 (en) * 2002-04-03 2003-10-16 International Rectifier Corporation Synchronous buck converter improvements
JP3614156B2 (ja) 2002-07-24 2005-01-26 セイコーエプソン株式会社 電源回路
DE10243885A1 (de) * 2002-09-21 2004-04-01 Philips Intellectual Property & Standards Gmbh Konverterschaltung und Ansteuerverfahren hierfür
US6841977B2 (en) * 2003-03-03 2005-01-11 Astec International Limited Soft-start with back bias conditions for PWM buck converter with synchronous rectifier
US6989997B2 (en) * 2003-06-25 2006-01-24 Virginia Tech Intellectual Properties, Inc. Quasi-resonant DC-DC converters with reduced body diode loss
JP4316362B2 (ja) 2003-12-02 2009-08-19 株式会社リコー 電源回路
JP2005253253A (ja) * 2004-03-08 2005-09-15 Matsushita Electric Ind Co Ltd Ｄｃｄｃコンバータの動作切替システム
JP4671275B2 (ja) * 2005-01-26 2011-04-13 ルネサスエレクトロニクス株式会社 電源制御装置、電源用電子部品及び電源装置
JP4621636B2 (ja) * 2005-07-14 2011-01-26 株式会社東芝 電源装置及びその制御方法
CN1972097B (zh) * 2005-11-21 2011-07-06 凌骥电子(上海)有限公司 软过渡控制器、控制软过渡的方法和使用其的同步转换器
US20080068868A1 (en) * 2005-11-29 2008-03-20 Advanced Analogic Technologies, Inc. Power MESFET Rectifier
US20080259649A1 (en) * 2007-04-20 2008-10-23 Philippe Marchand Switched mode power supply comprising a rectifier circuit

Also Published As

Publication number Publication date
JP4031507B2 (ja) 2008-01-09
US7990121B2 (en) 2011-08-02
TW200737673A (en) 2007-10-01
KR100925865B1 (ko) 2009-11-06
JP2007174884A (ja) 2007-07-05
TWI350638B (en) 2011-10-11
CN101107772A (zh) 2008-01-16
EP1952519B1 (en) 2011-09-21
EP1952519A4 (en) 2010-05-05
EP1952519A1 (en) 2008-08-06
WO2007060871A1 (en) 2007-05-31
US20090201000A1 (en) 2009-08-13
CN101107772B (zh) 2012-03-21

Similar Documents

Publication Publication Date Title
KR100925865B1 (ko) 동기 정류형 스위칭 조정기, 동기 정류형 스위칭 조정기의제어 회로 및 동기 정류형 스위칭 조정기의 동작 제어 방법
KR100811030B1 (ko) 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭레귤레이터의 제어 회로 및 동기 정류형 스위칭레귤레이터의 동작 제어 방법
KR100924734B1 (ko) 동기 정류형 스위칭　레귤레이터
JP3614156B2 (ja) 電源回路
KR100994452B1 (ko) 동기 정류형 스위칭 레귤레이터
KR100994391B1 (ko) 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭레귤레이터의 제어 회로 및 동기 정류형 스위칭레귤레이터의 동작 제어 방법
KR20090027149A (ko) 동기 정류형 스위칭 레귤레이터
CN107342680B (zh) Dcdc转换器
JP2004228713A (ja) 電圧変換回路ならびにそれを備える半導体集積回路装置および携帯端末
JP2008295166A (ja) スイッチングレギュレータ
JP4932584B2 (ja) 同期整流型スイッチングレギュレータ
KR20100088527A (ko) Ｄｃ­ｄｃ 컨버터 및 스위칭 제어 회로
JP3670653B2 (ja) Ｄｃ−ｄｃコンバータ制御回路、及び、ｄｃ−ｄｃコンバータ
JP4685009B2 (ja) Ｄｃ−ｄｃコンバータ
JP3637904B2 (ja) 電源回路
JP2007209054A (ja) スイッチングレギュレータ及びその制御回路
JP2004260730A (ja) パルス発生回路及びそれを用いたハイサイドドライバ回路
JP2006352976A (ja) スイッチング電源用半導体装置
JP4543021B2 (ja) 電源装置及びその制御回路並びに制御方法
JP5087310B2 (ja) 同期整流型スイッチングレギュレータ
JP2003134809A (ja) スイッチング電源回路
JP2009268289A (ja) スイッチ駆動装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121025

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131025

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141023

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee