KR100994391B1 - 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭레귤레이터의 제어 회로 및 동기 정류형 스위칭레귤레이터의 동작 제어 방법 - Google Patents

동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭레귤레이터의 제어 회로 및 동기 정류형 스위칭레귤레이터의 동작 제어 방법 Download PDF

Info

Publication number
KR100994391B1
KR100994391B1 KR1020070080488A KR20070080488A KR100994391B1 KR 100994391 B1 KR100994391 B1 KR 100994391B1 KR 1020070080488 A KR1020070080488 A KR 1020070080488A KR 20070080488 A KR20070080488 A KR 20070080488A KR 100994391 B1 KR100994391 B1 KR 100994391B1
Authority
KR
South Korea
Prior art keywords
switching element
switching
voltage
reverse current
input
Prior art date
Application number
KR1020070080488A
Other languages
English (en)
Other versions
KR20080014681A (ko
Inventor
신이치 고지마
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Publication of KR20080014681A publication Critical patent/KR20080014681A/ko
Application granted granted Critical
Publication of KR100994391B1 publication Critical patent/KR100994391B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

본 발명은 고속 동작이 가능하고 또한 소비 전류가 적은 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭 레귤레이터의 제어 회로 및 동기 정류형 스위칭 레귤레이터의 동작 제어 방법을 제공한다.
전압(VLx)이 접지 전압(GND) 이상이 되면, 비교기(11)로부터 고레벨의 신호(SA)가 출력되고, 상기 고레벨의 신호(SA)는 래치 회로(12)로 래치되어 신호(SB)로서 출력 제어 회로(6)에 출력되며, 출력 제어 회로(6)는 신호(SB)가 고레벨인 동안은 제어 신호(NLSIDE)를 저레벨로 하여 동기 정류용 트랜지스터(M2)를 오프시킴으로써 차단 상태로 하는 동시에 제어 신호(LP)를 고레벨로 하고, 비교기(11)는 제어 신호(LP)가 고레벨로 되면, 소비 전류를 절감시키는 동시에 전압 비교 결과에 관계없이 출력 신호(SA)를 저레벨로 한다.
Figure R1020070080488
스위칭 레귤레이터, 기준 전압 발생 회로, 오차 증폭 회로, 발진 회로, PWM 비교기

Description

동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭 레귤레이터의 제어 회로 및 동기 정류형 스위칭 레귤레이터의 동작 제어 방법{SYNCHRONOUS RECTIFICATION SWITCHING REGULATOR, AND CIRCUIT AND METHOD FOR CONTROLLING THE SAME}
본 발명은 동기 정류형 스위칭 레귤레이터에 관한 것이고, 특히, 고주파 동작 또한 저부하 전류 시에도 고효율 동작이 가능한 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭 레귤레이터의 제어 회로 및 동기 정류형 스위칭 레귤레이터의 동작 제어 방법에 관한 것이다.
종래, 인덕터를 이용한 강압형 DC－DC 컨버터의 정류 방식으로서는 동기 정류 방식과 비동기 정류 방식이 알려져 있다.
강압형 DC－DC 컨버터에는 중부하로 되어 인덕터에 전류가 계속 흐르는 연속 모드와, 경부하로 되어 인덕터에 전류가 흐르지 않게 되는 경우가 발생하는 비연속 모드가 있다. 동기 정류 방식은 연속 모드 시에는 고효율이지만, 비연속 모드로 되면, 부하 측으로부터 동기 정류용 트랜지스터를 통하여 접지 전압에 전류가 흐르는 역전류가 발생하기 때문에, 극단적으로 효율이 저하한다는 문제가 있었다. 이와 같 은 역전류의 발생을 방지하기 위하여, 도 1에 나타낸 바와 같은 회로(100)가 있었다(예컨대, 일본 특허 공개 공보 2000－92824호 참조).
도 1에 있어서, PWM 신호가 저레벨일 때에는, 스위칭 트랜지스터(SWa)가 온하는 동시에, AND 회로(102)의 출력 신호가 저레벨이 되므로 동기 정류용 트랜지스터(SWb)는 오프한다. 이 때문에, 전원 전압(Vdd)으로부터 스위칭 트랜지스터(SWa) 및 인덕터(La)를 통하여 출력 단자(OUT)로 전력이 공급된다.
다음에, PWM 신호가 고레벨로 되면, 스위칭 트랜지스터(SWa)가 오프하고, 노드(a)가 인덕터(La)의 역 기전력에 의해 부전압까지 저하하기 때문에, 비교기(101)의 출력 신호는 고레벨로 된다. 이 결과, AND 회로(102)의 각 입력단은 각각 고레벨로 되고, AND 회로(102)의 출력 신호가 고레벨로 되어 동기 정류용 트랜지스터(SWb)가 온한다. 이 때문에, 접지 전압(Vss)으로부터 동기 정류용 트랜지스터(SWb) 및 인덕터(La)를 통하여 출력 단자(OUT)로 전력이 공급된다.
출력 단자(OUT)에 접속된 부하로 흐르는 부하 전류가 적은 비연속 모드인 경우, PWM 신호가 고레벨인 동안에는, 접지 전압(Vss)으로부터 출력 단자(OUT)로 흐르는 전류가 서서히 감소되어 0 A로 되고, 나아가 출력 단자(OUT) 측으로부터 접지 전압(Vss)으로 역방향의 전류가 흐르게 된다. 이 때문에, 노드(a)의 전압이 정(正)으로 되고, 비교기(101)의 출력 신호의 신호 레벨이 반전하여 저레벨로 됨으로써, AND 회로(102)의 출력 신호도 저레벨로 되어 동기 정류용 트랜지스터(SWb)를 오프시킨다. 이 결과, 출력 단자(OUT) 측으로부터 접지 전압(Vss)으로 역전류가 흐르는 것을 방지할 수 있다.
근래, 반도체가 진보함에 따라 고주파로 스위칭이 가능한 트랜지스터를 제작할 수 있게 되었다. 또, 휴대 전화 등 휴대 기기에서는 용량이나 인덕터 등 부품의 소형화가 요구되고 있다. 그러나, 인덕터에는 정격 전류가 있으며, 소형 인덕터의 정격 전류는 그다지 크지는 않다. 이 때문에, 소형 인덕터를 최대한 사용하기 위해서는, 스위칭 트랜지스터(SWa) 및 동기 정류용 트랜지스터(SWb)의 스위칭 주파수를 높이지 않으면 안 된다. 강압형 스위칭 레귤레이터인 경우, 코일 전류가 연속 모드, 즉 중부하일 때, 인덕터에 흐르는 전류 imax는
imax = iout ＋ Vout/(2 × L) × Toff
로 된다. 여기서, iout는 출력 단자(OUT)로부터 출력되는 출력 전류를, L은 인덕터(La)의 인덕턴스를, Toff는 스위칭 트랜지스터(SWa)가 오프하는 시간을 각각 나타내고 있다. 이와 같이, 출력 전압(Vout)을 유지함에 있어서, 스위칭 트랜지스터(SWa)의 온 듀티 사이클은 PWM 신호를 생성 시에 사용하는 발진 회로의 발진 주파수에 의존하지 않는다.
여기서, 도 1에 있어서, PWM 신호가 저레벨에서 고레벨로 되는 경우, 스위칭 트랜지스터(SWa)는 즉시 오프되지만, 동기 정류용 트랜지스터(SWb)는 비교기(101)가 출력 신호를 고레벨로 할 때까지는 오프되어 있다. 그러나, 스위칭 트랜지스터(SWa)가 오프되어도 인덕터(La)로부터 전류가 흐르기 때문에, 접지 전압(Vss)으로부터 출력 단자(OUT)로 전류가 흐른다. 이 때, 동기 정류용 트랜지스터(SWb)가 오프되어 있는 경우에는, 동기 정류용 트랜지스터(SWb)의 기생 다이오드를 통하여 전류가 흐른다. 이 때문에, 중부하 시에는 상기 기생 다이오드를 통하여 전류가 흐 르는 분 만큼 효율 손실이 크고, PWM 신호의 주파수가 높아지면 높아질 수록 동기 정류용 트랜지스터(SWb)의 오프 시간이 효율에 영향을 미치게 된다. 이로부터 비교기(101) 내의 바이어스 전류를 증가시켜 비교기(101)의 응답 속도를 빠르게 할 필요가 있었다.
다음에, 경부하 시에는 PWM 신호가 저레벨에서 고레벨로 된 경우, 중부하 시와 마찬가지로, 동기 정류용 트랜지스터(SWb)는 비교기(101)가 반응하여 출력 신호를 고레벨로 할 때까지 오프되어 있다. 그러나, 경부하이기 때문에 출력 전류(iout)가 작고, 중부하 시보다 동기 정류용 트랜지스터(SWb)의 기생 다이오드를 통하여 흐르는 전류로 인한 효율 손실은 그다지 크지는 않다. 다음에, 동기 정류용 트랜지스터(SWb)가 온하여 접지 전압(Vss)으로부터 출력 단자(OUT)로 전류가 전부 흐르게 되면, 이번에는 반대로 출력 단자(OUT)로부터 접지 전압(Vss)으로 전류가 흐른다. 상기 전류 흐름을 차단하기 위하여, 비교기(101) 및 AND 회로(102)에 의해 동기 정류용 트랜지스터(SWb)를 오프시킨다. 이 경우에도, 비교기(101)의 응답 속도가 늦으면 출력 단자(OUT)로부터 접지 전압(Vss)으로 흐르는 역전류가 발생하여 효율이 저하한다. 이 때문에, 비교기(101)의 응답 속도를 빠르게 하여 비교기(101) 내에서의 전파 지연 시간을 짧게 할 필요가 있고, 비교기(101) 내의 바이어스 전류를 증가시킬 필요가 있었다.
그러나, 경부하 시에 비교기(101)의 바이어스 전류를 증가시키면, DC－DC 컨 버터 자체의 소비 전류가 증가하게 되어 오히려 경부하 시의 효율을 저하시키게 된다는 문제가 있었다. 특히, 스위칭 동작을 줄이는 바와 같은 PFM 제어를 수행하는 경우에, 이와 같은 문제가 현저하게 나타나고 있었다.
본 발명은 이와 같은 문제를 해결하기 위하여 이루어진 것으로서, 고속 동작이 가능하고 또한 소비 전류가 적은 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭 레귤레이터의 제어 회로 및 동기 정류형 스위칭 레귤레이터의 동작 제어 방법을 얻는 것을 목적으로 한다.
본 발명에 따른 동기 정류형 스위칭 레귤레이터는 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하여 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 레귤레이터에 있어서,
입력된 제어 신호에 따라 스위칭을 수행하는 제1 스위칭 소자와,
상기 제1 스위칭 소자의 스위칭에 의해 상기 입력 전압에 따른 충전을 수행하는 인덕터와,
입력된 제어 신호에 따라 스위칭을 수행하여 상기 인덕터의 방전을 수행하는 동기 정류용의 제2 스위칭 소자와,
상기 출력 단자로부터 출력되는 출력 전압이 상기 소정의 정전압으로 되도록 상기 제1 스위칭 소자에 대한 스위칭 제어를 수행하는 동시에, 상기 제2 스위칭 소자에 대하여 상기 제1 스위칭 소자와 상반되는 스위칭 동작을 수행하도록 하는 제어 회로부와,
상기 출력 단자로부터 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 제어 회로부에 대하여, 상기 제2 스위칭 소자를 강제적으로 오프시켜 차단 상태로 하는 역전류 검출 회로부
를 구비하고,
상기 역전류 검출 회로부는 상기 제어 회로부가 제2 스위칭 소자를 오프시켜 차단 상태로 하고 있는 동안은, 상기 역전류가 발생할 징조 또는 상기 역전류 발생의 검출 동작을 정지하여 소비 전류를 절감시키는 것을 특징으로 하는 것이다.
또, 상기 역전류 검출 회로부는 상기 제어 회로부가 제2 스위칭 소자를 온시켜 도통 상태로 하고 있을 때, 상기 제1 스위칭 소자와 상기 인덕터의 접속부 전압으로부터, 상기 출력 단자로부터 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 제어 회로부에 대하여, 상기 제2 스위칭 소자를 강제적으로 오프시켜 차단 상태로 하도록 하였다.
이 경우, 상기 역전류 검출 회로부는 상기 제어 회로부에 대하여, 상기 제2 스위칭 소자를 강제적으로 오프시켜 차단 상태로 하면, 상기 제어 회로부가 상기 제1 스위칭 소자를 온시켜 도통 상태로 할 때까지 상기 동작을 계속하도록 하였다.
구체적으로는 상기 역전류 검출 회로부는,
상기 제1 스위칭 소자와 상기 인덕터의 접속부 전압으로부터, 상기 출력 단자로부터 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면 소정의 신호를 생성하여 출력하는 전압 비교 회로와,
상기 전압 비교 회로로부터의 상기 소정의 신호를 유지하여 상기 제어 회로 부에 출력하는 래치 회로
를 구비하고,
상기 전압 비교 회로는 상기 제어 회로부가 제2 스위칭 소자를 오프시켜 차단 상태로 하고 있는 동안은 소비 전류를 절감시키도록 하였다.
또, 상기 래치 회로는 상기 제어 회로부가 상기 제1 스위칭 소자를 온시켜 도통 상태로 하면 리세트 되고, 상기 제어 회로부에 대하여, 상기 제2 스위칭 소자를 강제적으로 오프시켜 차단 상태로 하는 동작을 해제시키도록 하였다.
또, 본 발명에 따른 동기 정류형 스위칭 레귤레이터는 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하여 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 레귤레이터에 있어서,
입력된 제어 신호에 따라 스위칭을 수행하는 제1 스위칭 소자와,
상기 제1 스위칭 소자의 스위칭에 의해 상기 입력 전압에 따른 충전을 수행하는 인덕터와,
입력된 제어 신호에 따라 스위칭을 수행하여 상기 인덕터의 방전을 수행하는 동기 정류용의 제2 스위칭 소자와,
상기 출력 단자로부터 출력되는 출력 전압이 상기 소정의 정전압으로 되도록 상기 제1 스위칭 소자에 대한 스위칭 제어를 수행하는 동시에, 상기 제2 스위칭 소자에 대하여 상기 제1 스위칭 소자와 상반되는 스위칭 동작을 수행하도록 하는 제어 회로부와,
상기 출력 단자로부터 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 제2 스위칭 소자의 접속을 차단하여 상기 제2 스위칭 소자에 흐르는 전류를 차단하는 역전류 검출 회로부
를 구비하고,
상기 역전류 검출 회로부는 상기 제2 스위칭 소자의 접속을 차단하고 있는 동안은, 상기 역전류가 발생할 징조 또는 상기 역전류 발생의 검출 동작을 정지하여 소비 전류를 절감시키도록 하였다.
또, 상기 역전류 검출 회로부는 상기 제어 회로부가 제2 스위칭 소자를 온시켜 도통 상태로 하고 있을 때, 상기 제1 스위칭 소자와 상기 인덕터의 접속부 전압으로부터, 상기 출력 단자로부터 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 제2 스위칭 소자의 접속을 차단하여 상기 제2 스위칭 소자에 흐르는 전류를 차단하도록 하였다.
이 경우, 상기 역전류 검출 회로부는 상기 제2 스위칭 소자의 접속을 차단하여 상기 제2 스위칭 소자에 흐르는 전류를 차단하면, 상기 제어 회로부가 상기 제1 스위칭 소자를 온시켜 도통 상태로 할 때까지 상기 동작을 계속하도록 하였다.
구체적으로는 상기 역전류 검출 회로부는,
상기 제1 스위칭 소자와 상기 인덕터의 접속부 전압으로부터, 상기 출력 단자로부터 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면 소정의 신호를 생성하여 출력하는 전압 비교 회로와,
상기 전압 비교 회로로부터의 상기 소정의 신호를 유지하여 상기 제어 회로부에 출력하는 래치 회로와,
상기 제2 스위칭 소자와 직렬로 접속되고, 상기 래치 회로의 출력 신호에 따라 스위칭을 수행하는 제3 스위칭 소자
를 구비하고,
상기 전압 비교 회로는 상기 제3 스위칭 소자가 오프 하여 차단 상태인 동안은 소비 전류를 절감시키도록 하였다.
또, 상기 래치 회로는 상기 제어 회로부가 상기 제1 스위칭 소자를 온시켜 도통 상태로 하면 리세트 되고, 상기 제3 스위칭 소자를 온시켜 도통 상태로 하도록 하였다.
또, 상기 전압 비교 회로는 전압 비교를 수행하는 차동 증폭 회로를 구비하고, 상기 차동 증폭 회로에 공급되는 바이어스 전류를 절감시켜 소비 전류를 절감시키도록 하였다.
구체적으로는 상기 차동 증폭 회로는,
반전 입력용 및 비반전 입력용의 각 트랜지스터에 소정의 제1 정전류를 공급하는 제1 정전류원과,
상기 반전 입력용 및 비반전 입력용의 각 트랜지스터에 소정의 제2 정전류를 공급하는 제2 정전류원
을 구비하고,
상기 제1 정전류원은 상기 제어 회로부가 제2 스위칭 소자를 오프시켜 차단 상태로 하고 있는 동안은 전류 공급을 정지하도록 하였다.
이 경우, 상기 제2 정전류원은 상기 제1 정전류보다 작은 소정의 제2 정전류 를 공급하도록 하였다.
또, 상기 전압 비교 회로는 전압 비교를 수행하는 차동 증폭 회로를 구비하고, 상기 차동 증폭 회로의 바이어스 전류의 공급을 정지시켜 소비 전류를 절감시키도록 하였다.
또, 본 발명에 따른 동기 정류형 스위칭 레귤레이터의 제어 회로는 입력된 제어 신호에 따라 스위칭을 수행하는 제1 스위칭 소자와,
상기 제1 스위칭 소자의 스위칭에 의해 입력 단자에 입력된 입력 전압에 따른 충전을 수행하는 인덕터와,
입력된 제어 신호에 따라 스위칭을 수행하여 상기 인덕터의 방전을 수행하는 동기 정류용의 제2 스위칭 소자
를 구비하고,
출력 단자로부터 출력되는 출력 전압이 소정의 정전압으로 되도록 상기 제1 스위칭 소자에 대한 스위칭 제어를 수행하는 동시에, 상기 제2 스위칭 소자에 대하여 상기 제1 스위칭 소자와 상반되는 스위칭 동작을 수행하도록 하고, 상기 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하여 상기 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 레귤레이터의 제어 회로에 있어서,
상기 출력 단자로부터 출력되는 출력 전압이 상기 소정의 정전압으로 되도록 상기 제1 스위칭 소자에 대한 스위칭 제어를 수행하는 동시에, 상기 제2 스위칭 소자에 대하여 상기 제1 스위칭 소자와 상반되는 스위칭 동작을 수행하도록 하는 제어 회로부와,
상기 출력 단자로부터 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 제어 회로부에 대하여, 상기 제2 스위칭 소자를 강제적으로 오프시켜 차단 상태로 하는 역전류 검출 회로부
를 구비하고,
상기 역전류 검출 회로부는 상기 제어 회로부가 제2 스위칭 소자를 오프시켜 차단 상태로 하고 있는 동안은, 상기 역전류가 발생할 징조 또는 상기 역전류 발생의 검출 동작을 정지하여 소비 전류를 절감시키는 것이다.
또한, 상기 역전류 검출 회로부는 상기 제어 회로부가 제2 스위칭 소자를 온시켜 도통 상태로 하고 있을 때, 상기 제1 스위칭 소자와 상기 인덕터의 접속부 전압으로부터, 상기 출력 단자로부터 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 제어 회로부에 대하여, 상기 제2 스위칭 소자를 강제적으로 오프시켜 차단 상태로 하도록 하였다.
이 경우, 상기 역전류 검출 회로부는 상기 제어 회로부에 대하여, 상기 제2 스위칭 소자를 강제적으로 오프시켜 차단 상태로 하면, 상기 제어 회로부가 상기 제1 스위칭 소자를 온시켜 도통 상태로 할 때까지 상기 동작을 계속하도록 하였다.
또, 본 발명에 따른 동기 정류형 스위칭 레귤레이터의 제어 회로는 입력된 제어 신호에 따라 스위칭을 수행하는 제1 스위칭 소자와,
상기 제1 스위칭 소자의 스위칭에 의해 입력 단자에 입력된 입력 전압에 따른 충전을 수행하는 인덕터와,
입력된 제어 신호에 따라 스위칭을 수행하여 상기 인덕터의 방전을 수행하는 동기 정류용의 제2 스위칭 소자
를 구비하고,
출력 단자로부터 출력되는 출력 전압이 소정의 정전압으로 되도록 상기 제1 스위칭 소자에 대한 스위칭 제어를 수행하는 동시에, 상기 제2 스위칭 소자에 대하여 상기 제1 스위칭 소자와 상반되는 스위칭 동작을 수행하도록 하고, 상기 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하여 상기 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 레귤레이터의 제어 회로에 있어서,
상기 출력 단자로부터 출력되는 출력 전압이 상기 소정의 정전압으로 되도록 상기 제1 스위칭 소자에 대한 스위칭 제어를 수행하는 동시에, 상기 제2 스위칭 소자에 대하여 상기 제1 스위칭 소자와 상반되는 스위칭 동작을 수행하게 하는 제어 회로부와,
상기 출력 단자로부터 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 제2 스위칭 소자의 접속을 차단하여 상기 제2 스위칭 소자에 흐르는 전류를 차단하는 역전류 검출 회로부
를 구비하고,
상기 역전류 검출 회로부는 상기 제2 스위칭 소자의 접속을 차단하고 있는 동안은, 상기 역전류가 발생할 징조 또는 상기 역전류 발생의 검출 동작을 정지하여 소비 전류를 절감시키는 것이다.
또, 상기 역전류 검출 회로부는 상기 제어 회로부가 제2 스위칭 소자를 온시켜 도통 상태로 하고 있을 때, 상기 제1 스위칭 소자와 상기 인덕터의 접속부 전압 으로부터, 상기 출력 단자로부터 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 제2 스위칭 소자의 접속을 차단하여 상기 제2 스위칭 소자에 흐르는 전류를 차단하도록 하였다.
이 경우, 상기 역전류 검출 회로부는 상기 제2 스위칭 소자의 접속을 차단하여 상기 제2 스위칭 소자에 흐르는 전류를 차단하면, 상기 제어 회로부가 상기 제1 스위칭 소자를 온시켜 도통 상태로 할 때까지 상기 동작을 계속하도록 하였다.
또, 본 발명에 따른 동기 정류형 스위칭 레귤레이터의 동작 제어 방법은 입력된 제어 신호에 따라 스위칭을 수행하는 제1 스위칭 소자와,
상기 제1 스위칭 소자의 스위칭에 의해 입력 단자에 입력된 입력 전압에 따른 충전을 수행하는 인덕터와,
입력된 제어 신호에 따라 스위칭을 수행하여 상기 인덕터의 방전을 수행하는 동기 정류용의 제2 스위칭 소자
를 구비하고,
출력 단자로부터 출력되는 출력 전압이 소정의 정전압으로 되도록 상기 제1 스위칭 소자에 대한 스위칭 제어를 수행하는 동시에, 상기 제2 스위칭 소자에 대하여 상기 제1 스위칭 소자와 상반되는 스위칭 동작을 수행하도록 하고, 상기 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하여 상기 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 레귤레이터의 동작 제어 방법에 있어서,
상기 출력 단자로부터 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 제2 스위칭 소자를 강제적으로 오 프시켜 차단 상태로 하고, 제2 스위칭 소자를 오프시켜 차단 상태로 하고 있는 동안은, 상기 역전류가 발생할 징조 또는 상기 역전류 발생의 검출 동작을 정지하여 소비 전류를 절감시키도록 하였다.
또, 상기 제2 스위칭 소자를 온시켜 도통 상태로 하고 있을 때, 상기 제1 스위칭 소자와 상기 인덕터의 접속부 전압으로부터, 상기 출력 단자로부터 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 제2 스위칭 소자를 강제적으로 오프시켜 차단 상태로 하도록 하였다.
이 경우, 상기 제2 스위칭 소자를 강제적으로 오프시켜 차단 상태로 하면, 상기 제1 스위칭 소자를 온시켜 도통 상태로 할 때까지 상기 동작을 계속하도록 하였다.
또, 본 발명에 따른 동기 정류형 스위칭 레귤레이터의 동작 제어 방법은 입력된 제어 신호에 따라 스위칭을 수행하는 제1 스위칭 소자와,
상기 제1 스위칭 소자의 스위칭에 의해 입력 단자에 입력된 입력 전압에 따른 충전을 수행하는 인덕터와,
입력된 제어 신호에 따라 스위칭을 수행하여 상기 인덕터의 방전을 수행하는 동기 정류용의 제2 스위칭 소자
를 구비하고,
출력 단자로부터 출력되는 출력 전압이 소정의 정전압으로 되도록 상기 제1 스위칭 소자에 대한 스위칭 제어를 수행하는 동시에, 상기 제2 스위칭 소자에 대하여 상기 제1 스위칭 소자와 상반되는 스위칭 동작을 수행하도록 하고, 상기 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하여 상기 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 레귤레이터의 동작 제어 방법에 있어서,
상기 출력 단자로부터 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 제2 스위칭 소자의 접속을 차단하고, 상기 제2 스위칭 소자의 접속을 차단하고 있는 동안은, 상기 역전류가 발생할 징조 또는 상기 역전류 발생의 검출 동작을 정지하여 소비 전류를 절감시키도록 하였다.
또, 상기 제2 스위칭 소자를 온시켜 도통 상태로 하고 있을 때, 상기 제1 스위칭 소자와 상기 인덕터의 접속부 전압으로부터, 상기 출력 단자로부터 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 제2 스위칭 소자의 접속을 차단하여 상기 제2 스위칭 소자에 흐르는 전류를 차단하도록 하였다.
이 경우, 상기 제2 스위칭 소자의 접속을 차단하여 상기 제2 스위칭 소자에 흐르는 전류를 차단하면, 상기 제1 스위칭 소자를 온시켜 도통 상태로 할 때까지 상기 동작을 계속하도록 하였다.
본 발명의 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭 레귤레이터의 제어 회로 및 동기 정류형 스위칭 레귤레이터의 동작 제어 방법에 의하면, 상기 출력 단자로부터 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 제2 스위칭 소자를 오프시켜 차단 상태로 하거나 또는 제2 스위칭 소자의 접속을 차단함으로써, 제2 스위칭 소자를 오프시켜 차단 상태로 하고 있는 동안 또는 제2 스위칭 소자의 접속을 차단하고 있는 동안은 상기 역전류가 발생할 징조 또는 상기 역전류 발생의 검출 동작을 정지하여 소비 전류를 절감시키도록 하므로, 인덕터의 역전류를 고속으로 검출할 수 있어 상기 역전류가 발생하여 제2 스위칭 소자를 오프시킬 때까지의 시간을 극도로 짧게 할 수 있기 때문에, 이 기간에 발생하는 역전류를 작게 억제할 수 있어 저부하 전류 시의 효율을 향상시킬 수 있는 동시에, 소비 전류를 절감시킬 수 있다.
또, 전압 비교 회로에 있어서, 제2 스위칭 소자가 온하고 있는 기간만 소비 전류를 증가시키도록 하고, 그 외에는 소비 전류를 절감시키도록 함으로써, 전압 비교 회로의 평균 소비 전류를 절감시킬 수 있다.
또, 제1 스위칭 소자가 온하고 있는 기간은 전압 비교 회로가 입력된 전압에 관계없이 소정의 신호를 생성하여 출력하도록 함으로써, 전압 비교 회로가 오신호를 출력하는 것을 방지할 수 있다.
아래에, 도면에 나타낸 실시예에 따라 본 발명을 상세하게 설명한다.
제1 실시예
도 2는 본 발명의 제1 실시예에 따른 동기 정류형 스위칭 레귤레이터의 회로예를 나타낸 도면이다.
도 2에 있어서, 스위칭 레귤레이터(1)는 입력 단자(IN)에 입력된 입력 전압(Vin)을 소정의 정전압으로 변환하여 출력 전압(Vout)으로서 출력 단자(OUT)로부 터 부하(10)로 출력하는 동기 정류형 스위칭 레귤레이터이다.
스위칭 레귤레이터(1)는 입력 전압(Vin)의 출력 제어를 수행하기 위한 스위칭 동작을 수행하는 PMOS 트랜지스터로 이루어지는 스위칭 트랜지스터(M1)와 NMOS 트랜지스터로 이루어지는 동기 정류용 트랜지스터(M2)를 구비한다.
또한, 스위칭 레귤레이터(1)는 기준 전압 발생 회로(2)와 출력 전압 검출용의 저항(R1, R2)과 인덕터(L1)와 평활용의 콘덴서(C1)와 위상 보상용의 저항(R3) 및 콘덴서(C2, C3)와 오차 증폭 회로(3)와 발진 회로(4)와 PWM 비교기(5)와 출력 제어 회로(6)와 역전류 검출 회로(7)를 구비한다. 역전류 검출 회로(7)는 비교기(11) 및 래치 회로(12)로 구성되고, 비교기(11)는 제1 및 제2의 각 비반전 입력단(1＋, 2＋)과 하나의 반전 입력단(-)을 구비한다.
또한, 스위칭 트랜지스터(M1)는 제1 스위칭 소자를 이루고, 동기 정류용 트랜지스터(M2)는 제2 스위칭 소자를 이루며, 기준 전압 발생 회로(2), 저항(R1~R3), 오차 증폭 회로(3), 발진 회로(4), PWM 비교기(5), 출력 제어 회로(6) 및 콘덴서(C2, C3)는 제어 회로부를 이루고, 출력 제어 회로(6) 및 역전류 검출 회로(7)는 역전류 검출 회로부를 이룬다. 또, 스위칭 레귤레이터(1)에 있어서, 인덕터(L1) 및 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋고, 경우에 따라서는 스위칭 트랜지스터(M1)와 동기 정류용 트랜지스터(M2) 중 적어도 하나 또는 모두, 인덕터(L1) 및 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋다.
기준 전압 발생 회로(2)는 소정의 기준 전압(Vref)을 생성하여 출력하고, 출 력 전압 검출용의 저항(R1, R2)은 출력 전압(Vout)을 분압하여 분압 전압(VFB)을 생성하여 출력한다. 또, 오차 증폭 회로(3)는 입력된 분압 전압(VFB)과 기준 전압(Vref)의 전압 차이를 증폭하여 출력 신호(EAo)를 생성하여 출력한다.　또, 발진 회로(4)는 소정의 삼각파 신호(TW)를 생성하여 출력하고, PWM 비교기(5)는 오차 증폭 회로(3)의 출력 신호(EAo)와 상기 삼각파 신호(TW)로부터 PWM 제어를 수행하기 위한 펄스 신호(Spw)를 생성하여 출력 제어 회로(6)에 출력한다. 출력 제어 회로(6)는 입력된 펄스 신호(Spw)에 따라 제어 신호(PHSIDE 및 NLSIDE)를 각각 생성하여 스위칭 트랜지스터(M1) 및 동기 정류용 트랜지스터(M2)의 각각의 게이트에 대응하여 출력한다. 역전류 검출 회로(7)는 제2 스위칭 소자(M2)에 역전류가 발생할 징조가 있는지의 검출을 수행하고, 상기 역전류 발생의 징조를 검출하면 출력 제어 회로(6)에 대하여, 제2 스위칭 소자(M2)를 오프시켜 차단 상태로 하여 역전류의 발생을 방지한다.
입력 단자(IN)와 접지 전압(GND)의 사이에는 스위칭 트랜지스터(M1) 및 동기 정류용 트랜지스터(M2)가 직렬로 접속되고, 스위칭 트랜지스터(M1)와 동기 정류용 트랜지스터(M2)의 접속부를 Lx로 한다. 접속부(Lx)와 출력 단자(OUT)의 사이에는 인덕터(L1)가 접속되고, 출력 단자(OUT)와 접지 전압(GND)의 사이에는 저항(R1 및 R2)이 직렬로 접속되는 동시에, 콘덴서(C1)가 접속되고, 저항(R1)과 저항(R2)의 접속부로부터 분압 전압(VFB)이 출력된다. 또, 저항(R1)에는 위상 보상용의 콘덴서(C2)가 병렬로 접속된다. 오차 증폭 회로(3)에 있어서, 반전 입력단(-)에는 분압 전압(VFB)이 입력되고, 비반전 입력단(＋)에는 기준 전압(Vref)이 입력되며, 출력 단은 PWM 비교기(5)의 반전 입력단(-)에 접속된다.
또, 오차 증폭 회로(3)의 출력단과 접지 전압(GND)의 사이에는 저항(R3) 및 콘덴서(C3)의 직렬 회로가 접속되며, 상기 직렬 회로는 위상 보상 회로를 이룬다. PWM 비교기(5)의 비반전 입력단(＋)에는 삼각파 신호(TW)가 입력되고, PWM 비교기(5)로부터 출력된 펄스 신호(Spw)는 출력 제어 회로(6)에 입력된다. 출력 제어 회로(6)는 입력된 펄스 신호(Spw)에 따라 제어 신호(PHSIDE 및 NLSIDE)를 생성하여 출력하는 외에, 래치 회로(12)를 초기 상태로 리세트하는 제어 신호(HP), 및 비교기(11)의 바이어스 전류를 전환하는 제어 신호(LP)를 각각 생성하여 출력한다.
제어 신호(PHSIDE)는 스위칭 트랜지스터(M1)의 게이트에 입력되고, 제어 신호(NLSIDE)는 동기 정류용 트랜지스터(M2)의 게이트 및 비교기(11)의 제1 비반전 입력단(1＋)에 각각 입력된다. 또, 제어 신호(LP)는 비교기(11)에 입력되고, 제어 신호(HP)는 래치 회로(12)에 입력된다. 또, 비교기(11)의 제2 비반전 입력단(2＋)은 접속부(Lx)에 접속되고, 비교기(11)의 반전 입력단(-)은 접지 전압(GND)에 접속된다. 비교기(11)의 출력 신호(SA)는 래치 회로(12)에 입력되고, 래치 회로(12)의 출력 신호(SB)는 출력 제어 회로(6)에 입력된다.
이와 같은 구성에 있어서, 비교기(11)는 도 3의 조건 1에 나타낸 바와 같이, 제1 비반전 입력단(1＋)에 저레벨(L)의 제어 신호(NLSIDE)가 입력되면, 출력 신호(SA)는 강제적으로 저레벨로 되고, 조건 2 및 3에 나타낸 바와 같이, 제1 비반전 입력단(1＋)에 고레벨의 신호가 입력되면, 출력 신호(SA)는 제2 비반전 입력단(2＋)의 전압에 따른 신호 레벨로 된다. 즉, 조건 2에서는 제2 비반전 입력단(2＋)의 전압이 접지 전압(GND)보다 작은 부(負)전압인 경우, 출력 신호(SA)는 저레벨로 되고, 조건 3에서는 제2 비반전 입력단(2＋)의 전압이 접지 전압(GND)보다 큰 정(正)전압인 경우, 출력 신호(SA)는 고레벨로 된다. 또한, 제2 비반전 입력단(2＋)의 전압이 접지 전압(GND)인 경우에는, 출력 신호(SA)는 고레벨로 된다. 래치 회로(12)는 비교기(11)의 출력 신호(SA)가 저레벨에서 고레벨로 되면 세트 되고, 출력 제어 회로(6)로부터의 출력 신호(HP)가 저레벨에서 고레벨로 되면 리세트된다.
접속부(Lx)의 전압을 VLx로 하면, 전압(VLx)이 접지 전압(GND) 미만이고 접속부(Lx)로부터 접지 전압(GND)으로 전류가 흐르는 역전류가 발생할 징조가 없는 경우에는, 비교기(11)로부터 저레벨의 신호가 출력되어 래치 회로(12)의 출력 신호(SB)는 저레벨로 된다. 이와 같은 상태에 있어서, 스위칭 레귤레이터(1)의 출력 전압(Vout)이 커지면, 오차 증폭 회로(3)의 출력 신호(EAo)의 전압이 저하되고, PWM 비교기(5)로부터의 펄스 신호(Spw)의 듀티 사이클이 작아진다. 이 결과, 스위칭 트랜지스터(M1)가 온하는 시간이 짧아지고, 이에 따라 동기 정류용 트랜지스터(M2)가 온하는 시간이 길어져 스위칭 레귤레이터(1)의 출력 전압(Vout)이 저하되도록 제어된다.
또, 스위칭 레귤레이터(1)의 출력 전압(Vout)이 작아지면, 오차 증폭 회로(3)의 출력 신호(EAo)의 전압이 상승하고, PWM 비교기(5)로부터의 펄스 신호(Spw)의 듀티 사이클이 커진다. 이 결과, 스위칭 트랜지스터(M1)가 온하는 시간이 길어지고, 이에 따라 동기 정류용 트랜지스터(M2)가 온하는 시간이 짧아져 스위칭 레귤레이터(1)의 출력 전압(Vout)이 상승하도록 제어된다. 이와 같은 동작을 반 복하여 출력 전압(Vout)은 소정의 전압으로 항상 일정하게 되도록 제어된다.
다음에, 전압(VLx)이 접지 전압(GND)으로 되어 역전류가 발생할 징조를 검출한 경우, 또는 전압(VLx)이 접지 전압(GND)을 초과하여 역전류의 발생을 검출한 경우에는, 비교기(11)로부터 고레벨의 신호(SA)가 출력되고, 상기 고레벨의 신호(SA)는 래치 회로(12)로 래치되어 신호(SB)로서 출력 제어 회로(6)에 출력된다. 출력 제어 회로(6)는 신호(SB)가 고레벨인 동안, 제어 신호(NLSIDE)를 저레벨로 하여 동기 정류용 트랜지스터(M2)를 오프시켜 차단 상태로 한다. 또, 출력 제어 회로(6)는 신호(SB)가 고레벨인 동안, 제어 신호(LP)를 고레벨로 하고, 비교기(11)는 제어 신호(LP)가 고레벨로 되면, 소비 전류를 절감시키는 동시에 전압 비교 결과에 관계없이 출력 신호(SA)를 저레벨로 한다.
이와 같이, 역전류 검출 회로(7)는 전압(VLx)으로부터 동기 정류용 트랜지스터(M2)로 역전류가 흐를 징조가 있는지 여부의 검출을 수행하고, 상기 징조를 검출하면 동기 정류용 트랜지스터(M2)를 오프시켜 차단 상태로 하도록 하였다. 이 때문에, 동기 정류용 트랜지스터(M2)에 흐르는 역전류의 발생을 확실하게 방지할 수 있다.
도 4는 비교기(11) 및 래치 회로(12)의 회로예를 나타낸 도면이다.
도 4에 있어서, 비교기(11)는 PMOS 트랜지스터(M11~M16, M19, M20)와 NMOS 트랜지스터(M17, M18, M21, M22)로 구성되고, 래치 회로(12)는 NOR 회로(21 및 22)로 구성된다.
비교기(11)에 있어서, PMOS 트랜지스터(M11~M16) 및 NMOS 트랜지스터(M17, M18)는 차동 증폭 회로(25)를 구성하고, PMOS 트랜지스터(M19, M20) 및 NMOS 트랜지스터(M21, M22)는 다음 단의 증폭 회로(26)를 구성한다.
PMOS 트랜지스터(M11, M12 및 M19)에 있어서, 각 소스는 입력 전압(Vin)에 각각 접속되고, 각 게이트에는 각각 소정의 정전압의 바이어스 전압(IREFP)이 입력되며, PMOS 트랜지스터(M11, M12 및 M19)는 각각 정전류원을 이룬다. PMOS 트랜지스터(M11 및 M12)는 차동 증폭 회로(25)에 바이어스 전류를 공급하고, PMOS 트랜지스터(M19)는 다음 단의 증폭 회로(26)의 정전류 부하를 이룬다. 또한 PMOS 트랜지스터(M11)는 제1 정전류원을 이루고, PMOS 트랜지스터(M12)는 제2 정전류원을 이룬다. 이와 같이 차동 증폭 회로(25)에는 PMOS 트랜지스터(M11)와 PMOS 트랜지스터(M12)에 의한 2개의 바이어스 전류원에 의해 바이어스 전류가 공급되고 있다. 단, PMOS 트랜지스터(M11)는 PMOS 트랜지스터(M12)보다 훨씬 소자 사이즈가 큰 트랜지스터이며, 차동 증폭 회로(25)의 바이어스 전류의 대부분은 PMOS 트랜지스터(M11)에 의해 공급되고 있다. 또한 PMOS 트랜지스터(M19)의 소자 사이즈도 PMOS 트랜지스터(M11)와 마찬가지로, PMOS 트랜지스터(M12)보다 소자 사이즈가 크게 되어 있으며, 다음 단의 증폭 회로(26)의 전류 구동 능력도 크게 되어 있다.
PMOS 트랜지스터(M14)는 게이트가 반전 입력단(-)을 이루는 반전 입력용의 트랜지스터이며, PMOS 트랜지스터(M15 및 M16)는 비반전 입력용의 트랜지스터이다. PMOS 트랜지스터(M15)의 게이트는 제1 비반전 입력단(1＋)을 이루고, PMOS 트랜지스터(M16)의 게이트는 제2 비반전 입력단(2＋)을 이룬다. 단, PMOS 트랜지스터(M15)에는 PMOS 트랜지스터(M14)보다 구동 능력(drivability)이 큰 소자의 트랜 지스터가 사용되고 있어 PMOS 트랜지스터(M15)의 게이트가 저레벨일 때, 상술한 바와 같이 비교기(11)의 출력 신호(SA)가 저레벨로 되도록 한다. PMOS 트랜지스터(M14~M16)의 각 소스는 접속되고, 그 접속부는 PMOS 트랜지스터(M12)의 드레인에 접속되는 동시에 PMOS 트랜지스터(M11)의 드레인의 사이에 PMOS 트랜지스터(M13)가 접속된다. PMOS 트랜지스터(M13)의 게이트에는 제어 신호(LP)가 입력된다.
NMOS 트랜지스터(M17 및 M18)는 전류 미러 회로를 형성하고 있으며 차동 증폭 회로(25)의 부하를 이룬다. NMOS 트랜지스터(M17 및 M18)에 있어서, 각 소스는 각각 접지 전압(GND)에 접속되고, 각 게이트는 접속되며 그 접속부는 NMOS 트랜지스터(M17)의 드레인에 접속된다. NMOS 트랜지스터(M17)의 드레인은 PMOS 트랜지스터(M14)의 드레인에 접속되고, NMOS 트랜지스터(M18)의 드레인은 PMOS 트랜지스터(M15 및 M16)의 각 드레인에 각각 접속된다.
증폭 회로(26)에 있어서, 입력 전압(Vin)과 접지 전압(GND)의 사이에 PMOS 트랜지스터(M19, M20) 및 NMOS 트랜지스터(M21)가 직렬로 접속되고, PMOS 트랜지스터(M20)와 NMOS 트랜지스터(M21)의 접속부가 비교기(11)의 출력단을 이룬다. NMOS 트랜지스터(M21)의 게이트는 차동 증폭 회로(25)의 출력단을 이루는 PMOS 트랜지스터(M15 및 M16)의 각 드레인과 NMOS 트랜지스터(M18)의 드레인의 접속부에 접속된다. 또, NMOS 트랜지스터(M21)에 병렬로 NMOS 트랜지스터(M22)가 접속되고, PMOS 트랜지스터(M20) 및 NMOS 트랜지스터(M22)의 각 게이트에는 제어 신호(LP)가 각각 입력된다.
래치 회로(12)에 있어서, NOR 회로(21)의 한 쪽 입력단에는 제어 신호(HP)가 입력되고, NOR 회로(21)의 다른 한 쪽 입력단은 NOR 회로(22)의 출력단에 접속된다. NOR 회로(21)의 출력단은 래치 회로(12)의 출력단을 이루고 NOR 회로(22)의 한 쪽 입력단에 접속되며, NOR 회로(22)의 다른 한 쪽 입력단에는 비교기(11)의 출력 신호(SA)가 입력된다.
도 5는 도 2 및 도 4에 나타낸 스위칭 레귤레이터(1)의 동작예를 나타낸 타이밍도이며, 도 5를 이용하여 스위칭 레귤레이터(1)의 동작을 좀 더 상세하게 설명한다.
우선, 중부하로 되어 인덕터(L1)에 전류가 계속 흐르는 연속 모드 동작에 대하여 설명한다.
출력 제어 회로(6)로부터 스위칭 트랜지스터(M1)의 게이트로의 제어 신호(PHSIDE)와 동기 정류용 트랜지스터(M2)의 게이트로의 제어 신호(NLSIDE)가 각각 출력된다. 제어 신호(PHSIDE 및 NLSIDE)는 동상(同相)이며, 제어 신호(PHSIDE 및 NLSIDE)가 각각 저레벨일 때에, 스위칭 트랜지스터(M1)가 온하는 동시에, 동기 정류용 트랜지스터(M2)가 오프한다. 또, 제어 신호(PHSIDE 및 NLSIDE)가 각각 고레벨일 때에, 스위칭 트랜지스터(M1)가 오프하는 동시에, 동기 정류용 트랜지스터(M2)가 온한다.
제어 신호(HP)는 제어 신호(PHSIDE)의 신호 레벨을 반전시킨 신호이고, 제어 신호(LP)는 제어 신호(NLSIDE)의 신호 레벨을 반전시킨 신호이다. 제어 신호(PHSIDE 및 NLSIDE)가 각각 저레벨일 때에는, 스위칭 트랜지스터(M1)가 온하여 동기 정류용 트랜지스터(M2)가 오프하기 때문에, 접속부(Lx)는 고레벨로 된다. 이 때, 제어 신호(LP)는 고레벨이기 때문에, PMOS 트랜지스터(M13 및 M20)는 모두 오프하고, PMOS 트랜지스터(M11)에서 생성되는 대전류의 바이어스 전류가 공급되지 않게 된다. 또, 전류 부하를 이루는 PMOS 트랜지스터(M19)도 NMOS 트랜지스터(M21)에 접속되지 않기 때문에, 비교기(11)의 소비 전류는 PMOS 트랜지스터(M12)에서 생성되는 작은 바이어스 전류만으로 되어 극도로 작은 전류값이 된다.
나아가, 제어 신호(LP)가 고레벨일 때에는, NMOS 트랜지스터(M22)가 온하기 때문에, 비교기(11)의 출력 신호(SA)는 저레벨로 고정되어 있다. 즉, 스위칭 트랜지스터(M1)가 온하고 있을 때에는, 비교기(11)의 출력 신호(SA)는 전압 비교 결과에 관계없이 저레벨로 되어 역전류 검출 회로(7)의 오동작을 방지할 수 있다. 이 때, 제어 신호(HP)는 고레벨이기 때문에, NOR 회로(21)의 출력 신호, 즉 래치 회로(12)의 출력 신호(SB)는 저레벨이다. 또, NOR 회로(22)의 각 입력단은 각각 저레벨이며 NOR 회로(22)의 출력단은 고레벨로 된다.
한편, 제어 신호(PHSIDE 및 NLSIDE)가 모두 고레벨로 되면, 스위칭 트랜지스터(M1)가 오프하여 입력 전압(Vin)으로부터의 전류가 차단된다. 이 때문에, 인덕터(L1)에 역 기전력이 발생하여 전압(VLx)을 부전압까지 저하시키지만, 동기 정류용 트랜지스터(M2)가 온하기 때문에, 0 V보다 약간 작은 전압이 된다. 이 때, 접지 전압(GND)으로부터 동기 정류용 트랜지스터(M2)와 인덕터(L1)를 통하여 출력 단자(OUT)로 전류가 흐른다. 그러나, 상기 전류는 시간이 경과함에 따라 점차 작아져 전압(VLx)이 상승하지만, 연속 모드 시에는 상기 전류가 0 A로 되기 전에, 제어 신호(PHSIDE 및 NLSIDE)가 각각 저레벨로 하강한다.
또, 제어 신호(LP)는 저레벨이기 때문에, PMOS 트랜지스터(M13 및 M20)는 모두 온하고, PMOS 트랜지스터(M11)에서 생성되는 대전류의 바이어스 전류가 공급된다. 또, 전류 부하를 이루는 PMOS 트랜지스터(M19)가 NMOS 트랜지스터(M21)에 접속되기 때문에, 비교기(11)는 소비 전류가 커져 고속 동작이 가능하게 된다. 나아가, NMOS 트랜지스터(M22)가 오프하기 때문에, 비교기(11)의 출력 신호(SA)는 전압 비교 결과를 나타낸 것으로 되지만, 비교기(11)에 있어서, 반전 입력단(-)이 접지 전압(GND)인데 대하여, 제1 비반전 입력단(1＋)이 고레벨이고 또한 제2 비반전 입력단(2＋)의 전압이 부전압이기 때문에, 출력 신호(SA)는 저레벨인 그대로이다.
다음에, 경부하로 되어 인덕터에 전류가 흐르지 않게 되는 경우가 발생하는 비연속 모드 동작에 대하여 설명한다.
이 경우, 제어 신호(PHSIDE 및 NLSIDE)가 모두 저레벨일 때의 동작은 연속 모드의 경우와 같다. 제어 신호(PHSIDE 및 NLSIDE)가 모두 고레벨로 되면, 연속 모드에서 설명한 바와 같이, 스위칭 트랜지스터(M1)가 오프하여 동기 정류용 트랜지스터(M2)가 온하고, 전압(VLx)이 부전압까지 저하하여 접지 전압(GND)으로부터 동기 정류용 트랜지스터(M2)와 인덕터(L1)를 통하여 출력 단자(OUT)의 방향으로 전류가 흐른다. 상기 전류는 시간 경과에 따라 점차 작아지고 전압(VLx)도 상승하여 최종적으로 출력 단자(OUT)에 접속되어 있는 콘덴서(C1)로부터 인덕터(L1) 및 동기 정류용 트랜지스터(M2)를 통하여 접지 전압(GND)으로 전류가 흐르는 역전류가 발생한다. 이 때, 전압(VLx)은 부전압으로부터 정(正)전압으로 변한다.
이 때문에, 비교기(11)의 제2 비반전 입력단(2＋)이 정전압으로 되고, 비교 기(11)의 출력 신호(SA)는 저레벨로부터 고레벨로 상승하여 래치 회로(12)의 NOR 회로(22)의 출력 신호가 저레벨로 된다. 또, 이 기간, 제어 신호(HP)는 저레벨이므로, NOR 회로(21)의 출력 신호(SB)는 고레벨로 된다. 출력 제어 회로(6)는 입력된 신호(SB)가 고레벨로 되면, 제어 신호(LP)를 고레벨로 하는 동시에 제어 신호(NLSIDE)를 저레벨로 한다. 이 때, 제어 신호(LP)는 고레벨로 되어 PMOS 트랜지스터(M13 및 M20)는 각각 오프하고, 신호(SA)는 고레벨로부터 저레벨로 된다. 그러나, 이 때, 래치 회로(12)는 래치 상태에 있으므로 출력 신호(SB)는 고레벨인 대로이다. 이 때문에, 동기 정류용 트랜지스터(M2)는 오프한 대로 있어 출력 단자(OUT)로부터의 역전류를 방지할 수 있는 동시에, 비교기(11)의 바이어스 전류를 작게 할 수 있다. 또한 래치 회로(12)는 다음에 제어 신호(HP)가 고레벨로 되면 저레벨로 리세트된다.
또한, 도 2에서는 비교기(11)의 제2 비반전 입력단(2＋)에 전압(VLx)이 직접 입력되도록 하였지만, 전압(VLx)을 분압하여 비교기(11)의 제2 비반전 입력단(2＋)에 입력하도록 하여도 좋은 바, 이와 같이 한 경우, 도 2는 도 6과 같이 된다. 도 6에서는 도 2와 동일한 부분은 동일한 부호로 나타내고, 여기에서는 그 설명을 생략하는 동시에 도 2와의 차이점만 설명한다.
도 6과 도 2의 차이점은 도 2의 역전류 검출 회로(7)에 NMOS 트랜지스터(M10)와 저항(R11)을 추가하고, 전압(VLx)을 분압한 전압을 비교기(11)의 제2 비반전 입력단(2＋)에 입력하도록 한 것이다.
도 6에 있어서, 접속부(Lx)와 접지 전압(GND)의 사이에 NMOS 트랜지스 터(M10)와 저항(R11)이 직렬로 접속되고, NMOS 트랜지스터(M10)와 저항(R11)의 접속부가 비교기(11)의 제2 비반전 입력단(2＋)에 접속된다. 또, NMOS 트랜지스터(M11)의 게이트에는 제어 신호(NLSIDE)가 입력된다.
이와 같은 구성에 있어서, 제어 신호(NLSIDE)가 고레벨로 되면 동기 정류용 트랜지스터(M2)가 온하는 동시에 NMOS 트랜지스터(M10)도 온하여 비교기(11)의 제2 비반전 입력단(2＋)에는 전압(VLx)을 NMOS 트랜지스터(M10)의 온 저항과 저항(R11)으로 분압한 전압이 입력된다.
제어 신호(NLSIDE)가 저레벨로 되면 동기 정류용 트랜지스터(M2)가 오프하는 동시에 NMOS 트랜지스터(M10)도 오프하여 비교기(11)의 제2 비반전 입력단(2＋)은 저항(R11)을 통하여 접지 전압(GND)에 접속된다.
비교기(11)는 반전 입력단(-)과 제2 비반전 입력단(2＋)에 동일한 전압이 입력되면, 저레벨의 신호(SA)를 출력하도록 입력단에 오프셋(offset) 전압이 마련되어 있다.
이와 같이 함으로써, 접속부(Lx)에 중첩된 노이즈의 영향을 작게 할 수 있는 동시에, 전압(VLx)을 사용 상황에 따른 전압으로 분압하여 전압 비교를 수행할 수 있다.
또, 비교기(11)가 제1 및 제2의 각 반전 입력단(1－, 2－)과 하나의 비반전 입력단(＋)을 구비하도록 하여도 좋고, 이와 같이 한 경우, 도 4의 비교기(11)는 도 7과 같이 된다. 도 7에서는 도 4와 동일한 부분은 동일한 부호로 나타내고, 여기에서는 그 설명을 생략하는 동시에 도 4와의 차이점만 설명한다.
도 7과 도 4의 차이점은 도 4의 PMOS 트랜지스터(M20)를 삭제하는 동시에 도 4의 비교기(11)에 인버터(INV1)를 추가하고, NMOS 트랜지스터(M21)의 게이트를 PMOS 트랜지스터(M14)와 NMOS 트랜지스터(M17)의 접속부에 접속하며, NMOS 트랜지스터(M22)의 드레인을 NMOS 트랜지스터(M21)의 게이트에 접속하고, NMOS 트랜지스터(M17 및 M18)의 각 게이트를 각각 NMOS 트랜지스터(M18)의 드레인에 접속한 것이다.
도 7에 있어서, 비교기(11)는 PMOS 트랜지스터(M11~M16, M19)와 NMOS 트랜지스터(M17, M18, M21, M22)와 인버터(INV1)로 구성된다.
비교기(11)에 있어서, PMOS 트랜지스터(M11~M16) 및 NMOS 트랜지스터(M17, M18)는 차동 증폭 회로(25)를 구성하고, PMOS 트랜지스터(M19), NMOS 트랜지스터(M21, M22) 및 인버터(INV1)는 다음 단의 증폭 회로(26)를 구성한다.
PMOS 트랜지스터(M14)는 게이트가 비반전 입력단(＋)을 이루는 비반전 입력용의 트랜지스터이며, PMOS 트랜지스터(M15 및 M16)는 반전 입력용의 트랜지스터이다. PMOS 트랜지스터(M15)의 게이트는 제1 반전 입력단(1－)을 이루고, PMOS 트랜지스터(M16)의 게이트는 제2 반전 입력단(2－)을 이룬다.
NMOS 트랜지스터(M17 및 M18)는 전류 미러 회로를 형성하고 있으며 차동 증폭 회로(25)의 부하를 이룬다. NMOS 트랜지스터(M17 및 M18)에 있어서, 각 소스는 각각 접지 전압(GND)에 접속되고, 각 게이트는 접속되며 그 접속부는 NMOS 트랜지스터(M18)의 드레인에 접속된다.
증폭 회로(26)에 있어서, 입력 전압(Vin)과 접지 전압(GND)의 사이에 PMOS 트랜지스터(M19) 및 NMOS 트랜지스터(M21)가 직렬로 접속되고, PMOS 트랜지스터(M19)와 NMOS 트랜지스터(M21)의 접속부에 인버터(INV1)의 입력단이 접속되며, 인버터(INV1)의 출력단이 비교기(11)의 출력단을 이룬다. NMOS 트랜지스터(M21)의 게이트는 차동 증폭 회로(25)의 출력단을 이루는 PMOS 트랜지스터(M14)의 드레인과 NMOS 트랜지스터(M17)의 드레인의 접속부에 접속된다. 또, NMOS 트랜지스터(M21)의 게이트와 접지 전압(GND)의 사이에는 NMOS 트랜지스터(M22)가 접속되고, NMOS 트랜지스터(M22)의 게이트에는 제어 신호(LP)가 입력된다.
이와 같은 구성으로 함으로써, 도 7의 비교기(11)는 도 4의 비교기(11)와 동일한 양태의 동작을 실행할 수 있다.
또, 도 4에서는 제어 신호(LP)가 고레벨일 때에도 비교기(11)는 전압 비교 동작을 수행하고 있었지만, 제어 신호(LP)가 고레벨로 되면 비교기(11)는 전압 비교 동작을 정지하는 동시에 출력 신호(SA)를 저레벨로 하도록 하여도 좋고, 이와 같이 한 경우, 도 4의 비교기(11)는 도 8과 같이 된다. 도 8에서는 도 4와 동일한 부분은 동일한 부호로 나타내고, 여기에서는 그 설명을 생략하는 동시에 도 4와의 차이점만 설명한다.
도 8과 도 4의 차이점은 도 4의 PMOS 트랜지스터(M12) 및 NMOS 트랜지스터(M22)를 삭제하는 동시에, NMOS 트랜지스터(M23), PMOS 트랜지스터(M24) 및 인버터(INV2)를 추가한 것이다.
도 8에 있어서, 비교기(11)는 PMOS 트랜지스터(M11~M16, M19, M20, M24)와 NMOS 트랜지스터(M17, M18, M21, M23)와 인버터(INV2)로 구성된다.
비교기(11)에 있어서, PMOS 트랜지스터(M11, M13~M16) 및 NMOS 트랜지스터(M17, M18, M23)는 차동 증폭 회로(25)를 구성하고, PMOS 트랜지스터(M19, M20), NMOS 트랜지스터(M21, M24) 및 인버터(INV2)가 다음 단의 증폭 회로(26)를 구성한다.
PMOS 트랜지스터(M11 및 M19)에 있어서, 각 소스는 입력 전압(Vin)에 각각 접속되고, 각 게이트에는 각각 소정의 정전압의 바이어스 전압(IREFP)이 입력되며, PMOS 트랜지스터(M11 및 M19)는 각각 정전류원을 이룬다. PMOS 트랜지스터(M11)는 차동 증폭 회로(25)에 바이어스 전류를 공급하고, PMOS 트랜지스터(M19)는 다음 단의 증폭 회로(26)의 정전류 부하를 이룬다. PMOS 트랜지스터(M14~M16)의 각 소스는 접속되고 그 접속부와 PMOS 트랜지스터(M11)의 드레인의 사이에 PMOS 트랜지스터(M13)가 접속된다. NMOS 트랜지스터(M17 및 M18)의 각 게이트의 접속부와 접지 전압(GND)의 사이에 NMOS 트랜지스터(M23)가 접속되고, NMOS 트랜지스터(M23)의 게이트에는 제어 신호(LP)가 입력된다.
증폭 회로(26)에 있어서, 입력 전압(Vin)과 NMOS 트랜지스터(M21)의 게이트의 사이에는 PMOS 트랜지스터(M24)가 접속되고, PMOS 트랜지스터(M24)의 게이트에는 인버터(INV2)에 의해 제어 신호(LP)의 신호 레벨이 반전된 신호가 입력된다.
이와 같은 구성에 있어서, 제어 신호(LP)가 저레벨인 경우에는, PMOS 트랜지스터(M13 및 M20)가 각각 온하는 동시에 NMOS 트랜지스터(M23) 및 PMOS 트랜지스터(M24)가 각각 오프한다. 이 때문에, 비교기(11)는 전압 비교 결과에 따른 신호(SA)를 생성하여 출력한다.
다음에, 제어 신호(LP)가 고레벨로 되면, PMOS 트랜지스터(M13 및 M20)가 각각 오프하는 동시에 NMOS 트랜지스터(M23) 및 PMOS 트랜지스터(M24)가 각각 온한다. 이로부터, 차동 증폭 회로(25)가 동작을 정지하는 동시에 NMOS 트랜지스터(M21)는 온하여 출력 신호(SA)는 저레벨로 된다. 단, 출력 제어 회로(6)는 제어 신호(LP)가 저레벨로 되는 타이밍을 제어 신호(NLSIDE)가 고레벨로 되는 타이밍보다 빠르게 되도록 한다.
이와 같이 함으로써, 제어 신호(LP)가 고레벨로 되면, 비교기(11)는 전압 비교 동작을 정지하는 동시에 출력 신호(SA)를 저레벨로 하고, 차동 증폭 회로(25)가 동작을 정지하여 전류 소비를 정지하기 때문에, 동기 정류용 트랜지스터(M2)가 제어 신호(NLSIDE)에 의해 오프하는 경우에, 비교기(11)의 소비 전류를 한층 더 절감시킬 수 있다.
이와 같이, 본 제1 실시예에 따른 동기 정류형 스위칭 레귤레이터는 동기 정류용 트랜지스터(M2)가 온한 후에 비교기(11)의 바이어스 전류를 증가시켜 전압(VLx)이 정(正)전압까지 상승한 것을 고속으로 검출할 수 있기 때문에, 전압(VLx)이 정전압으로 되어서 동기 정류용 트랜지스터(M2)가 오프할 때까지의 시간을 극도로 단축할 수 있으므로 이 기간에 발생하는 역전류를 작게 억제하여 경부하 시의 효율을 향상시킬 수 있다.
나아가, 동기 정류용 트랜지스터(M2)가 오프하면, 비교기(11)의 소비 전류가 극도로 작아지도록 함으로써, 소비 전류의 절감을 도모할 수 있다.
제2 실시예
상기 제1 실시예에서는 비교기(11)에 3개의 입력단을 구비하는 것을 사용하였지만, 비반전 입력단과 반전 입력단의 2개의 입력단을 구비하는 비교기를 사용하도록 하여도 좋고, 이와 같이 한 것을 본 발명의 제2 실시예로 한다.
도 9는 본 발명의 제2 실시예에 따른 동기 정류형 스위칭 레귤레이터의 회로예를 나타낸 도면이다. 또한 도 9에서는 도 2와 동일한 부분은 동일한 부호로 나타내고, 여기에서는 그 설명을 생략하는 동시에 도 2와의 차이점만 설명한다.
도 9와 도 2의 차이점은 도 2의 비교기(11)에 비반전 입력단(＋)과 반전 입력단(-)의 2개의 입력단을 구비하는 것을 사용하도록 한 것이고, 이에 따라 도 2의 비교기(11)를 비교기(11a)로, 도 2의 역전류 검출 회로(7)를 역전류 검출 회로(7a)로, 도 2의 스위칭 레귤레이터(1)를 스위칭 레귤레이터(1a)로 각각 하였다.
도 9에 있어서, 스위칭 레귤레이터(1a)는 스위칭 트랜지스터(M1), 동기 정류용 트랜지스터(M2), 기준 전압 발생 회로(2), 출력 전압 검출용의 저항(R1, R2), 인덕터(L1), 평활용의 콘덴서(C1), 위상 보상용의 저항(R3) 및 콘덴서(C2, C3), 오차 증폭 회로(3), 발진 회로(4), PWM 비교기(5), 출력 제어 회로(6), 역전류 검출 회로(7a)를 구비한다. 역전류 검출 회로(7a)는 비교기(11a) 및 래치 회로(12)로 구성되고, 비교기(11a)는 비반전 입력단(＋) 및 반전 입력단(-)을 구비한다.
또한, 출력 제어 회로(6) 및 역전류 검출 회로(7a)는 역전류 검출 회로부를 이룬다. 또, 스위칭 레귤레이터(1a)에 있어서, 인덕터(L1) 및 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋고, 경우에 따라서는, 스위칭 트랜지스터(M1)와 동기 정류용 트랜지스터(M2) 중 적어도 하나 또는 모두, 인덕터(L1) 및 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋다.
역전류 검출 회로(7a)는 제2 스위칭 소자(M2)에 역전류가 발생할 징조가 있는지의 검출을 수행하고, 상기 역전류 발생의 징조를 검출하면 출력 제어 회로(6)에 대하여, 제2 스위칭 소자(M2)를 오프시켜 차단 상태로 하여 역전류의 발생을 방지한다. 비교기(11a)의 비반전 입력단(＋)은 접속부(Lx)에 접속되고, 비교기(11a)의 반전 입력단(-)은 접지 전압(GND)에 접속된다. 비교기(11a)의 출력 신호(SA)는 래치 회로(12)에 입력되고, 래치 회로(12)의 출력 신호(SB)는 출력 제어 회로(6)에 입력된다. 또, 제어 신호(LP)는 비교기(11a)에 입력되고, 제어 신호(HP)는 래치 회로(12)에 입력된다.
이와 같은 구성에 있어서, 비교기(11a)는 제어 신호(LP)가 저레벨일 때, 비반전 입력단(＋)의 전압이 접지 전압(GND)보다 작은 부전압인 경우, 출력 신호(SA)는 저레벨로 되고, 비반전 입력단(＋)의 전압이 접지 전압(GND)보다 큰 정전압인 경우, 출력 신호(SA)는 고레벨로 된다. 또한, 비반전 입력단(＋)의 전압이 접지 전압(GND)인 경우에는, 출력 신호(SA)는 고레벨로 된다. 다음에, 비교기(11a)는 제어 신호(LP)가 고레벨로 되면, 소정 시간 후에 전압 비교 동작을 정지하여 소비 전류를 절감시키는 동시에 입력단에 입력되는 전압에 관계없이 저레벨의 출력 신호(SA)를 출력한다.
여기서, 도 10은 비교기(11a) 및 래치 회로(12)의 회로예를 나타낸 도면이다. 또한 도 10에서는 도 8과 동일한 부분은 동일한 부호로 나타내고, 여기에서는 그 설명을 생략하는 동시에 도 8과의 차이점만 설명한다.
도 10과 도 8의 차이점은 도 8의 NMOS 트랜지스터(M15)를 삭제하고 지연 회로(31)를 추가한 것이다.
도 10에 있어서, 비교기(11a)는 PMOS 트랜지스터(M11, M13, M14, M16, M19, M20, M24)와 NMOS 트랜지스터(M17, M18, M21, M23)와 인버터(INV2)와 지연 회로(31)로 구성된다.
지연 회로(31)는 제어 신호(LP)가 고레벨에서 저레벨로 하강할 때에만 제어 신호(LP)를 소정 시간 지연시켜 출력하고, 제어 신호(LP)가 저레벨에서 고레벨로 상승할 때에는 제어 신호(LP)를 지연시키지 않고 출력한다.
지연 회로(31)의 출력 신호는 PMOS 트랜지스터(M13, M20, M23)의 각 게이트에 입력되고, 나아가 인버터(INV2)로 신호 레벨이 반전되어 PMOS 트랜지스터(M24)의 게이트에 입력된다. 지연 회로(31)의 지연 시간은 제어 신호(LP)가 고레벨에서 저레벨로 하강할 때에 접속부(Lx)의 신호 레벨이 고레벨에서 저레벨로 하강하였다고 판단할 때까지 저하하는데 요하는 시간 이상으로 되도록 설정된다.
이와 같이, 본 제2 실시예에 따른 스위칭 레귤레이터는 상기 제1 실시예와 동일한 효과, 특히 도 8의 비교기를 사용한 경우와 동일한 효과를 얻을 수 있는 동시에, 접속부(Lx)의 신호 레벨이 고레벨로부터 완전하게 저레벨로 될 때까지의 시간을 지연 회로(31)로 얻을 수 있고, 그 후 비교기(11a)를 액티브하게 함으로써 도 8의 PMOS 트랜지스터(M15)를 삭제할 수 있다.
제3 실시예
상기 제1 및 제2의 각 실시예에서는 동기 정류용 트랜지스터(M2)를 오프시킴 으로써 동기 정류용 트랜지스터(M2)에 역전류가 흐르는 것을 방지하도록 하였지만, 동기 정류용 트랜지스터(M2)에 직렬로 접속된 MOS 트랜지스터를 오프시켜 동기 정류용 트랜지스터(M2)에 역전류가 흐르는 것을 방지하도록 하여도 좋고, 이와 같이 한 것을 본 발명의 제3 실시예로 한다.
도 11은 본 발명의 제3 실시예에 따른 동기 정류형 스위칭 레귤레이터의 회로예를 나타낸 도면이다. 또한 도 11에서는 도 2와 동일한 부분은 동일한 부호로 나타내고, 여기에서는 그 설명을 생략한다.
도 11에 있어서, 스위칭 레귤레이터(1b)는 입력 단자(IN)에 입력된 입력 전압(Vin)를 소정의 정전압으로 변환하여 출력 전압(Vout)으로서 출력 단자(OUT)로부터 부하(10)에 출력하는 동기 정류형 스위칭 레귤레이터이다.
스위칭 레귤레이터(1b)는 스위칭 트랜지스터(M1), 동기 정류용 트랜지스터(M2), 기준 전압 발생 회로(2), 출력 전압 검출용의 저항(R1, R2), 인덕터(L1), 평활용의 콘덴서(C1), 위상 보상용의 저항(R3) 및 콘덴서(C2, C3), 오차 증폭 회로(3), 발진 회로(4), PWM 비교기(5), 출력 제어 회로(6b), 역전류 검출 회로(7b)를 구비한다.
출력 제어 회로(6b)는 버퍼(41, 42)와 인버터(43~45)와 NAND 회로(46)로 구성된다. 또, 역전류 검출 회로(7b)는 비교기(11b)와 래치 회로(12b)와 버퍼(51)와 인버터(52)와 NMOS 트랜지스터로 이루어지는 제3 스위칭 트랜지스터(M3)로 구성되고, 래치 회로(12b)는 NOR 회로(21, 22)와 인버터(53)로 구성된다. 비교기(11b)는 제1 및 제2의 각 비반전 입력단(1＋, 2＋)과 하나의 반전 입력단(-)을 구비한다.
또한, 기준 전압 발생 회로(2), 저항(R1~R3), 오차 증폭 회로(3), 발진 회로(4), PWM 비교기(5), 출력 제어 회로(6b) 및 콘덴서(C2, C3)는 제어 회로부를 이루고, 출력 제어 회로(6b) 및 역전류 검출 회로(7b)는 역전류 검출 회로부를 이루며, 제3 스위칭 트랜지스터(M3)는 제3 스위칭 소자를 이룬다. 또, 스위칭 레귤레이터(1b)에 있어서, 인덕터(L1) 및 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋고, 경우에 따라서는, 스위칭 트랜지스터(M1), 동기 정류용 트랜지스터(M2) 및 제3 스위칭 트랜지스터(M3) 중 적어도 하나 또는 모두, 인덕터(L1) 및 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋다.
기준 전압 발생 회로(2)는 소정의 기준 전압(Vref)을 생성하여 출력하고, 출력 전압 검출용의 저항(R1, R2)은 출력 전압(Vout)을 분압하여 분압 전압(VFB)을 생성하여 출력한다. 또, 오차 증폭 회로(3)는 입력된 분압 전압(VFB)과 기준 전압(Vref)의 전압 차이를 증폭하여 출력 신호(EAo)를 생성하여 출력한다.　또, 발진 회로(4)는 소정의 삼각파 신호(TW)를 생성하여 출력하고, PWM 비교기(5)는 오차 증폭 회로(3)의 출력 신호(EAo)와 상기 삼각파 신호(TW)로부터 PWM 제어를 수행하기 위한 펄스 신호(Spw)를 생성하여 출력한다. 펄스 신호(Spw)는 버퍼(41)를 통하여 스위칭 트랜지스터(M1)의 게이트에 입력되는 동시에, 버퍼(42)를 통하여 동기 정류용 트랜지스터(M2)의 게이트에 입력된다. 역전류 검출 회로(7b)는 동기 정류용 트랜지스터(M2)에 역전류가 발생할 징조가 있는지의 검출을 수행하고, 상기 역전류 발생의 징조를 검출하면 제3 스위칭 트랜지스터(M3)를 오프시켜 동기 정류용 트랜지스터(M2)와 접지 전압(GND)의 접속을 차단하여 역전류의 발생을 방지한다.
입력 단자(IN)와 접지 전압(GND)의 사이에는 스위칭 트랜지스터(M1), 동기 정류용 트랜지스터(M2) 및 제3 스위칭 트랜지스터(M3)가 직렬로 접속되고, 스위칭 트랜지스터(M1)와 동기 정류용 트랜지스터(M2)의 접속부를 Lx로 한다. 접속부(Lx)와 출력 단자(OUT)의 사이에는 인덕터(L1)가 접속되고, 출력 단자(OUT)와 접지 전압(GND)의 사이에는 저항(R1 및 R2)이 직렬로 접속되는 동시에, 콘덴서(C1)가 접속되고, 저항(R1)과 저항(R2)의 접속부로부터 분압 전압(VFB)이 출력된다. 또, 저항(R1)에는 위상 보상용의 콘덴서(C2)가 병렬로 접속된다. 오차 증폭 회로(3)에 있어서, 반전 입력단(-)에는 분압 전압(VFB)이 입력되고, 비반전 입력단(＋)에는 기준 전압(Vref)이 입력되며, 출력단은 PWM 비교기(5)의 반전 입력단(-)에 접속된다.
또, 오차 증폭 회로(3)의 출력단과 접지 전압(GND)의 사이에는, 저항(R3) 및 콘덴서(C3)의 직렬 회로가 접속되고, 상기 직렬 회로는 위상 보상 회로를 이룬다. PWM 비교기(5)의 비반전 입력단(＋)에는 삼각파 신호(TW)가 입력되고, PWM 비교기(5)로부터 출력된 펄스 신호(Spw)는 버퍼(41)를 통하여 제어 신호(PHSIDE)로서 스위칭 트랜지스터(M1)의 게이트에, 또한 버퍼(42)를 통하여 제어 신호(NLSIDE)로서 동기 정류용 트랜지스터(M2)의 게이트에 각각 입력된다. 버퍼(42)의 출력단과 NAND 회로(46)의 한 쪽 입력단의 사이에는 인버터(43 및 44)가 직렬로 접속되고, 인버터(43)의 출력 신호는 제어 신호(HP1)로서 비교기(11b)의 제1 제어 신호 입력단에 입력되고, 인버터(44)의 출력 신호는 제어 신호(NLSIDE1)로서 비교기(11b)의 제1 비반전 입력단(1＋)에 입력된다. NAND 회로(46)의 출력 신호는 인버터(45)로 신호 레벨이 반전되고 제어 신호(LP1)로서 비교기(11b)의 제2 제어 신호 입력단에 입력된다. 비교기(11b)에 있어서, 제2 비반전 입력단(2＋)에는 접속부(Lx)의 전압(VLx)이 입력되고, 반전 입력단(-)에는 접지 전압(GND)이 입력된다.
래치 회로(12b)에 있어서, NOR 회로(21)의 한 쪽 입력단에는 제어 신호(HP1)가 입력되고, NOR 회로(21)의 다른 한 쪽 입력단은 NOR 회로(22)의 출력단에 접속된다. NOR 회로(22)의 출력단은 인버터(53)의 입력단에 접속되고, 인버터(53)의 출력단은 래치 회로(12b)의 출력단을 이루고 있으며, 인버터(53)의 출력 신호(LAT)는 버퍼(51) 및 인버터(52)를 통하여 제3 스위칭 트랜지스터(M3)의 게이트에 제어 신호(NLSIDE2)로서 입력된다. NOR 회로(21)의 출력단은 NOR 회로(22)의 한 쪽 입력단에 접속되고, NOR 회로(22)의 다른 한 쪽 입력단에는 비교기(11b)의 출력 신호(SA)가 입력된다.
또, 버퍼(51)의 출력단과 인버터(52)의 입력단의 접속부는 NAND 회로(46)의 다른 한 쪽 입력단에 접속된다.
도 12는 비교기(11b)의 회로예를 나타낸 도면으로서, 도 12에서는 도 4와 동일한 부분은 동일한 부호로 나타내고, 여기에서는 그 설명을 생략하는 동시에 도 4와의 차이점만 설명한다.
도 12와 도 4의 차이점은 PMOS 트랜지스터(M13 및 M20)의 각 게이트에 제어 신호(LP1)가 입력되고, NMOS 트랜지스터(M22)의 게이트에 제어 신호(HP1)가 입력되도록 한 것이다. 이에 따라 도 4의 증폭 회로(26)를 증폭 회로(26b)로 하였다.
도 13은 도 11 및 도 12에서 나타낸 스위칭 레귤레이터(1b)의 동작예를 나타낸 타이밍도이며, 도 13을 이용하여 스위칭 레귤레이터(1b)의 동작에 대하여 설명 한다.
우선, 중부하로 되어 인덕터(L1)에 전류가 계속 흐르는 연속 모드 동작에 대하여 설명한다.
제어 신호(PHSIDE 및 NLSIDE)는 동상(同相)의 신호이며, 제어 신호(HP1)는 제어 신호(NLSIDE)의 신호 레벨을 반전시킨 신호이다. 제어 신호(PHSIDE)가 고레벨에서 저레벨로 되면, 스위칭 트랜지스터(M1)가 온하는 동시에 동기 정류용 트랜지스터(M2)가 오프하여 접속부(Lx)는 고레벨로 된다.
이 때, 제어 신호(HP1)는 고레벨로 되고, 제어 신호(LP1)는 저레벨로 되므로, 비교기(11b)는 바이어스 전류가 증가하여 고속 응답 모드로 된다. 또, 제어 신호(NLSIDE)와 동상의 신호(NLSIDE1)(제어 신호(NLSIDE)이어도 됨)가 비교기(11b)의 제1 비반전 입력단(1＋)에 입력되고, 게이트에 신호(NLSIDE1)가 입력되어 있는 PMOS 트랜지스터(M15)의 구동 능력(drivability)이 게이트에 접지 전압(GND)이 입력되어 있는 PMOS 트랜지스터(M14)의 구동 능력(drivability)보다 크도록 하고 있다. 이 때문에, 제어 신호(NLSIDE1)가 저레벨일 때, 비교기(11b)의 출력 신호(SA)는 고레벨로 되고, 비교기(11b)는 역전류 미검출 상태로 된다. 이 때, 제어 신호(HP1)는 고레벨이기 때문에, 비교기(11b)의 출력 신호(SA)는 전압 비교 결과에 관계없이 저레벨로 되고, 동시에 래치 회로(12b)가 리세트되기 때문에 래치 회로(12b)의 출력 신호(LAT)는 저레벨로 된다. 이 때문에, 제어 신호(NLSIDE2)는 고레벨로 되어 제3 스위칭 트랜지스터(M3)는 온한다.
이 후, 제어 신호(PHSIDE 및 NLSIDE)가 각각 고레벨로 되면, 동기 정류용 트 랜지스터(M2)가 온하고, 코일 전류가 접지 전압(GND)으로부터 제3 스위칭 트랜지스터(M3) 및 동기 정류용 트랜지스터(M2)를 통하여 출력 단자(OUT)의 방향으로 흐른다. 이 때, 제어 신호(NLSIDE1)가 게이트에 입력되어 있는 PMOS 트랜지스터(M15)가 오프되고, 비교기(11b)는 전압(VLx)과 접지 전압(GND)의 전압 비교를 수행한다. 연속 모드인 경우에는, 인덕터(L1)에 코일 전류가 항상 흐르고 있으며, 제어 신호(NLSIDE)가 고레벨이고 동기 정류용 트랜지스터(M2)가 온하고 있을 때에는, 전압(VLx)은 접지 전압(GND) 이하이므로, 비교기(11b)의 출력 신호(SA)는 저레벨인 그대로이다. 이 때문에, 제어 신호(NLSIDE2)는 항상 고레벨이므로, 제어 신호(LP1)도 저레벨이고, 제3 스위칭 트랜지스터(M3)는 온한다. 이와 같이, 연속 모드인 경우, 비교기(11b)는 항상 고속 응답 상태에 있어 연속 모드 시에는 부하 전류가 크기 때문에, IC의 소비 전류가 조금 증가하여도 효율에는 거의 영향을 미치지 않는다.
다음에, 경부하로 되어 인덕터에 전류가 흐르지 않게 되는 경우가 발생하는 비연속 모드 동작에 대하여 설명한다.
이 경우, 제어 신호(PHSIDE 및 NLSIDE)가 모두 저레벨일 때의 동작은 연속 모드의 경우와 같다. 제어 신호(PHSIDE 및 NLSIDE)가 모두 고레벨로 되면, 연속 모드에서 설명한 바와 같이, 동기 정류용 트랜지스터(M2)가 온하여 코일 전류가 접지 전압(GND)으로부터 제3 스위칭 트랜지스터(M3) 및 동기 정류용 트랜지스터(M2)를 통하여 출력 단자(OUT)의 방향으로 흐른다. 이 때, 제어 신호(NLSIDE1)가 게이트에 입력되어 있는 PMOS 트랜지스터(M15)가 오프하고 있으며, 비교기(11b)는 전압(VLx) 과 접지 전압(GND)의 전압 비교를 수행한다.
이 후, 전압(VLx)이 접지 전압(GND) 이상이 되면, 비교기(11b)는 고레벨의 출력 신호(SA)를 출력하고, 이 신호가 래치 회로(12b)의 세트 신호로 되며 출력 신호(LAT)가 고레벨로 래치된다. 이 때, 제어 신호(NLSIDE2)는 저레벨로 되기 때문에, 제3 스위칭 트랜지스터(M3)가 오프하여 출력 단자(OUT)로부터 접지 전압(GND)으로 역전류가 흐르는 것을 방지한다. 또, 이 때, 출력 신호(LAT)가 고레벨이기 때문에, 제어 신호(LP1)는 고레벨로 되고, 비교기(11b)는 저소비 전류 모드로 되며 제어 신호(PHSIDE)가 저레벨로 될 때까지 이 상태를 유지한다. 그 후, 제어 신호(PHSIDE)가 저레벨로 되면 상기와 같이 설명한 동작을 수행한다.
이와 같이, 본 제3 실시예에 따른 동기 정류형 스위칭 레귤레이터는 비연속 모드일 때에 전압(VLx)이 접지 전압(GND) 이상이 되면, 제3 스위칭 트랜지스터(M3)를 오프시키는 동시에 비교기(11b)의 바이어스 전류를 감소시켜 비교기(11b)를 저소비 전류 모드로 되도록 하고, 그 이외의 경우에는 비교기(11b)의 바이어스 전류를 증가시켜 비교기(11b)가 고속 응답 상태로 되도록 하였다. 이로부터, 전압(VLx)이 정(正)전압까지 상승한 것을 고속으로 검출할 수 있기 때문에, 전압(VLx)이 정(正)전압이 되어서 동기 정류용 트랜지스터(M2)가 오프할 때까지의 시간을 극도로 단축할 수 있으므로 이 기간에 발생하는 역전류를 작게 억제하여 경부하 시의 효율을 향상시킬 수 있다.
나아가, 제3 스위칭 트랜지스터(M3)가 오프하면, 비교기(11b)의 소비 전류가 극도로 작아지므로, 소비 전류의 절감을 도모할 수 있다.
도 1은 종래의 DC－DC 컨버터의 예를 나타낸 회로도.
도 2는 본 발명의 제1 실시예에 따른 동기 정류형 스위칭 레귤레이터의 회로예를 나타낸 도면.
도 3은 도 2의 비교기(11)의 동작을 나타낸 도면.
도 3은 도 2의 비교기(11) 및 래치 회로(12)의 회로예를 나타낸 도면.
도 5는 도 2 및 도 4에 도시한 스위칭 레귤레이터(1)의 동작예를 나타낸 타이밍도.
도 6은 본 발명의 제1 실시예에 따른 동기 정류형 스위칭 레귤레이터의 다른 회로예를 나타낸 도면.
도 7은 본 발명의 제1 실시예에 따른 동기 정류형 스위칭 레귤레이터의 또 다른 회로예를 나타낸 도면.
도 8은 도 2의 비교기(11) 및 래치 회로(12)의 다른 회로예를 나타낸 도면.
도 9는 본 발명의 제2 실시예에 따른 동기 정류형 스위칭 레귤레이터의 회로예를 나타낸 도면.
도 10은 도 9의 비교기(11a) 및 래치 회로(12)의 회로예를 나타낸 도면.
도 11은 본 발명의 제3 실시예에 따른 동기 정류형 스위칭 레귤레이터의 회로예를 나타낸 도면.
도 12는 도 11에 나타낸 비교기(11b)의 회로예를 나타낸 도면.
도 13은 도 11에 도시한 스위칭 레귤레이터(1b)의 동작예를 나타낸 타이밍 도.
<도면의 주요 부분에 대한 부호의 설명>
1, 1a, 1b　 스위칭 레귤레이터
2　 기준 전압 발생 회로
3　 오차 증폭 회로
4　 발진 회로
5　 PWM 비교기
6, 6b　 출력 제어 회로
7, 7a, 7b　 역전류 검출 회로　
10　 부하
11, 11a, 11b　 비교기
12, 12b　 래치 회로
25, 25a　 차동 증폭 회로
26, 26a, 26b　 증폭 회로
31　 지연 회로
41, 42, 51 버퍼
43~45, 52, 53 인버터
46　 NAND 회로
M1　 스위칭 트랜지스터
M2　 동기 정류용 트랜지스터
M3　 제3 스위칭 트랜지스터
M11　 NMOS 트랜지스터
L1　 인덕터
C1　 콘덴서
R1, R2, R11　 저항

Claims (26)

  1. 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하여 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 레귤레이터에 있어서,
    입력된 제어 신호에 따라 스위칭을 수행하는 제1 스위칭 소자와,
    상기 제1 스위칭 소자의 스위칭에 의해 상기 입력 전압에 따른 충전을 수행하는 인덕터와,
    입력된 제어 신호에 따라 스위칭을 수행하여 상기 인덕터의 방전을 수행하는 동기 정류용의 제2 스위칭 소자와,
    상기 출력 단자로부터 출력되는 출력 전압이 상기 소정의 정전압으로 되도록 상기 제1 스위칭 소자에 대한 스위칭 제어를 수행하는 동시에, 상기 제2 스위칭 소자에 대하여 상기 제1 스위칭 소자와 상반되는 스위칭 동작을 수행하도록 하는 제어 회로부와,
    상기 출력 단자로부터 상기 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 제어 회로부에 대하여, 상기 제2 스위칭 소자를 강제적으로 오프시켜 차단 상태로 하는 역전류 검출 회로부
    를 구비하고,
    상기 역전류 검출 회로부는, 상기 제1 스위칭 소자와 상기 인덕터의 접속부 전압으로부터, 상기 출력 단자로부터 상기 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 미리 정해진 신호를 생성하여 출력하는 전압 비교 회로를 구비하고,
    상기 전압 비교 회로는, 상기 제어 회로부가 상기 제2 스위칭 소자를 오프시켜 차단 상태로 하고 있는 동안은, 상기 역전류가 발생할 징조 또는 상기 역전류 발생의 검출 동작을 정지하여, 소비 전류를 감소 또는 정지시키는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  2. 제1항에 있어서,
    상기 역전류 검출 회로부는 상기 제어 회로부가 상기 제2 스위칭 소자를 온시켜 도통 상태로 하고 있을 때, 상기 제1 스위칭 소자와 상기 인덕터의 접속부 전압으로부터, 상기 출력 단자로부터 상기 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 제어 회로부에 대하여, 상기 제2 스위칭 소자를 강제적으로 오프시켜 차단 상태로 하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  3. 제2항에 있어서,
    상기 역전류 검출 회로부는 상기 제어 회로부에 대하여, 상기 제2 스위칭 소자를 강제적으로 오프시켜 차단 상태로 하면, 상기 제어 회로부가 상기 제1 스위칭 소자를 온시켜 도통 상태로 할 때까지 상기 동작을 계속하도록 하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  4. 제3항에 있어서,
    상기 전압 비교 회로로부터의 상기 미리 정해진 신호를 유지하여 상기 제어 회로부에 출력하는 래치 회로를 더 구비하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  5. 제4항에 있어서,
    상기 래치 회로는 상기 제어 회로부가 상기 제1 스위칭 소자를 온시켜 도통 상태로 하면 리세트되고, 상기 제어 회로부에 대하여, 상기 제2 스위칭 소자를 강제적으로 오프시켜 차단 상태로 하는 동작을 해제시키는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  6. 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하여 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 레귤레이터에 있어서,
    입력된 제어 신호에 따라 스위칭을 수행하는 제1 스위칭 소자와,
    상기 제1 스위칭 소자의 스위칭에 의해 상기 입력 전압에 따른 충전을 수행하는 인덕터와,
    입력된 제어 신호에 따라 스위칭을 수행하여 상기 인덕터의 방전을 수행하는 동기 정류용의 제2 스위칭 소자와,
    상기 출력 단자로부터 출력되는 출력 전압이 상기 소정의 정전압으로 되도록 상기 제1 스위칭 소자에 대한 스위칭 제어를 수행하는 동시에, 상기 제2 스위칭 소자에 대하여 상기 제1 스위칭 소자와 상반되는 스위칭 동작을 수행하도록 하는 제어 회로부와,
    상기 출력 단자로부터 상기 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 제2 스위칭 소자의 접속을 차단하여 상기 제2 스위칭 소자에 흐르는 전류를 차단하는 역전류 검출 회로부
    를 구비하고,
    상기 역전류 검출 회로부는, 상기 제1 스위칭 소자와 상기 인덕터의 접속부 전압으로부터, 상기 출력 단자로부터 상기 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 미리 정해진 신호를 생성하여 출력하는 전압 비교 회로를 구비하고,
    상기 전압 비교 회로는, 상기 제2 스위칭 소자의 접속을 차단하고 있는 동안은, 상기 역전류가 발생할 징조 또는 상기 역전류 발생의 검출 동작을 정지하여, 소비 전류를 감소 또는 정지시키는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  7. 제6항에 있어서,
    상기 역전류 검출 회로부는 상기 제어 회로부가 상기 제2 스위칭 소자를 온시켜 도통 상태로 하고 있을 때, 상기 제1 스위칭 소자와 상기 인덕터의 접속부 전압으로부터, 상기 출력 단자로부터 상기 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 제2 스위칭 소자의 접속을 차단하여 상기 제2 스위칭 소자에 흐르는 전류를 차단하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  8. 제7항에 있어서,
    상기 역전류 검출 회로부는 상기 제2 스위칭 소자의 접속을 차단하여 상기 제2 스위칭 소자에 흐르는 전류를 차단하면, 상기 제어 회로부가 상기 제1 스위칭 소자를 온시켜 도통 상태로 할 때까지 상기 동작을 계속하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  9. 제8항에 있어서,
    상기 역전류 검출 회로부는,
    상기 전압 비교 회로로부터의 상기 미리 정해진 신호를 유지하여 상기 제어 회로부에 출력하는 래치 회로와,
    상기 제2 스위칭 소자와 직렬로 접속되고, 상기 래치 회로의 출력 신호에 따라 스위칭을 수행하는 제3 스위칭 소자를 더 구비하고,
    상기 전압 비교 회로는, 상기 제3 스위칭 소자가 오프하여 차단 상태인 동안은, 소비 전류를 감소시키는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  10. 제9항에 있어서,
    상기 래치 회로는 상기 제어 회로부가 상기 제1 스위칭 소자를 온시켜 도통 상태로 하면 리세트되고, 상기 제3 스위칭 소자를 온시켜 도통 상태로 하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  11. 제4항 또는 제9항에 있어서,
    상기 전압 비교 회로는 전압 비교를 수행하는 차동 증폭 회로를 구비하고, 상기 차동 증폭 회로에 공급되는 바이어스 전류를 절감시켜 소비 전류를 절감시키는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  12. 제11항에 있어서,
    상기 차동 증폭 회로는
    반전 입력용 및 비반전 입력용의 각 트랜지스터에 소정의 제1 정전류를 공급하는 제1 정전류원과,
    상기 반전 입력용 및 비반전 입력용의 각 트랜지스터에 소정의 제2 정전류를 공급하는 제2 정전류원
    을 구비하고,
    상기 제1 정전류원은 상기 제어 회로부가 상기 제2 스위칭 소자를 오프시켜 차단 상태로 하고 있는 동안은 전류 공급을 정지하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  13. 제12항에 있어서,
    상기 제2 정전류원은 상기 제1 정전류보다 작은 상기 소정의 제2 정전류를 공급하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  14. 제4항 또는 제9항에 있어서,
    상기 전압 비교 회로는 전압 비교를 수행하는 차동 증폭 회로를 구비하고, 상기 차동 증폭 회로의 바이어스 전류의 공급을 정지시켜 소비 전류를 절감시키는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  15. 입력된 제어 신호에 따라 스위칭을 수행하는 제1 스위칭 소자와,
    상기 제1 스위칭 소자의 스위칭에 의해 입력 단자에 입력된 입력 전압에 따른 충전을 수행하는 인덕터와,
    입력된 제어 신호에 따라 스위칭을 수행하여 상기 인덕터의 방전을 수행하는 동기 정류용의 제2 스위칭 소자
    를 구비하고,
    출력 단자로부터 출력되는 출력 전압이 소정의 정전압으로 되도록 상기 제1 스위칭 소자에 대한 스위칭 제어를 수행하는 동시에, 상기 제2 스위칭 소자에 대하여 상기 제1 스위칭 소자와 상반되는 스위칭 동작을 수행하도록 하고, 상기 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하여 상기 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 레귤레이터의 제어 회로에 있어서,
    상기 출력 단자로부터 출력되는 출력 전압이 상기 소정의 정전압으로 되도록 상기 제1 스위칭 소자에 대한 스위칭 제어를 수행하는 동시에, 상기 제2 스위칭 소자에 대하여 상기 제1 스위칭 소자와 상반되는 스위칭 동작을 수행하도록 하는 제어 회로부와,
    상기 출력 단자로부터 상기 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 제어 회로부에 대하여, 상기 제2 스위칭 소자를 강제적으로 오프시켜 차단 상태로 하는 역전류 검출 회로부
    를 구비하고,
    상기 역전류 검출 회로부는, 상기 제1 스위칭 소자와 상기 인덕터의 접속부 전압으로부터, 상기 출력 단자로부터 상기 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 미리 정해진 신호를 생성하여 출력하는 전압 비교 회로를 구비하고,
    상기 전압 비교 회로는, 상기 제어 회로부가 상기 제2 스위칭 소자를 오프시켜 차단 상태로 하고 있는 동안은, 상기 역전류가 발생할 징조 또는 상기 역전류 발생의 검출 동작을 정지하여, 소비 전류를 감소 또는 정지시키는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 제어 회로.
  16. 제15항에 있어서,
    상기 역전류 검출 회로부는 상기 제어 회로부가 상기 제2 스위칭 소자를 온시켜 도통 상태로 하고 있을 때, 상기 제1 스위칭 소자와 상기 인덕터의 접속부 전압으로부터, 상기 출력 단자로부터 상기 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 제어 회로부에 대하여, 상기 제2 스위칭 소자를 강제적으로 오프시켜 차단 상태로 하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 제어 회로.
  17. 제16항에 있어서,
    상기 역전류 검출 회로부는 상기 제어 회로부에 대하여, 상기 제2 스위칭 소자를 강제적으로 오프시켜 차단 상태로 하면, 상기 제어 회로부가 상기 제1 스위칭 소자를 온시켜 도통 상태로 할 때까지 상기 동작을 계속하도록 하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 제어 회로.
  18. 입력된 제어 신호에 따라 스위칭을 수행하는 제1 스위칭 소자와,
    상기 제1 스위칭 소자의 스위칭에 의해 입력 단자에 입력된 입력 전압에 따른 충전을 수행하는 인덕터와,
    입력된 제어 신호에 따라 스위칭을 수행하여 상기 인덕터의 방전을 수행하는 동기 정류용의 제2 스위칭 소자
    를 구비하고,
    출력 단자로부터 출력되는 출력 전압이 소정의 정전압으로 되도록 상기 제1 스위칭 소자에 대한 스위칭 제어를 수행하는 동시에, 상기 제2 스위칭 소자에 대하여 상기 제1 스위칭 소자와 상반되는 스위칭 동작을 수행하도록 하고, 상기 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하여 상기 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 레귤레이터의 제어 회로에 있어서,
    상기 출력 단자로부터 출력되는 출력 전압이 상기 소정의 정전압으로 되도록 상기 제1 스위칭 소자에 대한 스위칭 제어를 수행하는 동시에, 상기 제2 스위칭 소자에 대하여 상기 제1 스위칭 소자와 상반되는 스위칭 동작을 수행하게 하는 제어 회로부와,
    상기 출력 단자로부터 상기 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 제2 스위칭 소자의 접속을 차단하여 상기 제2 스위칭 소자에 흐르는 전류를 차단하는 역전류 검출 회로부
    를 구비하고,
    상기 역전류 검출 회로부는, 상기 제1 스위칭 소자와 상기 인덕터의 접속부 전압으로부터, 상기 출력 단자로부터 상기 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 미리 정해진 신호를 생성하여 출력하는 전압 비교 회로를 구비하고,
    상기 전압 비교 회로는, 상기 제2 스위칭 소자의 접속을 차단하고 있는 동안은, 상기 역전류가 발생할 징조 또는 상기 역전류 발생의 검출 동작을 정지하여, 소비 전류를 감소 또는 정지시키는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 제어 회로.
  19. 제18항에 있어서,
    상기 역전류 검출 회로부는 상기 제어 회로부가 상기 제2 스위칭 소자를 온시켜 도통 상태로 하고 있을 때, 상기 제1 스위칭 소자와 상기 인덕터의 접속부 전압으로부터, 상기 출력 단자로부터 상기 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 제2 스위칭 소자의 접속을 차단하여 상기 제2 스위칭 소자에 흐르는 전류를 차단하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 제어 회로.
  20. 제19항에 있어서,
    상기 역전류 검출 회로부는 상기 제2 스위칭 소자의 접속을 차단하여 상기 제2 스위칭 소자에 흐르는 전류를 차단하면, 상기 제어 회로부가 상기 제1 스위칭 소자를 온시켜 도통 상태로 할 때까지 상기 동작을 계속하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 제어 회로.
  21. 입력된 제어 신호에 따라 스위칭을 수행하는 제1 스위칭 소자와,
    상기 제1 스위칭 소자의 스위칭에 의해 입력 단자에 입력된 입력 전압에 따른 충전을 수행하는 인덕터와,
    입력된 제어 신호에 따라 스위칭을 수행하여 상기 인덕터의 방전을 수행하는 동기 정류용의 제2 스위칭 소자
    를 구비하고,
    출력 단자로부터 출력되는 출력 전압이 소정의 정전압으로 되도록 상기 제1 스위칭 소자에 대한 스위칭 제어를 수행하는 동시에, 상기 제2 스위칭 소자에 대하여 상기 제1 스위칭 소자와 상반되는 스위칭 동작을 수행하도록 하고, 상기 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하여 상기 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 레귤레이터의 동작 제어 방법에 있어서,
    상기 출력 단자로부터 상기 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 제2 스위칭 소자를 강제적으로 오프시켜 차단 상태로 하고, 상기 제2 스위칭 소자를 오프시켜 차단 상태로 하고 있는 동안은, 상기 역전류가 발생할 징조 또는 상기 역전류 발생의 검출 동작을 정지하여, 소비 전류를 감소 또는 정지시키는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 동작 제어 방법.
  22. 제21항에 있어서,
    상기 제2 스위칭 소자를 온시켜 도통 상태로 하고 있을 때, 상기 제1 스위칭 소자와 상기 인덕터의 접속부 전압으로부터, 상기 출력 단자로부터 상기 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 제2 스위칭 소자를 강제적으로 오프시켜 차단 상태로 하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 동작 제어 방법.
  23. 제22항에 있어서,
    상기 제2 스위칭 소자를 강제적으로 오프시켜 차단 상태로 하면, 상기 제1 스위칭 소자를 온시켜 도통 상태로 할 때까지 상기 동작을 계속하도록 하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 동작 제어 방법.
  24. 입력된 제어 신호에 따라 스위칭을 수행하는 제1 스위칭 소자와,
    상기 제1 스위칭 소자의 스위칭에 의해 입력 단자에 입력된 입력 전압에 따른 충전을 수행하는 인덕터와,
    입력된 제어 신호에 따라 스위칭을 수행하여 상기 인덕터의 방전을 수행하는 동기 정류용의 제2 스위칭 소자
    를 구비하고,
    출력 단자로부터 출력되는 출력 전압이 소정의 정전압으로 되도록 상기 제1 스위칭 소자에 대한 스위칭 제어를 수행하는 동시에, 상기 제2 스위칭 소자에 대하여 상기 제1 스위칭 소자와 상반되는 스위칭 동작을 수행하도록 하고, 상기 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하여 상기 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 레귤레이터의 동작 제어 방법에 있어서,
    상기 출력 단자로부터 상기 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 제2 스위칭 소자의 접속을 차단하고, 상기 제2 스위칭 소자의 접속을 차단하고 있는 동안은, 상기 역전류가 발생할 징조 또는 상기 역전류 발생의 검출 동작을 정지하여, 소비 전류를 감소 또는 정지시키는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 동작 제어 방법.
  25. 제24항에 있어서,
    상기 제2 스위칭 소자를 온시켜 도통 상태로 하고 있을 때, 상기 제1 스위칭 소자와 상기 인덕터의 접속부 전압으로부터, 상기 출력 단자로부터 상기 제2 스위칭 소자의 방향으로 흐르는 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 제2 스위칭 소자의 접속을 차단하여 상기 제2 스위칭 소자에 흐르는 전류를 차단하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 동작 제어 방법.
  26. 제25항에 있어서,
    상기 제2 스위칭 소자의 접속을 차단하여 상기 제2 스위칭 소자에 흐르는 전류를 차단하면, 상기 제1 스위칭 소자를 온시켜 도통 상태로 할 때까지 상기 동작을 계속하도록 하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 동작 제어 방법.
KR1020070080488A 2006-08-10 2007-08-10 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭레귤레이터의 제어 회로 및 동기 정류형 스위칭레귤레이터의 동작 제어 방법 KR100994391B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00218370 2006-08-10
JP2006218370A JP4045292B1 (ja) 2006-08-10 2006-08-10 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法

Publications (2)

Publication Number Publication Date
KR20080014681A KR20080014681A (ko) 2008-02-14
KR100994391B1 true KR100994391B1 (ko) 2010-11-16

Family

ID=39050096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070080488A KR100994391B1 (ko) 2006-08-10 2007-08-10 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭레귤레이터의 제어 회로 및 동기 정류형 스위칭레귤레이터의 동작 제어 방법

Country Status (3)

Country Link
US (1) US7701188B2 (ko)
JP (1) JP4045292B1 (ko)
KR (1) KR100994391B1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090153250A1 (en) * 2007-12-12 2009-06-18 Ahmadreza Rofougaran Method and system for scaling supply, device size, and load of a power amplifier
US7911193B2 (en) * 2008-06-30 2011-03-22 Infineon Technologies Austria Ag Discontinuous conduction mode control circuit and method for synchronous converter
US8300374B2 (en) * 2008-11-12 2012-10-30 Semiconductor Components Industries, Llc Method for limiting current and circuit therefor
US8076913B2 (en) * 2008-12-22 2011-12-13 Mediatek Inc. Voltage converters and voltage generating methods for generating output voltage signals according to a pulse width modulation signal
US7973523B2 (en) * 2009-02-02 2011-07-05 Texas Instruments Incorporated Reverse current sensing regulator system and method
JP5375226B2 (ja) * 2009-03-16 2013-12-25 株式会社リコー 同期整流型スイッチングレギュレータ及びその動作制御方法
DE102009024159A1 (de) * 2009-06-08 2010-12-09 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung und Verfahren zur DC-DC-Umwandlung mit variablem Arbeitsstrom
GB0912745D0 (en) 2009-07-22 2009-08-26 Wolfson Microelectronics Plc Improvements relating to DC-DC converters
JP5589467B2 (ja) 2010-03-17 2014-09-17 株式会社リコー スイッチングレギュレータ
US20120032657A1 (en) * 2010-08-07 2012-02-09 Intersil Americas Inc. Reducing shoot-through in a switching voltage regulator
JP5182400B2 (ja) * 2010-08-24 2013-04-17 カシオ計算機株式会社 半導体光源装置及び半導体光源制御方法
JP5216888B2 (ja) * 2011-03-25 2013-06-19 株式会社東芝 Ｄｃ−ｄｃ変換器
JP5691739B2 (ja) 2011-03-29 2015-04-01 ヤマハ株式会社 電圧生成回路
US8773091B2 (en) * 2011-12-13 2014-07-08 Texas Instruments Incorporated Dead time modulation technique for the improvement of power conversion efficiency
US8570012B2 (en) * 2011-12-13 2013-10-29 Texas Instruments Incorporated Diode for use in a switched mode power supply
JP6063708B2 (ja) * 2012-10-23 2017-01-18 ローム株式会社 スイッチング電源装置
JP6268052B2 (ja) * 2013-08-23 2018-01-24 株式会社東芝 半導体集積回路、および、モータ駆動装置
CN103616556B (zh) * 2013-11-22 2017-01-18 矽力杰半导体技术(杭州)有限公司 用于同步降压型变换器的过零检测电路及检测方法
JP6368535B2 (ja) * 2014-05-07 2018-08-01 ローム株式会社 Ｄｃ／ｄｃコンバータおよびその制御回路、制御方法、ならびに電子機器
JP6426444B2 (ja) * 2014-11-18 2018-11-21 ローム株式会社 スイッチング電源装置
DE102016124611A1 (de) * 2016-12-16 2018-06-21 Infineon Technologies Ag Schaltervorrichtung und -verfahren
TWI656720B (zh) * 2017-11-06 2019-04-11 立錡科技股份有限公司 切換式電源供應器及其控制電路
US11108321B2 (en) 2019-06-24 2021-08-31 Dialog Semiconductor (Uk) Limited High-efficiency pulse width modulation for switching power converters
JP2022038771A (ja) * 2020-08-27 2022-03-10 エイブリック株式会社 Ｄｃ－ｄｃコンバータ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11155281A (ja) * 1997-09-22 1999-06-08 Seiko Instruments Inc スイッチングレギュレータ
JP2004056992A (ja) 2002-05-28 2004-02-19 Matsushita Electric Ind Co Ltd Ｄｃ−ｄｃコンバータ
JP2004056982A (ja) * 2002-07-24 2004-02-19 Seiko Epson Corp 電源回路
JP2005253253A (ja) * 2004-03-08 2005-09-15 Matsushita Electric Ind Co Ltd Ｄｃｄｃコンバータの動作切替システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000002924A (ja) 1998-06-15 2000-01-07 Olympus Optical Co Ltd カメラの磁気再生回路
US6724174B1 (en) * 2002-09-12 2004-04-20 Linear Technology Corp. Adjustable minimum peak inductor current level for burst mode in current-mode DC-DC regulators
JP4316362B2 (ja) 2003-12-02 2009-08-19 株式会社リコー 電源回路
JP4671275B2 (ja) * 2005-01-26 2011-04-13 ルネサスエレクトロニクス株式会社 電源制御装置、電源用電子部品及び電源装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11155281A (ja) * 1997-09-22 1999-06-08 Seiko Instruments Inc スイッチングレギュレータ
JP2004056992A (ja) 2002-05-28 2004-02-19 Matsushita Electric Ind Co Ltd Ｄｃ−ｄｃコンバータ
JP2004056982A (ja) * 2002-07-24 2004-02-19 Seiko Epson Corp 電源回路
JP2005253253A (ja) * 2004-03-08 2005-09-15 Matsushita Electric Ind Co Ltd Ｄｃｄｃコンバータの動作切替システム

Also Published As

Publication number Publication date
US20080036443A1 (en) 2008-02-14
KR20080014681A (ko) 2008-02-14
JP4045292B1 (ja) 2008-02-13
JP2008043177A (ja) 2008-02-21
US7701188B2 (en) 2010-04-20

Similar Documents

Publication Publication Date Title
KR100994391B1 (ko) 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭레귤레이터의 제어 회로 및 동기 정류형 스위칭레귤레이터의 동작 제어 방법
KR100811030B1 (ko) 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭레귤레이터의 제어 회로 및 동기 정류형 스위칭레귤레이터의 동작 제어 방법
US7990121B2 (en) Synchronous rectification switching regulator, control circuit thereof, and method of controlling the operation thereof
KR100912865B1 (ko) 스위칭 레귤레이터 및 그 스위칭 레귤레이터를 구비하는반도체 장치
KR100924734B1 (ko) 동기 정류형 스위칭　레귤레이터
KR101658783B1 (ko) 영전류 검출 회로를 포함하는 전력 변환기 및 전력 변환 방법
US8111051B2 (en) Step-down switching regulator
JP5211959B2 (ja) Ｄｃ−ｄｃコンバータ
KR100994452B1 (ko) 동기 정류형 스위칭 레귤레이터
US7936158B2 (en) Switching regulator configured to detect and shutdown reverse current
US7265526B2 (en) Semiconductor device
KR20070094486A (ko) 비절연 강압형 ｄｃ-ｄｃ 컨버터
JP2007306719A (ja) Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御回路
KR20080031902A (ko) 강압형 스위칭 레귤레이터, 그 제어 회로, 및 그것을이용한 전자기기
JP2008035641A (ja) Ｄｃ−ｄｃコンバータの制御回路及び方法
JP2009278713A (ja) スイッチングレギュレータ
JP2006203987A (ja) スイッチング・レギュレータ回路
JP4932584B2 (ja) 同期整流型スイッチングレギュレータ
JP2004056983A (ja) 電源回路
JP2018107931A (ja) 位相補償回路及びこれを用いたｄｃ／ｄｃコンバータ
CN112332667B (zh) 一种电流模升降压变换器电流检测电路
JP5087310B2 (ja) 同期整流型スイッチングレギュレータ
TW201909535A (zh) 開關調節器
JP2018107930A (ja) 位相補償回路及びこれを用いたｄｃ／ｄｃコンバータ
CN115021563A (zh) 一种谷电流模式dc-dc转换器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090911

Effective date: 20100915

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee