JP6063708B2 - スイッチング電源装置 - Google Patents

Description

本発明は、非線形制御方式のスイッチング電源装置、及び、これを用いた電子機器（例えばテレビ）に関するものである。

図１４Ａ〜図１４Ｃは、いずれも、非線形制御方式を採用したスイッチング電源装置の従来例を示す回路ブロック図及び動作波形図であり、図１４Ａではヒステリシス・ウィンドウ方式、図１４Ｂではボトム検出オン時間固定方式、そして、図１４Ｃではアッパー検出オフ時間固定方式を採用したスイッチング電源装置がそれぞれ描写されている。なお、図１４Ａ〜図１４Ｃに各々描写されているスイッチング電源装置は、いずれも入力電圧Ｖｉｎを降圧して所望の出力電圧Ｖｏｕｔを生成する降圧型ＤＣ／ＤＣコンバータである。

なお、上記に関連する従来技術の一例としては、本願出願人による特許文献１を挙げることができる。

特開２０１２−１１５０４７号公報

非線形制御方式のスイッチング電源装置は、線形制御方式（例えば電圧モード制御方式や電流モード制御方式）のスイッチング電源装置と比べて、軽負荷時の高効率化を実現しやすい。しかしながら、近年では、省エネルギーへの関心が高まる中、電子機器の軽負荷時における電力損失（待機時の消費電力など）が無視できないものとなっており、非線形制御方式のスイッチング電源装置にも、軽負荷時のさらなる効率向上が求められている。

本発明は、本願の発明者により見出された上記の問題点に鑑み、軽負荷時の効率を向上することのできるスイッチング電源装置、及び、これを用いた電子機器を提供することを目的とする。

上記目的を達成するために、本発明に係るスイッチング電源装置は、比較信号のパルスエッジでスイッチ素子をオンしてタイマ信号により前記スイッチ素子をオフするように非線形制御方式による前記スイッチ素子のオン／オフ制御を行うことにより入力電圧から出力電圧を生成するスイッチング制御部と、前記出力電圧に応じた帰還電圧と所定の基準電圧とを比較して前記比較信号を生成するメインコンパレータと、前記比較信号のパルスエッジで前記スイッチ素子がオフからオンに切り替えられてから所定の固定時間が経過した時点で前記タイマ信号をワンショット出力するタイマ部と、前記スイッチ素子への逆流電流を検出して前記スイッチ素子を強制的にオフさせる逆流検出部と、を有し、前記タイマ部及び前記逆流検出部は、前記比較信号のパルスエッジが生じた時点でオンされ、各々の動作が完了した時点でオフされる構成（第１の構成）とされている。

なお、上記第１の構成から成るスイッチング電源装置は、前記比較信号のパルスエッジが生じてから所定の遅延時間が経過した時点で遅延比較信号をワンショット出力する遅延部をさらに有し、前記スイッチング制御部は、前記比較信号に代えて前記遅延比較信号の入力を受けており、前記遅延比較信号により前記スイッチ素子をオンして前記タイマ信号により前記スイッチ素子をオフするように非線形制御方式による前記スイッチ素子のオン／オフ制御を行う構成（第２の構成）にするとよい。

また、上記第２の構成から成るスイッチング電源装置において、前記遅延部は、前記遅延比較信号のワンショット出力を行った後、所定のマスク時間に亘り前記比較信号を無視する構成（第３の構成）にするとよい。

また、上記第２または第３の構成から成るスイッチング電源装置において、前記タイマ部及び前記逆流検出部は、スリープモードでは必要に応じてオン／オフ制御され、非スリープモードでは常時オンされる構成（第４の構成）にするとよい。

また、上記第４の構成から成るスイッチング電源装置において、前記遅延部は、前記スリープモードでは前記遅延比較信号のワンショット出力を行い、前記非スリープモードでは前記遅延比較信号として前記比較信号のスルー出力を行う構成（第５の構成）にするとよい。

また、上記第４または第５の構成から成るスイッチング電源装置において、前記逆流検出部は、前記スリープモードでは通常時よりも大きい駆動電流で動作し、前記非スリープモードでは通常時の駆動電流で動作する構成（第６の構成）にするとよい。

また、上記第１の構成から成るスイッチング電源装置は、前記帰還電圧と所定の閾値電圧とを比較して起動信号を生成する起動コンパレータをさらに有し、前記タイマ部及び前記逆流検出部は、前記比較信号に代えて前記起動信号の入力を受けており、前記比較信号のパルスエッジが生じる前に前記起動信号のパルスエッジが生じた時点でオンされる構成（第７の構成）にするとよい。

また、上記第１の構成から成るスイッチング電源装置は、前記基準電圧の可変制御に伴って前記比較信号に生じる２つのパルスを第１比較信号と第２比較信号に分配するパルス分配部をさらに有し、前記タイマ部及び前記逆流検出部は、前記比較信号に代えて前記第１比較信号の入力を受けており、前記第２比較信号のパルスエッジが生じる前に前記第１比較信号のパルスエッジが生じた時点でオンされ、前記スイッチング制御部は、前記比較信号に代えて前記第２比較信号の入力を受けており、前記第２比較信号のパルスエッジで前記スイッチ素子をオンして前記タイマ信号により前記スイッチ素子をオフするように非線形制御方式による前記スイッチ素子のオン／オフ制御を行う構成（第８の構成）にするとよい。

また、上記第１〜第８いずれかの構成から成るスイッチング電源装置において、前記スイッチ素子は、インダクタの一端と接地電圧の印加端との間に接続されており、前記逆流検出部は、前記スイッチ素子のオン期間中において、前記スイッチ素子の一端に現れるスイッチ電圧と前記接地電圧とを比較してゼロクロス検出信号を生成する構成（第９の構成）にするとよい。

また、上記第９の構成から成るスイッチング電源装置は、前記ゼロクロス検出信号のパルスエッジで第１論理レベルにセットされて前記比較信号のパルスエッジで第２論理レベルにリセットされるスキップ信号を生成するラッチ部をさらに有し、前記スイッチング制御部は、前記スキップ信号が前記第１論理レベルとされている間、前記スイッチ素子を強制的にオフさせる構成（第１０の構成）にするとよい。

また、本発明に係るテレビは、受信信号から所望チャンネルの放送信号を選局するチューナ部と、前記チューナ部で選局された放送信号から映像信号と音声信号を生成するデコーダ部と、前記映像信号を映像として出力する表示部と、前記音声信号を音声として出力するスピーカ部と、ユーザ操作を受け付ける操作部と、外部入力信号を受け付けるインタフェイス部と、上記各部の動作を統括的に制御する制御部と、上記各部に電力供給を行う電源部と、を有し、前記電源部は、上記第１〜第１０いずれかの構成から成るスイッチング電源装置を含む構成（第１１の構成）とされている。

本発明によれば、軽負荷時の効率を向上することのできるスイッチング電源装置、及びこれを用いた電子機器を提供することが可能となる。

スイッチング電源装置の第１実施形態を示すブロック図 第１実施形態のスリープ動作を示すタイムチャート 逆流検出部１５の復帰遅れによる不具合を示すを示すタイムチャート スイッチング電源装置の第２実施形態を示すブロック図 第２実施形態のスリープ動作を示すタイムチャート 比較信号Ｓ１のマスク動作を示すタイムチャート 逆流検出部１５の一構成例を示すブロック図 スイッチング電源装置の第３実施形態を示すブロック図 第３実施形態のスリープ動作を示すタイムチャート スイッチング電源装置の第４実施形態を示すブロック図 第４実施形態のスリープ動作を示すタイムチャート スイッチング電源装置Ａを搭載したテレビの一構成例を示すブロック図 スイッチング電源装置Ａを搭載したテレビの正面図 スイッチング電源装置Ａを搭載したテレビの側面図 スイッチング電源装置Ａを搭載したテレビの背面図 非線形制御方式を採用したスイッチング電源装置の第１従来例（ヒステリシス・ウィンドウ方式）を示す回路ブロック図及び動作波形図 非線形制御方式を採用したスイッチング電源装置の第２従来例（ボトム検出オン時間固定方式）を示す回路ブロック図及び動作波形図 非線形制御方式を採用したスイッチング電源装置の第３従来例（アッパー検出オフ時間固定方式）を示す回路ブロック図及び動作波形図

＜第１実施形態＞
図１は、スイッチング電源装置の第１実施形態を示すブロック図である。第１実施形態のスイッチング電源装置Ａは、非線形制御方式（ここではボトム検出オン時間固定方式）により入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成する降圧型ＤＣ／ＤＣコンバータである。スイッチング電源装置Ａは、半導体装置１と、半導体装置１に外付けされる種々のディスクリート部品（インダクタＬ１、キャパシタＣ１、抵抗Ｒ１及びＲ２）とを有する。

半導体装置１は、外部との電気的な接続を確立するために、少なくとも外部端子Ｔ１〜Ｔ５を有する。半導体装置１の外部において、外部端子（電源端子）Ｔ１は、入力電圧Ｖｉｎの印加端に接続されている。外部端子（スイッチ端子）Ｔ２は、インダクタＬ１の第１端に接続されている。インダクタＬ１の第２端、キャパシタＣ１の第１端、及び、抵抗Ｒ１の第１端は、いずれも出力電圧Ｖｏｕｔの印加端に接続されている。キャパシタＣ１の第２端は、接地端に接続されている。抵抗Ｒ１の第２端、及び、抵抗Ｒ２の第１端は、いずれも半導体装置１の外部端子（帰還端子）Ｔ４に接続されている。抵抗Ｒ２の第２端は、接地端に接続されている。抵抗Ｒ１及びＲ２は、互いの接続ノードから出力電圧Ｖｏｕｔを分圧した帰還電圧Ｖｆｂを出力する帰還電圧生成部として機能する。半導体装置１の外部端子（接地端子）Ｔ３は、接地端に接続されている。半導体装置１の外部端子（スリープ端子）Ｔ５は、スリープ信号ＳＬＥＥＰの印加端に接続されている。

半導体装置１は、Ｎチャネル型ＭＯＳ電界効果トランジスタ１１及び１２と、メインコンパレータ１３と、タイマ部１４と、逆流検出部１５と、ラッチ部１６と、スイッチング制御部１７と、を集積化したモノリシック半導体集積回路装置（いわゆるスイッチング電源ＩＣ）である。

トランジスタ１１は、外部端子Ｔ１と外部端子Ｔ２との間に接続され、スイッチング制御部１７から入力されるゲート信号Ｇ１に応じてオン／オフ制御されるスイッチ素子（出力トランジスタ）である。接続関係について述べると、トランジスタ１１のドレインは、外部端子Ｔ１に接続されている。トランジスタ１１のソースは、外部端子Ｔ２に接続されている。トランジスタ１１のゲートは、ゲート信号Ｇ１の印加端に接続されている。

トランジスタ１２は、外部端子Ｔ２と接地端との間に接続され、スイッチング制御部１７から入力されるゲート信号Ｇ２に応じてオン／オフ制御されるスイッチ素子（同期整流トランジスタ）である。接続関係について述べると、トランジスタ１２のドレインは、外部端子Ｔ２に接続されている。トランジスタ１２のソースは、接地端に接続されている。トランジスタ１２のゲートは、ゲート信号Ｇ２の印加端に接続されている。

メインコンパレータ１３は、外部端子Ｔ４を介して反転入力端（−）に印加される帰還電圧Ｖｆｂ（出力電圧Ｖｏｕｔの分圧電圧）と、非反転入力端（＋）に印加される所定の基準電圧Ｖｒｅｆとを比較して比較信号Ｓ１を生成する。比較信号Ｓ１は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも高いときにローレベルとなり、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも低いときにハイレベルとなる。なお、基準電圧Ｖｒｅｆとしては、入力電圧Ｖｉｎや周囲温度の変動に依存しない一定電圧（バンドギャップ電圧など）を用いることが望ましい。

タイマ部１４は、トランジスタ１１がオンされてから所定のオン時間ｔｏｎが経過した時点で、タイマ信号Ｓ２をワンショット出力する。なお、トランジスタ１１のオンタイミングを知るためには、スイッチング制御部１７の内部信号（例えば、ゲート信号Ｇ１を生成するドライバの駆動信号）を監視するとよい。

逆流検出部１５は、トランジスタ１２のオン期間中において外部端子Ｔ２に現れるスイッチ電圧Ｖｓｗと接地電圧ＧＮＤを比較してゼロクロス検出信号Ｓ３を生成する。ゼロクロス検出信号Ｓ３は、スイッチ電圧Ｖｓｗが接地電圧ＧＮＤよりも低いときにローレベルとなり、スイッチ電圧Ｖｓｗが接地電圧ＧＮＤよりも高いときにハイレベルとなる。つまり、ゼロクロス検出信号Ｓ３は、インダクタ電流ＩＬが接地端からトランジスタ１２を介してインダクタＬ１に流れているときにローレベルとなり、インダクタ電流ＩＬがインダクタＬ１からトランジスタ１２を介して接地端に逆流しているときにハイレベルとなる。

ラッチ部１６は、ゼロクロス検出信号Ｓ３の立上りエッジでスキップ信号Ｓ２をハイレベルにセットし、比較信号Ｓ１の立上りエッジでスキップ信号Ｓ２をローレベルにリセットする。すなわち、スキップ信号Ｓ２は、トランジスタ１２への逆流電流が検出されたときにハイレベルにラッチされ、トランジスタ１１が次にオンされる直前でローレベルにリセットされる。

スイッチング制御部１７は、ＳＲフリップフロップやドライバを含んで成り、比較信号Ｓ１とタイマ信号Ｓ２に応じて非線形制御方式によるトランジスタ１１及び１２のオン／オフ制御（ゲート信号Ｇ１及びＧ２の生成処理）を行うことにより、入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成する。また、スイッチング制御部１７は、スキップ信号Ｓ４がハイレベルとされている間、トランジスタ１２を強制的にオフさせる機能（スイッチング停止機能）を備えている。このような機能を備えることにより、トランジスタ１２への逆流電流を遮断して、軽負荷時の効率を向上することが可能となる。

また、半導体装置１には、スイッチング電源装置Ａの動作モード（スリープモード／非スリープモード）を切り替えるためのスリープ信号ＳＬＥＥＰが入力されている。例えばスリープ信号ＳＬＥＥＰがローレベルであるときには、スイッチング電源装置Ａが非スリープモードとされ、スリープ信号ＳＬＥＥＰがハイレベルであるときには、スイッチング電源装置Ａがスリープモード（必要最低限の回路ブロックのみに電力供給を行うことで、スイッチング電源装置Ａの消費電力を低減する動作モード）とされる。

特に、スリープ信号ＳＬＥＥＰは、タイマ部１４と逆流検出部１５双方に入力されており、スイッチング電源装置Ａが非スリープモードとされている場合には、出力帰還制御の安定性向上を優先すべく、タイマ部１４及び逆流検出部１５が常時オンとされる。一方、スイッチング電源装置Ａがスリープモードとされている場合には、軽負荷時の効率向上を優先すべく、タイマ部１４及び逆流検出部１５が必要に応じてオン／オフ制御される。

図２は、第１実施形態のスリープ動作（スリープ信号ＳＬＥＥＰがハイレベルである場合の動作）を示すタイムチャートであり、上から順に、帰還電圧Ｖｆｂ、基準電圧Ｖｒｅｆ、比較信号Ｓ１、タイマ信号Ｓ２、ゲート信号Ｇ１及びＧ２、インダクタ電流ＩＬ、スイッチ電圧Ｖｓｗ、ゼロクロス検出信号Ｓ３、スキップ信号Ｓ４、並びに、タイマ部１４及び逆流検出部１５のオン／オフ状態が描写されている。

時刻ｔ１１において、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆを下回り、比較信号Ｓ１がハイレベルに立ち上げられると、ゲート信号Ｇ１がハイレベルに立ち上げられてトランジスタ１１がオンされる。一方、時刻ｔ１１〜ｔ１２では、ゲート信号Ｇ２がローレベルに維持されており、トランジスタ１２はオフされたままとなる。その結果、時刻ｔ１１〜ｔ１２では、スイッチ電圧Ｖｓｗがほぼ入力電圧Ｖｉｎまで上昇し、インダクタ電流ＩＬが増大していく。

また、時刻ｔ１１において、比較信号Ｓ１がハイレベルに立ち上げられると、その立上りエッジをトリガとして、タイマ部１４及び逆流検出部１５がオンされる。なお、トランジスタ１１は、比較信号Ｓ１がハイレベルに立ち上げられた時点で遅滞なくオンされているので、タイマ部１４は、時刻ｔ１１のオン直後からオン時間ｔｏｎの計時を開始する。

時刻ｔ１２において、タイマ部１４によるオン時間ｔｏｎの計時が完了し、タイマ信号Ｓ２にトリガパルスが生成されると、ゲート信号Ｇ１がローレベルに立ち下げられ、ゲート信号Ｇ２がハイレベルに立ち上げられる。その結果、トランジスタ１１がオフとなり、トランジスタ１２がオンとなる。このとき、インダクタＬ１には、それまでと同一の方向にインダクタ電流ＩＬを流し続けようとする誘導起電力が生じるので、インダクタ電流ＩＬは、接地端からトランジスタ１２を介してインダクタＬ１に流れ込む。従って、スイッチ電圧Ｖｓｗは、接地電圧ＧＮＤよりもトランジスタ１２での電圧降下分だけ低い負の電圧値まで低下する。

なお、図２では、トランジスタ１１及び１２のオン／オフ遷移タイミングが完全に一致しているが、貫通電流防止の観点から、トランジスタ１１及び１２のオン／オフ遷移タイミングに遅延を与えて、トランジスタ１１及び１２の同時オフ期間を設けても構わない。

また、タイマ部１４は、オン時間ｔｏｎの計時が完了した時点で遅滞なくオフとなる。より具体的に述べると、タイマ部１４は、タイマ信号Ｓ２をワンショット出力した後、自身への電力供給経路を遮断する。このようなオン／オフ制御を行うことにより、タイマ部１４の消費電力を削減して、軽負荷時の効率向上を実現することが可能となる。

ここで、負荷に流れる出力電流Ｉｏｕｔが十分に大きい重負荷時には、インダクタＬ１に蓄えられているエネルギが大きいので、ゲート信号Ｇ１が再びハイレベルに立ち上げられる時刻ｔ１４まで、インダクタ電流ＩＬはゼロ値を下回ることなく負荷に向けて流れ続け、スイッチ電圧Ｖｓｗは負の電圧値に維持される。一方、負荷に流れる出力電流Ｉｏｕｔが小さい軽負荷時には、インダクタＬ１に蓄えられているエネルギが少ないので、時刻ｔ１３において、インダクタ電流ＩＬがゼロ値を下回り、トランジスタ１２への逆流電流が発生して、スイッチ電圧Ｖｓｗの極性が負から正に切り替わる。このような状態では、キャパシタＣ１に蓄えられた電荷を接地端に捨てていることになるので、軽負荷時における効率低下の原因となる。

そこで、スイッチング電源装置Ａは、逆流検出部１５を用いて逆流電流（スイッチ電圧Ｖｓｗの極性反転）の有無に応じたゼロクロス検出信号Ｓ３を生成し、その立上りエッジでハイレベルにラッチされるスキップ信号Ｓ４のハイレベル期間（時刻ｔ１３〜ｔ１４）において、トランジスタ１２を強制的にオフさせる構成とされている。このような構成とすることにより、トランジスタ１２への逆流電流を速やかに遮断することができるので、軽負荷時における効率低下を解消することが可能となる。

なお、逆流検出部１５は、逆流検出動作が完了した時点で遅滞なくオフとなる。より具体的に述べると、逆流検出部１５は、ゼロクロス検出信号Ｓ３をハイレベルに立ち上げた後、自身への電力供給経路を遮断する。このようなオン／オフ制御を行うことにより、逆流検出部１５の消費電力を削減して、軽負荷時の効率向上を実現することが可能となる。

時刻ｔ１５以降も、上記と同様に、逆流検出時のスイッチング停止処理と、タイマ部１４及び逆流検出部１５のオン／オフ制御が繰り返される。すなわち、スリープモードのスイッチング電源装置Ａは、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆを上回っている間、トランジスタ１１及び１２のスイッチング動作を停止した上で、メインコンパレータ１３以外の回路ブロックをオフすることにより、自己消費電流をできる限り低減する。その後、メインコンパレータ１３で出力電圧Ｖｏｕｔの低下が検知されると、オフしていた回路ブロックを復帰して、トランジスタ１１及び１２のスイッチング動作を再開する。このような構成とすることにより、スイッチング電源装置Ａの平均消費電流を引き下げることができるので、軽負荷時の効率向上を実現することが可能となる。

ところで、上記の第１実施形態において、タイマ部１４及び逆流検出部１５は、比較信号Ｓ１がハイレベルに立ち上がるまで完全にオフされているので、比較信号Ｓ１がハイレベルに立ち上がった後、各々の動作を復帰するまでには比較的長い時間を要する。一方、スイッチング制御部１７は、比較信号Ｓ１がハイレベルに立ち上がった時点で、遅滞なくトランジスタ１１をオンさせる。そのため、上記の第１実施形態では、タイマ部１４及び逆流検出部１５の復帰遅れが問題となり得る。

例えば、タイマ部１４は、一般に、定電流を用いてキャパシタの充電を行い、充電開始から充電電圧が所定の閾値に達するまでの所要時間をオン時間ｔｏｎとして計時する。このとき、タイマ部１４の復帰時間（タイマ部１４をオンしてから上記の定電流が所定の目標値（一定値）に達するまでの所要時間）は、オン時間ｔｏｎの目標値よりも十分に短くなければならない。しかしながら、完全にオフされていたタイマ部１４の復帰時間は、オン時間ｔｏｎの目標値と大差なくなるので、トランジスタ１１のオン時間ｔｏｎが不必要に長くなり、出力電圧Ｖｏｕｔのオーバーシュートを生じるおそれがある。

また、逆流検出部１５の復帰が遅れると、トランジスタ１２への逆流が生じた時点で遅滞なくトランジスタ１２をオフさせることができなくなるので、キャパシタＣ１に蓄えられた電荷を接地端に捨ててしまうことになり、効率の低下を招いてしまう。特に、デューティの小さいアプリケーション（出力電圧Ｖｏｕｔの低いアプリケーション）では、逆流検出部１５の復帰に許された時間が短くなるので、上記の不具合を生じやすい。

図３は、逆流検出部１５の復帰遅れによる不具合を示すタイムチャートであり、上から順に、帰還電圧Ｖｆｂ、基準電圧Ｖｒｅｆ、比較信号Ｓ１、タイマ信号Ｓ２、ゲート信号Ｇ１及びＧ２、インダクタ電流ＩＬ、スイッチ電圧Ｖｓｗ、ゼロクロス検出信号Ｓ３、スキップ信号Ｓ４、タイマ部１４及び逆流検出部１５のオン／オフ状態が描写されている。

本来、逆流検出部１５は、比較信号Ｓ１がハイレベルに立ち上げられる時刻ｔ２１にオンされた後、トランジスタ１２への逆流電流が生じる時刻ｔ２３までに復帰を完了していなければならない。仮に時刻ｔ２３の時点で逆流検出部１５の復帰が完了していない場合には、図３で示したように、時刻ｔ２３においてゼロクロス検出信号Ｓ３をハイレベルに立ち上げることができないので、トランジスタ１２に逆流電流が流れ続けてしまう。

また、時刻ｔ２３以降、トランジスタ１２に逆流電流が流れている状態では、出力電圧Ｖｏｕｔが急峻に低下して基準電圧Ｖｒｅｆを下回るので、比較信号Ｓ１が本来よりも早いタイミング（時刻ｔ２４）でハイレベルに立ち上げられてしまい、トランジスタ１１のオンタイミングが本来よりも早まる。

なお、図３の例では、トランジスタ１２に２回目の逆流電流が流れる時刻ｔ２６までに逆流検出部１５の復帰が完了しており、時刻ｔ２６においてトランジスタ１２への逆流電流が遮断される様子を示したが、仮に時刻ｔ２６の時点で逆流検出部１５の復帰が完了していない場合には、先と同じくトランジスタ１１のオンタイミングが早まることになる。

このように、逆流検出部１５の復帰遅れが生じると、軽負荷時のスイッチング停止機能やスリープ機能が十全に働かなくなるので、効率の低下が引き起こされる。

以下では、タイマ部１４及び逆流検出部１５の復帰に時間が掛かることを想定に入れて更なる改良が加えられたスイッチング電源装置について、具体例を挙げながら詳述する。

＜第２実施形態＞
図４は、スイッチング電源装置の第２実施形態を示すブロック図である。第２実施形態は、先出の第１実施形態とほぼ同様の構成であり、メインコンパレータ１３とスイッチング制御部１７との間に遅延部１８を追加した点に特徴を有している。そこで、第１実施形態と同様の構成部分については、図１と同一の符号を付すことで重複した説明を割愛し、以下では、第２実施形態の特徴部分について重点的な説明を行う。

遅延部１８は、比較信号Ｓ１の立上りエッジが生じてから所定の遅延時間ｔｄが経過した時点で遅延比較信号Ｓ１ｄをワンショット出力する。なお、遅延時間ｔｄについては、例えば、タイマ部１４の復帰時間に設定すればよい。

スイッチング制御部１７は、比較信号Ｓ１に代えて遅延比較信号Ｓ１ｄの入力を受けており、遅延比較信号Ｓ１ｄとタイマ信号Ｓ２に応じて非線形制御方式によるトランジスタ１１及び１２のオン／オフ制御を行う。

図５は、第２実施形態のスリープ動作（スリープ信号ＳＬＥＥＰがハイレベルである場合の動作）を示すタイムチャートであり、上から順に、帰還電圧Ｖｆｂ、基準電圧Ｖｒｅｆ、比較信号Ｓ１、遅延比較信号Ｓ１ｄ、タイマ信号Ｓ２、ゲート信号Ｇ１及びＧ２、インダクタ電流ＩＬ、スイッチ電圧Ｖｓｗ、ゼロクロス検出信号Ｓ３、スキップ信号Ｓ４、並びに、タイマ部１４及び逆流検出部１５のオン／オフ状態が描写されている。

時刻ｔ３１において、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆを下回り、比較信号Ｓ１がハイレベルに立ち上げられると、その立上りエッジをトリガとして、遅延部１８による遅延時間ｔｄの計時動作が開始される。

また、時刻ｔ３１では、比較信号Ｓ１の立上りエッジをトリガとして、タイマ部１４及び逆流検出部１５がオンされる。なお、時刻ｔ３１の時点では、トランジスタ１１及び１２がいずれもオフされたままであり、タイマ部１４によるオン時間ｔｏｎの計時動作（定電流を用いたキャパシタの充電動作）は開始されない。

時刻ｔ３２において、遅延部１８による遅延時間ｔｄの計時が完了し、遅延比較信号Ｓ１ｄにトリガパルスが生成されると、ゲート信号Ｇ１がハイレベルに立ち上げられてトランジスタ１１がオンされる。一方、時刻ｔ３２〜ｔ３３では、ゲート信号Ｇ２がローレベルに維持されており、トランジスタ１２はオフされたままとなる。その結果、時刻ｔ３２〜ｔ３３では、スイッチ電圧Ｖｓｗがほぼ入力電圧Ｖｉｎまで上昇し、インダクタ電流ＩＬが増大していく。

また、時刻ｔ３２では、トランジスタ１１がオンされた後、タイマ部１４によるオン時間ｔｏｎの計時が開始される。このように、第２実施形態のスイッチング電源装置Ａであれば、比較信号Ｓ１がハイレベルに立ち上げられる時刻ｔ３１ではなく、遅延比較信号Ｓ１ｄにトリガパルスが生成される時刻ｔ３２までに、タイマ部１４の復帰が完了していれば足りる。従って、第１実施形態よりも遅延時間ｔｄの分だけタイマ部１４の復帰時間に余裕を持たせることができるので、タイマ部１４の復帰遅れを解消して、出力電圧Ｖｏｕｔのオーバーシュートを防止することが可能となる。

なお、トランジスタ１１のオンタイミングを遅延時間ｔｄだけ遅らせたことに伴い、時刻ｔ３１〜ｔ３２では、出力電圧Ｖｏｕｔ（延いては帰還電圧Ｖｆｂ）が目標値を下回って低下する。しかしながら、軽負荷時には負荷に流れる出力電流Ｉｏｕｔが小さいので、出力電圧Ｖｏｕｔの低下も小さくなる。例えば、遅延時間ｔｄを１μｓとし、出力電流Ｉｏｕｔを１ｍＡとし、キャパシタＣ１の容量値を２２μＦとした場合、出力電圧Ｖｏｕｔは４５μＶ（＝Ｉｏｕｔ×ｔｄ／Ｃ１）しか低下しない。従って、第２実施形態の構成を採用した場合であっても、負荷の動作に支障が生じるケースは少ないと考えられる。

時刻ｔ３３において、タイマ部１４によるオン時間ｔｏｎの計時が完了し、タイマ信号Ｓ２にトリガパルスが生成されると、ゲート信号Ｇ１がローレベルに立ち下げられ、ゲート信号Ｇ２がハイレベルに立ち上げられる。その結果、トランジスタ１１がオフとなり、トランジスタ１２がオンとなる。このとき、インダクタＬ１には、それまでと同一の方向にインダクタ電流ＩＬを流し続けようとする誘導起電力が生じるので、インダクタ電流ＩＬは、接地端からトランジスタ１２を介してインダクタＬ１に流れ込む。従って、スイッチ電圧Ｖｓｗは、接地電圧ＧＮＤよりもトランジスタ１２での電圧降下分だけ低い負の電圧値まで低下する。なお、タイマ部１４は、第１実施形態と同様、オン時間ｔｏｎの計時が完了した時点で遅滞なくオフとなる。

時刻ｔ３４において、インダクタ電流ＩＬがゼロ値を下回り、トランジスタ１２への逆流電流が発生して、スイッチ電圧Ｖｓｗの極性が負から正に切り替わると、ゼロクロス検出信号Ｓ３がハイレベルに立ち上げられ、さらには、スキップ信号Ｓ４がハイレベルに立ち上げられる。その結果、トランジスタ１２は強制的にオフされる。このような構成とすることにより、トランジスタ１２への逆流電流を速やかに遮断することができるので、軽負荷時における効率低下を解消することが可能となる。ここで、第２実施形態のスイッチング電源装置Ａであれば、第１実施形態よりも遅延時間ｔｄの分だけ逆流検出部１５の復帰時間に余裕を持たせることができるので、逆流検出部１５の復帰遅れを解消して、トランジスタ１２への逆流電流を速やかに遮断することが可能となる。なお、逆流検出部１５は、第１実施形態と同様、逆流検出動作が完了した時点で遅滞なくオフとなる。

時刻ｔ３５以降も、上記と同様にして、逆流検出時のスイッチング停止処理と、タイマ部１４及び逆流検出部１５のオン／オフ制御が繰り返される。

このように、第２実施形態のスイッチング電源装置Ａでは、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆを下回った時点で、まずタイマ部１４及び逆流検出部１５の復帰だけが行われ、さらに所定の遅延時間ｔｄが経過した時点で初めて、トランジスタ１１及び１２のスイッチング動作が再開される。このような構成とすることにより、タイマ部１４及び逆流検出部１５の復帰遅れを解消して、軽負荷時の効率向上を実現することが可能となる。

なお、遅延部１８にはスリープ信号ＳＬＥＥＰが入力されており、スイッチング電源装置Ａがスリープモードとされている場合には、先に述べた遅延比較信号Ｓ１ｄのワンショット出力が行われる。一方、スイッチング電源装置Ａが非スリープモードとされている場合には、遅延比較信号Ｓ１ｄとして比較信号Ｓ１のスルー出力が行われる。すなわち、スイッチング電源装置Ａが非スリープモードとされている場合には、比較信号Ｓ１が遅延部１８をバイパスしてスイッチング制御部１７に直接入力される。

このような構成とすることにより、負荷への出力電流Ｉｏｕｔが大きくなり、スイッチング電源装置Ａが非スリープモードとされた場合には、先述の遅延時間ｔｄが０となるので、出力電圧Ｖｏｕｔの低下を抑えることが可能となる。なお、スイッチング電源装置Ａが非スリープモードとされている場合には、タイマ部１４及び逆流検出部１５がいずれも常時オンされるので、各々の復帰遅れが問題となることはない。

図６は、遅延部１８における比較信号Ｓ１のマスク動作を示すタイムチャートであり、上から順に、帰還電圧Ｖｆｂ、基準電圧Ｖｒｅｆ、比較信号Ｓ１、遅延比較信号Ｓ１ｄ、及び、タイマ信号Ｓ２が描写されている。

先にも述べたように、第２実施形態のスイッチング電源装置Ａでは、トランジスタ１１のオンタイミングを遅延時間ｔｄだけ遅らせたことに伴い、時刻ｔ４１〜ｔ４３において帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆを下回り、比較信号Ｓ１がハイレベルに維持される。ここで、オン時間ｔｏｎの計時が完了する時刻ｔ４４までに比較信号Ｓ１がローレベルに立ち下がっていれば特に問題は生じないが、メインコンパレータ１３の内部遅延などに起因して、時刻ｔ４４以降も比較信号Ｓ１がハイレベルに維持されていた場合には、その入力を受け付ける遅延部１８が遅延比較信号Ｓ１ｄに意図しないトリガパルスを生成してしまい、トランジスタ１１が不必要にオンされてしまうおそれがある。

そこで、第２実施形態のスイッチング電源装置Ａにおいて、遅延部１８は、遅延比較信号Ｓ１のワンショット出力を行った後、所定のマスク時間ｔｍａｓｋに亘り比較信号Ｓ１を無視する構成とされている。このような構成とすることにより、トランジスタ１１を不必要に複数回オンさせてしまうことがなくなるので、軽負荷時の効率向上を実現することが可能となる。

図７は、逆流検出部１５の一構成例を示すブロック図である。本構成例の逆流検出部１５は、コンパレータ１５０と、電流源１５１及び１５２と、スイッチ１５３〜１５５と、抵抗１５６と、ロジック部１５７と、を含む。

コンパレータ１５０の非反転入力端（＋）は、スイッチ１５５の第１端と抵抗１５６の第１端に各々接続されている。スイッチ１５５の第２端は、スイッチ電圧Ｖｓｗの印加端（外部端子Ｔ２）に接続されている。コンパレータ１５０の反転入力端（−）と抵抗１５６の第２端は、いずれも接地電圧ＧＮＤの印加端（外部端子Ｔ３）に接続されている。

なお、スイッチ１５５は、トランジスタ１２と同期してオン／オフされる。従って、コンパレータ１５０の非反転入力端（＋）は、トランジスタ１２がオンされているときにはスイッチ１５５を介してスイッチ電圧Ｖｓｗの印加端と導通され、トランジスタ１２がオフされているときには抵抗１５６を介して接地電圧ＧＮＤの印加端にプルダウンされる。

電流源１５１及び１５２の第１端は、いずれも電源ラインに接続されている。電流源１５１の第２端（駆動電流Ｉ１の出力端）は、スイッチ１５３の第１端に接続されている。電流源１５２の第２端（駆動電流Ｉ２の出力端）は、スイッチ１５４の第１端に接続されている。スイッチ１５４の第２端は、スイッチ１５３の第１端に接続されている。スイッチ１５３の第２端は、コンパレータ１５０の電源端に接続されている。

ロジック部１５７は、比較信号Ｓ１、ゼロクロス検出信号Ｓ３、及び、スリープ信号ＳＬＥＥＰの入力を受けて、スイッチ１５３及び１５４のオン／オフ制御を行う。より具体的に述べると、スリープ信号ＳＬＥＥＰがローレベルである場合、ロジック部１５７は、比較信号Ｓ１及びゼロクロス検出信号Ｓ３に依ることなく、スイッチ１５３を常時オンとし、スイッチ１５４を常時オフとする。すなわち、スイッチング電源装置Ａが非スリープモードとされている場合には、コンパレータ１５０の駆動電流Ｉ０として、駆動電流Ｉ１のみが常時供給される。

一方、スリープ信号ＳＬＥＥＰがハイレベルである場合、ロジック部１５７は、スイッチ１５４を常時オンすると共に、比較信号Ｓ１の立上りエッジをトリガとしてスイッチ１５３をオンとし、ゼロクロス検出信号Ｓ３の立上りエッジをトリガとしてスイッチ１５３をオフとする。すなわち、スイッチング電源装置Ａがスリープモードとされている場合には、コンパレータ１５０の駆動電流Ｉ０として、駆動電流Ｉ１及びＩ２の合算電流が断続的に供給される。

上記したように、本構成例の逆流検出部１５は、スリープモードでは通常時よりも大きい駆動電流Ｉ０（＝Ｉ１＋Ｉ２）で動作し、非スリープモードでは通常時の駆動電流Ｉ０（＝Ｉ１）で動作するので、スリープモードにおける逆流検出部１５の復帰時間を短縮することがが可能となる。

＜第３実施形態＞
図８は、スイッチング電源装置の第３実施形態を示すブロック図である。第３実施形態は、先出の第１実施形態とほぼ同様の構成であり、メインコンパレータ１３と並列に起動コンパレータ１９を追加した点に特徴を有している。そこで、第１実施形態と同様の構成部分については、図１と同一の符号を付すことで重複した説明を割愛し、以下では、第３実施形態の特徴部分について重点的な説明を行う。

起動コンパレータ１９は、反転入力端（−）に印加される帰還電圧Ｖｆｂと非反転入力端（＋）に印加される閾値電圧Ｖｒｅｆ０（＞Ｖｒｅｆ）とを比較して起動信号Ｓ０を生成する。起動信号Ｓ０は、帰還電圧Ｖｆｂが閾値電圧Ｖｒｅｆ０よりも高いときにローレベルとなり、帰還電圧Ｖｆｂが閾値電圧Ｖｒｅｆ０よりも低いときにハイレベルとなる。閾値電圧Ｖｒｅｆ０としては、起動信号Ｓ０の立上りエッジが生じてから所定の準備時間ｔｐｒｅが経過した時点で比較信号Ｓ１の立上りエッジが生じるように設定すればよい。なお、準備時間ｔｐｒｅについては、例えばタイマ部１４の復帰時間に設定すればよい。また、閾値電圧Ｖｒｅｆ０としては、基準電圧Ｖｒｅｆと同様、入力電圧Ｖｉｎや周囲温度の変動に依存しない一定電圧（バンドギャップ電圧など）を用いることが望ましい。

タイマ部１４及び逆流検出部１５は、比較信号Ｓ１に代えて起動信号Ｓ０の入力を受けており、比較信号Ｓ１の立上りエッジが生じる前に起動信号Ｓ０の立上りエッジが生じた時点でオンされる。

図９は、第３実施形態のスリープ動作（スリープ信号ＳＬＥＥＰがハイレベルである場合の動作）を示すタイムチャートであり、上から順に、帰還電圧Ｖｆｂ、閾値電圧Ｖｒｅｆ０、基準電圧Ｖｒｅｆ、起動信号Ｓ０、比較信号Ｓ１、タイマ信号Ｓ２、ゲート信号Ｇ１及びＧ２、インダクタ電流ＩＬ、スイッチ電圧Ｖｓｗ、ゼロクロス検出信号Ｓ３、スキップ信号Ｓ４、タイマ部１４及び逆流検出部１５のオン／オフ状態が描写されている。

時刻ｔ５１において、帰還電圧Ｖｆｂが閾値電圧Ｖｒｅｆ０を下回り、起動信号Ｓ０がハイレベルに立ち上げられると、その立上りエッジをトリガとして、タイマ部１４及び逆流検出部１５がオンされる。なお、時刻ｔ５１の時点では、トランジスタ１１及び１２がいずれもオフされたままであり、タイマ部１４によるオン時間ｔｏｎの計時動作（定電流を用いたキャパシタの充電動作）は開始されない。

時刻ｔ５２において、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆを下回り、比較信号Ｓ１がハイレベルに立ち上げられると、ゲート信号Ｇ１がハイレベルに立ち上げられてトランジスタ１１がオンされる。一方、時刻ｔ５２〜ｔ５３では、ゲート信号Ｇ２がローレベルに維持されており、トランジスタ１２はオフされたままとなる。その結果、時刻ｔ５２〜ｔ５３では、スイッチ電圧Ｖｓｗがほぼ入力電圧Ｖｉｎまで上昇し、インダクタ電流ＩＬが増大していく。

また、時刻ｔ５２では、トランジスタ１１がオンされた後、タイマ部１４によるオン時間ｔｏｎの計時が開始される。このように、第３実施形態のスイッチング電源装置Ａであれば、オン時間ｔｏｎの計時を開始すべき時刻ｔ５２よりも準備時間ｔｐｒｅだけ早い時刻ｔ５１において、タイマ部１４の事前復帰が開始される。従って、第１実施形態よりも準備時間ｔｐｒｅの分だけタイマ部１４の復帰時間に余裕を持たせることができるので、タイマ部１４の復帰遅れを解消して、出力電圧Ｖｏｕｔのオーバーシュートを防止することが可能となる。

時刻ｔ５３において、タイマ部１４によるオン時間ｔｏｎの計時が完了し、タイマ信号Ｓ２にトリガパルスが生成されると、ゲート信号Ｇ１がローレベルに立ち下げられ、ゲート信号Ｇ２がハイレベルに立ち上げられる。その結果、トランジスタ１１がオフとなり、トランジスタ１２がオンとなる。このとき、インダクタＬ１には、それまでと同一の方向にインダクタ電流ＩＬを流し続けようとする誘導起電力が生じるので、インダクタ電流ＩＬは、接地端からトランジスタ１２を介してインダクタＬ１に流れ込む。従って、スイッチ電圧Ｖｓｗは、接地電圧ＧＮＤよりもトランジスタ１２での電圧降下分だけ低い負の電圧値まで低下する。なお、タイマ部１４は、第１実施形態と同様、オン時間ｔｏｎの計時が完了した時点で遅滞なくオフとなる。

時刻ｔ５４において、インダクタ電流ＩＬがゼロ値を下回り、トランジスタ１２への逆流電流が発生して、スイッチ電圧Ｖｓｗの極性が負から正に切り替わると、ゼロクロス検出信号Ｓ３がハイレベルに立ち上げられ、さらには、スキップ信号Ｓ４がハイレベルに立ち上げられる。その結果、トランジスタ１２は強制的にオフされる。このような構成とすることにより、トランジスタ１２への逆流電流を速やかに遮断することができるので、軽負荷時における効率低下を解消することが可能となる。ここで、第３実施形態のスイッチング電源装置Ａであれば、第１実施形態よりも準備時間ｔｐｒｅの分だけ逆流検出部１５の復帰時間に余裕を持たせることができるので、逆流検出部１５の復帰遅れを解消して、トランジスタ１２への逆流電流を速やかに遮断することが可能となる。なお、逆流検出部１５は、第１実施形態と同様、逆流検出動作が完了した時点で遅滞なくオフとなる。

時刻ｔ５５以降も、上記と同様にして、逆流検出時のスイッチング停止処理と、タイマ部１４及び逆流検出部１５のオン／オフ制御が繰り返される。

このように、第３実施形態のスイッチング電源装置Ａでは、帰還電圧Ｖｆｂが閾値電圧Ｖｒｅｆ０（＞Ｖｒｅｆ）を下回った時点で、まずタイマ部１４及び逆流検出部１５の復帰だけが行われ、さらに帰還電圧Ｖｆｂが低下して基準電圧Ｖｒｅｆを下回った時点で初めて、トランジスタ１１及び１２のスイッチング動作が再開される。このような構成とすることにより、タイマ部１４及び逆流検出部１５の復帰遅れを解消して、軽負荷時の効率向上を実現することが可能となる。また、第３実施形態のスイッチング電源装置Ａであれば、第２実施形態と異なり、トランジスタ１１のオンタイミングを遅らせることがないので、出力電圧Ｖｏｕｔの低下を招くこともない。

＜第４実施形態＞
図１０は、スイッチング電源装置の第４実施形態を示すブロック図である。第４実施形態は、先出の第１実施形態とほぼ同様の構成であり、基準電圧Ｖｒｅｆを可変値とした上で、メインコンパレータ１３とスイッチング制御部１７との間にパルス分配部２０を追加した点に特徴を有している。そこで、第１実施形態と同様の構成部分については、図１と同一の符号を付すことで重複した説明を割愛し、以下では、第４実施形態の特徴部分について重点的な説明を行う。

パルス分配部２０は、基準電圧Ｖｒｅｆの可変制御に伴って比較信号Ｓ１に生じる２つのパルス（詳細は後述）を第１比較信号Ｓ１ａと第２比較信号Ｓ１ｂに分配する。

タイマ部１４及び逆流検出部１５は、比較信号Ｓ１に代えて第１比較信号Ｓ１ａの入力を受けており、第２比較信号Ｓ１ｂの立上りエッジが生じる前に第１比較信号Ｓ１ａの立上りエッジが生じた時点でオンされる。

スイッチング制御部１７は、比較信号Ｓ１に代えて第２比較信号Ｓ１ｂの入力を受けており、第２比較信号Ｓ１ｂとタイマ信号Ｓ２に応じて非線形制御方式によるトランジスタ１１及び１２のオン／オフ制御を行う。

図１１は、第４実施形態のスリープ動作（スリープ信号ＳＬＥＥＰがハイレベルである場合の動作）を示すタイムチャートであり、上から順に、帰還電圧Ｖｆｂ、基準電圧Ｖｒｅｆ、比較信号Ｓ１、第１比較信号Ｓ１ａ、第２比較信号Ｓ１ｂ、タイマ信号Ｓ２、ゲート信号Ｇ１及びＧ２、インダクタ電流ＩＬ、スイッチ電圧Ｖｓｗ、ゼロクロス検出信号Ｓ３、スキップ信号Ｓ４、並びに、タイマ部１４及び逆流検出部１５のオン／オフ状態が描写されている。

基準電圧Ｖｒｅｆは、電圧Ｖａ及びＶｂ（ただしＶａ＞Ｖｂ）の２段階に切り替えられる可変値である。電圧Ｖａは、タイマ部１４及び逆流検出部１５の復帰タイミングを定めるための電圧であり、第１比較信号Ｓ１ａの立上りエッジが生じてから所定の準備時間ｔｐｒｅが経過した時点で、第２比較信号Ｓ１ｂの立上りエッジが生じるように設定すればよい。なお、準備時間ｔｐｒｅについては、例えば、タイマ部１４の復帰時間に設定すればよい。また、電圧Ｖｂは、出力電圧Ｖｏｕｔの目標値を定めるための電圧である。

基準電圧Ｖｒｅｆは、第１比較信号Ｓ１ａの立上りエッジをトリガとして、電圧Ｖａから電圧Ｖｂに引き下げられる一方、タイマ信号Ｓ２の立上りエッジをトリガとして、電圧Ｖｂから電圧Ｖａに引き上げられる。ただし、基準電圧Ｖｒｅｆの可変タイミングはこれに限定されるものではなく、例えば、第２比較信号Ｓ１ｂの立上りエッジやゼロクロス検出信号Ｓ３の立上りエッジをトリガとして、基準電圧Ｖｒｅｆを電圧Ｖｂから電圧Ｖａに引き上げるようにしてもよいし、或いは、比較信号Ｓ１の立上りエッジ毎に、基準電圧Ｖｒｅｆを電圧Ｖａと電圧Ｖｂの交互に切り替える構成としてもよい。

時刻ｔ６１において、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ（＝Ｖａ）を下回り、比較信号Ｓ１に生じた一つ目のパルスが第１比較信号Ｓ１ａとして分配されると、第１比較信号Ｓ１ａの立上りエッジをトリガとして、タイマ部１４及び逆流検出部１５がオンされる。なお、時刻ｔ６１の時点では、トランジスタ１１及び１２がいずれもオフされたままであり、タイマ部１４によるオン時間ｔｏｎの計時動作（定電流を用いたキャパシタの充電動作）は開始されない。

時刻ｔ６２において、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ（＝Ｖｂ）を下回り、比較信号Ｓ１に生じた二つ目のパルスが第２比較信号Ｓ１ｂとして分配されると、ゲート信号Ｇ１がハイレベルに立ち上げられてトランジスタ１１がオンされる。一方、時刻ｔ６２〜ｔ６３では、ゲート信号Ｇ２がローレベルに維持されており、トランジスタ１２はオフされたままとなる。その結果、時刻ｔ６２〜ｔ６３では、スイッチ電圧Ｖｓｗがほぼ入力電圧Ｖｉｎまで上昇し、インダクタ電流ＩＬが増大していく。

また、時刻ｔ６２では、トランジスタ１１がオンされた後、タイマ部１４によるオン時間ｔｏｎの計時が開始される。このように、第４実施形態のスイッチング電源装置Ａであれば、オン時間ｔｏｎの計時を開始すべき時刻ｔ６２よりも準備時間ｔｐｒｅだけ早い時刻ｔ６１において、タイマ部１４の事前復帰が開始される。従って、第１実施形態よりも準備時間ｔｐｒｅの分だけタイマ部１４の復帰時間に余裕を持たせることができるので、タイマ部１４の復帰遅れを解消して、出力電圧Ｖｏｕｔのオーバーシュートを防止することが可能となる。

時刻ｔ６３において、タイマ部１４によるオン時間ｔｏｎの計時が完了し、タイマ信号Ｓ２にトリガパルスが生成されると、ゲート信号Ｇ１がローレベルに立ち下げられ、ゲート信号Ｇ２がハイレベルに立ち上げられる。その結果、トランジスタ１１がオフとなり、トランジスタ１２がオンとなる。このとき、インダクタＬ１には、それまでと同一の方向にインダクタ電流ＩＬを流し続けようとする誘導起電力が生じるので、インダクタ電流ＩＬは、接地端からトランジスタ１２を介してインダクタＬ１に流れ込む。従って、スイッチ電圧Ｖｓｗは、接地電圧ＧＮＤよりもトランジスタ１２での電圧降下分だけ低い負の電圧値まで低下する。なお、タイマ部１４は、第１実施形態と同様、オン時間ｔｏｎの計時が完了した時点で遅滞なくオフとなる。

時刻ｔ６４において、インダクタ電流ＩＬがゼロ値を下回り、トランジスタ１２への逆流電流が発生して、スイッチ電圧Ｖｓｗの極性が負から正に切り替わると、ゼロクロス検出信号Ｓ３がハイレベルに立ち上げられ、さらには、スキップ信号Ｓ４がハイレベルに立ち上げられる。その結果、トランジスタ１２は強制的にオフされる。このような構成とすることにより、トランジスタ１２への逆流電流を速やかに遮断することができるので、軽負荷時における効率低下を解消することが可能となる。ここで、第４実施形態のスイッチング電源装置Ａであれば、第１実施形態よりも準備時間ｔｐｒｅの分だけ逆流検出部１５の復帰時間に余裕を持たせることができるので、逆流検出部１５の復帰遅れを解消して、トランジスタ１２への逆流電流を速やかに遮断することが可能となる。なお、逆流検出部１５は、第１実施形態と同様、逆流検出動作が完了した時点で遅滞なくオフとなる。

時刻ｔ６５以降も、上記と同様にして、逆流検出時のスイッチング停止処理と、タイマ部１４及び逆流検出部１５のオン／オフ制御が繰り返される。

このように、第４実施形態のスイッチング電源装置Ａでは、基準電圧Ｖｒｅｆが電圧Ｖａ及びＶｂの２段階に切り替えられる可変値とされており、帰還電圧Ｖｆｂが電圧Ｖａを下回った時点で、まずタイマ部１４及び逆流検出部１５の復帰だけが行われ、さらに帰還電圧Ｖｆｂが低下して電圧Ｖｂを下回った時点で初めて、トランジスタ１１及び１２のスイッチング動作が再開される。このような構成とすることにより、タイマ部１４及び逆流検出部１５の復帰遅れを解消して、軽負荷時の効率向上を実現することが可能となる。また、第４実施形態のスイッチング電源装置Ａであれば、第３実施形態と異なり、別途の起動コンパレータ１９を設ける必要がないので、回路規模を不必要に増大せずに済む。

＜テレビへの適用＞
図１２は、スイッチング電源装置Ａを搭載したテレビの一構成例を示すブロック図である。また、図１３Ａ〜図１３Ｃは、それぞれ、スイッチング電源装置Ａを搭載したテレビの正面図、側面図、及び、背面図である。本構成例のテレビＸは、チューナ部Ｘ１と、デコーダ部Ｘ２と、表示部Ｘ３と、スピーカ部Ｘ４と、操作部Ｘ５と、インタフェイス部Ｘ６と、制御部Ｘ７と、電源部Ｘ８と、を有する。

チューナ部Ｘ１は、テレビＸに外部接続されるアンテナＸ０で受信された受信信号から所望チャネルの放送信号を選局する。

デコーダ部Ｘ２は、チューナＸ１で選局された放送信号から映像信号と音声信号を生成する。また、デコーダ部Ｘ２は、インタフェイス部Ｘ６からの外部入力信号に基づいて、映像信号と音声信号を生成する機能も備えている。

表示部Ｘ３は、デコーダ部Ｘ２で生成された映像信号を映像として出力する。

スピーカ部Ｘ４は、デコーダ部で生成された音声信号を音声として出力する。

操作部Ｘ５は、ユーザ操作を受け付けるヒューマンインタフェイスの一つである。操作部Ｘ５としては、ボタン、スイッチ、リモートコントローラなどを用いることができる。

インタフェイス部Ｘ６は、外部デバイス（光ディスクプレーヤやハードディスクドライブなど）から外部入力信号を受け付けるフロントエンドである。

制御部Ｘ７は、上記各部Ｘ１〜Ｘ６の動作を統括的に制御する。制御部Ｘ７としては、ＣＰＵ［central processing unit］などを用いることができる。

電源部Ｘ８は、上記各部Ｘ１〜Ｘ７に電力供給を行う。電源部Ｘ８としては、先述のスイッチング電源装置Ａを好適に用いることができる。

＜その他の変形例＞
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、上記実施形態では、ボトム検出オン時間固定方式を採用したスイッチング電源装置を例に挙げて説明を行ったが、本発明は、アッパー検出オフ時間固定方式を採用したスイッチング電源装置にも適用することが可能である。

このように、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明に係るスイッチング電源装置は、パーソナルコンピュータ、液晶テレビ、ＤＶＤレコーダなどに好適に利用することが可能である。

１ 半導体装置（スイッチング電源ＩＣ）
１１ Ｎチャネル型ＭＯＳ電界効果トランジスタ（出力トランジスタ）
１２ Ｎチャネル型ＭＯＳ電界効果トランジスタ（同期整流トランジスタ）
１３ メインコンパレータ
１４ タイマ部
１５ 逆流検出部
１５０ コンパレータ
１５１、１５２ 電流源
１５３〜１５５ スイッチ
１５６ 抵抗
１５７ ロジック部
１６ ラッチ部
１７ スイッチング制御部
１８ 遅延部
１９ 起動コンパレータ
２０ パルス分配部
Ｌ１ インダクタ
Ｒ１、Ｒ２ 抵抗
Ｃ１ キャパシタ
Ｔ１〜Ｔ５ 外部端子
Ａ スイッチング電源装置
Ｘ テレビ
Ｘ０ アンテナ
Ｘ１ チューナ部
Ｘ２ デコーダ部
Ｘ３ 表示部
Ｘ４ スピーカ部
Ｘ５ 操作部
Ｘ６ インタフェイス部
Ｘ７ 制御部
Ｘ８ 電源部

Claims (11)

1. 比較信号のパルスエッジでスイッチ素子をオンしてタイマ信号により前記スイッチ素子をオフするように非線形制御方式による前記スイッチ素子のオン／オフ制御を行うことにより入力電圧から出力電圧を生成するスイッチング制御部と、
   前記出力電圧に応じた帰還電圧と所定の基準電圧とを比較して前記比較信号を生成するメインコンパレータと、
   前記比較信号のパルスエッジで前記スイッチ素子がオフからオンに切り替えられてから所定の固定時間が経過した時点で前記タイマ信号をワンショット出力するタイマ部と、
   前記スイッチ素子への逆流電流を検出して前記スイッチ素子を強制的にオフさせる逆流検出部と、
   を有し、
   前記タイマ部及び前記逆流検出部は、前記比較信号のパルスエッジが生じた時点でオンされ、各々の動作が完了した時点でオフされることを特徴とするスイッチング電源装置。
2. 前記比較信号のパルスエッジが生じてから所定の遅延時間が経過した時点で遅延比較信号をワンショット出力する遅延部をさらに有し、
   前記スイッチング制御部は、前記比較信号に代えて前記遅延比較信号の入力を受けており、前記遅延比較信号により前記スイッチ素子をオンして前記タイマ信号により前記スイッチ素子をオフするように非線形制御方式による前記スイッチ素子のオン／オフ制御を行うことを特徴とする請求項１に記載のスイッチング電源装置。
3. 前記遅延部は、前記遅延比較信号のワンショット出力を行った後、所定のマスク時間に亘り前記比較信号を無視することを特徴とする請求項２に記載のスイッチング電源装置。
4. 前記タイマ部及び前記逆流検出部は、スリープモードでは必要に応じてオン／オフ制御され、非スリープモードでは常時オンされることを特徴とする請求項２または請求項３に記載のスイッチング電源装置。
5. 前記遅延部は、前記スリープモードでは前記遅延比較信号のワンショット出力を行い、前記非スリープモードでは前記遅延比較信号として前記比較信号のスルー出力を行うことを特徴とする請求項４に記載のスイッチング電源装置。
6. 前記逆流検出部は、前記スリープモードでは通常時よりも大きい駆動電流で動作し、前記非スリープモードでは通常時の駆動電流で動作することを特徴とする請求項４または請求項５に記載のスイッチング電源装置。
7. 前記帰還電圧と所定の閾値電圧とを比較して起動信号を生成する起動コンパレータをさらに有し、
   前記タイマ部及び前記逆流検出部は、前記比較信号に代えて前記起動信号の入力を受けており、前記比較信号のパルスエッジが生じる前に前記起動信号のパルスエッジが生じた時点でオンされることを特徴とする請求項１に記載のスイッチング電源装置。
8. 前記基準電圧の可変制御に伴って前記比較信号に生じる２つのパルスを第１比較信号と第２比較信号に分配するパルス分配部をさらに有し、
   前記タイマ部及び前記逆流検出部は、前記比較信号に代えて前記第１比較信号の入力を受けており、前記第２比較信号のパルスエッジが生じる前に前記第１比較信号のパルスエッジが生じた時点でオンされ、
   前記スイッチング制御部は、前記比較信号に代えて前記第２比較信号の入力を受けており、前記第２比較信号のパルスエッジで前記スイッチ素子をオンして前記タイマ信号により前記スイッチ素子をオフするように非線形制御方式による前記スイッチ素子のオン／オフ制御を行うことを特徴とする請求項１に記載のスイッチング電源装置。
9. 前記スイッチ素子は、インダクタの一端と接地電圧の印加端との間に接続されており、
   前記逆流検出部は、前記スイッチ素子のオン期間中において、前記スイッチ素子の一端に現れるスイッチ電圧と前記接地電圧とを比較してゼロクロス検出信号を生成することを特徴とする請求項１〜請求項８のいずれか一項に記載のスイッチング電源装置。
10. 前記ゼロクロス検出信号のパルスエッジで第１論理レベルにセットされて前記比較信号のパルスエッジで第２論理レベルにリセットされるスキップ信号を生成するラッチ部をさらに有し、
    前記スイッチング制御部は、前記スキップ信号が前記第１論理レベルとされている間、前記スイッチ素子を強制的にオフさせることを特徴とする請求項９に記載のスイッチング電源装置。
11. 受信信号から所望チャンネルの放送信号を選局するチューナ部と、
    前記チューナ部で選局された放送信号から映像信号と音声信号を生成するデコーダ部と、
    前記映像信号を映像として出力する表示部と、
    前記音声信号を音声として出力するスピーカ部と、
    ユーザ操作を受け付ける操作部と、
    外部入力信号を受け付けるインタフェイス部と、
    上記各部の動作を統括的に制御する制御部と、
    上記各部に電力供給を行う電源部と、
    を有し、
    前記電源部は、請求項１〜請求項１０のいずれか一項に記載のスイッチング電源装置を含むことを特徴とするテレビ。

Images