JP2006254577A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】出力電圧を一定値に保つ高速な応答性を維持しながらも、スイッチング周波数の変動を抑制することができるＤＣ−ＤＣコンバータを提供する。
【解決手段】オフ制御方式のＤＣ−ＤＣコンバータにおいて、周波数監視回路１８がスイッチング周波数ｆに応じた信号レベルの周波数検出信号Ｖｆをタイマ回路１９へ出力し、ハイサイドスイッチ１０がターンオンしてからタイマ時間が経過した後にハイサイドスイッチ１０をターンオフする信号を出力するタイマ回路１９が、周波数検出信号Ｖｆを基にタイマ時間を設定して、ハイサイドスイッチ１０のオン時間をスイッチング周波数ｆが所定値で安定化するように調整する。
【選択図】図１

Description

本発明は、各種電子機器に安定した直流電圧を供給するカレントモード制御方式のＤＣ−ＤＣコンバータであって、特に、固定のスイッチング周波数で動作するための発振回路を有さないカレントモード制御方式のＤＣ−ＤＣコンバータに関する。

近年、パーソナルコンピュータのＣＰＵ用電源などに、高効率なスイッチング方式のＤＣ−ＤＣコンバータが用いられるようになってきた。一般に降圧型のＤＣ−ＤＣコンバータは、電源電圧と接地電圧の間にハイサイドスイッチとローサイドスイッチを直列に接続し、このハイサイドスイッチとローサイドスイッチの結合部にインダクタを接続し、このインダクタの出力と接地電圧の間にインダクタの出力を平滑化するコンデンサを接続した構成となっており、ハイサイドスイッチとローサイドスイッチが交互にオン・オフを繰り返すことによって、インダクタが磁気エネルギの蓄積と放出を繰り返し、その際に発生する交流電圧が整流平滑されて、負荷へ出力電圧として供給される。

この出力電圧は、ハイサイドスイッチの１スイッチング周期におけるオン時間の割合（以下、デューティ比と記す。）によって調整することができる。インダクタを流れる電流は、ハイサイドスイッチのオン・オフにより増加・減少を繰り返す三角波状である。カレントモード制御方式のＤＣ−ＤＣコンバータにおいては、このインダクタ電流を検出し、エラーアンプが出力する誤差信号と比較することによってそのピーク値もしくは谷値を制御して、ハイサイドスイッチのオン時間またはオフ時間を制御する。

カレントモード制御方式のＤＣ−ＤＣコンバータは、上記のようにインダクタが定電流源として動作するので、制御の周波数特性に対するインダクタとコンデンサのＬＣ共振周波数の影響が軽減され、安定且つ応答性の速い制御動作が可能になるという特徴がある。

さて、カレントモード制御方式のＤＣ−ＤＣコンバータには、発振回路を有してスイッチング周波数を固定にし、インダクタ電流のピーク値もしくは谷値のいずれかを制御することによりデューティ比を調整して出力を安定化する固定周波数方式と、スイッチのオフ時間を固定にし、インダクタ電流のピーク値を制御することによりオン時間を調整して出力を安定化するオン時間制御方式と、オン時間を固定にし、インダクタ電流の谷値を制御することによりオフ時間を調整して出力を安定化するオフ時間制御方式と、インダクタ電流のピーク値と谷値との差を固定にし、インダクタ電流のピーク値及び谷値を制御することによりオン時間及びオフ時間を調整して出力を安定化する固定ヒステリシス方式などがある。

このうち固定周波数方式には、デューティ比が０．５以上になると制御動作が不安定になるサブハーモニック発振という現象が知られている。このサブハーモニック発振の発生を防止するため、固定周波数方式には通常、スロープ補償と呼ばれる手段が用いられる。スロープ補償は、検出したインダクタ電流に相当する信号を誤差信号と比較する際、三角波信号を加算する。しかし、スロープ補償を施すと制御回路を複雑化する上、制御の応答性を劣化させるという副作用も知られている。

一方、オン時間制御方式とオフ時間制御方式と固定ヒステリシス方式には、動作理論上サブハーモニック発振は発生せず、スロープ補償は必要ない。従って、入力電圧の変動等に対してスイッチング周波数は変化するが、スロープ補償を施す場合に比べて高速な応答性を得ることができる。

さらに、最近の出力電圧の低下傾向に伴い、ハイサイドスイッチのオン時間は短くなる傾向にある。オン時間制御方式ではハイサイドスイッチがオンしている短時間の間に検出および制御をしなければならないが、オフ時間制御方式では、ハイサイドスイッチがオフしている間に検出および制御すればよく、制御時間を長くとることができる。以上のような理由から、例えば以下で説明するようなオフ時間制御方式のＤＣ−ＤＣコンバータが提案されている（例えば、特許文献１参照。）。

以下、従来のオフ時間制御方式のＤＣ−ＤＣコンバータの一例について、図８を参照しながら説明する。
図８において、１００はハイサイドスイッチ、１０１はローサイドスイッチ、１０２はインダクタ、１０３はコンデンサを示す。また、１０４は電流検出器、１０５はエラーアンプ、１０６は比較器、１０７はＲＳラッチを示す。

ハイサイドスイッチ１００とローサイドスイッチ１０１は、入力電圧Ｖｄｄと接地電位Ｖｓｓ間に直列に接続される。また、インダクタ１０２は、これらのスイッチの結合部に接続され、コンデンサ１０３はインダクタ１０２の出力を平滑化して出力電圧Ｖｏｕｔを出力する。

電流検出器１０４は、インダクタ１０２に流れるインダクタ電流ＩＬをローサイドスイッチ１０１を介して検出し、その電流値に応じた電圧となる電流検出信号Ｖｃを出力する。

エラーアンプ１０５は、非反転入力端子に基準電圧Ｖｒが入力され、反転入力端子に出力電圧Ｖｏｕｔが入力される。エラーアンプ１０５は、出力電圧Ｖｏｕｔと基準電圧Ｖｒの差電圧を増幅した電圧となる誤差信号Ｖｅを出力する。

比較器１０６は、非反転入力端子に誤差信号Ｖｅが入力され、反転入力端子に電流検出信号Ｖｃが入力され、セット信号ＳＴをＲＳラッチ１０７のセット端子へ出力する。具体的には、比較器１０６は、電流検出信号Ｖｃが誤差信号Ｖｅを下回るとＲＳラッチ１０７をセットする信号を出力する。

ＲＳラッチ１０７は、セット信号ＳＴによりセットされると、ハイサイドスイッチ１００をオンにし、ローサイドスイッチ１０１をオフにする。一方、リセット端子Ｒに入力されるリセット信号ＲＳＴによりリセットされると、ハイサイドスイッチ１００をオフにし、ローサイドスイッチ１０１をオンにする。このようにＲＳラッチ１０７は、ハイサイドスイッチ１００とローサイドスイッチ１０１のそれぞれを相補的にオン・オフする。

この図８に示す従来の降圧型ＤＣ−ＤＣコンバータの動作は次の通りである。
ハイサイドスイッチ１００がオンである時、インダクタ１０２には入力電圧Ｖｄｄと出力電圧Ｖｏｕｔとの差電圧（Ｖｄｄ−Ｖｏｕｔ）が印加される。この時、インダクタを流れるインダクタ電流ＩＬは直線的に増加し、インダクタ１０２は磁気エネルギを蓄える。逆に、ハイサイドスイッチ１００がオフである時、インダクタ１０２には出力電圧Ｖｏｕｔが逆方向に印加される。この時、インダクタ電流ＩＬは直線的に減少し、インダクタ１０２は磁気エネルギを放出する。インダクタ電流ＩＬはコンデンサ１０３によって平滑化され、出力端子には平均化された直流電流Ｉｏｕｔが供給される。

一方、出力電圧Ｖｏｕｔはエラーアンプ１０５によって基準電圧Ｖｒと比較され、その電圧差を増幅した信号である誤差信号Ｖｅが出力される。エラーアンプ１０５から出力される誤差信号Ｖｅは比較回路１０６において電流検出信号Ｖｃと比較される。

インダクタ電流ＩＬが減少して、電流検出信号Ｖｃが誤差信号Ｖｅを下回ると、比較器１０６から出力されるセット信号ＳＴの信号レベルが‘Ｈ’レベルになり、ＲＳラッチ１０７がセットされる。その結果、ローサイドスイッチ１０１がオフになるとともにハイサイドスイッチ１００がオンになり、インダクタ電流ＩＬが増加を開始する。

ＲＳラッチ１０７のリセット入力には、ハイサイドスイッチ１００のオン時間を設定するタイマ回路が接続されており（図示せず）、ハイサイドスイッチ１００がオン状態になってから所定のオン時間が経過した後、リセット信号ＲＳＴの信号レベルを‘Ｈ’レベルにして、ハイサイドスイッチ１００をオフにする。

次に、出力電圧Ｖｏｕｔが基準電圧Ｖｒとなるように制御される動作を説明する。
まず、出力電圧Ｖｏｕｔが低下した場合について説明する。
出力電圧Ｖｏｕｔが低下すると誤差信号Ｖｅが上昇する。そのため、減少していく電流検出信号Ｖｃが誤差信号Ｖｅに達するまでの時間、つまり、ハイサイドスイッチ１００のオフ時間が短くなる。タイマ回路によって設定されるハイサイドスイッチ１００のオン時間は一定であるため、インダクタ電流ＩＬは全体的に増加する。このことにより、コンデンサ１０３を介して負荷へ供給される電力が増加し、低下した出力電圧Ｖｏｕｔは上昇する。

逆に、出力電圧Ｖｏｕｔが上昇した場合、誤差信号Ｖｅが低下するので、減少していく電流検出信号Ｖｃが誤差信号Ｖｅに達するまでの時間、つまり、ハイサイドスイッチ１００のオフ時間が長くなり、インダクタ電流ＩＬは全体的に減少する。このことにより、コンデンサ１０３を介して負荷へ供給される電力が減少し、増加した出力電圧Ｖｏｕｔが低下する。

従来のオフ時間制御方式のＤＣ−ＤＣコンバータは、以上のように出力電圧Ｖｏｕｔを基準電圧Ｖｒに保つように動作する。しかしながら、この従来のＤＣーＤＣコンバータにおいては、ハイサイドスイッチのオン時間が一定であるために、入力電圧によってスイッチング周波数が変動する。また、スイッチング周波数はインダクタのインダクタンスによるため、インダクタンスのばらつき等によってＤＣ−ＤＣコンバータのスイッチング周波数もばらつく。このようなスイッチング周波数の変動やばらつきは、スイッチングノイズの周波数スペクトラムを変化させ、ノイズ対策を困難とする原因となる。
特開２００１−１３６７３７号公報

本発明は、上記問題点に鑑み、固定のスイッチング周波数で動作するための発振回路を有さないカレントモード制御方式のＤＣ−ＤＣコンバータにおいて、スイッチング周波数に応じて、オフ時間制御方式ではハイサイドスイッチ（スイッチング手段）のオン時間を調整し、オン時間制御方式ではハイサイドスイッチ（スイッチング手段）のオフ時間を調整し、固定ヒステリシス方式ではインダクタに流れる電流の変化幅（不感帯）を調整することにより、出力電圧を一定値に保つ高速な応答性を維持しながら、スイッチング周波数の変動を抑制することができるＤＣ−ＤＣコンバータを提供することを目的とする。

本発明の請求項１記載のＤＣ−ＤＣコンバータは、インダクタに流れる電流をスイッチング手段のオン・オフ動作によって調整して、出力電圧を制御するＤＣ−ＤＣコンバータであって、当該ＤＣ−ＤＣコンバータの出力電圧を基準電圧と比較して誤差信号を出力するエラーアンプ手段と、少なくとも前記スイッチング手段がオフの時に、前記インダクタに流れる電流に応じた信号レベルの電流検出信号を出力する電流検出手段と、前記誤差信号と前記電流検出信号を基に、前記インダクタに流れる電流が所定値を下回ると前記スイッチング手段をターンオンする信号を出力する比較手段と、前記スイッチング手段のスイッチング周波数に応じた信号レベルの周波数検出信号を出力する周波数検出手段と、前記周波数検出信号を基に前記スイッチング周波数に応じたタイマ時間を設定し、前記スイッチング手段がターンオンしてから前記タイマ時間が経過した後に前記スイッチング手段をターンオフする信号を出力するタイマ手段と、を有することを特徴とする。

また、本発明の請求項２記載のＤＣ−ＤＣコンバータは、請求項１記載のＤＣ−ＤＣコンバータであって、前記周波数検出手段は、前記スイッチング手段をターンオンする信号もしくは前記スイッチング手段をターンオフする信号の少なくとも一方を入力とすることを特徴とする。

また、本発明の請求項３記載のＤＣ−ＤＣコンバータは、請求項１記載のＤＣ−ＤＣコンバータであって、前記タイマ手段は、前記周波数検出信号の信号レベルが所定値で安定化するように前記タイマ時間を設定することを特徴とする。

また、本発明の請求項４記載のＤＣ−ＤＣコンバータは、請求項３記載のＤＣ−ＤＣコンバータであって、前記タイマ手段が前記周波数検出信号を基に前記タイマ時間を設定する応答速度は、前記エラーアンプ手段の前記誤差信号が当該ＤＣ−ＤＣコンバータの出力電圧に応答する速度より遅く設定されることを特徴とする。

また、本発明の請求項５記載のＤＣ−ＤＣコンバータは、インダクタに流れる電流をスイッチング手段のオン・オフ動作によって調整して、出力電圧を制御するＤＣ−ＤＣコンバータであって、当該ＤＣ−ＤＣコンバータの出力電圧を基準電圧と比較して誤差信号を出力するエラーアンプ手段と、少なくとも前記スイッチング手段がオンの時に、前記インダクタに流れる電流に応じた信号レベルの電流検出信号を出力する電流検出手段と、前記誤差信号と前記電流検出信号を基に、前記インダクタに流れる電流が所定値を上回ると前記スイッチング手段をターンオフする信号を出力する比較手段と、前記スイッチング手段のスイッチング周波数に応じた信号レベルの周波数検出信号を出力する周波数検出手段と、前記周波数検出信号を基に前記スイッチング周波数に応じたタイマ時間を設定し、前記スイッチング手段がターンオフしてから前記タイマ時間が経過した後に前記スイッチング手段をターンオンする信号を出力するタイマ手段と、を有することを特徴とする。

また、本発明の請求項６記載のＤＣ−ＤＣコンバータは、請求項５記載のＤＣ−ＤＣコンバータであって、前記周波数検出手段は、前記スイッチング手段をターンオンする信号もしくは前記スイッチング手段をターンオフする信号の少なくとも一方を入力とすることを特徴とする。

また、本発明の請求項７記載のＤＣ−ＤＣコンバータは、請求項５記載のＤＣ−ＤＣコンバータであって、前記タイマ手段は、前記周波数検出信号の信号レベルが所定値で安定化するように前記タイマ時間を設定することを特徴とする。

また、本発明の請求項８記載のＤＣ−ＤＣコンバータは、請求項７記載のＤＣ−ＤＣコンバータであって、前記タイマ手段が前記周波数検出信号を基に前記タイマ時間を設定する応答速度は、前記エラーアンプ手段の前記誤差信号が当該ＤＣ−ＤＣコンバータの出力電圧に応答する速度より遅く設定されることを特徴とする。

また、本発明の請求項９記載のＤＣ−ＤＣコンバータは、インダクタに流れる電流をスイッチング手段のオン・オフ動作によって調整して、出力電圧を制御するＤＣ−ＤＣコンバータであって、当該ＤＣ−ＤＣコンバータの出力電圧を基準電圧と比較して誤差信号を出力するエラーアンプ手段と、前記インダクタに流れる電流に応じた信号レベルの電流検出信号を出力する電流検出手段と、前記スイッチング手段のスイッチング周波数に応じた信号レベルの周波数検出信号を出力する周波数検出手段と、前記誤差信号と前記電流検出信号と前記周波数検出信号を基に、前記スイッチング周波数に応じた大きさの不感帯を設定し、前記インダクタに流れる電流が前記不感帯の下限値を下回ると前記スイッチング手段をターンオンし、前記インダクタに流れる電流が前記不感帯の上限値を上回ると前記スイッチング手段をターンオフする信号を出力するヒステリシス比較手段と、を有することを特徴とする。

また、本発明の請求項１０記載のＤＣ−ＤＣコンバータは、請求項９記載のＤＣ−ＤＣコンバータであって、前記周波数検出手段は、前記スイッチング手段をターンオンする信号もしくは前記スイッチング手段をターンオフする信号の少なくとも一方を入力とすることを特徴とする。

また、本発明の請求項１１記載のＤＣ−ＤＣコンバータは、請求項９記載のＤＣ−ＤＣコンバータであって、前記ヒステリシス比較手段は、前記周波数検出信号の信号レベルが所定値で安定化するように前記不感帯の上限値と下限値の差に相当するオフセット値を設定し、前記オフセット値を前記誤差信号に加算または減算し、前記誤差信号に重畳された前記オフセット値内で前記電流検出信号が増減するように、前記スイッチング手段をオン・オフする信号を出力することを特徴とする。

また、本発明の請求項１２記載のＤＣ−ＤＣコンバータは、請求項１１記載のＤＣ−ＤＣコンバータであって、前記ヒステリシス比較手段が前記周波数検出信号を基に前記オフセット値を設定する応答速度は、前記エラーアンプ手段の前記誤差信号が当該ＤＣ−ＤＣコンバータの出力電圧に応答する速度より遅く設定されることを特徴とする。

本発明によれば、固定のスイッチング周波数で動作するための発振回路を有さないカレントモード制御方式のＤＣ−ＤＣコンバータにおいて、スイッチング周波数に応じて、オフ時間制御方式ではスイッチング手段のオン時間（タイマ時間）を調整し、オン時間制御方式ではスイッチング手段のオフ時間（タイマ時間）を調整し、固定ヒステリシス方式ではインダクタに流れる電流の変化幅（不感帯）を調整するので、出力電圧を一定値に保つ高速な応答性を維持しながら、スイッチング周波数の変動を抑制することができる。

以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１に本実施の形態１におけるＤＣ−ＤＣコンバータの回路構成図を示す。

図１において、１０はスイッチング手段であるハイサイドスイッチ、１１は整流器であるローサイドスイッチを示す。このハイサイドスイッチ１０とローサイドスイッチ１１は、入力電圧Ｖｄｄと接地電位との間に直列に接続される。

また、１２はインダクタ、１３は平滑手段であるコンデンサを示す。インダクタ１２は、ハイサイドスイッチ１０とローサイドスイッチ１１の結合部に接続され、コンデンサ１３はインダクタ１２の出力を平滑化して出力電圧Ｖｏｕｔを出力する。

当該ＤＣ−ＤＣコンバータは降圧型であり、インダクタ１２に流れるインダクタ電流ＩＬをハイサイドスイッチ１０のオン・オフ動作（スイッチング動作）によって調整して、出力電圧Ｖｏｕｔを制御する。

１４は電流検出手段である電流検出器を示す。電流検出器１４は、インダクタ１２に流れるインダクタ電流ＩＬをローサイドスイッチ１１を介して検出し、その電流値に応じた信号レベルの電流検出信号を出力する。ここでは、電流検出器がインダクタ電流ＩＬに応じた電圧信号Ｖｃを出力する構成とするが、インダクタ電流ＩＬに応じた電流信号を出力する構成としてもよい。

１５はエラーアンプ手段であるエラーアンプを示す。エラーアンプ１５の非反転入力端子には基準電圧Ｖｒが入力され、反転入力端子には出力電圧Ｖｏｕｔが入力される。エラーアンプ１５は出力電圧Ｖｏｕｔを基準電圧Ｖｒと比較して、基準電圧Ｖｒとの差電圧に応じた信号レベルの誤差信号を出力する。ここでは、エラーアンプ１５が出力電圧Ｖｏｕｔと基準電圧Ｖｒの差電圧（Ｖｒ−Ｖｏｕｔ）を増幅した電圧信号Ｖｅを出力する構成とするが、出力電圧Ｖｏｕｔと基準電圧Ｖｒの差電圧に応じた電流信号を出力する構成としてもよい。

１６は比較手段である比較回路を示す。比較回路１６にはエラーアンプ１５から出力される誤差信号Ｖｅと電流検出器１４から出力される電流検出信号Ｖｃが入力される。比較回路１６は、誤差信号Ｖｅと電流検出信号Ｖｃの電圧を比較して、電流検出信号Ｖｃが誤差信号Ｖｅを下回るとＲＳラッチをセットする信号を出力する。なお、誤差信号と電流検出信号が電圧信号である場合について説明したが、電流信号であっても同様に実施できる。

１７はＲＳラッチを示す。ＲＳラッチ１７のセット端子Ｓには比較回路１６から出力されるセット信号ＳＴが入力される。ＲＳラッチ１７は、セット信号ＳＴによりセットされると、ハイサイドスイッチ１０をオンにし、ローサイドスイッチ１１をオフにする。一方、リセット端子Ｒに入力されるリセット信号ＲＳＴによりリセットされると、ハイサイドスイッチ１０をオフにし、ローサイドスイッチ１１をオンにする。このようにＲＳラッチ１７は、ハイサイドスイッチ１０とローサイドスイッチ１１のそれぞれを相補的にオン・オフする。

１８は周波数検出手段としての周波数監視回路を示す。周波数監視回路１８にはセット信号ＳＴが入力される。周波数監視回路１８は、セット信号ＳＴを基に、ハイサイドスイッチ１０のスイッチング周波数ｆに応じた信号レベルの周波数検出信号を出力する。ここでは、周波数監視回路がスイッチング周波数ｆに応じた電圧信号Ｖｆを出力する構成とするが、スイッチング周波数ｆに応じた電流信号を出力する構成としてもよい。

１９はタイマ手段であるタイマ回路を示す。タイマ回路１９にはセット信号ＳＴと周波数検出信号Ｖｆが入力される。タイマ回路１９は、周波数検出信号Ｖｆの電圧に応じた（つまりスイッチング周波数ｆに応じた）タイマ時間を設定し、セット信号ＳＴがＲＳラッチ１７をセットする信号（ここでは、信号レベルが‘Ｈ’レベルの信号。）となってからタイマ時間が経過した後に、ＲＳラッチ１７をリセットする信号（ここでは、信号レベルが‘Ｈ’レベルの信号。）を出力する。タイマ回路１９が出力するリセット信号ＲＳＴはＲＳラッチ１７のリセット端子Ｒに入力される。なお、周波数検出信号が電圧信号である場合について説明したが、電流信号であっても同様に実施できる。

但し、タイマ回路１９が周波数検出信号Ｖｆを基にタイマ時間を設定する応答速度は、誤差信号Ｖｃが出力電圧Ｖｏｕｔに応答する速度（ここでは誤差信号Ｖｃの電圧が出力電圧Ｖｏｕｔに応じた電圧となる速度）より遅く設定する。

図２に当該ＤＣ−ＤＣコンバータの動作波形図を示す。以下、当該ＤＣ−ＤＣコンバータの動作について、図２を用いて説明する。
図２において、（ａ）はインダクタ電流ＩＬを示す。（ｂ）は誤差信号Ｖｅと電流検出信号Ｖｃを示す。（ｃ）はセット信号ＳＴと周波数検出信号Ｖｆを示す。（ｄ）はリセット信号ＲＳＴを示す。（ｅ）はハイサイドスイッチ１０を駆動するＲＳラッチ１７の出力Ｖｈを示す。

ハイサイドスイッチ１０がオンの時、インダクタ１２には入力電圧Ｖｄｄと出力電圧Ｖｏｕｔとの差電圧（Ｖｄｄ−Ｖｏｕｔ）が印加される。この時、図２（ａ）に示すように、インダクタ電流ＩＬは直線的に増加し、インダクタ１２は磁気エネルギを蓄える。逆に、ハイサイドスイッチ１０がオフの時、インダクタ１２には出力電圧Ｖｏｕｔが逆方向に印加される。この時、図２（ａ）に示すように、インダクタ電流ＩＬは直線的に減少し、インダクタ１２は磁気エネルギを放出する。インダクタ電流ＩＬはコンデンサ１３によって平滑化され、出力端子には平均化された直流電流Ｉｏｕｔが供給される。

一方、出力電圧Ｖｏｕｔはエラーアンプ１５によって基準電圧Ｖｒと比較され、その電圧差を増幅した信号である誤差信号Ｖｅがエラーアンプ１５から出力される。エラーアンプ１５から出力される誤差信号Ｖｅは比較回路１６において電流検出信号Ｖｃと比較される。なお、電流検出信号Ｖｃは、少なくともハイサイドスイッチ１０がオフの時に、インダクタ１２に流れるインダクタ電流ＩＬに応じた信号レベル（ここでは電圧レベル）となる信号であればよい。

インダクタ電流ＩＬが減少して、図２（ｂ）に示すように電流検出信号Ｖｃが誤差信号Ｖｅを下回ると、図２（ｃ）に示すように、比較回路１６から出力されるセット信号ＳＴの信号レベルが‘Ｈ’レベルになり、ＲＳラッチ１７がセットされる。その結果、ローサイドスイッチ１１がオフになるとともにハイサイドスイッチ１０がオンになり、インダクタ電流ＩＬが増加を開始する。ここでは、ハイサイドスイッチ１０をターンオンする信号は、図２（ｃ）に示すように所定期間Ｔｓだけ信号レベルが‘Ｈ’レベルとなるワンショットパルスである。

このように比較回路１６は、電流検出器１４からの電流検出信号Ｖｃとエラーアンプ１５からの誤差信号Ｖｅを基に、インダクタ電流ＩＬが所定値を下回るとハイサイドスイッチ１０をターンオンする信号を出力して、インダクタ電流ＩＬを増加させる。

セット信号ＳＴは周波数監視回路１８にも入力される。周波数監視回路１８は、セット信号ＳＴの電圧を平均化した電圧となる周波数検出信号Ｖｆを出力する。セット信号ＳＴの‘Ｈ’レベル時の電圧が基準電圧Ｖｒである場合、スイッチング周波数を「ｆ」とすると、周波数検出信号Ｖｆの電圧は、
Ｖｆ＝Ｖｒ×Ｔｓ×ｆ
となる。

タイマ回路１９はセット信号ＳＴの‘Ｈ’レベルを検出すると、内部のタイマを動作させてオン時間（タイマ時間）Ｔｏｎを設定する。オン時間Ｔｏｎは、タイマ回路１９に入力される周波数検出信号Ｖｆの信号レベル（ここでは電圧レベル）が所定値より大きくなると大きくなり、所定値より小さくなると小さくなる。図２（ｄ）に示すように、ハイサイドスイッチ１０がターンオンしてからの経過時間がオン時間Ｔｏｎに至ると、リセット信号ＲＳＴの信号レベルが‘Ｈ’レベルとなる。ここでは、ハイサイドスイッチ１０をターンオフする信号は、図２（ｄ）に示すようワンショットパルスである。

また、図２（ｅ）に示すように、ＲＳラッチ１７の出力Ｖｈは、セット信号ＳＴによってＲＳラッチ１７がセットされると‘Ｈ’レベルの信号となってハイサイドスイッチ１０をターンオンし、リセット信号ＲＳＴによってＲＳラッチ１７がリセットされると‘Ｌ’レベルの信号となってハイサイドスイッチ１０をターンオフする。

次に、出力電圧Ｖｏｕｔが基準電圧Ｖｒとなるように制御され、且つスイッチング周波数ｆの変動が抑制される動作を説明する。
まず、出力電圧Ｖｏｕｔが低下した場合について説明する。

出力電圧Ｖｏｕｔが低下すると誤差信号Ｖｅが上昇する。そのため、減少していく電流検出信号Ｖｃが誤差信号Ｖｅに達するまでの時間、つまり、ハイサイドスイッチ１０のオフ時間が短くなる。タイマ回路１９によって設定されるハイサイドスイッチ１０のオン時間Ｔｏｎは誤差信号Ｖｅによらないので、この場合は一定であり、インダクタ電流ＩＬは全体的に増加する。このことにより、コンデンサ１３を介して負荷へ供給される電力が増加し、低下した出力電圧Ｖｏｕｔが上昇する。

一方、ハイサイドスイッチ１０のオフ時間が短くなると、スイッチング周波数ｆが増加する。その結果、周波数監視回路１８が出力する周波数検出信号Ｖｆの電圧も増加し、タイマ回路１９によって設定されるハイサイドスイッチ１０のオン時間Ｔｏｎが長くなる。オン時間Ｔｏｎが長くなるとスイッチング周波数ｆが低下する。さらに、オン時間Ｔｏｎが長くなるとインダクタ電流ＩＬが増加し、出力電圧Ｖｏｕｔが上昇するが、エラーアンプ１５以降が上記と逆の動作をして、ハイサイドスイッチ１０のオフ時間が長くなり、インダクタ電流ＩＬは全体的に減少する。

逆に、出力電圧Ｖｏｕｔが上昇した場合、誤差信号Ｖｅが低下するので、減少していく電流検出信号Ｖｃが誤差信号Ｖｅに達するまでの時間、つまり、ハイサイドスイッチ１０のオフ時間が長くなり、インダクタ電流ＩＬは全体的に減少する。このことにより、コンデンサ１３を介して負荷へ供給される電力が減少し、増加した出力電圧Ｖｏｕｔが低下する。

一方、出力電圧Ｖｏｕｔが上昇し、ハイサイドスイッチ１０のオフ時間が長くなると、スイッチング周波数ｆが低下する。その結果、周波数監視回路１８が出力する周波数検出信号Ｖｆの電圧も低下し、タイマ回路１９によって設定されるハイサイドスイッチ１０のオン時間Ｔｏｎが短くなる。オン時間Ｔｏｎが短くなるとスイッチング周波数ｆが増加する。さらに、オン時間Ｔｏｎが短くなるとインダクタ電流ＩＬが減少し、出力電圧Ｖｏｕｔが低下するが、エラーアンプ１５以降が上記と逆の動作をして、ハイサイドスイッチ１０のオフ時間が短くなり、インダクタ電流ＩＬは全体的に増加する。

以上の動作により、ハイサイドスイッチ１０のオフ時間が出力電圧Ｖｏｕｔを基準電圧Ｖｒに保つように調整される。また、オン時間Ｔｏｎがスイッチング周波数ｆを一定値に保つように調整（設定）される。つまり、オン時間Ｔｏｎは周波数検出信号Ｖｆの信号レベル（ここでは電圧レベル）が所定値で安定化するように調整される。結果的に当該ＤＣ−ＤＣコンバータは、固定周波数方式と同様の動作をする。一方、オン時間Ｔｏｎがスイッチング周波数ｆを一定値に保つように調整されるタイマ回路１９の応答性を、オフ時間が調整されるエラーアンプ１５以降の応答性より遅く設定することにより、例えば負荷や入力電圧Ｖｄｄの急な変動に伴う出力電圧Ｖｏｕｔの変動に対しては、まず、ハイサイドスイッチ１０のオフ時間が出力電圧Ｖｏｕｔを基準電圧Ｖｒに保つように調整されるので、オフ時間制御方式の高速な応答性は維持される。その後、オン時間Ｔｏｎが比較的ゆっくり調整され、それに応じてオフ時間が調整され、結果的にスイッチング周波数ｆは一定に保たれる。

図３に上記した比較回路１６と周波数監視回路１８とタイマ回路１９の具体的な回路構成図を示す。
図３において、１６０は比較器、１６１は立ち上がり検出器を示す。比較回路１６は、比較器１６０と立ち上がり検出器１６１とから構成される。比較器１６０は、非反転入力端子に誤差信号Ｖｅが入力され、反転入力端子に電流検出信号Ｖｃが入力される。立ち上がり検出器１６１は比較器１６０の出力の立ち上がりを検出して、電圧Ｖｒでパルス幅Ｔｓのワンショットパルスを発生する。すなわち、電流検出信号Ｖｃが誤差信号Ｖｅを下回ると、セット信号ＳＴを出力する比較回路１６からハイサイドスイッチ１０をターンオンさせるワンショットパルスが発生する。

また、１８０は抵抗、１８１はコンデンサを示す。周波数監視回路１８は、抵抗１８０とコンデンサ１８１の直列回路から構成される。この直列回路に比較回路１６から出力されるセット信号ＳＴが印加され、コンデンサ１８１の電圧が周波数検出信号Ｖｆとして出力される。すなわち、セット信号ＳＴがＲＣ積分回路によって平均化され、周波数検出信号Ｖｆ（＝Ｖｒ×Ｔｓ×ｆ）が出力される。

また、１９０は増幅器、１９１は抵抗、１９２はコンデンサ、１９３は電流源回路、１９４はスイッチ、１９５は比較器、１９６は立ち上がり検出器を示す。タイマ回路１９は、増幅器１９０、抵抗１９１、コンデンサ１９２、電流源回路１９３、スイッチ１９４、比較器１９５、立ち上がり検出器１９６から構成される。

増幅器１９０は、反転入力端子に周波数検出信号Ｖｆが入力され、非反転入力端子に基準電圧Ｖｒ１が入力される。増幅器１９０は、周波数検出信号Ｖｆと基準電圧Ｖｒ１の電圧差（Ｖｒ１−Ｖｆ）を増幅する。

増幅器１９０の出力電圧は抵抗１９１を介してコンデンサ１９２に印加される。したがって増幅器１９０は、周波数検出信号Ｖｆが基準電圧Ｖｒ１より上昇するとコンデンサ１９２を放電し、逆に基準電圧Ｖｒ１より低下するとコンデンサ１９２を充電する。

電流源回路１９３はコンデンサ１９２を定電流で充電し、スイッチ１９４はセット信号ＳＴの信号レベルが‘Ｈ’レベルになるとコンデンサ１９２を地絡する。比較器１９５は非反転入力端子にコンデンサ１９２の電圧が入力され、反転入力端子に基準電圧Ｖｒ２が入力される。立ち上がり検出器１９６は、比較器１９５の出力の立ち上がりを検出してワンショットパルスを発生する。すなわち、コンデンサ１９２の電圧が基準電圧Ｖｒ２を上回ると、リセット信号ＲＳＴを出力するタイマ回路１９からハイサイドスイッチ１０をターンオフするワンショットパルスが発生する。

以上の構成により、スイッチング周波数ｆが上昇すると、それに応じて周波数検出信号Ｖｆの電圧が上昇し、基準電圧Ｖｒ１より上昇すると増幅器１９０がコンデンサ１９２を放電する。このため、ワンショットパルスＳＴの発生によってオン時間の開始時に一旦地絡されたコンデンサ１９２は定電流源回路１９３によって充電されるが、増幅器１９０による放電のためにコンデンサ１９２の電圧上昇は遅くなり、基準電圧Ｖｒ２に至ってワンショットパルスＲＳＴを出力するまでの時間が長くなる。すなわち、オン時間Ｔｏｎが長くなり、スイッチング周波数ｆが低下する。

逆に、スイッチング周波数ｆが低下すると、それに応じて周波数検出信号Ｖｆの電圧が低下し、基準電圧Ｖｒ１より低下すると、増幅器１９０がコンデンサ１９２を充電するので、コンデンサ１９２の電圧上昇が速くなり、基準電圧Ｖｒ２に至ってワンショットパルスＲＳＴを出力するまでの時間が短くなる。すなわち、オン時間Ｔｏｎが短くなり、スイッチング周波数ｆが上昇する。

結果的に、オン時間Ｔｏｎは周波数検出信号Ｖｆの電圧が基準電圧（所定値）Ｖｒ１で安定化するように調整され、周波数検出信号Ｖｆの電圧が、
Ｖｆ＝Ｖｒ×Ｔｓ×ｆ＝Ｖｒ１
であるので、スイッチング周波数ｆは、
ｆ＝Ｖｒ１／（Ｖｒ×Ｔｓ）
に固定化される。

（実施の形態２）
図４に本実施の形態２におけるＤＣ−ＤＣコンバータの回路構成図を示す。但し、前述した実施の形態１で説明した部材と同一の部材については同一符号を付して、説明を省略する。

図４において、２０は電流検出手段である電流検出器を示す。電流検出器２０は、インダクタ１２に流れるインダクタ電流ＩＬをハイサイドスイッチ１０を介して検出し、その電流値に応じた信号レベルの電流検出信号を出力する。なお、実施の形態１と同様に、電流検出器がインダクタ電流ＩＬに応じた電圧信号Ｖｃを出力する構成とするが、インダクタ電流ＩＬに応じた電流信号を出力する構成としてもよい。

また、２１は比較手段である比較回路を示す。比較回路２１にはエラーアンプ１５から出力される誤差信号Ｖｅと電流検出器２０から出力される電流検出信号Ｖｃが入力される。比較回路２１は、誤差信号Ｖｅと電流検出信号Ｖｃの電圧を比較して、電流検出信号Ｖｃが誤差信号Ｖｅを上回るとＲＳラッチ１７をリセットする信号を出力する。ＲＳラッチ１７のリセット端子Ｒには比較回路２１から出力されるリセット信号ＲＳＴが入力される。なお、実施の形態１と同様に誤差信号と電流検出信号が電圧信号である場合について説明したが、電流信号であっても同様に実施できる。

２２はタイマ手段であるタイマ回路を示す。タイマ回路２２には比較回路２１から出力されるリセット信号ＲＳＴと周波数監視回路１８から出力される周波数検出信号Ｖｆが入力される。タイマ回路２２は、周波数検出信号Ｖｆの電圧に応じた（つまりハイサイドスイッチ１０のスイッチング周波数ｆに応じた）タイマ時間を設定し、リセット信号ＲＳＴがＲＳラッチ１７をリセットする信号となってからタイマ時間が経過した後に、ＲＳラッチ１７をセットする信号を出力する。タイマ回路２２が出力するセット信号ＳＴはＲＳラッチ１７のセット端子Ｓに入力される。なお、実施の形態１と同様に周波数検出信号が電圧信号である場合について説明したが、電流信号であっても同様に実施できる。

周波数監視回路１８は、比較回路２１から出力されるリセット信号ＲＳＴが入力され、リセット信号ＲＳＴを基に、ハイサイドスイッチ１０のスイッチング周波数ｆに応じた信号レベルの周波数検出信号Ｖｆを出力する。ここでは、実施の形態１と同様に周波数監視回路がスイッチング周波数ｆに応じた電圧信号Ｖｆを出力する構成とするが、スイッチング周波数ｆに応じた電流信号を出力する構成としてもよい。

また、実施の形態１と同様に、タイマ回路２２が周波数検出信号Ｖｆを基にタイマ時間を設定する応答速度は、誤差信号Ｖｃが出力電圧Ｖｏｕｔに応答する速度（ここでは誤差信号Ｖｃの電圧が出力電圧Ｖｏｕｔに応じた電圧となる速度）より遅く設定する。

図５に当該ＤＣ−ＤＣコンバータの動作波形図を示す。以下、当該ＤＣ−ＤＣコンバータの動作について、図５を用いて説明する。
図５において、（ａ）はインダクタ電流ＩＬを示す。（ｂ）は誤差信号Ｖｅと電流検出信号Ｖｃを示す。（ｃ）はリセット信号ＲＳＴと周波数検出信号Ｖｆを示す。（ｄ）はセット信号ＳＴを示す。（ｅ）はＲＳラッチ１７の出力Ｖｈを示す。

ハイサイドスイッチ１０がオンの時、インダクタ１２には入力電圧Ｖｄｄと出力電圧Ｖｏｕｔとの差電圧（Ｖｄｄ−Ｖｏｕｔ）が印加される。この時、図５（ａ）に示すように、インダクタ電流ＩＬは直線的に増加し、インダクタ１２は磁気エネルギを蓄える。逆に、ハイサイドスイッチ１０がオフの時、インダクタ１２には出力電圧Ｖｏｕｔが逆方向に印加される。この時、図５（ａ）に示すように、インダクタ電流ＩＬは直線的に減少し、インダクタ１２は磁気エネルギを放出する。インダクタ電流ＩＬはコンデンサ１３によって平滑化され、出力端子には平均化された直流電流Ｉｏｕｔが供給される。

一方、出力電圧Ｖｏｕｔはエラーアンプ１５によって基準電圧Ｖｒと比較され、その電圧差を増幅した信号である誤差信号Ｖｅがエラーアンプ１５から出力される。エラーアンプ１５から出力される誤差信号Ｖｅは比較回路２１において電流検出信号Ｖｃと比較される。なお、電流検出信号Ｖｃは、少なくともハイサイドスイッチ１０がオンの時に、インダクタ１２に流れるインダクタ電流ＩＬに応じた信号レベル（ここでは電圧レベル）となる信号であればよい。

インダクタ電流ＩＬが増加して、図５（ｂ）に示すように電流検出信号Ｖｃが誤差信号Ｖｅを上回ると、図５（ｃ）に示すように、比較回路２１から出力されるリセット信号ＲＳＴの信号レベルが‘Ｈ’レベルになり、ＲＳラッチ１７がリセットされる。その結果、ハイサイドスイッチ１０がオフになるとともにローサイドスイッチ１１がオンになり、インダクタ電流ＩＬが増加を開始する。ここでは、図５（ｃ）に示すように、ハイサイドスイッチ１０をターンオフする信号は所定期間Ｔｓだけ信号レベルが‘Ｈ’レベルとなるワンショットパルスである。

このように比較回路２１は、電流検出器１４からの電流検出信号Ｖｃとエラーアンプ１５からの誤差信号Ｖｅを基に、インダクタ電流ＩＬが所定値を上回るとハイサイドスイッチ１０をターンオフする信号を出力して、インダクタ電流ＩＬを減少させる。

また、リセット信号ＲＳＴは周波数監視回路１８にも入力される。周波数監視回路１８は、リセット信号ＲＳＴの電圧を平均化した電圧となる周波数検出信号Ｖｆを出力する。リセット信号ＲＳＴの‘Ｈ’レベル時の電圧が基準電圧Ｖｒである場合、スイッチング周波数を「ｆ」とすると、周波数検出信号Ｖｆの電圧は、
Ｖｆ＝Ｖｒ×Ｔｓ×ｆ
となる。

タイマ回路２２はリセット信号ＲＳＴの‘Ｈ’レベルを検出すると、内部のタイマを動作させてオフ時間（タイマ時間）Ｔｏｆｆを設定する。オフ時間Ｔｏｆｆは、タイマ回路２２に入力される周波数検出信号Ｖｆの信号レベル（ここでは電圧レベル）が所定値より大きくなると大きくなり、所定値より小さくなると小さくなる。図５（ｄ）に示すように、ハイサイドスイッチ１０がターンオフしてからの経過時間がオフ時間Ｔｏｆｆに至ると、セット信号ＳＴの信号レベルが‘Ｈ’レベルとなる。ここでは、ハイサイドスイッチ１０をターンオフする信号は図５（ｄ）に示すようにワンショットパルスである。

また、図５（ｅ）に示すように、ＲＳラッチ１７の出力Ｖｈは、セット信号ＳＴによってＲＳラッチ１７がセットされると‘Ｈ’レベルの信号となってハイサイドスイッチ１０をターンオンし、リセット信号ＲＳＴによってＲＳラッチ１７がリセットされると‘Ｌ’レベルの信号となってハイサイドスイッチ１０をターンオフする。

次に、出力電圧Ｖｏｕｔが基準電圧Ｖｒとなるように制御され、且つスイッチング周波数ｆの変動が抑制される動作を説明する。
まず、出力電圧Ｖｏｕｔが低下した場合について説明する。

出力電圧Ｖｏｕｔが低下すると誤差信号Ｖｅが上昇する。そのため、増加していく電流検出信号Ｖｃが誤差信号Ｖｅに達するまでの時間、つまり、ハイサイドスイッチ１０のオン時間が長くなる。タイマ回路２２によって設定されるハイサイドスイッチ１０のオフ時間Ｔｏｆｆは誤差信号Ｖｅによらないので、この場合は一定であり、インダクタ電流ＩＬは全体的に増加する。このことにより、コンデンサ１３を介して負荷へ供給される電力が増加し、低下した出力電圧Ｖｏｕｔは上昇する。

一方、ハイサイドスイッチ１０のオン時間が長くなると、スイッチング周波数ｆが低下する。その結果、周波数監視回路１８が出力する周波数検出信号Ｖｆの電圧も低下し、タイマ回路２２によって設定されるハイサイドスイッチ１０のオフ時間Ｔｏｆｆが短くなる。オフ時間Ｔｏｆｆが短くなるとスイッチング周波数ｆが増加する。さらに、オフ時間Ｔｏｆｆが短くなるとインダクタ電流ＩＬが増加し、出力電圧Ｖｏｕｔが上昇するが、エラーアンプ１５以降が上記と逆の動作をして、ハイサイドスイッチ１０のオン時間が短くなり、インダクタ電流ＩＬは全体的に減少する。

逆に、出力電圧Ｖｏｕｔが上昇した場合、誤差信号Ｖｅが低下するので、増加していく電流検出信号Ｖｃが誤差信号Ｖｅに達するまでの時間、つまり、ハイサイドスイッチ１０のオン時間が短くなり、インダクタ電流ＩＬが全体的に減少する。このことにより、コンデンサ１３を介して負荷へ供給される電力が減少し、増加した出力電圧Ｖｏｕｔが低下する。

一方、出力電圧Ｖｏｕｔが上昇し、ハイサイドスイッチ１０のオン時間が短くなると、スイッチング周波数ｆが増加する。その結果、周波数監視回路１８が出力する周波数検出信号Ｖｆの電圧も増加し、タイマ回路２２によって設定されるハイサイドスイッチ１０のオフ時間Ｔｏｆｆが長くなる。オフ時間Ｔｏｆｆが長くなるとスイッチング周波数ｆが減少する。さらに、オフ時間Ｔｏｆｆが長くなるとインダクタ電流ＩＬが減少し、出力電圧Ｖｏｕｔが低下するが、エラーアンプ１５以降が上記と逆の動作をして、ハイサイドスイッチ１０のオン時間が長くなり、インダクタ電流ＩＬは全体的に増加する。

以上の動作により、ハイサイドスイッチ１０のオン時間が出力電圧Ｖｏｕｔを基準電圧Ｖｒに保つように調整される。また、オフ時間Ｔｏｆｆがスイッチング周波数ｆを一定値に保つように調整（設定）される。つまり、オフ時間Ｔｏｆｆは周波数検出信号Ｖｆの信号レベル（ここでは電圧レベル）が所定値で安定化するように調整される。結果的に当該ＤＣ−ＤＣコンバータは、固定周波数方式と同様の動作をする。一方、オフ時間Ｔｏｆｆがスイッチング周波数ｆを一定値に保つように調整されるタイマ回路２２の応答性を、オン時間が調整されるエラーアンプ１５以降の応答性より遅く設定することにより、例えば負荷や入力電圧Ｖｄｄの急な変動に伴う出力電圧Ｖｏｕｔの変動に対しては、まず、ハイサイドスイッチ１０のオン時間が出力電圧Ｖｏｕｔを基準電圧Ｖｒに保つように調整されるので、オン時間制御方式の高速な応答性は維持される。その後、オフ時間Ｔｏｆｆが比較的ゆっくり調整され、それに応じてオン時間が調整され、結果的にスイッチング周波数ｆは一定に保たれる。

（実施の形態３）
図６に本実施の形態３におけるＤＣ−ＤＣコンバータの回路構成図を示す。但し、前述した実施の形態１で説明した部材と同一の部材については同一符号を付して、説明を省略する。

図６において、２３は電流検出手段である電流検出器を示す。電流検出器２３は、インダクタ１２に流れるインダクタ電流ＩＬを検出し、その電流値に応じた信号レベルの電流検出信号を出力する。なお、実施の形態１と同様に、電流検出器がインダクタ電流ＩＬに応じた電圧信号Ｖｃを出力する構成とするが、インダクタ電流ＩＬに応じた電流信号を出力する構成としてもよい。

２４はヒステリシス比較手段であるヒステリシス比較回路を示す。また、２４０は増幅器、２４１は加算回路、２４２は第１の比較器、２４３は第１の立ち上がり検出器、２４４は第２の比較器、２４５は第２の立ち上がり検出器を示す。ヒステリシス比較回路２４は、増幅器２４０、加算回路２４１、比較器２４２、立ち上がり検出器２４３、比較器２４４、立ち上がり検出器２４５から構成される。

増幅器２４０は、非反転入力端子に周波数監視回路１８から出力される周波数検出信号Ｖｆが入力され、反転入力端子に基準電圧Ｖｒ１が入力される。増幅器２４０は周波数検出信号Ｖｆの電圧と基準電圧Ｖｒ１の差電圧（Ｖｆ−Ｖｒ１）を増幅した電圧となるオフセット電圧Ｖｏｓ（オフセット値）を出力する。したがって、オフセット電圧Ｖｏｓは、周波数検出信号Ｖｆが基準電圧Ｖｒ１より上昇すると上昇し、周波数検出信号Ｖｆが基準電圧Ｖｒ１より低下すると低下する。

加算回路２４１は、エラーアンプ１５から出力される誤差信号Ｖｅとオフセット電圧Ｖｏｓの加算結果（加算信号）である加算電圧（Ｖｅ＋Ｖｏｓ）を出力する。比較器２４２は非反転入力端子に誤差信号Ｖｅが入力され、反転入力端子に電流検出信号Ｖｃが入力される。立ち上がり検出器２４３は比較器２４２の出力の立ち上がりを検出し、電圧Ｖｒでパルス幅Ｔｓのワンショットパルスを出力する。すなわち、比較器２４２と立ち上がり検出器２４３は、電流検出信号Ｖｃが誤差信号Ｖｅを下回ると、ハイサイドスイッチ１０をターンオンさせるワンショットパルスを出力する。立ち上がり検出器２４３から出力されるセット信号ＳＴはＲＳラッチ１７のセット端子Ｓに入力される。

比較器２４４は非反転入力端子に電流検出信号Ｖｃが入力され、反転入力端子に加算回路２４１の出力（Ｖｅ＋Ｖｏｓ）が入力される。立ち上がり検出器２４５は比較器２４４の出力の立ち上がりを検出し、ワンショットパルスを出力する。すなわち、比較器２４４と立ち上がり検出器２４５は、電流検出信号Ｖｃが加算信号（Ｖｅ＋Ｖｏｓ）を上回ると、ハイサイドスイッチ１０をターンオフさせるワンショットパルスを出力する。立ち上がり検出器２４５から出力されるリセット信号ＲＳＴはＲＳラッチ１７のリセット端子Ｒに入力される。

以上のように、誤差信号Ｖｅと電流検出信号Ｖｃと周波数検出信号Ｖｆが入力されるヒステリシス比較回路２４は、周波数検出信号Ｖｆの電圧に応じた（つまりハイサイドスイッチ１０のスイッチング周波数ｆに応じた）オフセット電圧Ｖｏｓを設定し、誤差信号Ｖｅにオフセット電圧Ｖｏｓを加算した信号と誤差信号Ｖｅそれぞれを電流検出信号Ｖｃと比較して、電流検出信号Ｖｃが誤差信号Ｖｅを下回るとＲＳラッチ１７をセットするワンショットパルスＳＴを出力し、電流検出信号Ｖｃが加算信号（Ｖｅ＋Ｖｏｓ）を上回るとＲＳラッチ１７をリセットするワンショットパルスＲＳＴを出力することで、誤差信号Ｖｅに重畳されたオフセット電圧Ｖｏｓの範囲内で電流検出信号が増減するように、ハイサイドスイッチ１０をオン・オフさせる。なお、ここでは、誤差信号Ｖｅと電流検出信号Ｖｃと周波数検出信号Ｖｆが電圧信号である場合について説明したが、電流信号であっても同様に実施できる。

但し、ヒステリシス比較回路２４が周波数検出信号Ｖｆを基にオフセット電圧Ｖｃｏ（オフセット値）を設定する応答速度は、誤差信号Ｖｃが出力電圧Ｖｏｕｔに応答する速度（ここでは誤差信号Ｖｃの電圧が出力電圧Ｖｏｕｔ応じた電圧となる速度）より遅く設定する。

図７に当該ＤＣ−ＤＣコンバータの動作波形図を示す。以下、当該ＤＣ−ＤＣコンバータの動作について、図７を用いて説明する。
図７において、（ａ）はインダクタ電流ＩＬを示す。（ｂ）は誤差信号Ｖｅと、誤差信号Ｖｅとオフセット電圧Ｖｏｓの加算信号（Ｖｅ＋Ｖｏｓ）と、電流検出信号Ｖｃとを示す。（ｃ）はセット信号ＳＴと周波数検出信号Ｖｆを示す。（ｄ）はリセット信号ＲＳＴを示す。（ｅ）はＲＳラッチ１７の出力Ｖｈを示す。

ハイサイドスイッチ１０がオンの時、インダクタ１２には入力電圧Ｖｄｄと出力電圧Ｖｏｕｔとの差電圧（Ｖｄｄ−Ｖｏｕｔ）が印加される。この時、図７（ａ）に示すように、インダクタ電流ＩＬは直線的に増加し、インダクタ１２は磁気エネルギを蓄える。逆に、ハイサイドスイッチ１０がオフの時、インダクタ１２には出力電圧Ｖｏｕｔが逆方向に印加される。この時、図７（ａ）に示すように、インダクタ電流ＩＬは直線的に減少し、インダクタ１２は磁気エネルギを放出する。インダクタ電流ＩＬはコンデンサ１３によって平滑化され、出力端子には平均化された直流電流Ｉｏｕｔが供給される。

一方、出力電圧Ｖｏｕｔはエラーアンプ１５によって基準電圧Ｖｒと比較され、その電圧差を増幅した信号である誤差信号Ｖｅがエラーアンプ１５から出力される。エラーアンプ１５から出力される誤差信号Ｖｅはヒステリシス比較回路２４において電流検出信号Ｖｃと比較される。

インダクタ電流ＩＬが減少して、図７（ｂ）に示すように電流検出信号Ｖｃが誤差信号Ｖｅを下回ると、図７（ｃ）に示すように、ヒステリシス比較回路２４から出力されるセット信号ＳＴの信号レベルが‘Ｈ’レベルになり、ＲＳラッチ１７がセットされる。その結果、ローサイドスイッチ１１がオフになるとともにハイサイドスイッチ１０がオンになり、インダクタ電流ＩＬが増加を開始する。ここでは、図７（ｃ）に示すよう、ハイサイドスイッチ１０をターンオンさせる信号は所定期間Ｔｓだけ信号レベルが‘Ｈ’レベルとなるワンショットパルスである。

また、誤差信号Ｖｅはヒステリシス比較回路２４においてオフセット電圧Ｖｏｓと加算されて電流検出信号Ｖｃと比較される。インダクタ電流ＩＬが増加して、図７（ｂ）に示すように電流検出信号Ｖｃが誤差信号Ｖｅにオフセット電圧Ｖｏｓを加えた加算信号を上回ると、図７（ｄ）に示すように、ヒステリシス比較回路２４から出力されるリセット信号ＲＳＴの信号レベルが‘Ｈ’レベルになり、ＲＳラッチ１７がリセットされる。その結果、ハイサイドスイッチ１０がオフになるとともにローサイドスイッチ１１がオンになる。ここでは図７（ｄ）に示すように、ハイサイドスイッチ１０をターンオフする信号はワンショットパルスである。

また、セット信号ＳＴは周波数監視回路１８にも入力される。周波数監視回路１８は、セット信号ＳＴの電圧を平均化した電圧となる周波数検出信号Ｖｆを出力する。セット信号ＳＴの‘Ｈ’レベル時の電圧が基準電圧Ｖｒである場合、スイッチング周波数を「ｆ」とすると、周波数検出信号Ｖｆの電圧は、
Ｖｆ＝Ｖｒ×Ｔｓ×ｆ
となる。ヒステリシス比較回路２４は、この周波数検出信号Ｖｆを基にオフセット電圧Ｖｏｓを設定し、誤差信号Ｖｅに加算する。

また、図７（ｅ）に示すように、ＲＳラッチ１７の出力Ｖｈは、セット信号ＳＴによってＲＳラッチ１７がセットされると‘Ｈ’レベルの信号となってハイサイドスイッチ１０をターンオンし、リセット信号ＲＳＴによってＲＳラッチ１７がリセットされると‘Ｌ’レベルの信号となってハイサイドスイッチ１０をターンオフする。

このように、ヒステリシス比較回路２４は、スイッチング周波数ｆに応じた不感帯（インダクタ電流ＩＬの変動幅）を設定し、インダクタ電流ＩＬが不感帯の下限値を下回るとハイサイドスイッチ１０をターンオンし、インダクタ電流ＩＬが不感帯の上限値を上回るとハイサイドスイッチ１０をターンオフする信号を出力する。つまりオフセット電圧Ｖｏｓ（オフセット値）は不感帯の上限値と下限値の差に相当し、電流検出信号Ｖｃは、誤差信号Ｖｃに重畳されたオフセット電圧Ｖｏｓの範囲内で増減する。誤差信号Ｖｅに加算されるオフセット電圧Ｖｏｓは、周波数検出信号Ｖｆの信号レベル（ここでは電圧レベル）が所定値より大きくなると大きくなり、所定値より小さくなると小さくなる。

次に、出力電圧Ｖｏｕｔが基準電圧Ｖｒとなるように制御され、且つスイッチング周波数ｆの変動が抑制される動作を説明する。
まず、出力電圧Ｖｏｕｔが低下した場合について説明する。

出力電圧Ｖｏｕｔが低下すると誤差信号Ｖｅが上昇する。そのため、増加していく電流検出信号Ｖｃが誤差信号Ｖｅにオフセット電圧Ｖｏｓを加えた電圧に達するまでの時間、つまり、ハイサイドスイッチ１０のオン時間が長くなる。同時に、減少していく電流検出信号Ｖｃが誤差信号Ｖｅに達するまでの時間、つまり、ハイサイドスイッチ１０のオフ時間が短くなる。このため、インダクタ電流ＩＬは全体的に増加し、コンデンサ１３を介して負荷へ供給される電力が増加し、低下した出力電圧Ｖｏｕｔは上昇する。

逆に、出力電圧Ｖｏｕｔが上昇した場合、誤差信号Ｖｅが低下するので、増加していく電流検出信号Ｖｃが誤差信号Ｖｅにオフセット電圧Ｖｏｓを加えた電圧に達するまでの時間、つまり、ハイサイドスイッチ１０のオン時間が短くなる。同時に、減少していく電流検出信号Ｖｃが誤差信号Ｖｅに達するまでの時間、つまり、ハイサイドスイッチ１０のオフ時間が長くなる。このため、インダクタ電流ＩＬは全体的に減少し、増加した出力電圧Ｖｏｕｔは低下する。

一方、以上のような出力電圧Ｖｏｕｔの安定化動作の結果、スイッチング周波数ｆが低下し、周波数検出信号Ｖｆが低下すると、ヒステリシス比較回路２４で設定されるオフセット電圧Ｖｏｓが減少する。オフセット電圧Ｖｏｓが減少するとインダクタ電流ＩＬの変化幅（不感帯）が小さくなり、その結果スイッチング周波数ｆが増加する。

逆に、スイッチング周波数ｆが増加すると周波数検出信号Ｖｆも増加し、ヒステリシス比較回路２４で設定されるオフセット電圧Ｖｏｓが増加する。オフセット電圧Ｖｏｓが増加すると、インダクタ電流ＩＬの変化幅が大きくなり、その結果スイッチング周波数ｆが低下する。

以上の動作により、ハイサイドスイッチ１０のオン時間およびオフ時間が出力電圧Ｖｏｕｔを基準電圧Ｖｒに保つように調整される。また、インダクタ電流ＩＬの変化幅がスイッチング周波数ｆを一定値に保つように調整される。つまり、オフセット電圧Ｖｏｓ（オフセット値）が周波数検出信号Ｖｆの信号レベル（ここでは電圧レベル）を所定値で安定化するように調整される。結果的に当該ＤＣ−ＤＣコンバータは、固定周波数方式と同様の動作をする。一方、オフセット電圧Ｖｏｓがスイッチング周波数ｆを一定値に保つように調整されるヒステリシス比較回路２４の応答性を、オン時間およびオフ時間が調整されるエラーアンプ１５以降の応答性より遅く設定することにより、例えば負荷や入力電圧Ｖｄｄの急な変動に伴う出力電圧Ｖｏｕｔの変動に対しては、まず、ハイサイドスイッチ１０のオン時間およびオフ時間が出力電圧Ｖｏｕｔを基準電圧Ｖｒに保つように調整されるので、固定ヒステリシス方式の高速な応答性は維持される。その後、オフセット電圧Ｖｏｓすなわちインダクタ電流ＩＬの変化幅が比較的ゆっくり調整され、それに応じてオン時間およびオフ時間が調整され、結果的にスイッチング周波数ｆは一定に保たれる。

なお、以上の実施の形態１〜３の説明において、周波数監視回路１８は、セット信号ＳＴあるいはリセット信号ＲＳＴを検出することにより、周波数検出信号Ｖｆを出力する構成としたが、この構成に限定されるものではない。周波数監視回路はスイッチング周波数ｆに応じた信号レベル（ここでは電圧レベル）となる周波数検出信号を出力すればよく、例えば、実施の形態１〜３で説明したセット信号ＳＴとリセット信号ＲＳＴの両方を検出してもよいし、スイッチの駆動信号等、スイッチング周波数の情報を有する信号であれば全て利用できる。また、周波数監視回路は図３に示したようなＲＣ積分回路に限定されるものではなく、ほかの平均化回路でももちろん構わないし、入力パルスをカウントしてスイッチング周波数を検出するような回路を用いてもよい。また、出力される周波数検出信号はスイッチング周波数に比例する必要もなく、スイッチング周波数と相関関係があればよい。

また、以上の実施の形態１〜３の説明においては降圧型のＤＣ−ＤＣコンバータを用いて説明したが、本発明は降圧型に限定されるものではなく、スイッチのオン・オフによってインダクタが磁気エネルギの蓄積と放出を繰り返す、全てのスイッチング方式のＤＣ−ＤＣコンバータに適用できる。

また、実施の形態３におけるＤＣ−ＤＣコンバータは、誤差信号にオフセット電圧Ｖｏｓ（オフセット値）を加算する構成としたが、誤差信号からオフセット電圧Ｖｏｓを減算させる構成によっても、同様にスイッチング周波数ｆを一定値に固定することができる。

本実施の形態によれば、固定のスイッチング周波数で動作するための発振回路を有さないカレントモード制御方式のＤＣ−ＤＣコンバータにおいて、スイッチング周波数に応じて、オフ時間制御方式ではハイサイドスイッチ１０のオン時間Ｔｏｎを調整し、オン時間制御方式ではハイサイドスイッチ１０のオフ時間Ｔｏｆｆを調整し、固定ヒステリシス方式ではインダクタ電流ＩＬの変化幅（不感帯）を調整することにより、出力電圧Ｖｏｕｔを基準電圧Ｖｒに保つ高速な応答性を維持しながら、スイッチング周波数ｆの変動を抑制することができる。

本発明にかかるＤＣ−ＤＣコンバータは、出力電圧を一定値に保つ高速な応答性を維持しながら、スイッチング周波数の変動を抑制することができ、固定のスイッチング周波数で動作するための発振回路を有さないカレントモード制御方式のＤＣ−ＤＣコンバータに有用である。

本発明の実施の形態１におけるＤＣ−ＤＣコンバータの回路構成図 本発明の実施の形態１におけるＤＣ−ＤＣコンバータの動作波形図 本発明の実施の形態１におけるＤＣ−ＤＣコンバータの比較回路と周波数監視回路とタイマ回路の回路構成図 本発明の実施の形態２におけるＤＣ−ＤＣコンバータの回路構成図 本発明の実施の形態２におけるＤＣ−ＤＣコンバータの動作波形図 本発明の実施の形態３におけるＤＣ−ＤＣコンバータの回路構成図 本発明の実施の形態３におけるＤＣ−ＤＣコンバータの動作波形図 従来のオフ時間制御方式のＤＣ−ＤＣコンバータの回路構成図

符号の説明

１０、１００ ハイサイドスイッチ
１１、１０１ ローサイドスイッチ
１２、１０２ インダクタ
１３、１０３ コンデンサ
１４、２０、２３、１０４ 電流検出器
１５、１０５ エラーアンプ
１６、２１ 比較回路
１７、１０７ ＲＳラッチ
１８ 周波数監視回路
１９、２２ タイマ回路
２４ ヒステリシス比較回路
１０６ 比較器
１６０ 比較器
１６１ 立ち上がり検出器
１８０ 抵抗
１８１ コンデンサ
１９０ 増幅器
１９１ 抵抗
１９２ コンデンサ
１９３ 電流源回路
１９４ スイッチ
１９５ 比較器
１９６ 立ち上がり検出器
２４０ 増幅器
２４１ 加算回路
２４２ 第１の比較器
２４３ 第１の立ち上がり検出器
２４４ 第２の比較器
２４５ 第２の立ち上がり検出器

Claims (12)

1. インダクタに流れる電流をスイッチング手段のオン・オフ動作によって調整して、出力電圧を制御するＤＣ−ＤＣコンバータであって、
   当該ＤＣ−ＤＣコンバータの出力電圧を基準電圧と比較して誤差信号を出力するエラーアンプ手段と、
   少なくとも前記スイッチング手段がオフの時に、前記インダクタに流れる電流に応じた信号レベルの電流検出信号を出力する電流検出手段と、
   前記誤差信号と前記電流検出信号を基に、前記インダクタに流れる電流が所定値を下回ると前記スイッチング手段をターンオンする信号を出力する比較手段と、
   前記スイッチング手段のスイッチング周波数に応じた信号レベルの周波数検出信号を出力する周波数検出手段と、
   前記周波数検出信号を基に前記スイッチング周波数に応じたタイマ時間を設定し、前記スイッチング手段がターンオンしてから前記タイマ時間が経過した後に前記スイッチング手段をターンオフする信号を出力するタイマ手段と、
   を有することを特徴とするＤＣ−ＤＣコンバータ。
2. 前記周波数検出手段は、前記スイッチング手段をターンオンする信号もしくは前記スイッチング手段をターンオフする信号の少なくとも一方を入力とすることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
3. 前記タイマ手段は、前記周波数検出信号の信号レベルが所定値で安定化するように前記タイマ時間を設定することを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
4. 前記タイマ手段が前記周波数検出信号を基に前記タイマ時間を設定する応答速度は、前記エラーアンプ手段の前記誤差信号が当該ＤＣ−ＤＣコンバータの出力電圧に応答する速度より遅く設定されることを特徴とする請求項３記載のＤＣ−ＤＣコンバータ。
5. インダクタに流れる電流をスイッチング手段のオン・オフ動作によって調整して、出力電圧を制御するＤＣ−ＤＣコンバータであって、
   当該ＤＣ−ＤＣコンバータの出力電圧を基準電圧と比較して誤差信号を出力するエラーアンプ手段と、
   少なくとも前記スイッチング手段がオンの時に、前記インダクタに流れる電流に応じた信号レベルの電流検出信号を出力する電流検出手段と、
   前記誤差信号と前記電流検出信号を基に、前記インダクタに流れる電流が所定値を上回ると前記スイッチング手段をターンオフする信号を出力する比較手段と、
   前記スイッチング手段のスイッチング周波数に応じた信号レベルの周波数検出信号を出力する周波数検出手段と、
   前記周波数検出信号を基に前記スイッチング周波数に応じたタイマ時間を設定し、前記スイッチング手段がターンオフしてから前記タイマ時間が経過した後に前記スイッチング手段をターンオンする信号を出力するタイマ手段と、
   を有することを特徴とするＤＣ−ＤＣコンバータ。
6. 前記周波数検出手段は、前記スイッチング手段をターンオンする信号もしくは前記スイッチング手段をターンオフする信号の少なくとも一方を入力とすることを特徴とする請求項５記載のＤＣ−ＤＣコンバータ。
7. 前記タイマ手段は、前記周波数検出信号の信号レベルが所定値で安定化するように前記タイマ時間を設定することを特徴とする請求項５記載のＤＣ−ＤＣコンバータ。
8. 前記タイマ手段が前記周波数検出信号を基に前記タイマ時間を設定する応答速度は、前記エラーアンプ手段の前記誤差信号が当該ＤＣ−ＤＣコンバータの出力電圧に応答する速度より遅く設定されることを特徴とする請求項７記載のＤＣ−ＤＣコンバータ。
9. インダクタに流れる電流をスイッチング手段のオン・オフ動作によって調整して、出力電圧を制御するＤＣ−ＤＣコンバータであって、
   当該ＤＣ−ＤＣコンバータの出力電圧を基準電圧と比較して誤差信号を出力するエラーアンプ手段と、
   前記インダクタに流れる電流に応じた信号レベルの電流検出信号を出力する電流検出手段と、
   前記スイッチング手段のスイッチング周波数に応じた信号レベルの周波数検出信号を出力する周波数検出手段と、
   前記誤差信号と前記電流検出信号と前記周波数検出信号を基に、前記スイッチング周波数に応じた大きさの不感帯を設定し、前記インダクタに流れる電流が前記不感帯の下限値を下回ると前記スイッチング手段をターンオンし、前記インダクタに流れる電流が前記不感帯の上限値を上回ると前記スイッチング手段をターンオフする信号を出力するヒステリシス比較手段と、
   を有することを特徴とするＤＣ−ＤＣコンバータ。
10. 前記周波数検出手段は、前記スイッチング手段をターンオンする信号もしくは前記スイッチング手段をターンオフする信号の少なくとも一方を入力とすることを特徴とする請求項９記載のＤＣ−ＤＣコンバータ。
11. 前記ヒステリシス比較手段は、前記周波数検出信号の信号レベルが所定値で安定化するように前記不感帯の上限値と下限値の差に相当するオフセット値を設定し、前記オフセット値を前記誤差信号に加算または減算し、前記誤差信号に重畳された前記オフセット値内で前記電流検出信号が増減するように、前記スイッチング手段をオン・オフする信号を出力することを特徴とする請求項９記載のＤＣ−ＤＣコンバータ。
12. 前記ヒステリシス比較手段が前記周波数検出信号を基に前記オフセット値を設定する応答速度は、前記エラーアンプ手段の前記誤差信号が当該ＤＣ−ＤＣコンバータの出力電圧に応答する速度より遅く設定されることを特徴とする請求項１１記載のＤＣ−ＤＣコンバータ。
    

Images