JP7385491B2

JP7385491B2 - スイッチング電源の制御回路

Info

Publication number: JP7385491B2
Application number: JP2020024534A
Authority: JP
Inventors: 直人菊地; 幸拓朝長; 茂樹大塚
Original assignee: Denso Corp; Toyota Central R&D Labs Inc
Current assignee: Denso Corp; Toyota Central R&D Labs Inc
Priority date: 2020-02-17
Filing date: 2020-02-17
Publication date: 2023-11-22
Anticipated expiration: 2040-02-17
Also published as: JP2021129482A

Description

本発明は、バーストモードで動作可能なスイッチング電源の制御回路に関する。

特許文献１に開示されているバーストモード制御型のスイッチング電源では、インダクタの「ピーク電流」および「ボトム電流」を検出し、電源の電気的状態に応じて、そのしきい値を調節する機構を有する。これにより、バースト動作時のスイッチング周波数の調節を可能としている。

特許第５２４０９８３号公報

特許文献１のスイッチング電源では、バースト期間中のオンパルス幅は、インダクタ値および入力電圧値に依存する。そのため、例えば、電圧変動範囲が広範囲に渡る電源（例：車載高圧電池セル）に特許文献１の技術を適用した場合は、入力電圧の変動によってオンパルス幅が変動するため、バースト期間中のスイッチング周波数変動が発生してしまう。

本明細書で開示するスイッチング電源の制御回路は、負荷状態に依存してスイッチをオフ状態する期間を有するバーストモードで動作可能なスイッチング電源の制御回路である。制御回路は、ハイサイドスイッチを駆動するハイサイド駆動信号の生成期間を指示するバースト信号を生成するバースト信号生成部を備える。バースト信号は、出力電圧が設定電圧に追従するようにヒステリシス幅を有する比較器を用いて生成される。制御回路は、入力電圧および出力電圧に応じて、ハイサイド駆動信号のパルス幅を制御するパルス幅制御部を備える。制御回路は、ローサイドスイッチに流れる電流値が、予め定められた電流下限値まで減少した特定タイミングを検知する電流検知部を備える。制御回路は、バースト信号によって指示されたハイサイド駆動信号の生成期間中に、電流検知部によって特定タイミングが検知されたことに応じて、パルス幅制御部で制御されたパルス幅を有するハイサイド駆動信号を生成する駆動制御部を備える。

ハイサイド駆動信号の生成期間中（すなわちバースト期間中）に、入力電圧および出力電圧に応じて、ハイサイド駆動信号のパルス幅を制御する。入力電圧の変動に応じてハイサイド駆動信号のパルス幅を制御することができるため、バースト期間中のスイッチング周波数を一定にすることが可能となる。入力電圧変動に依存せず、バースト期間におけるスイッチング周波数を固定化することが可能となる。

パルス幅制御部は、パルス幅を入力電圧に反比例するように制御してもよい。効果の詳細は実施例で説明する。

バースト信号生成部によるヒステリシス幅の変更および電流検知部による電流下限値の変更の少なくとも一方によって、バースト信号の生成期間および生成周期の調整が可能であってもよい。効果の詳細は実施例で説明する。

駆動制御部は、バースト信号のレベル遷移によってハイサイド駆動信号の生成期間の開始が指示されたことに応じて、ハイサイド駆動信号の１つ目のパルス信号を生成してもよい。駆動制御部は、電流検知部によって特定タイミングが検知されたことに応じて、ハイサイド駆動信号の２つ目以降のパルス信号を生成してもよい。

制御回路は、ハイサイドスイッチとローサイドスイッチの上下短絡を防止するデットタイム回路部をさらに備えていてもよい。

スイッチング電源１のブロック図である。バースト信号生成部１０の動作を説明する波形図である。パルス幅制御部２０、電流検知部３０、駆動制御部４０の動作を説明する波形図である。入力電圧Ｖ_ｉが変動した場合におけるハイサイド駆動信号ＶｇＨの波形例である。

（スイッチング電源の構成）
図１に、本実施例に係るスイッチング電源１のブロック図を示す。スイッチング電源１は、変換効率を重視した間欠スイッチング制御（バーストモード制御）を行なう、非絶縁の同期整流型の降圧ＤＣ－ＤＣコンバータである。
スイッチング電源１は、制御ＩＣ２、抵抗Ｒ_ｏｎ、入力コンデンサＣ_ｓおよび出力コンデンサＣ_ｏ、インダクタＬ、入力端子ＩＴ、出力端子ＯＴを備える。抵抗Ｒ_ｏｎ、入力コンデンサＣ_ｓ、出力コンデンサＣ_ｏ、インダクタＬは、外付け部品である。入力端子ＩＴには、入力電圧Ｖ_ｉが入力される。出力端子ＯＴからは、設定電圧（第１基準電圧Ｖ_ＲＥＦ１）に追従した出力電圧Ｖ_ｏが出力される。

制御ＩＣ２は、バースト信号生成部１０、パルス幅制御部２０、電流検知部３０、駆動制御部４０、ハイサイドスイッチＱ_Ｈ、ローサイドスイッチＱ_Ｌを備える。バースト信号生成部１０は、バースト信号Ｂｕｒｓｔを生成する部位である。バースト信号Ｂｕｒｓｔは、後述するハイサイド駆動信号ＶｇＨおよびローサイド駆動信号ＶｇＬの生成期間を指示する信号である。バースト信号生成部１０は、ヒステリシス比較器１１、抵抗Ｒ１およびＲ２を備える。出力電圧Ｖ_ｏは、抵抗Ｒ１およびＲ２で形成された抵抗分圧部に入力される。抵抗分圧部からは、出力電圧Ｖ_ｏに比例した帰還電圧Ｖ_ＦＢが出力され、ヒステリシス比較器１１の反転入力端子に入力される。ヒステリシス比較器１１の第１の非反転入力端子には第１基準電圧Ｖ_ＲＥＦ１が入力され、第２の非反転入力端子にはヒステリシス電圧Ｖ_ＨＹＳが入力される。ヒステリシス比較器１１からはバースト信号Ｂｕｒｓｔが出力され、駆動制御部４０へ入力される。

パルス幅制御部２０は、入力電圧Ｖ_ｉおよび出力電圧Ｖ_ｏに応じて、ハイサイド駆動信号ＶｇＨのパルス幅を制御する部位である。パルス幅制御部２０は、カレントミラ回路２１、スイッチ２２、コンデンサＣを備えている。カレントミラ回路２１の入力端子は、抵抗Ｒ_ｏｎを介して入力端子ＩＴに接続されている。カレントミラ回路２１は、充電電流Ｉ_ｃａｐを出力する定電流源として機能する。カレントミラ回路２１の出力端子と接地電位部位との接続経路間には、コンデンサＣおよびスイッチ２２が並列接続されている。コンデンサＣから出力される充電電圧Ｖ_ｃａｐは、駆動制御部４０の比較器４１に入力される。

電流検知部３０は、ローサイドスイッチＱ_Ｌに流れる電流Ｉ_Ｌが、予め定められた電流下限値Ｉ_ＲＥＦまで減少した特定タイミングを検知する部位である。電流検知部３０は、比較器３１を備えている。比較器３１の非反転入力端子には電流Ｉ_Ｌが入力され、反転入力端子には第２基準電圧Ｖ_ＲＥＦ２が入力される。第２基準電圧Ｖ_ＲＥＦ２は、電流下限値Ｉ_ＲＥＦに対応した電圧である。換言すると、第２基準電圧Ｖ_ＲＥＦ２は、電流下限値Ｉ_ＲＥＦを規定する電圧である。比較器３１からは、特定タイミングを検知したことを報知する電流検知信号Ｉ_ｄｅｔが出力され、駆動制御部４０へ入力される。

駆動制御部４０は、バースト信号Ｂｕｒｓｔによって指示された生成期間中に、電流検知部３０によって特定タイミングが検知されたことに応じて、パルス幅制御部２０で制御されたパルス幅を有するハイサイド駆動信号ＶｇＨを生成する部位である。駆動制御部４０は、比較器４１、機能ブロック４２および４３、アンド回路４４、オア回路４７および４８、フリップフロップＦＦ１およびＦＦ２、ヒステリシス電圧設定部４５、第２基準電圧設定部４６、不図示のデットタイム回路部、を備える。機能ブロック４２および４３には、バースト信号Ｂｕｒｓｔが入力される。機能ブロック４２は、バースト信号Ｂｕｒｓｔの立下りエッジに応じてハイレベルのパルス信号をトリガ出力する。機能ブロック４３は、バースト信号Ｂｕｒｓｔの立上りエッジに応じてハイレベルのパルス信号をトリガ出力する。アンド回路４４には、バースト信号Ｂｕｒｓｔおよび電流検知信号Ｉ_ｄｅｔが入力される。アンド回路４４は、バースト信号Ｂｕｒｓｔがハイレベルの期間中は電流検知信号Ｉ_ｄｅｔを通過させ、バースト信号Ｂｕｒｓｔがローレベルの期間中は電流検知信号Ｉ_ｄｅｔを無視する。オア回路４７の入力端子には、機能ブロック４３およびアンド回路４４の出力端子が接続されている。オア回路４７の出力端子は、フリップフロップＦＦ１のセット端子Ｓに接続されている。比較器４１の反転入力端子には第１基準電圧Ｖ_ＲＥＦ１が入力され、非反転入力端子には充電電圧Ｖ_ｃａｐが入力される。オア回路４８には、比較器４１から出力されるリセット信号Ｒｅｓおよび機能ブロック４２から出力されるトリガ出力信号が入力される。オア回路４８の出力端子は、フリップフロップＦＦ１のリセット端子Ｒに接続されている。機能ブロック４２およびオア回路４８によって、バーストオフ時に強制的にフリップフロップＦＦ１をリセットすることができる。フリップフロップＦＦ１の出力端子Ｑからはハイサイド駆動信号ＶｇＨが出力され、ハイサイドスイッチＱ_Ｈのゲート端子に入力される。フリップフロップＦＦ１の反転出力端子ＱＢからは反転ハイサイド駆動信号ＶｇＨＢが出力され、スイッチ２２のベース端子およびフリップフロップＦＦ２のセット端子Ｓに入力される。フリップフロップＦＦ２のリセット端子Ｒには電流検知信号Ｉ_ｄｅｔが入力される。フリップフロップＦＦ２の出力端子Ｑからはローサイド駆動信号ＶｇＬが出力され、ローサイドスイッチＱ_Ｌのゲート端子に入力される。

ハイサイドスイッチＱ_ＨおよびローサイドスイッチＱ_Ｌは、入力端子ＩＴと接地電位部位との間に直列接続されている。インダクタＬの一端は、ハイサイドスイッチＱ_ＨとローサイドスイッチＱ_Ｌとの接続ノードに接続されている。インダクタＬの他端は、出力端子ＯＴ、バースト信号生成部１０の抵抗Ｒ１、および出力コンデンサＣ_ｏの一端に接続される。出力コンデンサＣ_ｏの他端は、接地電位部位に接続される。

ヒステリシス電圧設定部４５は、任意の値に設定されたヒステリシス電圧Ｖ_ＨＹＳを出力する回路である。ヒステリシス電圧Ｖ_ＨＹＳは、帰還電圧Ｖ_ＦＢのヒステリシス電圧幅（出力電圧Ｖ_ｏのリプルに対応する概念）を規定する電圧である。出力されたヒステリシス電圧Ｖ_ＨＹＳは、ヒステリシス比較器１１に入力される。第２基準電圧設定部４６は、任意の値に設定された第２基準電圧Ｖ_ＲＥＦ２を出力する回路である。出力された第２基準電圧Ｖ_ＲＥＦ２は、比較器３１に入力される。

また不図示のデットタイム回路部は、ハイサイドスイッチＱ_ＨとローサイドスイッチＱ_Ｌとの上下短絡を防止する回路である。デットタイム回路部は一般的な回路構成でよいため、詳細な説明は省略する。

（バースト信号生成部１０の動作）
図２の波形図を用いて、バースト信号生成部１０の動作を説明する。時刻ｔ１においてヒステリシス比較器１１は、入力電圧Ｖ_ｉの抵抗分圧比である帰還電圧Ｖ_ＦＢが第１基準電圧Ｖ_ＲＥＦ１まで低下したことを検知する。これにより、バースト信号Ｂｕｒｓｔがハイレベル（オン状態）に遷移し、スイッチング動作を開始する（矢印Ｙ１）。

時刻ｔ２においてヒステリシス比較器１１は、帰還電圧Ｖ_ＦＢがヒステリシス電圧分であるヒステリシス電圧Ｖ_ＨＹＳだけ増加したことを検知する。これによりバースト信号Ｂｕｒｓｔがローレベル（オフ状態）に遷移し、スイッチング動作が停止する（矢印Ｙ２）。すなわちバースト信号Ｂｕｒｓｔは、ヒステリシス電圧Ｖ_ＨＹＳで決定されるヒステリシス幅だけ帰還電圧Ｖ_ＦＢが増加するまで、ハイレベル（オン状態）を継続する。バースト信号Ｂｕｒｓｔがハイレベルである期間がバースト期間ＢＴである。バースト期間ＢＴ中は、ハイサイド駆動信号ＶｇＨが集中的に生成される。また、バースト開始から次バースト開始までの時間が、バースト周期ＢＰである。

後述するように、本明細書のスイッチング電源１では、バースト期間ＢＴおよびバースト周期ＢＰを、出力電流値に依存せずに一定値に保持することができる。また、ヒステリシス電圧Ｖ_ＨＹＳの値（すなわちヒステリシス幅）と、電流下限値Ｉ_ＲＥＦ（すなわち第２基準電圧Ｖ_ＲＥＦ２）と、の２値を調整することで、バースト期間ＢＴおよびバースト周期ＢＰを調整することができる。

（パルス幅制御部２０、電流検知部３０、駆動制御部４０の動作）
図３の波形図を用いて、パルス幅制御部２０、電流検知部３０、駆動制御部４０の動作を説明する。第１に、バースト信号Ｂｕｒｓｔのレベル遷移によってパルス生成期間の開始が指示された１つ目のパルス信号（時刻ｔ１１～ｔ１２を参照）の生成動作を説明する。

時刻ｔ１１におけるバースト信号Ｂｕｒｓｔの立上りエッジに応じて、機能ブロック４３からハイレベルのパルス信号が出力され、セット端子Ｓに入力される。フリップフロップＦＦ１は、ハイサイド駆動信号ＶｇＨをハイレベルに遷移させるとともに、反転ハイサイド駆動信号ＶｇＨＢをローレベルに遷移させる（矢印Ｙ１１）。ハイサイド駆動信号ＶｇＨがハイレベルであるパルスオン時間Ｔｏｎ中は、ハイサイドスイッチＱ_Ｈがオン状態となる。よって、ハイサイドスイッチＱ_ＨおよびインダクタＬを流れる電流Ｉ_Ｌが上昇する（矢印Ｙ１２）。

時刻ｔ１１において反転ハイサイド駆動信号ＶｇＨＢがローレベルに遷移することに応じて、パルス幅制御部２０のスイッチ２２がオン状態からオフ状態へ遷移する。これによりパルス幅制御部２０では、カレントミラ回路２１による定電流源が動作を開始し、コンデンサＣへの充電が開始される（矢印Ｙ１３）。

時刻ｔ１２においてコンデンサＣの充電電圧Ｖ_ｃａｐが第１基準電圧Ｖ_ＲＥＦ１（出力電圧Ｖ_ｏに比例）まで上昇すると、比較器４１からハイレベルのリセット信号Ｒｅｓが出力される（矢印Ｙ１４）。これによりフリップフロップＦＦ１はリセットされ、ハイサイド駆動信号ＶｇＨがローレベルに遷移するとともに、反転ハイサイド駆動信号ＶｇＨＢがハイレベルに遷移する（矢印Ｙ１５）。
またフリップフロップＦＦ２は、反転ハイサイド駆動信号ＶｇＨＢの立上りエッジによりセットされ、ローサイド駆動信号ＶｇＬがハイレベルに遷移する（矢印Ｙ１６）。ローサイド駆動信号ＶｇＬがハイレベルであるパルスオフ時間Ｔ_ｏｆｆ中は、ローサイドスイッチＱ_Ｌがオン状態となる。よってローサイドスイッチＱ_Ｌを流れる電流Ｉ_Ｌが下降する（矢印Ｙ１７）。

第２に、２つ目以降のパルス信号（時刻ｔ１３以降を参照）の生成動作を説明する。時刻ｔ１３において電流Ｉ_Ｌが電流下限値Ｉ_ＲＥＦまで下降すると、電流検知部３０の比較器３１からハイレベルの電流検知信号Ｉ_ｄｅｔが出力される（矢印Ｙ１８）。これによりフリップフロップＦＦ１はセットされ、ハイサイド駆動信号ＶｇＨをハイレベルに遷移させるとともに、反転ハイサイド駆動信号ＶｇＨＢをローレベルに遷移させる（矢印Ｙ１９）。またフリップフロップＦＦ２は、電流検知信号Ｉ_ｄｅｔによりリセットされ、ローサイド駆動信号ＶｇＬをローレベルに遷移させる（矢印Ｙ１９）。

時刻ｔ１４において充電電圧Ｖ_ｃａｐが第１基準電圧Ｖ_ＲＥＦ１まで上昇すると、比較器４１からハイレベルのリセット信号Ｒｅｓが出力され（矢印Ｙ２０）、ハイサイド駆動信号ＶｇＨがローレベルに遷移する（矢印Ｙ２１）。以降の動作は、繰り返しであるため、説明を省略する。

以上より、駆動制御部４０は、ハイサイド駆動信号ＶｇＨの１つ目の立上りエッジと、２つ目以降の立上りエッジとを、異なる制御で生成していることが分かる。具体的には、１つ目の立上りエッジは、バースト信号Ｂｕｒｓｔによってバースト期間ＢＴの開始が指示されたことに応じて生成する（矢印Ｙ１１）。また、２つ目以降の立上りエッジは、電流検知部３０によって特定タイミングが検知され、ハイレベルの電流検知信号Ｉ_ｄｅｔが入力されたことに応じて生成する（矢印Ｙ１９）。

（バースト期間中のスイッチング周波数の一定化）
バースト期間中のスイッチング周波数の一定化について説明する。上述したように、ハイサイド駆動信号ＶｇＨのパルスオン時間Ｔ_ｏｎは、コンデンサＣの充電電圧Ｖ_ｃａｐが第１基準電圧Ｖ_ＲＥＦ１まで充電する時間で決定される。コンデンサＣの充電電流Ｉ_ｃａｐは、入力電圧Ｖ_ｉ、抵抗Ｒ_ｏｎの抵抗値、カレントミラ回路２１の電流増幅率ｇｍ、で決定される。充電電流Ｉ_ｃａｐの大きさは、入力電圧Ｖ_ｉに比例する。また第１基準電圧Ｖ_ＲＥＦ１は、出力電圧Ｖ_ｏに比例する。したがって、充電電流Ｉ_ｃａｐにより、充電電圧Ｖ_ｃａｐが第１基準電圧Ｖ_ＲＥＦ１に到達するまでに要する充電時間（すなわちパルスオン時間Ｔ_ｏｎ）は、下式（１）で表せる。
Ｔ_ｏｎ＝Ｖｏ／Ｖｉ×ｇｍ×Ｒ_ｏｎ×Ｃ・・・式（１）
式（１）において、「ｇｍ」はカレントミラ回路２１の電流増幅率、「Ｒ_ｏｎ」は抵抗Ｒ_ｏｎの抵抗値、「Ｃ」はコンデンサＣの容量値である。すると、連続モードの降圧電源の入出力の特性式に基づき、パルスオン時間Ｔ_ｏｎは「時比率Ｄ×スイッチング周期Ｔ_ｓ」で表せる。すなわち、入出力電圧に応じてパルスオン時間Ｔ_ｏｎを制御することにより、バースト期間中のスイッチング周期Ｔ_ｓを一定にすることができることが分かる。

式（１）における「ｇｍ×Ｒ_ｏｎ×Ｃ」の項は、全て回路設計により設定可能なパラメータである。よって各パラメータを適切に設定することにより、所望のスイッチング周期Ｔ_ｓおよびスイッチング周波数ｆ_ｓ（＝１／Ｔ_ｓ）を得ることができる。なお、実際には、外付けの抵抗Ｒ_ｏｎの抵抗値の設定により、スイッチング周波数ｆ_ｓを調整可能である。

図４に、入力電圧Ｖ_ｉが変動した場合におけるハイサイド駆動信号ＶｇＨの波形例を示す。図４（Ａ）は、入力電圧Ｖ_ｉが相対的に高い場合である。図４（Ｂ）は、入力電圧Ｖ_ｉが相対的に低い場合である。入力電圧Ｖ_ｉが高い場合および低い場合においても、スイッチング周期Ｔ_ｓは一定であることが分かる。また、入力電圧Ｖ_ｉが高い方がパルスオン時間Ｔ_ｏｎが小さいことから、パルスオン時間Ｔ_ｏｎが入力電圧Ｖ_ｉに反比例するように制御されていることが分かる。

（効果）
従来のバーストモード制御同期整流型の降圧ＤＣ－ＤＣコンバータでは、バースト期間中のオンパルス幅は、入力電圧およびインダクタ値に依存していた。すると、電圧変動範囲が広範囲に渡る電源（例：車載高圧電池セル）に従来技術を適用した場合は、入力電圧の変動によってオンパルス幅が変動するため、「バースト期間中のスイッチング周波数変動」が発生してしまう。また、インダクタのばらつきや劣化によっても、「バースト期間中のスイッチング周波数変動」が発生してしまう。そこで本明細書の技術では、バースト期間中に、入力電圧Ｖ_ｉおよび出力電圧Ｖ_ｏに応じて、ハイサイド駆動信号ＶｇＨのパルスオン時間Ｔ_ｏｎを制御している。すなわち、入力電圧Ｖ_ｉに反比例するようにパルスオン時間Ｔ_ｏｎ（すなわちパルス幅）を制御する。「パルスオン時間Ｔ_ｏｎ＝時比率Ｄ×スイッチング周期Ｔ_ｓ＝（出力電圧Ｖ_ｏ／入力電圧Ｖ_ｉ）×Ｔ_ｓ」の関係があるため、パルスオン時間Ｔ_ｏｎが入力電圧Ｖ_ｉに反比例することにより、バースト期間中のスイッチング周波数ｆ_ｓ（＝１／Ｔ_ｓ）を一定にすることができる。また、本明細書の技術では、パルスオン時間Ｔ_ｏｎをインダクタ値によらずに制御することができる（式（１）参照）。インダクタのばらつきや劣化に影響を受けずに、スイッチング周波数ｆ_ｓを固定化することが可能となる。

従来は、入力電圧変動に応じてバースト期間中のスイッチング周波数が変動してしまうため、ノイズピークの周波数に差異が生じてしまう。従ってノイズフィルタの設計では、フィルタ回路の部品バラツキに加え、スイッチング周波数変動分も考慮する必要がある。冗長な設計が必要なため、ノイズフィルタ体格が増加してしまう。一方、本明細書の技術では、バースト期間中のスイッチング周波数ｆ_ｓを固定化できるため、ノイズピーク成分の周波数変動が抑制できる。ノイズフィルタ回路は、自身の部品バラツキのみを考慮すればよくなる。冗長設計が不要になるため、ノイズフィルタ回路の体格増加を抑制できる。また、スイッチンクノイズに起因する伝導ノイズ（EMI）の抑制を効果的に行うことが可能となる。以上より、本明細書の技術は、入力電圧の変動が比較的広範囲に及ぶ電源アプリケーション（例：回生・力行による電池充電状況（SOC）に応じて動作電圧が比較的広範囲に及ぶ車載高圧電池を供給源とする電源アプリケーション）において、非常に有効である。

従来は、（１）ヒステリシス電圧Ｖ_ＨＹＳおよび（２）電流下限値Ｉ_ＲＥＦに、（３）電流Ｉ_Ｌの電流上限値を加えた３つの制御値を用いることで、バースト期間ＢＴおよびバースト周期ＢＰを調整していた。一方、本明細書の技術では、（１）ヒステリシス電圧Ｖ_ＨＹＳおよび（２）電流下限値Ｉ_ＲＥＦの２つの制御値を調整することで、バースト期間ＢＴのスイッチング周波数ｆ_ｓを一定にしたまま、バースト期間ＢＴおよびバースト周期ＢＰを調整することができる。これにより、電源の効率およびノイズ性能の最適化を図ることが可能となる。また従来技術に比して、制御値を少なくできるため、回路を簡易化することが可能となる。

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

図１のスイッチング電源１の回路構成は一例であり、種々の変更が可能である。例えば、ハイサイドスイッチＱ_ＨおよびローサイドスイッチＱ_Ｌは、制御ＩＣ２に内蔵されていなくてもよく、外付け部品であってもよい。

制御ＩＣ２は、制御回路の一例である。第１基準電圧Ｖ_ＲＥＦ１は、設定電圧の一例である。バースト期間ＢＴは、ハイサイド駆動信号の生成期間の一例である。バースト周期ＢＰは、ハイサイド駆動信号の生成周期の一例である。

１：スイッチング電源２：制御ＩＣ１０：バースト信号生成部１１：ヒステリシス比較器２０：パルス幅制御部２１：カレントミラ回路３０：電流検知部４０：駆動制御部４１：比較器ＦＦ１およびＦＦ２：フリップフロップＩ_ｄｅｔ：電流検知信号Ｉ_ＲＥＦ：電流下限値Ｒｅｓ：リセット信号ＶｇＨ：ハイサイド駆動信号ＶｇＬ：ローサイド駆動信号Ｖ_ＲＥＦ１：第１基準電圧Ｖ_ＲＥＦ２：第２基準電圧Ｑ_Ｈ：ハイサイドスイッチＱ_Ｌ：ローサイドスイッチ

Claims

バーストモードで動作可能なスイッチング電源の制御回路であって、
前記スイッチング電源は、
入力電圧が入力される入力端子と、
出力電圧が出力される出力端子と、
前記入力端子と前記出力端子との接続経路上に配置されているインダクタであって、一端が前記出力端子に接続されている、前記インダクタと、
前記インダクタと前記出力端子との接続経路と接地電位部位との間に配置されている第１コンデンサと、
を備えており、
前記制御回路は、
前記入力端子と前記接地電位部位との間に直列接続されているハイサイドスイッチおよびローサイドスイッチであって、
前記ハイサイドスイッチと前記ローサイドスイッチとの接続ノードに前記インダクタの他端が接続されている、前記ハイサイドスイッチおよび前記ローサイドスイッチと、
前記ハイサイドスイッチを駆動するハイサイド駆動信号の生成を指示するバースト信号を生成するバースト信号生成部であって、
前記バースト信号は、出力電圧を分圧した帰還電圧が設定電圧まで低下することに応じて生成される、前記バースト信号生成部と、
前記バースト信号によって前記ハイサイド駆動信号の生成の指示が開始されたことに応じて、前記ハイサイド駆動信号の第１レベルから第２レベルへの最初の遷移を行う第１信号生成部であって、
前記ハイサイド駆動信号が第１レベルのときに前記ハイサイドスイッチがオフ状態になり前記ローサイドスイッチがオン状態になるとともに、前記ハイサイド駆動信号が第２レベルのときに前記ハイサイドスイッチがオン状態になり前記ローサイドスイッチがオフ状態になる、前記第１信号生成部と、
入力電圧に比例した充電電流で充電される第２コンデンサを備える第２信号生成部であって、
前記ハイサイド駆動信号が前記第２レベルに遷移することに応じて前記第２コンデンサの充電を開始し、
前記ハイサイド駆動信号が前記第２レベルの期間中に前記第２コンデンサを充電し、
前記第２コンデンサの充電電圧が前記設定電圧まで上昇することに応じて、前記第２コンデンサを放電するとともに、前記ハイサイド駆動信号の前記第２レベルから前記第１レベルへの遷移を行う、前記第２信号生成部と、
前記ローサイドスイッチに流れる電流値が、予め定められた電流下限値まで減少した特定タイミングを検知する電流検知部と、
前記バースト信号によって前記ハイサイド駆動信号の生成が指示されている場合に、前記電流検知部によって前記特定タイミングが検知されたことに応じて、前記ハイサイド駆動信号の前記第１レベルから前記第２レベルへの２回目以降の遷移を行う第３信号生成部と、
を備える、スイッチング電源の制御回路。
前記バースト信号生成部は、前記ハイサイド駆動信号の生成を指示する前記バースト信号が生成された後に、前記帰還電圧が前記設定電圧から予め定められたヒステリシス電圧だけ増加したことに応じて、前記バースト信号の生成を終了する、請求項１に記載のスイッチング電源の制御回路。
前記ヒステリシス電圧の変更および前記電流下限値の変更の少なくとも一方によって、前記バースト信号の生成期間および生成周期の調整が可能である、請求項２に記載のスイッチング電源の制御回路。
前記ハイサイドスイッチと前記ローサイドスイッチの上下短絡を防止するデットタイム回路部をさらに備える、請求項１～３の何れか１項に記載のスイッチング電源の制御回路。