JP4621636B2 - 電源装置及びその制御方法 - Google Patents

電源装置及びその制御方法 Download PDF

Info

Publication number
JP4621636B2
JP4621636B2 JP2006187292A JP2006187292A JP4621636B2 JP 4621636 B2 JP4621636 B2 JP 4621636B2 JP 2006187292 A JP2006187292 A JP 2006187292A JP 2006187292 A JP2006187292 A JP 2006187292A JP 4621636 B2 JP4621636 B2 JP 4621636B2
Authority
JP
Japan
Prior art keywords
time
period
mos transistor
load
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006187292A
Other languages
English (en)
Other versions
JP2007049892A (ja
Inventor
敏行 仲
明夫 中川
和敏 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006187292A priority Critical patent/JP4621636B2/ja
Priority to US11/485,466 priority patent/US7557545B2/en
Publication of JP2007049892A publication Critical patent/JP2007049892A/ja
Application granted granted Critical
Publication of JP4621636B2 publication Critical patent/JP4621636B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Description

この発明は電源装置及びその制御方法に関するもので、例えばＤＣ−ＤＣコンバータのデッドタイム制御に関する。
従来、ハイサイドスイッチ（High-side switch）とロウサイドスイッチ（Low-side switch）とを備えたＤＣ−ＤＣコンバータが知られている。このような構成のＤＣ−ＤＣコンバータでは、効率向上のためにデッドタイム（dead time）の最適化が重要である。
そこでデッドタイムの最適化のために、時比率（duty）を監視して、時比率が最小となるデッドタイムを最適値とする手法が提案されている（例えば非特許文献１参照）。これは、ＤＣ−ＤＣコンバータの効率が、時比率が最小となるポイントで最大となるという特徴を利用した手法である。時比率とは、１周期のうちでハイサイドスイッチがオン状態にある期間の比率のことである。
しかし上記手法は、インダクダンスに流れる電流値が常時ゼロより大きい値（負荷に向かって流れる方向を正と定義する）を取る連続モード（ＣＣＭ：continuous conduction mode）におけるデッドタイムの最適化を提案しているに過ぎない。すなわち、電流がゼロ以下となる期間が存在する不連続モード（ＤＣＭ：discontinuous conduction mode）に関しては考慮していない。従って、不連続モードにおいては十分に効率を向上出来ないという問題があった。
Vahid Yousefzadeh 他著、"Sensorless Optimizationof Dead Times in DC-DC Converters with Synchronous Rectifiers"、APEC、2005年、911〜917頁
この発明は、不連続モードにおいても効率を向上出来る電源装置及びその制御方法を提供する。
この発明の一態様に係る電源装置は、負荷に対して流れる電流が常時ゼロより大きい連続モードと、前記負荷に対して流れる電流がゼロ以下となる期間が存在する不連続モードとを有する電源装置であって、前記電源装置は、電圧を負荷に伝達する第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタと交互にオン状態となり、前記負荷に流れる電流を整流する第２ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタがオフしてから第１期間経過の後に前記第１ＭＯＳトランジスタをオンさせ、前記第１ＭＯＳトランジスタがオフしてから第２期間経過の後に前記第２ＭＯＳトランジスタをオンさせるディジタル制御回路とを具備し、前記ディジタル制御回路は前記不連続モードにおいて、前記負荷に印加される前記電圧が一定となるように制御しつつ、前記第１期間の長さを変化させ、該第１期間の長さを変化させた際の時比率の変化に基づいて、前記負荷に流れる電流がゼロとなる前記第１期間の長さを決定し、前記時比率は、前記第１ＭＯＳトランジスタがオン状態及びオフ状態となる１周期においてオン状態となる期間の比率である。
この発明によれば、不連続モードにおいても効率を向上出来る電源装置及びその制御方法を提供できる。
以下、この発明の実施形態を図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
この発明の第１の実施形態に係る電源装置及びその制御方法について、図１を用いて説明する。図１は本実施形態に係るＤＣ−ＤＣコンバータのブロック図である。
図示するようにＤＣ−ＤＣコンバータ１は、ディジタルコントローラ２、ハイサイドスイッチ３、ロウサイドスイッチ４、インダクタ５、キャパシタ６、及びＡ／Ｄコンバータ７を備えている。ディジタルコントローラ２は、制御信号Ｃｎｔ１、Ｃｎｔ２によってハイサイドスイッチ３及びロウサイドスイッチ４それぞれの動作を制御する。ハイサイドスイッチ３は、ドレインが電源電圧Ｖccに接続され、ゲートに制御信号Ｃｎｔ１が入力されたｎチャネルＭＯＳトランジスタである。ロウサイドスイッチ４は、ドレインがハイサイドスイッチ３のソースに接続され、ゲートに制御信号Ｃｎｔ２が入力され、ソースが接地されたｎチャネルＭＯＳトランジスタである。インダクタ５は、一端がハイサイドスイッチ３とロウサイドスイッチ４との接続ノードに接続され、他端がキャパシタ６の一方電極に接続されている。キャパシタ６の他方電極は接地されている。そして、インダクタ５とキャパシタ６との接続ノードが、出力電圧Ｖoutの出力ノードとなる。Ａ／Ｄコンバータ７は、出力電圧Ｖoutをディジタルデータに変換してディジタルコントローラ２に出力する。そしてＤＣ−ＤＣコンバータ１の出力ノードには負荷素子（図１では抵抗素子８）が接続されている。
次に、上記構成のＤＣ−ＤＣコンバータ１の動作について図２を用いて説明する。図２は本実施形態に係るＤＣ−ＤＣコンバータ１における各種信号のタイミングチャートであり、連続モード及び不連続モードのそれぞれについて示している。
まず連続モードについて説明する。ハイサイドスイッチ３とロウサイドスイッチ４とは、ディジタルコントローラ２によって交互にオン状態とされる。この際、ディジタルコントローラ２は両スイッチ３、４が同時にオンとならないように両者を制御する。すなわち、ハイサイドスイッチ３がオフしてから時間ｔd1が経過した後にロウサイドスイッチ４がオンされ、またロウサイドスイッチ４がオフしてから時間ｔd2が経過した後にハイサイドスイッチ３がオンされる。これは、両スイッチがオンとなることを防止するためである。なぜなら、両スイッチがオンになると、電源電圧Ｖccから接地電極に向かって、負荷に供給されることの無い無効電流が流れ、この無効電流は効率を著しく低下させるからである。このような目的で設定された時間ｔd1、ｔd2がデッドタイムである。ここで、デッドタイムｔd1、ｔd2を長く設定しすぎると、ロウサイドスイッチ４に寄生的に存在するボディダイオードに電流が流れる期間が長くなる。ボディダイオードのオン電圧はロウサイドスイッチ４のオン電圧（ゲート−ソース間電圧＞しきい値電圧）よりも高い。したがってデッドタイムｔd1、ｔd2を長く設定しすぎるのも効率を低下させる。また、１周期Ｔのうちで、ハイサイドスイッチ３がオンとなる期間の割合（ハイサイドスイッチがオンしている期間／周期Ｔ）が時比率Ｄである。そしてＤＣ−ＤＣコンバータ１の効率は（１／Ｄ）に比例する。すなわち、時比率Ｄが最小となる点で、ＤＣ−ＤＣコンバータ１の効率は最大となる。ハイサイドスイッチ３がオンしている期間は、電源電圧Ｖccから電圧が与えられるため、図２の時刻ｔ１〜ｔ２、ｔ４〜ｔ５に示すように、インダクタ５に流れる電流ＩＬは（（Ｖin−Ｖout）／Ｌ）の傾きをもって増大する。但し、Ｖinは入力電圧であり、図１ではＶccである。またＬはインダクタ５のインダクタンスである。逆にハイサイドスイッチ３がオフしている期間は、ロウサイドスイッチ４を介して電圧が放電されるため、電流ＩＬは減少する。なお前述の通り、連続モードにおいて電流ＩＬは常時ゼロより大きい値を取る。
次に不連続モードについて説明する。不連続モードは、連続モードと異なり電流ＩＬがゼロ以下となりうる期間が存在する動作モードのことである。不連続モードにおいても連続モードと同様に、ハイサイドスイッチ３とロウサイドスイッチ４は交互にオン状態とされる。そして、ディジタルコントローラ２は両スイッチ３、４が同時にオンとならないように両者を制御する。そして、ハイサイドスイッチ３がオフしてからロウサイドスイッチ４がオン状態となるまでの時間ｔd1は、連続モードの際と同様に、両スイッチがオンすることを防ぐために設けられたデッドタイムである。他方、不連続モードでもロウサイドスイッチ４がオフしてから時間ｔd2が経過した後にハイサイドスイッチ３がオンされるが、この時間ｔd2はデッドタイムではない。不連続モードでは、ロウサイドスイッチ４をオンにしておくと電流ＩＬが負の値まで低下する。電流ＩＬが負になるということは、換言すれば逆電流が回路に流れるということであり、ＤＣ−ＤＣコンバータ１の効率低下の原因となる。そこで本実施形態に係るＤＣ−ＤＣコンバータ１では、電流ＩＬが正の値から減少してゼロとなる時点（負の値になる直前）ｔ０、ｔ３で、ロウサイドスイッチ４がオフ状態とされる。すなわち、不連続モードにおける時間ｔd2はデッドタイムではなく、電流ＩＬが負になることを防ぐためのものでる（以下、不連続モードにおける時間ｔd2を、デッドタイムと区別するためにカットオフタイムと呼ぶことにする）。
次に、本実施形態に係るＤＣ−ＤＣコンバータ１の、不連続モードにおけるカットオフタイムｔd2の設定方法について説明する。なお、連続モードにおけるデッドタイムｔd1、ｔd2及び不連続モードにおけるデッドタイムｔd1は、従来方法により設定可能である。
まず図３を用いて説明する。図３は各種信号のタイミングチャートである。本実施形態では、カットオフタイムｔd2を設定するために時比率Ｄを監視する。そしてカットオフタイムｔd2の長さを変化させ、時比率Ｄが最小となった時点における値を最適値として設定する。そして前述の通り、時比率Ｄが最小となるカットオフタイムの最適値は、効率が最大になる点、すなわち電流ＩＬがゼロになる点である。従って、カットオフタイムの最適値を見つけることは、換言すれば電流ＩＬがゼロになる点を見つけることと言うことが出来る。
図示するように、まずカットオフタイムの初期値としてｔd2_initを設定する。そしてカットオフタイムを初期値ｔd2_initから徐々に変化させていく。この際、２つのケースが考えられる。すなわち、ロウサイドスイッチ４がオフした後に電流ＩＬがゼロになる場合（ＣＡＳＥ１）と、ロウサイドスイッチ４がオフする前に電流ＩＬがゼロになる場合である（ＣＡＳＥ２）。ＣＡＳＥ１の場合には、カットオフタイムを初期値ｔd2_initから短くしていくことによって、カットオフタイムの最適値ｔd2_optを見つける。ＣＡＳＥ２の場合には、カットオフタイムを長くしていくことによって最適値ｔd2_optを見つける。なお、ＣＡＳＥ１において、時刻ｔ３〜ｔ４に流れる電流は、ロウサイドスイッチ４のソース・ドレイン間のボディダイオードを介して流れる電流であり、前述のように効率低下の原因となる。
次にカットオフタイムの最適値を探索するための具体的方法について図４を用いて説明する。図４は最適値探索方法のフローチャートである。
まず電流ＩＬを一定とするため、ディジタルコントローラ２がＤＣ−ＤＣコンバータ１を定常状態とした後、カットオフタイムｔd2が初期値ｔd2_initに設定される（ステップＳ１）。なおディジタルコントローラ２は、カットオフタイムｔd2を設定し直す度に時比率Ｄも設定し直す。カットオフタイムｔd2が変化するとＤＣ−ＤＣコンバータ１の効率、すなわち出力電圧Ｖoutが変化する。従って、出力電圧Ｖoutが一定になるように時比率Ｄを新たな値にする。そして、この時点におけるｔd2を仮の最適値ｔd2_optとすると共に（ステップＳ２）、時比率ＤをＤoldとする（ステップＳ３）。
次に、カットオフタイムｔd2が（ｔd2−Δｔ）に変化される（ステップＳ４）。すなわち、カットオフタイムが初期値ｔd2_initよりもΔｔだけ短くされる。Δｔの長さは特に限定されるものではないが、より短い時間にすることで、より精度良く最適値を見つけることが出来る。そして時比率Ｄが上昇していないか否かを検出する（ステップＳ５）。時比率Ｄが上昇しておらず、且つ低下していれば（ステップＳ６）、ステップＳ２に戻る。時比率Ｄが低下していなければ、すなわち時比率Ｄ＝Ｄoldの場合（ステップＳ６）、ステップＳ３に戻る。
ステップＳ５で時比率Ｄが上昇したと判断されると、その時点におけるｔd2が、仮の最適値ｔd2_optとされる（ステップＳ７）。次に、ｔd2を仮の最適値ｔd2_optに設定する（ステップＳ８）。そしてこの時点におけるＤがＤoldとされる（ステップＳ９）。
次にカットオフタイムｔd2が（ｔd2＋Δｔ）に変化される（ステップＳ１０）。すなわち、カットオフタイムが、最新の仮の最適値ｔd2_optよりもΔｔだけ長くされる。そして時比率Ｄが上昇していないか否かを検出する（ステップＳ１１）。ステップＳ１１で時比率Ｄが上昇した場合には、その時点よりの直前のＤ（Ｄold）が得られたｔd2を、最終的な最適値ｔd2_optとする。
ステップＳ１１で時比率が上昇しておらず、且つ低下していれば（ステップＳ１２）、ステップＳ８に戻る。時比率Ｄが低下していなければ、すなわち時比率Ｄ＝Ｄoldの場合（ステップＳ１２）、ステップＳ９に戻る。
次に、図３で説明したＣＡＳＥ１、ＣＡＳＥ２に上記方法を適用した場合について、図５及び図６を用いて説明する。図５及び図６は、それぞれＣＡＳＥ１、ＣＡＳＥ２の場合についてカットオフタイムと時比率Ｄとの関係を示すグラフである。
まずＣＡＳＥ１について図５を用いて説明する。ＣＡＳＥ１は、初期値ｔd2_initとなる時点が、電流ＩＬ＝０となる時点よりも以前にある場合である。従って、ステップＳ４によってｔd2をｔd2_initから減少させていくと、時比率Ｄは低下する（ステップＳ５、Ｓ６、時刻ｔ０）。そこで、時比率Ｄが上昇に転ずるまでステップＳ２〜Ｓ６）を繰り返す。すると、時刻ｔ２で時比率Ｄが上昇に転ずるので、次にステップＳ７に進む。すなわち、ｔd2は、時刻ｔ１で求められた直前のｔd2_optに設定される。すると、当然に時比率Ｄは低下する。そしてステップＳ１０でｔd2を増大させると、時比率Ｄは上昇する（時刻ｔ３、ステップＳ１１）。その結果、その時点におけるｔd2が最適値ｔd2_optとされる（ステップＳ１３）。
次にＣＡＳＥ２について図６を用いて説明する。ＣＡＳＥ２は、初期値ｔd2_initとなる時点が、電流ＩＬ＝０となる時点よりも以後にある場合である。従って、ステップＳ４によってｔd2をｔd2_initから減少させていくと、時比率Ｄは低下することなく上昇する（ステップＳ５、時刻ｔ０）。よってステップＳ７に進む。すなわちＣＡＳＥ２は、ＣＡＳＥ１において最初に時比率が上昇に転ずる前の時刻ｔ１〜ｔ２のいずれかの点から処理がスタートする場合である。
ステップＳ１０でｔd2を増大させると、時比率Ｄは低下する（ステップＳ１１、Ｓ１２）。そこで、時比率Ｄが上昇に転ずるまでステップＳ８〜Ｓ１２を繰り返す。そして、時刻ｔ３で時比率Ｄが上昇に転じたとすると（ステップＳ１１）、その直前の時比率Ｄ（Ｄold）が得られたｔd2が最適値ｔd2_optとされる（ステップＳ１３）。すなわち、時刻ｔ２で求められたｔd2が最終的な最適値ｔd2_optとなる。
以上のようにしてカットオフタイムｔd2を最適化出来る。以後、最適化されたカットオフタイムｔd2_optを用いて、ＤＣ−ＤＣコンバータは動作する。
ここでｔｄ２を減少、もしくは、増大させる場合において時比率Ｄが変化しない期間が存在する。これは回路の動作条件、負荷の大きさ、Δｔの値によって時比率Ｄが変化しない期間の長さは変化する。例えば、スイッチング周波数が大きい場合、単位時間あたりのスイッチング回数が増加するため、ｔｄ２の変化に対する時比率Ｄの依存性は大きくなる。すなわち時比率Dが変化しない期間はスイッチング周波数を大きくすると短くなる。
上記のように、この発明の実施形態に従ったＤＣ−ＤＣコンバータによれば、下記（１）の効果が得られる。
（１）ＤＣ−ＤＣコンバータの効率を、不連続モードにおいても向上出来る。
本実施形態に係るＤＣ−ＤＣコンバータであると、カットオフタイムｔd2を変化させつつ時比率Ｄを監視し、時比率Ｄが最小になった値をカットオフタイムｔd2の最適値ｔd2_optとする。より具体的には、カットオフタイムｔd2をケースによって短くする、または長くすることによって、時比率Ｄが最小、すなわち電流ＩＬがゼロとなるカットオフタイムを探索する。そして時比率Ｄは、ハイサイドスイッチ３とロウサイドスイッチ４を制御するディジタルコントローラ２自身が把握している。また、電流ＩＬをセンサで検出する等の必要が無い。従って、センサレスで簡便にカットオフタイムを最適化出来、不連続モードにおけるＤＣ−ＤＣコンバータの効率を向上出来る。
なお図４では、まずステップＳ４においてカットオフタイムを短くし、その後ステップで長くする場合について説明した。しかし、先にカットオフタイムを長くして時比率Ｄが上昇する点を探索し、次にカットオフタイムを短くしていっても良い。
次に、この発明の第２の実施形態に係る電源装置及びその制御方法について図７を用いて説明する。図７は本実施形態に係るＤＣ−ＤＣコンバータのブロック図である。本実施形態は、上記第１の実施形態で説明したカットオフタイムの最適化方法において、センサを用いて検出した電流値を基にカットオフタイムの初期値を決定するするとともに、所定の電流値が検出された時刻から一定期間後にロウサイドスイッチ４をオフするものである。
図７に示すように、本実施形態に係るＤＣ−ＤＣコンバータ１は、図１で説明した構成においてセンサ１５及びＡ／Ｄコンバータ９を更に備えている。センサ１５は、ロウサイドスイッチ４に流れる電流Ｉlowを検出する。電流Ｉlowの検出は、電流そのものを検出しても良いし、または電圧降下をモニタしても良い。Ａ／Ｄコンバータ９は、センサで検出された結果をディジタルデータに変換してディジタルコントローラ２へ出力する。
次にディジタルコントローラ２によるカットオフタイムｔd2の設定方法について図８及び図９を用いて説明する。図８は本実施形態に係るハイサイドスイッチ３及びロウサイドスイッチ４の制御方法のフローチャートであり、図９はその際の各種信号のタイミングチャートである。ＤＣ−ＤＣコンバータに限らず、半導体集積回路を構成する各半導体素子には特性バラツキがあり、必ずしも理想的な特性を有する半導体素子ばかりが含まれる訳ではない。例えば図９において、ロウサイドスイッチ４をオフさせるために時刻ｔ２でオフパルスを出力したとする（すなわち制御信号Ｃｎｔ２を“Ｌｏｗ”レベルにする）。しかし、実際にロウサイドスイッチ４がオフするのは時刻ｔ３である。すなわち、オフパルスを出力してから一定の時間（ｔdelay）だけ遅れてロウサイドスイッチ４はオフする。この遅延は、従って、例えばセンサ１５により電流Ｉlowがゼロになったことを検出して、その検出結果をそのままロウサイドスイッチ４の制御信号に用いることを困難にさせる。このことは、第１の実施形態で求めたカットオフタイムｔd2の最適値ｔd2_optでも同様である。すなわち、オフパルスは、ロウサイドスイッチ４が実際にオフするタイミングよりも遅延時間ｔdelayだけ前の時間に出力されている。
そこで本実施形態では、上記遅延も含めて、ロウサイドスイッチ４の最適なオフパルス出力タイミングを探索する。まず、電流Ｉlowについて任意の値（電流検出ポイント）Ｉdet（例えば０．５ｍＡ等）が設定される（ステップＳ２０）。次にセンサ１５が電流Ｉlowを監視し、電流値がＩdetになったことを検出する（ステップＳ２１）。この検出結果はＡ／Ｄコンバータ９によってディジタルデータに変換されて、ディジタルコントローラ２へ送られる。するとディジタルコントローラ２は、電流値Ｉdetが検出されたタイミングを、初期値ｔd2_initに設定する（ステップＳ２２、なおステップＳ２０乃至Ｓ２２は図９参照）。
次にディジタルコントローラ２は、上記第１の実施形態で説明した方法によって、カットオフタイムｔd2の最適値ｔd2_optを探索する（ステップＳ２３）。最適値ｔd2_optが求まると、ディジタルコントローラ２は初期値ｔd2_initと最適値ｔd2_optとの時間差ｔd2_offを算出し（ステップＳ２４）、これを保持する（ステップＳ２３、Ｓ２４は図９参照）。
その後、ディジタルコントローラ２は電流ＩlowがＩdetになったことがセンサ１５で検出されてからｔd2_offが経過したところでロウサイドスイッチ４のオフパルスを出力する。
本実施形態に係るＤＣ−ＤＣコンバータであると、下記（２）の効果が得られる。
（２）ＤＣ−ＤＣコンバータの効率を、不連続モードにおいても容易に向上出来る。
本実施形態に係るＤＣ−ＤＣコンバータであると、センサを用いてある電流値を探索し、検出されたポイントをカットオフタイムｔd2の初期値ｔd2_initとして用いている。センサ１５によって検出された電流値は誤差を含むおそれがある。従って、センサ１５で電流値がゼロになったことを検出したとしても、実際の電流値がゼロではない場合があり、センサ１５の検出結果によってロウサイドスイッチ４を正確に制御することが困難な場合がある。
そこで本実施形態では、この誤差を補正するために、ある基準の電流値Ｉdetを設定する。そしてこのＩdetが検出される時間をカットオフタイムｔd2の初期値ｔd2_initに設定して最適値ｔd2_optを探索している。すると、図９に示されるように、電流Ｉdetが検出された後、時間ｔd2_off（＝ｔd2_init−ｔd2_opt）が経過した時点が、ロウサイドスイッチ４の、電流Ｉlowをゼロに出来るオフパルス出力タイミングとなる。
従ってディジタルコントローラ２は、以後はセンサ１５で電流ＩlowがＩdetに達したか否かのみををチェックしていれば良く、達した場合にｔd2_offだけ経過した時点でオフパルスを出力すれば良い。このような半導体素子のバラツキ補正は、一度行ってしまえばその後は特に改めて行う必要はない。なぜなら特性のバラツキはチップ毎に固有のものだからである。従って、ＤＣ−ＤＣコンバータ１の製造時にのみ行うか、または一定期間毎に行えば良い。また、ＤＣ−ＤＣコンバータの出力電流が変化した場合であっても、ロウサイドスイッチ４をオフさせるタイミングは変える必要がない。なぜなら、電流の傾きさえ変化しなければ、電流ＩlowがＩdetからゼロに達する時間は変わらないからである。
なお、電流検出ポイントＩdetはゼロに近い正の値であることが望ましい。なぜなら、ゼロに近い値を用いることで、図４乃至図６で説明した処理を、速やかに収束させることが出来るからである。すなわち、カットオフタイムｔd2の変化量が少なくて済み、最適値の探索を容易に出来る。
また、図９では電流Ｉdetが正の値である場合について説明したが、ゼロやまたは負の値であっても良い。但し、負の値を検出する場合には、その周期ではすでに電流Ｉlowはゼロを通り越しているため、最適値ｔd2_optが見つかるのは次の周期以降である。その点、正の値を検出する場合には、その周期内で最適値ｔd2_optを発見できる。
次に、この発明の第３の実施形態に係る電源装置及びその制御方法について図１０を用いて説明する。図１０は本実施形態に係るＤＣ−ＤＣコンバータのブロック図である。本実施形態は、センサの出力によって直接ロウサイドスイッチ４を制御するものである。
図１０に示すように本実施形態に係るＤＣ−ＤＣコンバータ１は、上記第１の実施形態で説明した構成において、センサ１５、ＡＮＤゲート１８、及び増幅器１６、１７を追加した構成を有している。センサ１５は第２の実施形態で説明したように、電流Ｉlowを検出する。ＡＮＤゲート１８は、センサ１５の出力の反転信号と、ディジタルコントローラ２の出力する制御信号Ｃｎｔ２とのＡＮＤ演算を行う。増幅器１６はＡＮＤゲート１８の出力を増幅する。そして増幅器の出力がロウサイドスイッチ４のゲート（またはゲートドライバ）に入力される。すなわち、ロウサイドスイッチ４はセンサ１５によって制御される。増幅器１７は制御信号Ｃｎｔ１を増幅する。
上記構成において、センサ１５は電流Ｉlowがゼロになったことを検出すると“Ｈ”レベルを出力する。すると、増幅器１６の出力が“Ｌ”レベルになるので、ロウサイドスイッチ４がオフされる。なおセンサの出力はディジタルコントローラ２にも送られる。ディジタルコントローラ２は、連続モードと不連続モードで異なる制御を行う。すなわち、センサ１５によってディジタルコントローラ２に不連続モードに移行したことが通知される。
本実施形態に係るＤＣ−ＤＣコンバータであると、不連続モードにおいてはカットオフタイムの最適化を特に行わず、センサ１５によるセンス結果に基づいてロウサイドスイッチ４を制御する。センサ１５によるセンス精度と信号遅延とが問題にならない程度であるならば、本実施形態の方法であってもＤＣ−ＤＣコンバータの効率を向上出来る。
次に、この発明の第４の実施形態に係る電源装置について説明する。本実施形態は、上記第２の実施形態におけるディジタルコントローラ２の構成に関するものである。図１１は、本実施形態に係るディジタルコントローラ２の構成の一例を示すブロック図である。
図示するようにディジタルコントローラ２は、時比率発生部１２、デッドタイム算出部１３、及び制御信号発生部１４を備えている。時比率発生部１２は、Ａ／Ｄコンバータ７で得られた出力と、Ａ／Ｄコンバータ９で得られたゼロポイント信号Ｓ０とに基づいて時比率Ｄを計算する。デッドタイム算出部１３は、時比率発生部１２で得られた時比率Ｄに基づいて、デッドタイム及びカットオフタイムを算出する。制御信号発生部１４は、時比率Ｄとデッドタイム及びカットオフタイムに基づいて、制御信号Ｃｎｔ１、Ｃｎｔ２を生成する。また、Ａ／Ｄコンバータ９はゼロポイントを検出するだけでなく、電流が規定値を超えているか否かを検出しても良い。すなわち、電流Ｉlowが、ＤＣ−ＤＣコンバータの許容電流を超えたか否かの情報を信号Ｓocとしてディジタルコントローラ２に送る。信号Ｓocを受けたディジタルコントローラ２は、ハイサイドスイッチ３を速やかにオフする。このような構成とすることで、ＤＣ−ＤＣコンバータに過大な電流が流れることを防止出来る。
次に、この発明の第５の実施形態に係る電源装置について説明する。本実施形態は、上記第４の実施形態と同様にディジタルコントローラ２の構成に関するものであり、第４の実施形態に係る構成を変形したものである。図１２は本実施形態に係るディジタルコントローラ２の構成の一例を示すブロック図である。
図示するようにディジタルコントローラ２は、図１１に示した構成において更に制御部２０を更に備えているものである。制御部２０は、パラメータ選択部２１及び制御テーブル保持部２２を有している。制御テーブル保持部２２は、時比率発生部１２を制御するための複数のパラメータを格納した制御テーブル２３を保持する。パラメータ選択部２１は、Ａ／Ｄコンバータ７の出力に基づいて、制御テーブル保持部２２における制御テーブル２３内のパラメータを読み出す。そして、読み出したパラメータに基づいて時比率発生部１２を制御する。
図１３は、時比率発生部１２の一構成例を示す回路図である。時比率発生部１２は、例えばPID(Proportional-Integral-Derivative algorithm) Compensatorである。図示するように時比率発生部１２は、増幅器３０〜３３、除算器３４〜３６、及びマルチプレクサ３７〜３９を備えている。Ａ／Ｄコンバータ７は、出力電圧Ｖoutを検出するだけでなく、出力電圧Ｖoutと、所定の基準電圧Ｖrefとの差分Ｄｉｆを算出する。増幅器３０は、差分Ｄｉｆを増幅する。除算器３４は、差分Ｄｉｆの除算を行う。増幅器３１、３２は、除算器３４の出力を増幅する。除算器３５は、マルチプレクサ３７の出力の除算を行う。マルチプレクサ３７は、増幅器３１の出力と除算器３５の出力とをマルチプレクスする。除算器３６は、マルチプレクサ３９の出力を除算する。増幅器３３は、除算器３６の出力を増幅する。マルチプレクサ３８は、増幅器３２の出力と増幅器３３の出力とをマルチプレクスする。マルチプレクサ３９は、増幅器３０の出力、マルチプレクサ３７の出力、及びマルチプレクサ３８の出力をマルチプレクスする。そして、マルチプレクサ３９の出力が時比率となる。
上記構成において、パラメータ選択部２１は、差分Ｄｉｆまたは出力電圧Ｖoutに応じて制御テーブル２３からパラメータＰａｒａ１〜Ｐａｒａ４を読み出す。そして読み出したパラメータＰａｒａ１〜Ｐａｒａ４に応じて、増幅器３０〜３３の増幅率Ｋrnd、Ｒ1rnd、Ｒ2rnd、Ｐrndをそれぞれ制御する。
本実施形態に係る電源装置であると、上記第２の実施形態で説明した（２）の効果に加えて、下記（３）の効果が得られる。
（３）電源装置の制御性を向上出来る。
従来のPID compensatorの特性は、設計時に一意に決定される。従って、設計後にPID compensatorの特性を任意に変えることは困難であった。
しかし本実施形態に係る構成であると、ディジタル制御回路２は制御テーブル２３を有している。そしてパラメータ選択部２１が、制御テーブル２３内のパラメータに応じてPID compensator １２の増幅率を決定する。従って、設計後であってもPID compensator １２の特性を容易に変えることが出来る。従って、電源装置の制御性を向上出来る。
次に、この発明の第６の実施形態に係る電源装置及びその制御方法について説明する。本実施形態は、時比率を一定としつつ出力電圧Ｖoutをモニタすることにより、最適なカットオフタイムを探索する方法に関するものである。本実施形態に係る電源装置の構成は上記第１、第２、第４、第５の実施形態と同様であるので説明は省略する。図１４は、本実施形態に係るカットオフタイム探索方法のフローチャートである。
まずディジタル制御回路２は、ハイサイドスイッチ３のオン期間の長さを一定とする（ステップＳ５０）。すなわち時比率は一定である。勿論、第１、第２の実施形態と同様に、入力条件は一定とする。またディジタル制御回路２は、カットオフタイムｔd2を、所定の初期値ｔd2_initとする（ステップＳ５１）。そして、ディジタル制御回路２は出力電圧Ｖoutをモニタする（ステップＳ５２）。そして、出力電圧Ｖoutが最大値であるか否かを判定する（ステップＳ５３）。ステップＳ５３の結果、最大値でないと判定された場合（ステップＳ５３、ＮＯ）には、カットオフタイムｔd2を変化させて（ステップＳ５４）、再度ステップＳ５２へ戻る。ステップＳ５３において最大値であると判定された場合（ステップＳ５３、ＹＥＳ）には、当該カットオフタイムｔd2が最適値ｔd2_optとされる。
上記探索方法を、グラフを用いて説明する。図１５は、横軸にカットオフタイムｔd2を示し、縦軸に出力電圧Ｖoutと電源装置の効率ηとを示したグラフである。図示するように、出力電圧Ｖoutが最大となるポイントは、同時に効率ηが最大となるポイントでもある。従って、出力電圧Ｖoutが最大になる点こそが、最適なカットオフタイムである。そこで本実施形態では、カットオフタイムを変化させつつ出力電圧Ｖoutをモニタし、出力電圧Ｖoutが最大となる点に基づいて最適なカットオフタイムを探索している。
本実施形態に係る方法であると、上記第１、第２の実施形態で説明した（１）、（２）の効果に加えて、カットオフタイムの探索を高速化出来る。本実施形態に係る方法であると、カットオフタイムを変化させつつ出力電圧Ｖoutをモニタすることにより、最適なカットオフタイムを探索する。すなわち、カットオフタイムの探索中には出力電圧Ｖoutが変動するため、電源装置は電源装置自体として使用することは困難である。しかし、第１、第２の実施形態に係る方法であっても、入出力条件は一定にしなければならないため、場合によっては、カットオフタイム探索中は電源装置として使用できない可能性がある。そのような場合には、本実施形態の方法を用いることが、高速化の観点からは望ましい。
なお、本実施形態に係る方法は、不連続モードにおけるデッドタイムｔd1の探索方法としても使用出来る。また、連続モードにおけるデッドタイムｔd1、ｔd2の探索方法としても使用出来る。
また、図１４におけるステップＳ５３の処理は、上記第１の実施形態において図５、図６を用いて説明した方法と同様である。すなわち、カットオフタイムｔd2を変えつつ出力電圧Ｖoutをモニタする。例えばカットオフタイムｔd2を減少させた際に出力電圧Ｖoutが上昇した場合には、出力電圧Ｖoutが減少に転ずるまでカットオフタイムｔd2を減少させる。そして、出力電圧Ｖoutが上昇から減少に転ずる点に基づいて、最適なカットオフタイムが分かる。逆に、例えばカットオフタイムｔd2を増加させた際に出力電圧Ｖoutが上昇した場合には、出力電圧Ｖoutが減少に転ずるまでカットオフタイムｔd2を増加させれば良い。
上記のように、この発明の第１、第２の実施形態に係るＤＣ−ＤＣコンバータによれば、カットオフタイムを変化させつつ時比率Ｄを監視し、時比率Ｄが最小となる時間をカットオフタイムの最適値として選択している。従って、ＤＣ−ＤＣコンバータの効率を向上出来る。特に第１の実施形態に係る方法であるとセンサレスで最適値を求めることが出来る。第２の実施形態では、センサは使用するものの、最適値を速やかに求めることが出来る。
更に上記第６の実施形態に係るＤＣ−ＤＣコンバータによれば、カットオフタイムを変化させつつ出力電圧Ｖoutをモニタし、出力電圧Ｖoutが最大となる時間をカットオフタイムの最適値として選択している。従って、第１、第２の実施形態と同様の効果が得られ、且つ、カットオフタイムの高速に最適化出来る。
なお図４乃至図６を用いて説明した方法は、特にこの方法に限られるものではなく、時比率が最小となる点を探索出来る方法であれば限定されない。また、第２、第３の実施形態を組み合わせても良い。
なお、図５及び図６ではカットオフタイムｄt2の最適値として時刻ｔ２における値を選択している。しかし、最適値として用いられる値は、時比率Ｄが最小である値であれば足り、当然ながら時刻ｔ２〜ｔ３直前の値であればいずれを選択してもかまわない。
またＤＣ−ＤＣコンバータは図１６に示すような構成であっても良い。図示するように、インダクタ５の一端に電源電圧Ｖccが接続され、他端にハイサイドスイッチ３及びロウサイドスイッチ４が接続されている。そしてハイサイドスイッチ３によってインダクタ５と負荷８とが接続される。もちろん、ＤＣ−ＤＣコンバータはその他の構成でも良く、広く上記実施形態が適用出来る。
また、図４で説明したフローチャートは、図１７に示すように変形することも可能である。すなわち、まず電流ＩＬを一定とするため、ディジタルコントローラ２がＤＣ−ＤＣコンバータ１を定常状態とする（ステップＳ３０）。次にカットオフタイムｔd2が初期値ｔd2_initに設定される（ステップＳ３１）。なおディジタルコントローラ２は、カットオフタイムｔd2を設定し直す度に時比率Ｄも設定し直す。カットオフタイムｔd2が変化するとＤＣ−ＤＣコンバータ１の効率、すなわち出力電圧Ｖoutが変化する。従って、出力電圧Ｖoutが一定になるように時比率Ｄを新たな値にする。
次に、カットオフタイムｔd2が（ｔd2−Δｔ）に変化される（ステップＳ３２）。すなわち、カットオフタイムが初期値ｔd2_initよりもΔｔだけ短くされる。Δｔの長さは特に限定されるものではないが、より短い時間にすることで、より精度良く最適値を見つけることが出来る。そしてステップＳ３２によって時比率Ｄが変化したかを検出する（ステップＳ３３）。時比率Ｄが変化していなければ、ステップＳ３２に戻って更にカットオフタイムを短くする。ステップＳ３３で時比率Ｄが変化した場合、時比率Ｄが低下したか否かを検出する（ステップＳ３４）。以下、時比率Ｄが低下した場合と上昇した場合とに分けて説明する。
まず時比率Ｄが低下した場合について図１８を用いて説明する。ステップＳ３２を繰り返すことによってカットオフタイムｔd2を減少させていった場合に時比率Ｄが減少するということは、図３で説明したＣＡＳＥ１に該当するということである。そこでまず図１４に示すように、その際のカットオフタイムｔd2を、仮の最適値ｔd2temp_optとする（ステップＳ３５、時刻ｔ０）。その後、更にカットオフタイムｔd2をΔｔだけ短くする（ステップＳ３６）。ステップＳ３６によって時比率Ｄが上昇せず（ステップＳ３７）、かつ低下しない場合（ステップＳ３８）には、ステップＳ３６に戻り更にカットオフタイムｔd2を短くする。ステップＳ３８において時比率Ｄが低下した場合には、仮の最適値ｔd2temp_optを、その時点におけるカットオフタイムに置き換える（ステップＳ３９、時刻ｔ１、ｔ２）。以上のステップＳ３６〜Ｓ３９を繰り返すことは、先に説明した図３において時刻ｔ３から時刻ｔ４に向かってカットオフタイムを徐々に短くしていくことに相当する。すると、いずれかの時点で電流ＩＬがゼロとなる。電流ＩＬがゼロを過ぎたことは、低下を続けていた時比率ＤがステップＳ３７で上昇に転ずることで分かる（図１８における時刻ｔ３）。従って、ステップＳ３７で時比率Ｄが上昇した場合、その時点における仮の最適値ｔd2temp_optを、カットオフタイムｔd2の最終的な最適値ｔd2_optとする（ステップＳ４６）。
次にステップＳ３４において時比率Ｄが上昇した場合について図１９を用いて説明する。まずＣＡＳＥ１と同様に、その際のカットオフタイムｔd2を、仮の最適値ｔd2temp_optとする（ステップＳ４１）。カットオフタイムｔd2を減少させていった場合に時比率Ｄが上昇する（図１９における時刻ｔ０）ということは、図３で説明したＣＡＳＥ２に該当するということである。そこで、カットオフタイムを変化させる方向を変える。すなわち、カットオフタイムを短くするのではなく、長くする。そこでステップＳ４２において、カットオフタイムｔd2をΔｔだけ長くする。ステップＳ４２によって時比率Ｄが上昇せず（ステップＳ４３）、かつ低下しない場合（ステップＳ４４）には、ステップＳ４２に戻り更にカットオフタイムｔd2を長くする。ステップＳ４４において時比率Ｄが低下した場合には、その時点におけるカットオフタイムを仮の最適値ｔd2temp_optとする（図１９における時刻ｔ１、ｔ２）。以上のステップＳ４２〜Ｓ４５を繰り返すことは、先に説明した図３において時刻ｔ３から時刻ｔ２に向かってカットオフタイムを徐々に長くしていくことに相当する。すると、いずれかの時点で電流ＩＬがゼロとなる。電流ＩＬがゼロを過ぎたことは、低下を続けていた時比率ＤがステップＳ４３で上昇に転ずることで分かる（図１９における時刻ｔ３）。従って、ステップＳ４３で時比率Ｄが上昇した場合、その時点における仮の最適値ｔd2temp_optを、カットオフタイムｔd2の最終的な最適値ｔd2_optとする。
以上のようにしてカットオフタイムｔd2を最適化出来る。
勿論、ステップＳ３２においてカットオフタイムをΔｔだけ短くする場合について説明した。しかし短くする代わりにΔｔだけ長くしても良い。なぜなら、ステップＳ３２〜Ｓ３４は、図３におけるＣＡＳＥ１とＣＡＳＥ２とのいずれに相当するかを判断するための処理に過ぎず、その方法はカットオフタイムを長くする方向で行っても短くする方向で行っても良い。
また、図２０に示すようにハイサイドスイッチ３はｐチャネルＭＯＳトランジスタであっても良い。ハイサイドスイッチ３がｐチャネルＭＯＳトランジスタである場合、そのゲート電位（制御信号Ｃｎｔ１）の基準は一定電位のソースである。従って、ゲート電位のドライバ回路の構成を簡略化出来る。逆にハイサイドスイッチ３がｐチャネルＭＯＳトランジスタの場合には、ハイサイドスイッチ３のオン抵抗を低減出来る。図２０では第１の実施形態で説明した構成においてｐチャネルＭＯＳトランジスタを用いた場合を示したが、勿論、第２乃至第６の実施形態に係る構成においても、ハイサイドスイッチ３にｐチャネルＭＯＳトランジスタを使用出来る。
更に、上記実施形態では例えば図７において、センサ１５はロウサイドスイッチ４の電流を検出している。しかし、センサ１５はインダクタ５に流れる電流を検出しても良い。この場合であっても、上記実施形態で説明した方法が適用出来る。
また、上記第１、第２の実施形態に係る方法であると、時比率が最小となるカットオフタイムが複数存在する場合がある。図２１は、横軸にカットオフタイムｔd2を取り、縦軸に効率ηと時比率Ｄを取ったグラフである。図示するように、時比率が最小となるカットオフタイムが複数存在し、そのうち最も短いものがｔd2_opt1、最も効率が高いものがｔd2_opt2、最も長いものがｔd2_opt3であったとする。このような場合には、最も長いカットオフタイムｔd2_opt3を最適値として使用することが望ましい。図２２は、カットオフタイムとしてｔd2_opt1とｔd2_opt3とを用いた場合の出力電圧Ｖoutの波形を示している。図示するように、カットオフタイムが短い場合（ｔd2_opt1を用いた場合）には、リンギングの発生により損失が増える場合がある。従って、カットオフタイムは長くする（ｔd2_opt3を用いる）ことが望ましい。勿論、仕様によっては最も効率が高くなるｔd2_opt2を用いても良い。
更に、上記第１、第２の実施形態においては、時比率が最小となるカットオフタイムを最適値とする場合について説明した。しかし、必ずしも時比率が最小である必要はない。つまり、ＤＣ−ＤＣコンバータの仕様によっては、効率を最大とするよりも、より安全に動作することが望まれる場合もあり得る。このような場合には、時比率の値が最小値よりも大きい値となるカットオフタイムを最適値として用いる。図２３は、カットオフタイムに対する効率η及び時比率の変化を示すグラフである。図示するように、時比率が最小となるカットオフタイムがそれぞれｔd2_2、ｔd2_3、ｔd2_4、ｔd2_5であったとする。上記第１、第２の実施形態では、これらのカットオフタイムｔd2_2、ｔd2_3、ｔd2_4、ｔd2_5のいずれかを最適値として用いる場合を例に説明した。しかし、必ずしもこれらの値を最適値として用いる必要は無い。これらの最小値を基にして、例えば時比率が最小値より大きくなるカットオフタイムｔd2_1、ｔd2_6、ｔd2_7を最適値として用いても良い。すなわち上記実施形態は、時比率が最小となる点に限定されるものではなく、時比率に応じて最適値が求められれば良い。
このことは第６の実施形態でも同様である。図２４は、カットオフタイムに対する効率η及び出力電圧の変化を示すグラフである。図示するように、出力電圧Ｖoutが最大となるカットオフタイムがｔd2_3であったとする。上記第６の実施形態では、このカットオフタイムｔd2_3を最適値として用いる場合を例に説明した。しかし、必ずしもｔd2_3を最適値として用いる必要は無い。この値を基にして、例えば出力電圧が最大値より小さくなるカットオフタイムｔd2_1、ｔd2_2、ｔd2_4、ｔd2_5を最適値として用いても良い。すなわち上記実施形態は、出力電圧が最大となる点に限定されるものではなく、出力電圧に応じて最適値が求められれば良い。
また、上記第１、第２の実施形態に係る方法において、予めカットオフタイムの設定範囲を決めておいても良い。図２５は、横軸に時間を取り、縦軸にカットオフタイム及び時比率を取ったグラフである。図示するように、カットオフタイムの下限値ｔd2_lowerと、上限値ｔd2_upperを設定し、この間でのみカットオフタイムを可変とする。これにより、カットオフタイムが最適値から大幅にずれて、電源装置に過大な電流が流れるようなことを防止出来る。
なお、第１乃至第６の実施形態に係る構成において、カットオフタイム設定時には負荷８として、非常に抵抗値の大きい抵抗素子、または定電流負荷を用いることが、ＤＣ−ＤＣコンバータの保護の観点からは望ましい。定電流負荷とは、電圧に対して流れる電流が一定である負荷のことである。
また、上記第１乃至第６の実施形態におけるＤＣ−ＤＣコンバータのハイサイドスイッチ３、ロウサイドスイッチ４は、同一の半導体基板に形成され、更にディジタル制御回路２が同一半導体基板上に形成されていてもよい。
また、上記第１乃至第６の実施形態で説明した電源装置は、種々のアプリケーションに適用出来る。図２６はアプリケーションの一例を示しており、携帯電話のブロック図である。図示するように携帯電話の内部構成は、アナログ処理用ＬＳＩ４０、ベースバンド処理用ＬＳＩ４１、入出力インターフェース４２、電源装置４３、バッテリ４４、及びアンテナ４５を含んでいる。電源装置４３は、バッテリから与えられた電圧（３〜５Ｖ程度）を所定のレンジに変換し、アナログ処理用ＬＳＩ４０、ベースバンド処理用ＬＳＩ４１、及び入出力インターフェース４２に供給する。入出力インターフェース４２は、例えば入力用のナンバーキーや、ＬＣＤ等の表示部を含む。アナログ処理用ＬＳＩ４０は、無線通信によって送受信されるアナログ信号のデータの増幅等を行い、アンテナ４５からデータを送信または受信する。ベースバンド処理用ＬＳＩ４１は、入出力インターフェースから入力されるデータ、またはアナログ処理用ＬＳＩ４０から与えられるデータの信号処理を行う。
上記構成において、電源装置４３として上記第１乃至第６の実施形態で説明したＤＣ−ＤＣコンバータを用いることが出来る。すなわち、上記実施形態における負荷８が、アナログ処理用ＬＳＩ４０、ベースバンド処理用ＬＳＩ４１、及び入出力インターフェース４２となる。
なお上記実施形態において、カットオフタイムｔd2に対して下限の閾値を設けても良い。そして、最適なカットオフタイムの探索中にカットオフタイムｔd2が上記閾値以下となった場合には、カットオフタイムの探索を最初からやり直す。本方法であると、カットオフタイムが明らかに適切でない値（例えば負の値）となることを防止できる。その結果、ＤＣ−ＤＣコンバータ１が故障することを防止出来る。
本方法は、例えば次のような手法により実現出来る。ディジタルコントローラ２は上記閾値を保持する。そしてディジタルコントローラ２は、自身が算出したカットオフタイムと、上記閾値とを比較する。比較の結果、算出したカットオフタイムが閾値以下であった場合には、ディジタルコントローラ２はカットオフタイムの探索をはじめからやり直す。
すなわち、上記実施形態に係る電源装置は、
（１）負荷に対して流れる電流が常時ゼロより大きい連続モードと、前記負荷に対して流れる電流がゼロ以下となる期間が存在する不連続モードとを有する電源装置であって、前記電源装置は、電圧を負荷に伝達する第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタと交互にオン状態となり、前記負荷に流れる電流を整流する第２ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタがオフしてから第１期間経過の後に前記第１ＭＯＳトランジスタをオンさせ、前記第１ＭＯＳトランジスタがオフしてから第２期間経過の後に前記第２ＭＯＳトランジスタをオンさせるディジタル制御回路とを具備し、前記ディジタル制御回路は前記不連続モードにおいて、前記負荷に印加される前記電圧が一定となるように前記第１ＭＯＳトランジスタのオン期間を制御し、前記ディジタル制御回路は前記オン期間を制御した状態において、前記第１ＭＯＳトランジスタがオン状態及びオフ状態となる１周期においてオン状態となる期間の比率である時比率に応じて、前記第１期間の最適値を決定する。
（２）上記（１）においてディジタル制御回路は、最小の前記時比率が得られる前記第１期間の長さを基準にして、前記第１期間の最適値を決定する。
（３）上記（１）においてディジタル制御回路は、最小の前記時比率が得られる前記第１期間の長さを、該第１期間の最適値とする。
（４）上記（１）においてディジタル制御回路は、前記電圧に応じて前記時比率を決定する時比率発生部と、前記時比率発生部で決定された時比率に応じて前記第１期間の長さを算出する第１期間算出部と、前記第１期間算出部で算出された第１期間の長さに応じて、前記第１、第２ＭＯＳトランジスタのオン／オフを制御する第１制御部とを備える。
（５）上記（４）においてディジタル制御回路は、前記時比率発生部における時比率の決定に要するパラメータを格納する制御テーブルを保持部と、前記電圧に応じて前記制御テーブルから前記パラメータを読み出し、読み出した該パラメータに応じて前記時比率発生部を制御する第２制御部とを備え、時比率発生部は、前記電圧と、前記第２制御部による制御に基づいて、前記時比率を決定する。
（６）上記（１）においてディジタル制御回路は第１動作モードと第２動作モードとを有し、前記第１動作モードにおいて前記第１期間の最適値を決定し、前記第２動作モードにおいては、前記第１動作モードにおいて決定された前記第１期間の最適値を用いて前記第１、第２ＭＯＳトランジスタを制御する。
（７）上記（１）において、前記第２ＭＯＳトランジスタに流れる電流、または前記第２ＭＯＳトランジスタの出力電圧を検出するセンサを更に備え、前記ディジタル制御回路は、前記センサによって任意の電流値が検出された時点を基準にして前記時比率が最小となる値を探索することによって、前記任意の電流値が検出された時刻と前記第１期間の開始時刻との時間差を得、前記センサによって任意の電流値が検出されてから前記時間差の経過後に前記第２ＭＯＳトランジスタをオフさせる制御信号を出力する。
（８）上記（１）において、第１、第２ＭＯＳトランジスタ及び前記ディジタル制御回路は、半導体基板上に形成される。
（９）電源装置は、電圧を負荷に伝達する第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタと交互にオン状態となり、前記負荷に流れる電流を整流する第２ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタがオフしてから第１期間経過の後に前記第１ＭＯＳトランジスタをオンさせ、前記第１ＭＯＳトランジスタがオフしてから第２期間経過の後に前記第２ＭＯＳトランジスタをオンさせるディジタル制御回路とを具備し、前記ディジタル制御回路は、前記第１ＭＯＳトランジスタがオン状態となる期間を一定にしつつ前記第１期間の長さを変化させた際における、前記負荷に伝達される前記電圧の値に応じて、前記第１期間の最適値を決定する。
（１０）上記（９）においてディジタル制御回路は、前記負荷に伝達される前記電圧の最大値が得られる前記第１期間の長さを基準にして、前記第１期間の最適値を決定する。
（１１）上記（９）においてディジタル制御回路は、前記負荷に伝達される前記電圧の最大値が得られる前記第１期間の長さを、該第１期間の最適値とする。
（１２）上記（９）においてディジタル制御回路は第１動作モードと第２動作モードとを有し、前記第１動作モードにおいて前記第１期間の最適値を決定し、前記第２動作モードにおいては、前記第１動作モードにおいて決定された前記第１期間の最適値を用いて前記第１、第２ＭＯＳトランジスタを制御する。
（１３）上記（９）において、第１、第２ＭＯＳトランジスタ及び前記ディジタル制御回路は、半導体基板上に形成される。
また、上記実施形態に係る電源装置の制御方法は、
（１４）電圧を負荷に伝達する第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタと交互にオン状態とされ、且つ前記負荷に流れる電流を整流する第２ＭＯＳトランジスタとを具備し、前記電流がゼロ以下となる期間が存在する不連続モードにおいて前記第２ＭＯＳトランジスタがオフしてから第１期間経過の後に前記第１ＭＯＳトランジスタがオン状態となり、前記第１ＭＯＳトランジスタがオフしてから第２期間経過の後に前記第２ＭＯＳトランジスタがオン状態となる電源装置の制御方法であって、前記制御方法は、前記第１期間を任意の初期値に設定するステップと、前記負荷に伝達される電圧を一定にしつつ、前記第１期間を前記初期値から減少または増加させて時比率を低下させるステップと、前記第１期間を減少させた場合に前記時比率が低下する場合、前記負荷に伝達される電圧を一定にしつつ、前記時比率が上昇に転ずるまで前記第１期間を減少させ続けるステップと、前記第１期間を増加させた場合に前記時比率が低下する場合、前記負荷に伝達される電圧を一定にしつつ、前記時比率が上昇に転ずるまで前記第１期間を増加させ続けるステップと、前記時比率が上昇に転じた直前の前記時比率が得られる前記第１期間に応じて、該第１期間の最適値を決定するステップとを具備する。
（１５）上記（１４）において、時比率が上昇に転じた直前の前記時比率が得られる前記第１期間が、該第１期間の最適値として選択される。
（１６）上記（１４）において、最小の時比率が得られる前記第１期間が、該第１期間の最適値として選択される。
（１７）上記（１６）において、複数の第１期間において最小の前記時比率が得られる場合に、最も長い前記第１期間が、該第１期間の最適値として選択される。
（１８）上記（１４）において、第１期間は、予め定められた範囲内においてのみ増加または減少される。
（１９）上記（１４）において、前記第１期間を任意の初期値に設定する前に、センサを用いて前記第２ＭＯＳトランジスタに流れる電流が任意の電流値になる時間を検出するステップと、前記電流が任意の電流値となる時間から前記第１ＭＯＳトランジスタがオン状態となる時間までの期間を前記初期値とするステップとを更に備え、第２ＭＯＳトランジスタは、前記電流が前記任意の電流値になる時間から、前記初期値と前記最適値との間の時間差が経過した後にオフ状態とされる。
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
この発明の第１の実施形態に係るＤＣ−ＤＣコンバータのブロック図。 この発明の第１の実施形態に係るＤＣ−ＤＣコンバータの各種信号のタイミングチャート。 この発明の第１の実施形態に係るＤＣ−ＤＣコンバータの各種信号のタイミングチャート。 この発明の第１の実施形態に係るＤＣ−ＤＣコンバータにおける、カットオフタイムの最適値検出方法のフローチャート。 この発明の第１の実施形態に係るＤＣ−ＤＣコンバータにおける、カットオフタイムと時比率との関係を示すグラフ。 この発明の第１の実施形態に係るＤＣ−ＤＣコンバータにおける、カットオフタイムと時比率との関係を示すグラフ。 この発明の第２の実施形態に係るＤＣ−ＤＣコンバータのブロック図。 この発明の第２の実施形態に係るＤＣ−ＤＣコンバータにおけるロウサイドスイッチの制御方法のフローチャート。 この発明の第３の実施形態に係るＤＣ−ＤＣコンバータの各種信号のタイミングチャート。 この発明の第３の実施形態係るＤＣ−ＤＣコンバータのブロック図。 この発明の第４の実施形態に係るＤＣ−ＤＣコンバータの備えるディジタル制御回路のブロック図。 この発明の第５の実施形態に係るＤＣ−ＤＣコンバータの備えるディジタル制御回路のブロック図。 この発明の第５の実施形態に係るＤＣ−ＤＣコンバータの備える時比率制御回路の回路図。 この発明の第６の実施形態に係るＤＣ−ＤＣコンバータにおける、カットオフタイムの最適値検出方法のフローチャート。 この発明の第６の実施形態に係るＤＣ−ＤＣコンバータにおける、カットオフタイムと、効率及び出力電圧との関係を示すグラフ。 この発明の第１乃至第６の実施形態の変形例に係るＤＣ−ＤＣコンバータのブロック図。 この発明の第１、第２の実施形態の変形例に係るＤＣ−ＤＣコンバータにおける、カットオフタイムの最適値検出方法のフローチャート。 この発明の第１、第２の実施形態の変形例に係るＤＣ−ＤＣコンバータにおける、カットオフタイムと時比率との関係を示すグラフ。 この発明の第１、第２の実施形態の変形例に係るＤＣ−ＤＣコンバータにおける、カットオフタイムと時比率との関係を示すグラフ。 この発明の第１の実施形態の変形例に係るＤＣ−ＤＣコンバータのブロック図。 この発明の第１、第２の実施形態の変形例に係るＤＣ−ＤＣコンバータにおける、カットオフタイムと効率及び時比率との関係を示すグラフ。 この発明の第１、第２の実施形態の変形例に係るＤＣ−ＤＣコンバータにおける出力電圧の波形を示すタイミングチャート。 この発明の第１、第２の実施形態の変形例に係るＤＣ−ＤＣコンバータにおける、カットオフタイムと効率及び時比率との関係を示すグラフ。 この発明の第６の実施形態の変形例に係るＤＣ−ＤＣコンバータにおける、カットオフタイムと効率及び出力電圧との関係を示すグラフ。 この発明の第１、第２の実施形態の変形例に係るＤＣ−ＤＣコンバータにおける、時間と時比率及びカットオフタイムとの関係を示すグラフ。 この発明の第１乃至第６の実施形態に係るＤＣ−ＤＣコンバータを備えた携帯電話のブロック図。
符号の説明
１…ＤＣ−ＤＣコンバータ、２…ディジタルコントローラ、３…ハイサイドスイッチ、４…ロウサイドスイッチ、５…インダクタ、６…キャパシタ、７、９…Ａ／Ｄコンバータ、８…抵抗素子、１０…インバータ、１１…ＯＲゲート、１２…時比率発生部、１３…デッドタイム算出部、１４…制御信号発生部、１５…センサ、１６、１７…増幅器、１８…ＡＮＤゲート、２０…制御部、２１…パラメータ選択部、２２…制御テーブル保持部、２３…制御テーブル

Claims (5)

  1. 負荷に対して流れる電流が常時ゼロより大きい連続モードと、前記負荷に対して流れる電流がゼロ以下となる期間が存在する不連続モードとを有する電源装置であって、前記電源装置は、
    電圧を負荷に伝達する第１ＭＯＳトランジスタと、
    前記第１ＭＯＳトランジスタと交互にオン状態となり、前記負荷に流れる電流を整流する第２ＭＯＳトランジスタと、
    前記第２ＭＯＳトランジスタがオフしてから第１期間経過の後に前記第１ＭＯＳトランジスタをオンさせ、前記第１ＭＯＳトランジスタがオフしてから第２期間経過の後に前記第２ＭＯＳトランジスタをオンさせるディジタル制御回路と
    を具備し、前記ディジタル制御回路は前記不連続モードにおいて、前記負荷に印加される前記電圧が一定となるように制御しつつ、前記第１期間の長さを変化させ、該第１期間の長さを変化させた際の時比率の変化に基づいて、前記負荷に流れる電流がゼロとなる前記第１期間の長さを決定し、
    前記時比率は、前記第１ＭＯＳトランジスタがオン状態及びオフ状態となる１周期においてオン状態となる期間の比率である
    ことを特徴とする電源装置。
  2. 前記ディジタル制御回路は、最小の前記時比率が得られる前記第１期間において、前記電流がゼロになると判断する
    ことを特徴とする請求項１記載の電源装置。
  3. 前記第２ＭＯＳトランジスタに流れる電流、または前記第２ＭＯＳトランジスタの出力電圧を検出するセンサを更に備え、
    前記ディジタル制御回路は、前記センサによって任意の電流値が検出された時点を基準にして前記時比率が最小となる値を探索することによって、前記任意の電流値が検出された時刻と前記第１期間の開始時刻との時間差を得、前記センサによって任意の電流値が検出されてから前記時間差の経過後に前記第２ＭＯＳトランジスタをオフさせる制御信号を出力する
    ことを特徴とする請求項１記載の電源装置。
  4. 電圧を負荷に伝達する第１ＭＯＳトランジスタと、
    前記第１ＭＯＳトランジスタと交互にオン状態となり、前記負荷に流れる電流を整流する第２ＭＯＳトランジスタと、
    前記第２ＭＯＳトランジスタがオフしてから第１期間経過の後に前記第１ＭＯＳトランジスタをオンさせ、前記第１ＭＯＳトランジスタがオフしてから第２期間経過の後に前記第２ＭＯＳトランジスタをオンさせるディジタル制御回路と
    を具備し、前記ディジタル制御回路は、前記第１ＭＯＳトランジスタがオン状態となる期間を一定にしつつ前記第１期間の長さを変化させた際における、前記負荷に伝達される前記電圧の値に応じて、前記負荷に流れる電流がゼロとなる前記第１期間の長さを決定する
    ことを特徴とする電源装置。
  5. 電圧を負荷に伝達する第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタと交互にオン状態とされ、且つ前記負荷に流れる電流を整流する第２ＭＯＳトランジスタとを具備し、前記電流がゼロ以下となる期間が存在する不連続モードにおいて前記第２ＭＯＳトランジスタがオフしてから第１期間経過の後に前記第１ＭＯＳトランジスタがオン状態となり、前記第１ＭＯＳトランジスタがオフしてから第２期間経過の後に前記第２ＭＯＳトランジスタがオン状態となる電源装置の制御方法であって、前記制御方法は、
    前記第１期間を任意の初期値に設定するステップと、
    前記負荷に伝達される電圧を一定にしつつ、前記第１期間を前記初期値から減少または増加させて時比率を低下させるステップと、
    前記第１期間を減少させた場合に前記時比率が低下する場合、前記負荷に伝達される電圧を一定にしつつ、前記時比率が上昇に転ずるまで前記第１期間を減少させ続けるステップと、
    前記第１期間を増加させた場合に前記時比率が低下する場合、前記負荷に伝達される電圧を一定にしつつ、前記時比率が上昇に転ずるまで前記第１期間を増加させ続けるステップと、
    前記時比率が上昇に転じた直前の前記時比率が得られる前記第１期間に応じて、前記負荷に流れる電流がゼロとなる前記第１期間の長さを決定するステップと
    を具備することを特徴とする電源装置の制御方法。
JP2006187292A 2005-07-14 2006-07-07 電源装置及びその制御方法 Expired - Fee Related JP4621636B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006187292A JP4621636B2 (ja) 2005-07-14 2006-07-07 電源装置及びその制御方法
US11/485,466 US7557545B2 (en) 2005-07-14 2006-07-13 Electric power unit operating in continuous and discontinuous conduction modes and control method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005206086 2005-07-14
JP2006187292A JP4621636B2 (ja) 2005-07-14 2006-07-07 電源装置及びその制御方法

Publications (2)

Publication Number Publication Date
JP2007049892A JP2007049892A (ja) 2007-02-22
JP4621636B2 true JP4621636B2 (ja) 2011-01-26

Family

ID=37661076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006187292A Expired - Fee Related JP4621636B2 (ja) 2005-07-14 2006-07-07 電源装置及びその制御方法

Country Status (2)

Country Link
US (1) US7557545B2 (ja)
JP (1) JP4621636B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4621636B2 (ja) 2005-07-14 2011-01-26 株式会社東芝 電源装置及びその制御方法
JP4031507B2 (ja) * 2005-11-25 2008-01-09 株式会社リコー 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法
JP4592638B2 (ja) * 2006-05-02 2010-12-01 株式会社東芝 スイッチング電源回路
JP5151332B2 (ja) * 2007-09-11 2013-02-27 株式会社リコー 同期整流型スイッチングレギュレータ
US7893677B2 (en) * 2008-03-28 2011-02-22 Monolithic Power Systems, Inc. Method and apparatus for synchronous boost voltage regulators with active negative current modulation
US7986135B2 (en) 2008-05-13 2011-07-26 L&L Engineering, Llc Method and systems for conduction mode control
US8159204B2 (en) * 2008-09-29 2012-04-17 Active-Semi, Inc. Regulating current output from a buck converter without external current sensing
JP5298045B2 (ja) * 2010-02-22 2013-09-25 三菱電機株式会社 電源制御装置
TWI441438B (zh) * 2010-02-26 2014-06-11 Leadtrend Tech Corp 開關模式電源供應器之控制方法以及補償電路
JP5472624B2 (ja) * 2010-04-02 2014-04-16 ミネベア株式会社 負荷駆動装置およびその制御方法
CN101814835B (zh) * 2010-04-08 2013-04-10 复旦大学 一种适用于Buck DC-DC变换器DCM模式的控制电路
US9128498B2 (en) 2012-01-30 2015-09-08 Texas Instruments Incorporated Dead-time compensation in a power supply system
TWI454035B (zh) * 2012-09-13 2014-09-21 Anpec Electronics Corp 切換式穩壓器
JP5537683B2 (ja) * 2013-01-21 2014-07-02 株式会社東芝 半導体装置
JP5925724B2 (ja) * 2013-04-24 2016-05-25 コーセル株式会社 スイッチング電源装置
US9350259B2 (en) 2013-07-31 2016-05-24 Analog Devices Global Synchronous rectifier control for a double-ended isolated power converter
JP6350218B2 (ja) * 2014-10-29 2018-07-04 株式会社デンソー 電力変換装置
US10224813B2 (en) * 2016-03-24 2019-03-05 Nvidia Corporation Variable frequency soft-switching control of a buck converter
CN105929888B (zh) * 2016-05-19 2017-04-12 电子科技大学 一种低压差线性稳压器
FR3103580B1 (fr) * 2019-11-25 2022-01-07 Commissariat Energie Atomique Commande d'interrupteurs

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815936B2 (en) * 2002-08-21 2004-11-09 Intersil Americas Inc. Closed loop diode emulator for DC-DC converter
US20060152204A1 (en) * 2004-12-03 2006-07-13 Dragan Maksimovic Determining dead times in switched-mode DC-DC converters
JP2007535286A (ja) * 2004-02-20 2007-11-29 インターナショナル レクティファイアー コーポレイション デッドタイムと関連づけられたパワーロスを最小化する装置および方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861826B2 (en) * 2003-03-31 2005-03-01 Texas Instruments Incorporated Timing circuit for synchronous DC/DC control to reduce synchronous rectifier body diode conduction
US20050281058A1 (en) * 2004-06-21 2005-12-22 Issa Batarseh Dynamic optimization of efficiency using dead time and FET drive control
US7098640B2 (en) * 2004-07-06 2006-08-29 International Rectifier Corporation Method and apparatus for intelligently setting dead time
JP4621636B2 (ja) 2005-07-14 2011-01-26 株式会社東芝 電源装置及びその制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815936B2 (en) * 2002-08-21 2004-11-09 Intersil Americas Inc. Closed loop diode emulator for DC-DC converter
JP2007535286A (ja) * 2004-02-20 2007-11-29 インターナショナル レクティファイアー コーポレイション デッドタイムと関連づけられたパワーロスを最小化する装置および方法
US20060152204A1 (en) * 2004-12-03 2006-07-13 Dragan Maksimovic Determining dead times in switched-mode DC-DC converters

Also Published As

Publication number Publication date
US20070013351A1 (en) 2007-01-18
JP2007049892A (ja) 2007-02-22
US7557545B2 (en) 2009-07-07

Similar Documents

Publication Publication Date Title
JP4621636B2 (ja) 電源装置及びその制御方法
JP5493296B2 (ja) スイッチングレギュレータ
JP6039327B2 (ja) スイッチング電源装置
JP4985003B2 (ja) Ｄｃ−ｄｃコンバータ
US8471543B2 (en) DC-DC converter with slope compensation circuit and DC voltage conversion method thereof
KR20070094486A (ko) 비절연 강압형 ｄｃ-ｄｃ 컨버터
US9837905B2 (en) Switching power supply circuit having a switching element and a free-wheeling element and adapted to turn on or off at least the switching element
JP6772980B2 (ja) 車載用の信号発生回路及び車載用電源装置
US10056830B2 (en) Control scheme for DC-DC power converters with ultra-fast dynamic response
CN101145733A (zh) 控制直流-直流变换器的方法和电路
JP2006345628A (ja) Ｄｃ−ｄｃコンバータ
JP6559081B2 (ja) 電力変換装置
US8928294B2 (en) Step-up switching power supply
JP5955294B2 (ja) スイッチング電源装置
KR102560435B1 (ko) 스위칭 레귤레이터
JP2020065402A (ja) スイッチングレギュレータ
JP2007202281A (ja) 電源回路
JP5648519B2 (ja) スイッチング電源装置
JP4820892B2 (ja) 電源回路及び受信機器
JP2010183723A (ja) Ｄｃ−ｄｃコンバータおよびスイッチング制御回路
JP2007135287A (ja) Ｄｃ−ｄｃコンバータ
JP2012029415A (ja) Ｄｃ−ｄｃコンバータおよびスイッチング制御回路
JP2010183699A (ja) スイッチング電源装置
KR102506229B1 (ko) 스위칭 레귤레이터
JP5515390B2 (ja) スイッチング電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090209

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20100421

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20100510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101101

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees