JP5472624B2 - 負荷駆動装置およびその制御方法 - Google Patents
負荷駆動装置およびその制御方法 Download PDFInfo
- Publication number
- JP5472624B2 JP5472624B2 JP2010086476A JP2010086476A JP5472624B2 JP 5472624 B2 JP5472624 B2 JP 5472624B2 JP 2010086476 A JP2010086476 A JP 2010086476A JP 2010086476 A JP2010086476 A JP 2010086476A JP 5472624 B2 JP5472624 B2 JP 5472624B2
- Authority
- JP
- Japan
- Prior art keywords
- dead time
- power supply
- disturbance
- switching power
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000013178 mathematical model Methods 0.000 claims description 31
- 238000004364 calculation method Methods 0.000 claims description 23
- 238000001514 detection method Methods 0.000 claims description 14
- 238000012935 Averaging Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 230000007423 decrease Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Description
一般に、このようなスイッチング電源回路では、一方のスイッチング素子のオン状態から他方のスイッチング素子のオン状態に切り替えるときに、両方のスイッチング素子をオフにする所謂デッドタイムが設けられ、このデッドタイムの期間長は、スイッチング電源回路を備えた負荷駆動装置の効率に影響を及ぼすことが知られている。例えば、デッドタイム期間が長いと、還流電流による導通損失及び寄生ダイオードのリカバリ電流等による損失が増大し、効率が低下する。一方、デッドタイム期間が短すぎると、2つのスイッチング素子を貫通して短絡電流が流れ始めるため、やはり効率は低下する。したがって、負荷駆動装置の電力損失を低減し、その効率を改善するためには、最適なデッドタイムを設定することが望ましい。
このアルゴリズムは、最初にデッドタイムをある程度長い初期値に設定して、オンデューティを監視しながらデッドタイムを徐々に短くしていき、これに伴うオンデューティの変化が減少から増大に転じるポイント(すなわち、オンデューティが最小と判断されるポイント)のデッドタイムを、その最適値とするものである。
本項に記載の負荷駆動装置によれば、デッドタイム設定回路が、デッドタイムの最適値を探索及び判別する最適値探索部だけなく、最適値の探索及び判別から外乱の影響を排除するための演算を実行する外乱補正演算部を備えることによって、外乱の影響によるデッドタイムの最適値の誤認を発生させることなく、負荷駆動装置の電力損失を低減することが可能となる。
本項に記載の負荷駆動装置によれば、デッドタイム設定回路が、デッドタイムの最適値を探索及び判別する最適値探索部だけなく、最適値の探索及び判別から外乱の影響を排除するための演算を実行する外乱補正演算部を備えることによって、外乱の影響によるデッドタイムの最適値の誤認を発生させることなく、負荷駆動装置の電力損失を低減することが可能となる。また、本項に記載の負荷駆動装置において、外乱の発生は、前記スイッチング電源回路の入力電圧、出力電圧、及び出力電流のいずれか1つまたはこれらの任意の組合せに基づいて判別されるものである。そして、本項に記載の負荷駆動装置によれば、外乱補正演算部が、数学モデルに定義されたデッドタイムとスイッチング電源回路の出力電圧との相関に基づいて、特定のデッドタイムに対応する出力電圧を算出する演算を実行することによって、外乱の発生時にも、数学モデルと外乱が発生する以前のスイッチング電源回路の入出力状態に基づいて、外乱が発生しなかった場合の出力電圧を算出することができるため、デッドタイムの最適値の探索及び判別から、外乱の影響を確実に排除することができる。
本項に記載の負荷駆動装置によれば、スイッチング電源回路の、デッドタイムを加味した有効な数学モデルを作成することが可能になる。
図1は、本発明の一実施形態における負荷駆動装置1を示す回路構成図である。図1に示す負荷駆動装置1は、所謂降圧型のDC−DCコンバータを構成するものであり、直流電圧源Vccに直列に接続された2つのスイッチング素子Q1、Q2を有するスイッチング電源回路2と、スイッチング素子Q1、Q2をオン/オフさせる駆動信号をこれらのスイッチング素子Q1、Q2に供給するスイッチ制御回路3と、抵抗R1,R2からなり、スイッチング電源回路2の出力電圧を検出する電圧検出回路4と、検出した出力電圧と基準電圧Vdcとの誤差を出力するエラーアンプ8を含む補償回路5とを備えている。
尚、本実施形態において、補償回路5、スイッチ制御回路3、及びデッドタイム設定回路6は、一体のプログラマブルデバイスにより構成されることが好ましい。その際、デッドタイム設定回路6の最適値探索部9及び外乱補正演算部10は、好ましくは、以下に説明する動作を実行するソフトウェアモジュールとして実装されるものである。
但し、本発明は、これらの構成要素の実装態様によって限定されるものではなく、また、デッドタイム設定回路6は、後述する制御動作を実行する限り、任意の適切なハードウェアまたはソフトウェア、またはそれらの組合せによって実現されるものであってもよい。
ここで、このデッドタイム変数Tdnの値はスイッチ制御回路3に出力され、スイッチ制御回路3は、このTdnの値に基づいて設定されたデッドタイムを有する駆動信号をスイッチング素子Q1、Q2に対して出力する。
尚、本実施形態における負荷駆動装置1は、スイッチング電源回路2の入力電圧、出力電流、出力電圧のいずれか1つまたはこれらの任意の組合せの検知手段(図示は省略する)を備えて、外乱の判別は、これらのうちの1つまたは複数が予め設定された許容範囲内にあるか否かに基づいて実行されるものであってもよい。
外乱補正演算部10は、予め作成されたスイッチング電源回路2の数学モデルを備えており、この数学モデルに基づいて、外乱が発生しなかった場合のスイッチング電源回路2の現在の状態を推定(算出)するものである。以下、図3及び図4を参照して、好ましい数学モデルの一例について詳述する。
ここで、図3(c)に示す状態が持続する期間がデッドタイムに相当する。また、以下では、図3(b)に示す状態が持続する期間及び図3(d)に示す状態が持続する期間を、ハイ側のスイッチング素子Q1を基準として、それぞれオンタイム及びオフタイムという。そして、図3(b)〜(d)に示す三状態の期間長の合計に対する各状態の期間長の割合を、それぞれオンデューティD1、デッドタイムデューティD2、オフデューティD3という。
この定義により、オンデューティD1、デッドタイムデユーティD2、オフデューティD3は、次式(1)を満たしている。
尚、図3において、Viは直流電圧源Vccの電圧値、LはインダクタL1のインダクタンス、CはコンデンサC1のキャパシタンス、Rは負荷7の等価抵抗であり、rs1、rs2は、それぞれスイッチング素子Q1、Q2のオン抵抗、rd2はボディダイオードd2のオン抵抗、rLはインダクタL1の直流抵抗成分、resrはコンデンサC1の等価直列抵抗である。
図3(b)〜(c)に示す各状態について、それぞれ次式(3)〜(5)に示すような状態方程式が成立する。
また、αは、式の簡略化のため次式(9)により定義された定数である。
但し、係数行列A,bは、次のように定義され、
具体的には、
となる。
また、rは、式の簡略化のため次式(16)により定義された定数である。
で表されている。
尚、図4中、「×」、「÷」が記載された四角形のブロック及び「+」、「−」が記載された円のブロックは、それぞれのブロックへの入力に対して対応する演算を施して出力することを表し、定数(例えば、resr)が記載された四角形のブロックは、その定数がブロックから出力されることを表す。また、三角形のブロックは、ブロック内に記載された定数を比例定数とする比例ゲインであり、「1/s」が記載された四角形のブロックは積分を表す。
ここで、負荷駆動装置1は、例えば、入力電圧Viの検知手段(図示は省略する)及び出力電圧Voの検知手段(電圧検出回路4の出力を直接用いるものであっても、補償回路5の出力から出力電圧Voを求めるものであってもよい)を備えており、デッドタイム設定回路6は、その始動後、ステップS5で外乱が発生したと判別される前の任意の時点で、外乱が発生していないときの入力電圧Vi及び出力電圧Voの値を保存しているものとする。
ステップS5において外乱が発生していると判別された後、ステップS6では、最適値探索部からその時点のデッドタイムTdnを受け取り、そのデッドタイムを、(必要な場合適当に換算して)、デッドタイムデューティD2として用い、さらに、予め保存されている外乱が発生していないときの入力電圧Vi及び出力電圧Vo(デッドタイム設定回路6の始動後、このような検知及び保存が複数回行われている場合は、最新の値)を用いて、上述した数学モデルからオンタイムデューティD1を算出する。そして、算出されたオンタイムデューティD1が、(必要な場合適当に換算された後)、この時点のオンデューティDとして、ステップS6に受け渡されることになる。
また、デッドタイム設定回路6は、負荷駆動装置1の作動中、任意の適切なタイミングで始動させることが可能であり、例えば、負荷駆動装置1の動作開始後、周期的に始動させるものであってもよい。
この場合、最適値探索部9は、図2に示した動作と同様の動作により、出力電圧が最大と判断されるポイント(デッドタイムの短縮に伴って、出力電圧が増大から減少に転じるポイント)におけるデッドタイムを、最適値として判別し、また、外乱補正演算部10は、その数学モデルに表されたスイッチング電源回路2の入出力状態(入力電圧Vi、出力電圧Vo)、状態変数(インダクタ電流iL、コンデンサ電圧VC)、オンデューティD1、及び、デッドタイムデューティD2との相関から、最適値探索部9から受け取ったデッドタイムTdnに応じた、外乱が発生していない場合の出力電圧Voを算出するものである。
Claims (4)
- 直流電圧源に直列に接続された2つのスイッチング素子を有するスイッチング電源回路と、前記スイッチング素子をオン/オフさせる駆動信号を前記スイッチング素子に供給するスイッチ制御回路と、前記2つのスイッチング素子の両方がオフとなるデッドタイムを設定するデッドタイム設定回路と、前記スイッチング電源回路の入力電圧、出力電流、出力電圧の少なくとも1つを検知する検知手段とを備える負荷駆動装置において、
前記デッドタイム設定回路は、デッドタイムと前記駆動信号のオンデューティとの相関に基づいてデッドタイムの最適値を探索及び判別する最適値探索部と、前記検知手段で検知された値に基づいて外乱の発生有無を判別する手段と、外乱が発生したと判別された場合に、前記最適値の探索及び判別から外乱の影響を排除するために、前記スイッチング電源回路の数学モデルに定義されたデッドタイムと前記駆動信号のオンデューティとの相関に基づいて、特定のデッドタイムに対応するオンデューティを算出する演算を実行する外乱補正演算部とを含むことを特徴とする負荷駆動装置。 - 直流電圧源に直列に接続された2つのスイッチング素子を有するスイッチング電源回路と、前記スイッチング素子をオン/オフさせる駆動信号を前記スイッチング素子に供給するスイッチ制御回路と、前記2つのスイッチング素子の両方がオフとなるデッドタイムを設定するデッドタイム設定回路と、前記スイッチング電源回路の入力電圧、出力電流、出力電圧の少なくとも1つを検知する検知手段とを備える負荷駆動装置において、
前記デッドタイム設定回路は、デッドタイムと前記スイッチング電源回路の出力電圧との相関に基づいてデッドタイムの最適値を探索及び判別する最適値探索部と、前記検知手段で検知された値に基づいて外乱の発生有無を判別する手段と、外乱が発生したと判別された場合に、前記最適値の探索及び判別から外乱の影響を排除するために、前記スイッチング電源回路の数学モデルに定義されたデッドタイムと前記スイッチング電源回路の出力電圧との相関に基づいて、特定のデッドタイムに対応する出力電圧を算出する演算を実行する外乱補正演算部とを含むことを特徴とする負荷駆動装置。 - 前記数学モデルは、前記2つのスイッチング素子のうち、一方のスイッチング素子がオンかつ他方のスイッチング素子がオフの状態と、前記一方及び他方のスイッチング素子がオフの状態と、前記一方のスイッチング素子がオフかつ前記他方のスイッチング素子がオンの状態の三状態を平均化する状態平均化法に基づいて作成されることを特徴とする請求項1または2に記載の負荷駆動装置。
- 直流電圧源に直列に接続された2つのスイッチング素子を有するスイッチング電源回路と、前記スイッチング素子をオン/オフさせる駆動信号を前記スイッチング素子に供給するスイッチ制御回路と、前記スイッチング電源回路の入力電圧、出力電流、出力電圧の少なくとも1つを検知する検知手段とを備える負荷駆動装置の制御方法であって、
前記2つのスイッチング素子の両方がオフとなるデッドタイムの最適値を、デッドタイムと前記駆動信号のオンデューティとの相関またはデッドタイムと前記スイッチング電源回路の出力電圧との相関に基づいて探索及び判別する段階と、
前記検知手段で検知された値に基づいて外乱の発生有無を判別する段階と、
外乱が発生したと判別された場合、デッドタイムと前記駆動信号のオンデューティとの相関に基づく前記最適値の探索及び判別から外乱の影響を排除するために、前記スイッチング電源回路の数学モデルに定義されたデッドタイムと前記駆動信号のオンデューティとの相関に基づいて、特定のデッドタイムに対応するオンデューティを算出する演算を実行するか、または、前記デッドタイムと前記スイッチング電源回路の出力電圧との相関に基づく前記最適値の探索及び判別から外乱の影響を排除するために、前記スイッチング電源回路の数学モデルに定義されたデッドタイムと前記スイッチング電源回路の出力電圧との相関に基いて、特定のデッドタイムに対応する出力電圧を算出する演算を実行する段階と、を備えることを特徴とする制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010086476A JP5472624B2 (ja) | 2010-04-02 | 2010-04-02 | 負荷駆動装置およびその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010086476A JP5472624B2 (ja) | 2010-04-02 | 2010-04-02 | 負荷駆動装置およびその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011223065A JP2011223065A (ja) | 2011-11-04 |
JP5472624B2 true JP5472624B2 (ja) | 2014-04-16 |
Family
ID=45039530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010086476A Expired - Fee Related JP5472624B2 (ja) | 2010-04-02 | 2010-04-02 | 負荷駆動装置およびその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5472624B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6069957B2 (ja) * | 2012-08-27 | 2017-02-01 | 富士電機株式会社 | スイッチング電源装置 |
KR101893678B1 (ko) | 2016-11-04 | 2018-08-30 | 한양대학교 에리카산학협력단 | 직류-직류 벅 컨버터 |
US11831235B1 (en) | 2022-08-26 | 2023-11-28 | dcbel Inc. | Multi-level power converter with software control of switches and deadtime |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4533677B2 (ja) * | 2004-06-17 | 2010-09-01 | 株式会社東芝 | 電力変換装置 |
JP4621636B2 (ja) * | 2005-07-14 | 2011-01-26 | 株式会社東芝 | 電源装置及びその制御方法 |
JP2009044814A (ja) * | 2007-08-07 | 2009-02-26 | Fuji Electric Device Technology Co Ltd | 同期整流型dc/dcコンバータ |
JP4575420B2 (ja) * | 2007-12-05 | 2010-11-04 | 株式会社東芝 | 半導体装置 |
-
2010
- 2010-04-02 JP JP2010086476A patent/JP5472624B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011223065A (ja) | 2011-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11346893B2 (en) | Method and assessment unit for determining the remaining service life of a capacitor, and system | |
EP2365346B1 (en) | Switching power supply | |
JP6232935B2 (ja) | 電源装置及び電源装置の異常判定方法 | |
JP5348028B2 (ja) | チョッパ回路の故障検出装置 | |
US9906125B2 (en) | Power circuit with switching frequency control circuit and control method thereof | |
JP6361479B2 (ja) | 電力変換装置 | |
JP5472624B2 (ja) | 負荷駆動装置およびその制御方法 | |
JP2019092336A (ja) | 電源装置及び制御装置 | |
JP2010154679A (ja) | 車両の電源装置 | |
JP2011167040A (ja) | Dc−dcコンバータの制御装置 | |
JP4798547B2 (ja) | Pwmインバータ装置とその電流制御方法 | |
US7719250B2 (en) | Half bridge switching regulator and electronic device | |
JP2004320922A (ja) | 昇圧回路及び昇圧回路の制御方法 | |
JP6274906B2 (ja) | Dc/dcコンバータおよびdc/dcコンバータの制御方法 | |
JP5487700B2 (ja) | Dcdcコンバータの制御装置 | |
JP6284582B2 (ja) | 調光駆動回路及びその制御方法 | |
WO2020189656A1 (ja) | 車載用dcdcコンバータ | |
JP5402914B2 (ja) | 短絡検出装置、昇圧装置、太陽光発電システム、短絡検出方法、およびプログラム | |
US10367427B2 (en) | Resonant inverter device | |
JP5849994B2 (ja) | アクチュエータ駆動装置 | |
WO2024122260A1 (ja) | Dcdcコンバータの制御装置、プログラム | |
JP2015154625A (ja) | 電力変換装置 | |
WO2023105896A1 (ja) | 電力変換装置およびその制御方法 | |
JP2011205837A (ja) | 負荷駆動装置及びその制御方法 | |
JP2012100484A (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131009 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5472624 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |