KR101893678B1 - 직류-직류 벅 컨버터 - Google Patents

직류-직류 벅 컨버터 Download PDF

Info

Publication number
KR101893678B1
KR101893678B1 KR1020170017944A KR20170017944A KR101893678B1 KR 101893678 B1 KR101893678 B1 KR 101893678B1 KR 1020170017944 A KR1020170017944 A KR 1020170017944A KR 20170017944 A KR20170017944 A KR 20170017944A KR 101893678 B1 KR101893678 B1 KR 101893678B1
Authority
KR
South Korea
Prior art keywords
signal
sub
circuit
dead time
switching
Prior art date
Application number
KR1020170017944A
Other languages
English (en)
Other versions
KR20180050191A (ko
Inventor
노정진
이윤재
Original Assignee
한양대학교 에리카산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 에리카산학협력단 filed Critical 한양대학교 에리카산학협력단
Publication of KR20180050191A publication Critical patent/KR20180050191A/ko
Application granted granted Critical
Publication of KR101893678B1 publication Critical patent/KR101893678B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M2001/0054—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 적응적 데드 타임 조절기를 구비한 직류-직류 벅 컨버터에 관한 것으로, 입력 신호의 레벨에 따라 제1 노드에 제1 신호를 출력하고, 제2 노드에 제2 신호를 출력하는 버퍼부, 상기 제1 신호 및 상기 제2 신호를 수신하여 스위칭 신호를 출력하는 스위칭부, 및 상기 스위칭 신호에 따라 순방향 바이어스 전압 강하를 감지하여 데드 타임을 중지하고 다음 스위치가 켜지도록 선택신호를 생성하는 데드타임 조절부를 포함하여 구성된다. 본 발명에 따르면, 파워 트랜지스터에 기생하는 바디 다이오드가 켜지는 시점에 발생하는 순방향 바이어스 전압 강하를 감지하여 데드 타임을 중지하고 스위치를 켤 수 있도록 부하 커패시터를 직렬 연결된 인버터 사이에 연결함으로써, 순간적으로 스위치를 온하여 데드 타임을 줄일 수 있다.

Description

직류-직류 벅 컨버터{DC-DC BUCK CONVERTER}
본 발명은 직류-직류 벅 컨버터에 관한 것으로, 더욱 상세하게는 고주파수에서 동작하는 장치에서 적응적 데드 타임을 제공하는 회로를 포함하는 벅 컨버터에 관한 것이다.
직류-직류 컨버터(DC-DC Converter)는 직류 전압을 다른 레벨의 직류 전압으로 변환하는 회로이다. 입력 전압을 더 낮은 레벨의 출력 전압으로 변환하는 직류-직류 컨버터를 강압형 직류-직류 컨버터라고 하고, 벅 컨버터(buck converter), 또는 DC-DC 벅 컨버터라고 하는 인덕터 방식의 벅 컨버터가 대표적이다.
동기식 DC-DC 벅 컨버터는 인덕터와 인덕터에 대한 입력 전압으로부터 에너지 공급과 출력 전압으로 에너지 전달을 제어하기 위해 상보적으로 동작하는 두 개의 스위치 및 강압된 전압을 유지하기 위한 커패시터로 구성된다.
동기식 DC-DC 벅 컨버터는 두 스위치 중 인덕터에 입력 전압을 인가하는 스위치의 듀티비(duty ratio)에 따라 강압비가 결정되는 회로이므로, 간단한 구조로 출력 전압의 레벨을 조절할 수 있는 직류-직류 컨버터이다. 다만, 큰 용량의 인덕터와 커패시터를 집적 회로로 구현하기 어렵기 때문에, 집적 회로로 구현하더라도인덕터는 외부 소자로 하고 나머지 스위칭 회로들만 집적 회로 내에서 구성하는 것이 일반적이다.
도 1은 종래 기술에 따른 데드 타임 버퍼를 구비한 DC-DC 벅 컨버터(100)의 구성도이다.
도 1을 참조하면, DC-DC 벅 컨버터(100)는 데드 타임 버퍼(310), 스위칭부(320), 부하 회로(110), 애더(120), 보상기(130), 클럭 발생기(140) 및 SR 래치부(160)로 구성된다.
만약, 데드 타임 버퍼(310)가 없다고 가정하면, 트랜지스터 MP1 및 MN2에는 입력 단자 IN의 신호가 데드 타임 없이 동시에 입력된다. 이때, 트랜지스터 MN2가 턴 온되고 MP1이 턴 오프된 상태에서, 트랜지스터 MP1이 턴 온되고 동시에 MN2가 턴 오프될 수 있다. 이 경우, 코일 L로 흘러야할 전류의 일부가 트랜지스터 MN2로 흘러나가게 되므로 단락 회로 전류 손실이 발생할 수 있다.
데드 타임 버퍼(310)를 DC-DC 컨버터(100)에 삽입하여 단락 회로 전류 손실을 방지할 수 있다.
도 2는 종래 기술에 따른 데드 타임 버퍼를 구비한 DC-DC 컨버터의 타이밍도이다.
도 2를 참조하면, 단자 VN의 신호가 소정 데드 타임을 갖고 단자 VP의 신호보다 늦게 상승하고 일찍 하강한다. 데드 타임 버퍼를 구비한 DC-DC 컨버터는, 스위칭 시 파워 트랜지스터 MP1과 MN2가 동시에 턴 온되는 상태가 발생하지 않는다.
스위칭 시 파워 트랜지스터 MP1과 MN2가 동시에 턴 온되는 상태는 발생하지 않는다. 즉, MP1/MN2과 턴 온/턴 오프 또는 턴 오프/턴 온 상태로 상호 변경될 때 소정의 데드 타임의 턴 오프/터 오프 상태를 거치게 되므로 단락 회로 전류 손실이 방지될 수 있다.
그러나, 종래의 데드 타임 버퍼를 구비한 DC-DC 컨버터는 입력 전압, 온도 변화, 공정 변화 등을 포함한 최악의 조건을 모두 커버할 수 있도록 데드 타임을 크게 설정하였고, 최악의 조건을 가정하여 필요한 데드 타임을 예측하고 마진을 더하여 고정된 데드 타임을 설정하였다. 이렇게 고정된 데드 타임을 설정하는 경우, 최악의 조건이 발생하지 않았을 때의 바디 다이오드 전도 손실이 일어나 직류-직류 벅 컨버터의 효율을 감소시키는 원인이 된다. 따라서, 트레이드 오프(trade-off) 문제를 해결하기 위한 연구가 필요하다.
상기와 같은 문제점을 해결하기 위하여, 본 발명의 목적은 고주파수 동작 장치에서 요구되는 짧은 데드 타임과 스위칭 시 소모되는 전력 소모를 줄이기 위한 데드 타임 조절부를 포함하는 DC-DC 벅 컨버터를 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위한 DC-DC 번 컨버터는, 입력 신호의 레벨에 따라 제1 노드에 제1 신호를 출력하고, 제2 노드에 제2 신호를 출력하는 버퍼부, 상기 제1 신호 및 상기 제2 신호를 수신하여 스위칭 신호를 출력하는 스위칭부, 및 상기 스위칭 신호에 따라 데드 타임이 발생하는 순방향 바이어스 전압 강하를 감지하면 다음 스위치가 켜지도록 선택신호를 생성하여 상기 데드 타임이 중지되도록 제어하는 데드타임 조절부를 포함하도록 구성될 수 있다.
여기서, 버퍼부는 상기 입력 신호와 상기 제2 신호를 이용하여 제3 신호를 출력하는 NOR 게이트, 인버터를 포함하는 제1 서브 회로, 상기 제3 신호를 제4 신호로 변환하는 인버터를 포함하는 제2 서브 회로, 상기 제4 신호를 증폭하는 적어도 하나의 인버터를 포함하는 제3 서브 회로, 상기 제1 서브 회로와 상기 제2 서브 회로 사이에 배치되고, 상기 제3 신호를 상기 제2 서브 회로로 전달할지 결정하는 커패시터로 구성된 제4 서브 회로, 상기 제2 서브 회로와 상기 제3 서브 회로 사이에 배치되고, 상기 제4 신호를 상기 제3 서브 회로로 전달할지 결정하는 커패시터로 구성된 제5 서브 회로, 상기 입력 신호와 상기 제1 신호를 이용하여 제5 신호를 출력하는 NAND 게이트, 인버터를 포함하는 제6 서브 회로, 상기 제5 신호를 제6 신호로 변환하는 인버터를 포함하는 제7 서브 회로, 상기 제6 신호를 증폭하는 적어도 하나의 인버터를 포함하는 제8 서브 회로, 상기 제6 서브 회로와 상기 제7 서브 회로 사이에 배치되고, 상기 제5 신호를 상기 제8 서브 회로로 전달할지 결정하는 커패시터로 구성된 제9 서브 회로, 및 상기 제7 서브 회로와 상기 제8 서브 회로 사이에 배치되고, 상기 제6 신호를 상기 제8 서브 회로로 전달할지 결정하는 커패시터로 구성된 제10 서브 회로를 포함하여 구성될 수 있다. 이때, 최적 데드타임 조절부의 선택신호에 따라 상기 제4 서브 회로 및 상기 제5 서브 회로로 제어신호를 전달하거나 또는 상기 제9 서브 회로 및 상기 제10 서브 회로로 제어신호를 전달할 수 있다.
또한, 최적 데드타임 조절부는 상기 스위칭 신호, 양의 전원, 및 접지 사이에 연결되고, 상기 데드 타임이 발생하면 턴 온되는 트랜지스터, 상기 트랜지스터가 턴 온되는 것을 감지하는 비교기, 및 상기 비교기의 출력 전압과 상기 입력 신호를 이용하여 두 개의 선택신호를 생성하는 두 개의 SR-래치부를 포함하여 구성될 수 있다. 여기서, 트랜지스터는 상기 데드 타임이 발생한 구간 이외에는 턴 오프 상태로 유지될 수 있다. 이때, 두 개의 선택신호는 상기 트랜지스터가 턴 온 상태인 신호 구간으로, 순차적으로 하이 또는 로우 신호로 반복하여 출력될 수 있다.
상기와 같은 데드 타임 조절기에 따르면, 파워 트랜지스터에 기생하는 바디 다이오드가 켜지는 시점에 발생하는 순방향 바이어스 전압 강하를 감지하여 데드 타임을 중지하고 스위치를 켤 수 있도록 부하 커패시터를 직렬 연결된 인버터 사이에 연결함으로써, 순간적으로 스위치를 온하여 데드 타임을 줄일 수 있다.
또한, 데드 타임 조절기는 여러 개의 인버터를 직렬로 연결하여 파워 트랜지스터에 전달되는 구동전류를 늘릴 수 있다.
도 1은 종래 기술에 따른 데드 타임 버퍼를 구비한 DC-DC 벅 컨버터의 구성도이다.
도 2는 종래 기술에 따른 데드 타임 버퍼를 구비한 DC-DC 벅 컨버터의 타이밍도이다.
도 3은 본 발명의 일 실시예에 따른 데드 타임 조절부를 포함하는 DC-DC 벅 컨버터의 구성도이다.
도 4는 본 발명의 일 실시예에 따른 데드 타임 조절부의 구성도이다.
도 5 내지 도 6은 본 발명의 일 실시예에 따른 데드 타임 조절부를 포함하는 DC-DC 벅 컨버터의 타이밍도이다.
도 7은 종래 기술에 따른 데드 타임 버퍼를 구비한 DC-DC 벅 컨버터의 스위칭 신호를 시뮬레이션한 도면이다.
도 8은 본 발명에 따른 데드 타임 조절부를 포함하는 DC-DC 벅 컨버터의 스위칭 신호를 시뮬레이션한 도면이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.
또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세하게 설명하도록 한다.
도 3은 본 발명의 일 실시예에 따른 데드 타임 조절부를 포함하는 DC-DC 벅 컨버터의 구성도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 DC-DC 벅 컨버터(400)는 버퍼부(410), 스위칭부(420) 및 데드타임 조절부(430)를 포함하여 구성될 수 있다. 또한, DC-DC 벅 컨버터(400)는 저대역필터(110), 애더(120), 보상기(130), 클럭발생기(140), 비교기(150), 및 SR 래치부(160) 중 적어도 하나를 더 포함하여 구성될 수 있다.
상기 저대역필터(110), 애더(120), 보상기(130), 클럭발생기(140), 비교기(150), 및 SR 래치부(160)는 종래 DC-DC 벅 컨버터에 포함되는 구성으로 기능이 동일하므로 구체적인 설명은 생략하도록 한다.
버퍼부(410)는 입력 신호의 레벨에 따라 제1 노드(HS)에 제1 신호를 출력하고, 제2 노드(LS)에 제2 신호를 출력할 수 있다. 버퍼부(410)는 제1 신호를 출력하는 제1 버퍼 회로(410a)와, 제2 신호를 출력하는 제2 버퍼 회로(410b)로 구성된다.
제1 버퍼 회로(410a)와 제2 버퍼 회로(410b)는 다수의 인버터를 점진적으로 크게 설정하여 구동 전류를 늘려 파워 트랜지스터 M1, M2의 게이트인 HS, LS를 구동시킬 수 있다.
제1 버퍼 회로(410a)는 입력 신호와 제2 신호를 이용하여 제3 신호를 출력하는 NOR 게이트, 인버터를 포함하는 제1 서브 회로, 제3 신호를 제4 신호로 변환하는 인버터를 포함하는 제2 서브 회로, 제4 신호를 증폭하는 적어도 하나의 인버터를 포함하는 제3 서브 회로, 제1 서브 회로와 제2 서브 회로 사이에 배치되고, 제3 신호를 제2 서브 회로로 전달할지 결정하는 커패시터로 구성된 제4 서브 회로, 및 제2 서브 회로와 제3 서브 회로 사이에 배치되고, 제4 신호를 제3 서브 회로로 전달할지 결정하는 커패시터로 구성된 제5 서브 회로를 포함하여 구성된다.
제2 버퍼 회로(410b)는 제1 버퍼 회로에 대응된다. 제2 버퍼 회로는 입력 신호와 제1 신호를 이용하여 제5 신호를 출력하는 NAND 게이트, 인버터를 포함하는 제6 서브 회로, 제5 신호를 제6 신호로 변환하는 인버터를 포함하는 제7 서브 회로, 제6 신호를 증폭하는 적어도 하나의 인버터를 포함하는 제8 서브 회로, 제6 서브 회로와 제7 서브 회로 사이에 배치되고, 제5 신호를 제8 서브 회로로 전달할지 결정하는 커패시터로 구성된 제9 서브 회로, 및 제7 서브 회로와 제8 서브 회로 사이에 배치되고, 제6 신호를 제8 서브 회로로 전달할지 결정하는 커패시터로 구성된 제10 서브 회로를 포함하여 구성된다.
제1 버퍼 회로(410a)의 제4, 제5 서브 회로와 제2 버퍼 회로(410b)의 제9, 제10 서브 회로는 커패시터를 제1, 2 버퍼 회로 또는 전원(또는 접지)로 스위칭하는 회로를 나타낸다. 즉, 제1 버퍼 회로(410a)의 제3 노드(HD1) 및 제4 노드(HD2)는 제1, 제2 부하 커패시터(C1, C2)와 연결할 수 있는 스위치를 구비하고, 제2 버퍼 회로(410b)의 제5 노드(LD1) 및 제6 노트(LD2)는 제3, 제4 부하 커패시터(C3, C4)와 연결할 수 있는 스위치를 구비한다.
버퍼부(410)는 데드타임 조절부(430)의 선택신호에 따라 제4 서브 회로 및 제5 서브 회로로 제어신호를 전달하거나, 또는 제9 서브 회로 및 제10 서브 회로로 제어신호를 선택적으로 전달할 수 있다. 즉, 버퍼부(410)는 데드타임 조절부(430)의 선택신호(HDC, LDC)에 따라 하나의 스위칭 소자(M1, M2)만 구동할 수 있도록 제1 신호와 제2 신호를 출력할 수 있다.
스위칭부(420)는 제1 신호와 제2 신호를 수신하여 스위칭 신호(SW)를 출력하며, PMOS 트랜지스터(M1) 및 NMOS 트랜지스터(M2)로 구성된다. 이때, PMOS 트랜지스터(M1) 및 NMOS 트랜지스터(M2)는 바디 다이오드가 기생적으로 존재하고, 바디 다이오드가 켜지는 시점에 발생하는 순방향 바이어스 전압 강하가 발생한다.
데드타임 조절부(430)는 스위칭 신호(SW)에 따라 순방향 바이어스 전압 강하를 감지하여 데드 타임을 중지하고 다음 스위치가 켜지도록 선택신호를 생성하여 버퍼부(410)를 제어할 수 있다.
데드 타임 마진을 위해 C1 내지 C4를 각각 HD1, HD2, LD1, LD2에 연결하여 부하 커패시터로 사용함으로써, 다음 단의 인버터가 동작하는 시간을 지연시킬 수 있다. 데드 타임이 시작된 것이 감지되면 커패시터의 연결을 해제함으로써, 즉, 시간 지연 역할을 하는 커패시터를 순간적으로 제거함으로써 다음 스위치가 바로 켜지도록 제어할 수 있다. 또한, 커패시터의 충전 또는 방전이 완료되지 않았으므로, 커패시터의 연결을 끊는 동시에 접지 또는 전원으로 스위칭하여 충전 또는 방전이 이루어지도록 유도하고, 두 개의 선택신호(HDC와 LDC)로 나누어 다음 스위칭에 해당하는 경우에만 커패시터가 제거되도록 제어할 수 있다.
구체적으로, 다음 스위치가 M1인 경우, C1, C2만 제거하고, 다음 스위치가 M2인 경우, C3, C4만 제거되도록 두 개의 선택신호(HDC와 LDC)에 의해 제어할 수 있다. 즉, 4개의 커패시터가 동시에 제거되지 않도록 제어할 수 있다.
도 4는 본 발명의 일 실시예에 따른 데드 타임 조절부의 구성도이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 데드 타임 조절부(430)는 스위칭 신호, 양의 전원, 및 접지 사이에 연결되고, 데드 타임이 발생하면 턴 온되는 NMOS 트랜지스터(M3), NMOS 트랜지스터(M3)가 턴 온되는 것을 감지하는 비교기, 및 비교기의 출력 전압과 입력 신호(PWM)를 이용하여 두 개의 선택신호(HDC, LDC)를 생성하는 두 개의 SR-래치부를 포함하여 구성될 수 있다.
먼저, M3 트랜지스터의 게이트는 접지, 소스는 SW 노드에 연결한다. M3 트랜지스터가 턴 온 되기 위해서는 SW 전압이 문턱 전압만큼 낮아야 한다(즉, 데드 타임 구간이 되야함). 따라서, 데드 타임 구간이 아닌 경우, M3 트랜지스터는 항상 턴 오프 상태로 유지되고, 데드 타임 구간에서만 M3 트랜지스터는 턴 온 된다.
다시 말하면, 데드 타임이 발생하지 않는 스위칭 동작일 경우, M1 트랜지스터가 턴 오프된 상태이므로, R1, R2에 전류가 흐르지 않고, SENSE 전압은 VDD와 동일하게 유지된다.
반면, 데드 타임이 시작되면, SW 전압이 M3 트랜지스터의 문턱 전압 이하로 감소하고 M3 트랜지스터가 턴 온되어 R1, R2에 전류가 흐르게 되고, SENSE 전압이 감소되기 시작하고, SENSE 전압과 VREF 전압차가 발생하면 비교기가 동작하여 Comp 신호가 하이 레벨에서 로우 레벨로 변경된다. Comp 신호를 직접 또는 인버터를 거쳐 두 개의 SR 래치부로 각각 입력시켜 두 개의 선택신호(LDC와 HDC)를 생성할 수 있다.
도 5 내지 도 6은 본 발명의 일 실시예에 따른 데드 타임 조절기를 포함하는 DC-DC 컨버터의 타이밍도이다.
도 5를 참조하면, 인덕터(L0) 전류가 "0"보다 큰 경우, DC-DC 벅 컨버터의 PWM 신호에 의한 스위칭 컨트롤 파형을 도시한 것이다. PWM 파형이 하이 레벨이 되고, 버퍼부에 의한 지연시간 이후 LS 전압이 로우 레벨이 되면 M2 트랜지스터가 턴 오프되고 데드 타임이 시작된다.
데드 타임이 시작되면 HS 전압이 로우 레벨이 되고, 다음 스위치 M1 트랜지스터가 턴 온되고 데드 타임이 종료된다. 이때, SW 전압은 M1 트랜지스터가 턴 온되고, M2 트랜지스터가 턴 오프되면 "Vg-IL×Ron" 값을 갖는다. 여기서, Ron : 파워 트랜지스터의 턴 온 저항을 나타낸다.
또한, M1 트랜지스터가 턴 오프되고, M2 트랜지스터가 턴 온되면, SW 전압은 "-IL×Ron" 값을 갖는다. 데드 타임이 시작될 때, 인덕터(L0)에 흐르는 전류를 공급해주기 위해 M2 트랜지스터의 바디 다이오드가 턴 온되고, 바디 다이오드에 의해 전압 강하가 발생하게 된다. 따라서, SW 전압 변화를 이용하여 데드 타임을 조절할 수 있다.
도 6을 참조하면, 데드 타임이 발생하지 않는 스위칭 동작일 경우, M3 트랜지스터가 턴 오프된 상태이므로, R1과 R2에 전류가 흐르지 않고, SENSE 전압은 VDD와 동일하게 유지된다.
데드 타임이 시작되면, SW 전압이 M3 트랜지스터의 문턱 전압 이하로 감소하고 M1 트랜지스터가 턴 온되어 R1, R2에 전류가 흐르게 되고, SENSE 전압이 감소되기 시작하고, SENSE 전압과 VREF 전압차가 발생하면 비교기가 동작하여 Comp 신호가 하이 레벨에서 로우 레벨로 변경된다. Comp 신호를 직접 또는 인버터를 거쳐 두 개의 SR 래치부로 각각 입력시켜 두 개의 선택신호(LDC와 HDC)를 생성할 수 있다.
여기서, 두 개의 SR 래치부는 아래 [표 1]에 따라 동작한다.
R-Dominant S-Dominant
S R Q S R Q
0 0 Q 0 0 Q
1 0 1 1 0 1
0 1 0 0 1 0
1 1 0 1 1 1
[표 1]에 따라, 두 개의 선택신호(LDC와 HDC)를 각각 계산하면, 타이밍도와 같은 파형을 얻을 수 있다.
도 7은 종래 기술에 따른 데드 타임 버퍼를 구비한 DC-DC 컨버터의 스위칭 신호를 시뮬레이션한 도면이고, 도 8은 본 발명에 따른 데드 타임 조절기를 포함하는 DC-DC 컨버터의 스위칭 신호를 시뮬레이션한 도면이다.
도 7 및 도 8은 Hspice 시뮬레이션 프로그램을 이용한 스위치 파형을 도시한 것으로, 시뮬레이션 조건은 입력전압 3V, 출력 전압 1.2V, 부하전류 2A, 동작 주파수 2MHz이다.
도 7을 참조하면, 고정된 데드 타임이 7ns임을 확인할 수 있고, 도 8을 참조하면, 본 발명에 의할 경우, 데드 타임이 1.4ns로 줄어든 것을 확인할 수 있다.
본 발명에 의하면, 종래의 비효율적으로 길게 설정된 고정 데드 타임을 적응적 데드 타임으로 설정되도록 개선함으로써 DC-DC 벅 컨버터의 효율을 증가시킬 수 있고, 입력 전압, 온도 변화, 공정 환경 등 각종 조건에 따른 최적의 데드 타임을 결정할 수 있는 우수한 효과가 있다.
100: DC-DC 벅 컨버터 110: 저대역필터
120: 애더 130: 보상기
140: 클럭발생기 150: 비교기
160: SR 래치부
400: 데드타임 조절
410: 버퍼부 420: 스위칭부
430: 데드타임 조절부

Claims (5)

  1. 입력 신호의 레벨에 따라 제1 노드에 제1 신호를 출력하고, 제2 노드에 제2 신호를 출력하는 버퍼부;
    상기 제1 신호 및 상기 제2 신호를 각각 수신하여 스위칭 신호를 출력하는 제1 스위칭 트랜지스터 및 제2 스위칭 트랜지스터를 포함하는 스위칭부; 및
    상기 스위칭 신호에 따라 데드 타임이 발생하는 상기 제1 스위칭 트랜지스터의 순방향 바이어스 전압 강하를 감지하면 상기 제2 스위칭 트랜지스터가 켜지고, 상기 스위칭 신호에 따라 상기 데드타임이 발생하는 상기 제2 스위칭 트랜지스터의 순방향 바이어스 전압 강하를 감지하면 상기 제1 스위칭 트랜지스터가 켜지도록, 선택신호를 생성하여 상기 데드 타임이 중지되도록 제어하는 데드타임 조절부;를 포함하되,
    상기 제1 및 제2 스위칭 트랜지스터의 순방향 바이어스 전압 강하는, 상기 제1 및 제2 스위칭 트랜지스터에 기생하는 바디 다이오드가 켜지는 시점에 발생하는 전압 강하인 것을 포함하고,
    상기 데드타임 조절부는,
    상기 스위칭 신호, 양의 전원, 및 접지 사이에 연결되고, 상기 데드 타임이 발생하면 턴 온되는 트랜지스터;
    상기 트랜지스터가 턴 온되는 것을 감지하는 비교기; 및
    상기 비교기의 출력 전압과 상기 입력 신호를 이용하여 두 개의 상기 선택신호를 생성하는 두 개의 SR-래치부;를 포함하는 DC-DC 벅 컨버터.
  2. 제1항에 있어서, 상기 버퍼부는,
    상기 입력 신호와 상기 제2 신호를 이용하여 제3 신호를 출력하는 NOR 게이트, 인버터를 포함하는 제1 서브 회로;
    상기 제3 신호를 제4 신호로 변환하는 인버터를 포함하는 제2 서브 회로;
    상기 제4 신호를 증폭하는 적어도 하나의 인버터를 포함하는 제3 서브 회로;
    상기 제1 서브 회로와 상기 제2 서브 회로 사이에 배치되고, 상기 제3 신호를 상기 제2 서브 회로로 전달할지 결정하는 커패시터로 구성된 제4 서브 회로;
    상기 제2 서브 회로와 상기 제3 서브 회로 사이에 배치되고, 상기 제4 신호를 상기 제3 서브 회로로 전달할지 결정하는 커패시터로 구성된 제5 서브 회로;
    상기 입력 신호와 상기 제1 신호를 이용하여 제5 신호를 출력하는 NAND 게이트, 인버터를 포함하는 제6 서브 회로;
    상기 제5 신호를 제6 신호로 변환하는 인버터를 포함하는 제7 서브 회로;
    상기 제6 신호를 증폭하는 적어도 하나의 인버터를 포함하는 제8 서브 회로;
    상기 제6 서브 회로와 상기 제7 서브 회로 사이에 배치되고, 상기 제5 신호를 상기 제8 서브 회로로 전달할지 결정하는 커패시터로 구성된 제9 서브 회로; 및
    상기 제7 서브 회로와 상기 제8 서브 회로 사이에 배치되고, 상기 제6 신호를 상기 제8 서브 회로로 전달할지 결정하는 커패시터로 구성된 제10 서브 회로;를 포함하고,
    상기 데드타임 조절부의 선택신호에 따라 상기 제4 서브 회로 및 상기 제5 서브 회로로 제어신호를 전달하거나 또는 상기 제9 서브 회로 및 상기 제10 서브 회로로 제어신호를 전달하는 것을 특징으로 하는 DC-DC 벅 컨버터.
  3. 삭제
  4. 제1항에 있어서,
    상기 트랜지스터는, 상기 데드 타임이 발생한 구간 이외에는 턴 오프 상태로 유지되는 것을 특징으로 하는 DC-DC 벅 컨버터.
  5. 제1항에 있어서,
    상기 두 개의 선택신호는, 상기 트랜지스터가 턴 온 상태인 신호 구간으로, 순차적으로 하이 또는 로우 신호로 출력되는 것을 특징으로 하는 DC-DC 벅 컨버터.
KR1020170017944A 2016-11-04 2017-02-09 직류-직류 벅 컨버터 KR101893678B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160146592 2016-11-04
KR20160146592 2016-11-04

Publications (2)

Publication Number Publication Date
KR20180050191A KR20180050191A (ko) 2018-05-14
KR101893678B1 true KR101893678B1 (ko) 2018-08-30

Family

ID=62187695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170017944A KR101893678B1 (ko) 2016-11-04 2017-02-09 직류-직류 벅 컨버터

Country Status (1)

Country Link
KR (1) KR101893678B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111313677B (zh) * 2020-04-01 2021-08-27 南通大学 一种同步工作型SiC MOSFET Boost直流-直流变换器死区设置方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009015205A1 (en) * 2007-07-23 2009-01-29 Intersil Americas Inc. Dead-time transition adjustments for synchronous power converters
JP2011223065A (ja) 2010-04-02 2011-11-04 Minebea Co Ltd 負荷駆動装置およびその制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009015205A1 (en) * 2007-07-23 2009-01-29 Intersil Americas Inc. Dead-time transition adjustments for synchronous power converters
JP2011223065A (ja) 2010-04-02 2011-11-04 Minebea Co Ltd 負荷駆動装置およびその制御方法

Also Published As

Publication number Publication date
KR20180050191A (ko) 2018-05-14

Similar Documents

Publication Publication Date Title
US8248046B2 (en) DC-DC converter for pulse frequency modulation control and power supply system
US7893676B2 (en) Driver for switch and a method of driving the same
JP4756138B2 (ja) 低電圧トランジスタを使用する高電圧電力スイッチ
KR101285577B1 (ko) 최적 부하 과도 응답을 갖는 ｄｃ－ｄｃ 컨버터 제어기 및 그 방법
JP2019514330A (ja) Ｄｃ−ｄｃコンバータ及び制御回路
Wittmann et al. A 50V high-speed level shifter with high dv/dt immunity for multi-MHz DCDC converters
US10075079B2 (en) Driver for low emission switching regulator
JP4265894B2 (ja) Ｄｃ／ｄｃコンバータの制御回路及びｄｃ／ｄｃコンバータ
CN105449998A (zh) 用于切换电路的驱动器控制的电路及方法
CN114679036B (zh) 一种用于功率ldmos的高速栅极驱动电路
US6819088B2 (en) DC-DC converter with resonant gate drive
JP2004056983A (ja) 電源回路
Wittmann et al. MHz-converter design for high conversion ratio
Song et al. On-chip HV bootstrap gate driving for GaN compatible power circuits operating above 10 MHz
JP2011199972A (ja) スイッチング電源の制御回路及び電子機器
KR101893678B1 (ko) 직류-직류 벅 컨버터
US10498315B2 (en) Level shifter circuit
JP2015006120A (ja) スイッチング電源装置
US11888397B2 (en) Driver circuit for switching converters
US7511390B1 (en) Dual FET output stage with controlled output DV/DT for reduced EMI and input supply noise
US11012055B2 (en) Comparator system
Ming et al. An up to 10MHz 6.8% minimum duty ratio GaN driver with dual-mos-switches bootstrap and adaptive short-pulse based high-CMTI level shifter achieving 6.05% efficiency improvement
TW201117541A (en) Dc-dc converter
Kong et al. Design of a synchronous-rectified buck bootstrap MOSFET driver for voltage regulator module
KR100946795B1 (ko) 저전력 버퍼를 이용한 스텝다운 ｄｃ-ｄｃ 변환기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right