KR101285577B1 - 최적 부하 과도 응답을 갖는 ｄｃ－ｄｃ 컨버터 제어기 및 그 방법 - Google Patents

최적 부하 과도 응답을 갖는 ｄｃ－ｄｃ 컨버터 제어기 및 그 방법 Download PDF

Info

Publication number
KR101285577B1
KR101285577B1 KR1020097016926A KR20097016926A KR101285577B1 KR 101285577 B1 KR101285577 B1 KR 101285577B1 KR 1020097016926 A KR1020097016926 A KR 1020097016926A KR 20097016926 A KR20097016926 A KR 20097016926A KR 101285577 B1 KR101285577 B1 KR 101285577B1
Authority
KR
South Korea
Prior art keywords
transistor
output
gate
current
controller
Prior art date
Application number
KR1020097016926A
Other languages
English (en)
Other versions
KR20100014783A (ko
Inventor
호세 엠. 캐필라
올리비에 코스
Original Assignee
세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 filed Critical 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Publication of KR20100014783A publication Critical patent/KR20100014783A/ko
Application granted granted Critical
Publication of KR101285577B1 publication Critical patent/KR101285577B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Abstract

바람직하지 못한 값으로 증가하는 출력 전압에 응답하여 파워 서플라이 시스템(10)의 출력 전압의 값을 정확히 조절하도록 구성된다. 제어기(25)는 경부하 조건 동안 출력 전압의 상한 값을 정확히 제한하고, 출력 전압의 값을 바람직한 값으로 신속히 감소시킨다. 파워 서플라이 제어기는 2개의 상이한 제어 신호들을 사용하여 제 1 출력 트랜지스터를 턴 오프하지만 제 2 출력 트랜지스터를 턴 오프하는 것을 방지하도록 구성된다.
Figure R1020097016926
파워 서플라이 제어기, 스위칭 사이클, 전류 미러, 피드백 네트워크, PWM 비교기, SenseFET형 트랜지스터, NCD 제어 신호, 가변 전류 소스, 경부하 동작 모드, NL 제어 신호, 플립-플롭, 레귤레이터

Description

최적 부하 과도 응답을 갖는 ＤＣ－ＤＣ 컨버터 제어기 및 그 방법{DC－DC CONVERTER CONTROLLER HAVING OPTIMIZED LOAD TRANSIENT RESPONSE AND METHOD THEREOF}
관련 출원과의 상호 참조
본 출원은 2005년 10월 24일자로 미국에서 출원된 PCT 출원 번호 제 PCT/US2005/038408 호를 패밀리 출원으로 하며, 그 기술 범주가 동일하다.
본 발명은 일반적으로 전자기기에 관한 것으로, 특히 최적 부하 과도 응답을 갖는 DC-DC 컨버터 제어기 및 그 방법에 관한 것이다.
과거, 반도체 산업은 파워 서플라이 시스템용 파워 서플라이 제어기들을 만들기 위해 다양한 방법들 및 구조들을 이용했다. 종래의 파워 서플라이 제어기들의 몇몇 응용들은 동작에 필요한 전류의 량을 보다 아래로 감소시킬 수 있는 부하를 포함했다. 종래의 파워 서플라이 제어기들의 몇몇은 감소된 전류를 검출하고 동작 모드를 경부하 모드로 변경시켰다. 이들 종래의 파워 서플라이 제어기들은 일반적으로 파워 서플라이의 출력 전압의 값을 빠르게 감소시킬 수 없다.
따라서, 출력 전압의 값을 빠르게 감소시키는 경부하 전류 요구를 감지하는 것을 이용하는 파워 서플라이 제어기를 형성하는 방법을 갖는 것이 바람직하다.
도 1은 본 발명에 따른 파워 서플라이 제어기를 포함하는 파워 서플라이 제어 시스템의 일부의 실시 예를 개략적으로 도시한 도면이다;
도 2는 본 발명에 따른 도 1의 시스템 및 제어기의 택일적인 실시 예인 다른 파워 서플라이 제어기를 포함하는 다른 파워 서플라이 제어 시스템 일부의 실시 예를 개략적으로 도시한 도면이다;
도 3은 본 발명에 따른 도 1 및 도 2의 시스템 및 제어기의 택일적인 또 다른 파워 서플라이 제어기를 포함하는 또 다른 파워 서플라이 제어 시스템 일부의 실시 예를 개략적으로 도시한 도면이다;
도 4는 본 발명에 따른 도 1, 도 2, 및 도 3의 파워 서플라이 제어기의 택일적인 실시 예인 다른 파워 서플라이 제어기 일부의 실시 예를 개략적으로 도시한 도면이다;
도 5는 본 발명에 따른 도 1, 도 2, 도 3, 및 도 4의 파워 서플라이 제어기의 택일적인 실시 예인 다른 파워 서플라이 제어기 일부의 실시 예를 개략적으로 도시한 도면이다;
도 6은 본 발명에 따른 도 1, 도 2, 도 3, 도 4 및 도 5의 파워 서플라이 제어기의 택일적인 실시 예인 다른 파워 서플라이 제어기 일부의 실시 예를 개략적으로 도시한 도면이다;
도 7은 본 발명에 따른 도 1, 도 2, 도 3, 도 4, 도 5 및 도 6의 파워 서플라이 제어기의 택일적인 실시 예인 다른 파워 서플라이 제어기 일부의 실시 예를 개략적으로 도시한 도면이다; 그리고
도 8은 본 발명에 따른 도 1의 파워 서플라이 제어기를 포함하는 반도체 디바이스의 확대된 평면도를 개략적으로 도시한 도면이다.
설명의 간소 및 명쾌함을 위해, 도면들에서의 엘리먼트들은 반드시 일정 비율은 아니며, 다른 도면들에서의 동일한 참조 번호들은 동일한 엘리먼트들을 나타낸다. 또한, 잘 알려진 단계들 및 엘리먼트들의 설명 및 상세는 설명의 간소를 위해 생략한다. 여기서 사용되는 바와 같이, 전류 이송 전극은 MOS 트랜지스터의 소스 또는 드레인 또는 바이폴라 트랜지스터의 이미터 또는 컬렉터 또는 다이오드의 캐소드 또는 애노드와 같은 디바이스를 통해 전류를 이송시키는 디바이스의 엘리먼트를 의미하며, 제어 전극은 MOS 트랜지스터의 게이트 또는 바이폴라 트랜지스터의 베이스와 같은 디바이스를 통과하는 전류를 제어하는 디바이스의 엘리먼트를 의미한다. 비록, 디바이스들을 어떤 N-채널 또는 P-채널 디바이스들로서 여기서는 설명하지만, 상보성의 디바이스들이 본 발명에 따라 또한 가능하다는 것을 당업자라면 이해할 것이다. 여기서 사용되는 바와 같은 동안, 중, 및 때라는 단어들은 시작 실행을 하자마자 즉시 일어나는 실행을 의미하는 엄밀한 용어들은 아니며, 시작 실행에 의해 실행되는 반응 사이에서의, 전송 지연과 같은, 작은 그러나 온당한 지연이 있을 수 있다는 것을 당업자라면 이해할 것이다.
도 1은 원치 않는 값으로 증가하는 출력 전압에 응답하여 시스템(10)의 출력 전압의 값을 정밀하게 조절하는 파워 서플라이 제어기(25)의 일부의 예시적인 실시 예를 포함하는 파워 서플라이 시스템의 실시 예를 개략적으로 도시한 도면이다. 시스템(10)은 파워 입력 단자(11) 및 파워 회수 단자(12) 사이에서 파워를 수신하여, 전압 출력 단자(13) 및 단자(12) 사이에 출력 전압을 발생시킨다. 시스템(10)은 전형적으로 출력 전압을 수신하기 위해 단자들(12 및 13) 사이에 연결되는 부하(16), 에너지 저장 인덕터(14), 평활 커패시터(17), 및 피드백 네트워크(18)를 포함한다. 피드백 네트워크(18)는 출력 전압의 값을 나타내는 피드백 신호를 발생시키며, 제 1 저항(19) 및 제 2 저항(20)으로 형성되는 분압기의 예시적인 실시 예를 포함하여, 당업자에게 잘 알려진 다양한 피드백 네트워크들 중의 하나일 수 있다. 피드백 신호는 일반적으로 저항들(19 및 20) 사이의 공통 노드에서 형성된다. 몇몇 실시 예에서, 피드백 네트워크(18)는 제어기(25)의 일부일 수 있다. 또한, 커패시터들이 주파수 보상을 위해 저항들(19 및 20) 각 각과 병렬로 연결될 수 있다.
제어기(25)는 입력 전압을 수신하기 위해 전형적으로 각각의 단자들(11 및 12)에 연결되는 전압 입력(26) 및 전압 회수(27)를 포함한다. 제어기(25)의 출력(29)을 통해 전류를 공급하고, 단자(13) 상의 출력 전압의 값을 조절하기 위해, 제 1 파워 스위치 또는 트랜지스터(55) 및 제 2 파워 스위치 또는 트랜지스터(56)는 선택적으로 스위칭 된다. 제어기(25)의 구동기 회로(36)가 트랜지스터들(55 및 56)의 스위칭 제어를 지원하기 위해 이용된다. 도 1에 도시된 예시적인 실시 예에 대해, 제어기(25)는 전압 모드 스위칭 제어기로서 구성되며, 전형적으로 논리 및 제어 회로(33), 에러 증폭기(60), 모드 검출 비교기(69), 음 전류 비교기(51), 램프 발생기 또는 램프(63), PWM 비교기(78), 전류 감지 검출기(79), 기준 발생기들 또는 기준기들(61 및 67), 및 AND 게이트(74)를 포함한다. 증폭기(60)는 전형적으로 트랜스컨덕턴스(transconductance) 증폭기이며, 주파수 보상 및 이득 제어를 제공하기 위해, 증폭기(60)의 출력에서 저항 및 커패시터와 함께 임피던스(Z)으로 나타낸 보상 네트워크를 갖는다. 몇몇 실시 예에서, 임피던스(Z)는 미분기일 수 있다. 대부분의 실시 예들에서, 입력 전압을 수신하고, 증폭기(60), 비교기(69), 및 제어 회로(33)와 같은 제어기(25)의 다양한 엘리먼트들을 동작시키기 위해 사용되는 출력(32)에서 내부 동작 전압을 생성하기 위해, 제어기(25)는 또한 입력(26) 및 회수(27) 사이에 연결된 내부 레귤레이터(31)를 포함한다. 구동기 회로(36)는 제어 신호들을 수신하고, 응답하여 제어 트랜지스터(55)에서 사용되는 제 1 스위칭 신호 및 제어 트랜지스터(56)에서 사용되는 제 2 스위칭 신호를 형성한다. 도 1에 도시된 예시적인 실시 예에서, 트랜지스터(55)는 트랜지스터(55)를 통해 흐르는 전류를 나타내는 감지 전류를 제공하는 감지 엘리먼트 또는 감지 트랜지스터를 포함하는 P-채널 SenseFET 형 트랜지스터이다. SenseFET 형 트랜지스터는 일반적으로 주요 트랜지스터 및 감지 트랜지스터를 포함하도록 형성된다. 전형적으로 SenseFET 형태의 트랜지스터는 넓은 트랜지스터를 형성하도록 상호연결된 다수의 트랜지스터 셀들로 형성된다. P-채널 SenseFET 형 트랜지스터에 대해, 소수의 셀들은 나머지 셀들의 드레인들과 분리된 드레인들을 가지며, SenseFET의 분리된 외부 단자 또는 감지 단자에 이르게 된다. 드레인들의 나머지는 트랜지스터의 주요 부분의 주요 드레 인을 형성하기 위해 함께 연결된다. SenseFET 형 트랜지스터의 일 예가 Robert Wrathall에게 1985년 11월 12일자로 허여된 미국특허번호 제 4,55,084에 개시되어 있으며, 여기서 참조로써 협조 된다. SENSEFET는 일리노이즈 스콤버그(Illinois Schaumburg)에 위치한 모토롤라사(Motorola, Inc.)의 상표이다.
구동기 회로(36)는 전형적으로 각 트랜지스터들(55 및 56)의 게이트들과 같은, 파워 스위치들의 제어 전극에 의해 제시되는 부하를 구동하기에 충분한 출력 스테이지(stage)들을 갖는 반전 버퍼(38) 및 반전 버퍼(44)를 포함한다. 버퍼들(38 및 44)는 각 트래지스터들(55 및 56)의 게이트들을 구동하는 각각의 제 1 및 제 2 스위칭 신호들을 발생시킨다. 회로(36)는 또한 AND 게이트(37), NAND 게이트(43), 및 지연 인버터들(39, 40, 41, 및 42)을 포함하여, 트랜지스터들(55 및 56)의 스위칭 스테이지들을 제어하기 위한 로직(logic)을 포함한다. 로직 및 제어 회로(33)는 회로(36)에 의해 사용되는 PWM(pulse width modulated) 제어 신호 및 NCD(negative current detection) 제어 신호와 같은, 스위칭 제어 신호를 발생시키는 로직을 포함한다. 회로(33)는 일반적으로 클럭 발생기 또는 클럭(70), PWM 래치(71), 모드 래치(77), NCD 플립-플롭(50), 인버터(75) 및 AND 게이트들(72, 73, 76, 및 80)을 포함한다.
램프(63)는 램프 커패시트(65), 램프 전류 소스(66), 및 방전 스위치 또는 방전 트랜지스터(64)를 포함한다. 도 1에 도시된 예시적인 실시 예에 대해, 램프 전류 소스(66)는 입력(26) 값의 변화에 비례하여 소스(66)를 통과하는 전류를 가변시키는 가변 전류 소스이다. 스위칭 신호는 트랜지스터(55) 제어에 사용되며 또한, 트랜지스터(64)를 제어에 사용된다. 제 1 스위칭 제어 신호가 트랜지스터(55)를 인에이블시키기 시작함에 따라, 제 1 스위칭 제어 신호는 또한 커패시터(65)에 전류 소스(66)의 값 및 증폭기(60)로부터의 에러 신호의 값 사이의 차이에 의해 결정되는 비율이 충전되도록 트랜지스터(64)를 디스어블시킨다. 에러 신호는 커패시터(65)의 일 측에 인가되며, 전류 소스(66)는 커패시터(65)의 타 측에 인가된다. 바람직한 실시 예에서, 에러 신호는 에러 전압이다.
제어기(25)는 일반 동작 모드 및 경부하 동작 모드에서 작동하도록 구성된다. 일반 동작 모드에서의 일반 동작 동안, 부하(16)는 부하(16)는 능동(active)이며, 부하 전류(15)를 유지하기 위해 전류를 인덕터(14)에게 공급할 것을 제어기(25)에게 요구하는 부하 전류(15)를 요구한다. 이러한 일반 모드에서, 제어기(25)는 트랜지스터들(55 및 56)을 스위칭시켜, 전류를 인덕터(14)에 공급하고, 인덕터(14)로부터 전류를 배출시킨다. 만일 부하(16)에 의해 요구되는 부하 전류의 값이 감소 되면, 트랜지스터들(55 및 56)의 스위칭은 출력 전압의 값이 증가 되게 할 것이다. 만일 출력 전압이 지나치게 증가하면, 그것은 출력 전압의 값을 빠르게 증가시켜, 부하(16)에 손상을 입힐 수 있다. 따라서, 경부하 모드에서, 제어기(25)는 출력 전압의 값을 증폭기(60)의 이득 및 기준기(67)로부터의 기준 신호의 값에 의해 대략적으로 확립되는 상한까지 한정하도록 구성된다. 소수의 기생 오프셋들 및 지연들이 있을 수 있어, 상한이 제 2 기준 신호의 값에 의해 정확히 확정할 수 없음을 당업자라면 이해할 수 있을 것이다. 증폭기(60)는 제어기(25)의 입력(30)으로부터의 피드백 신호를 수신하고, 기준기(61)에 의해 공급되는 제 1 기준 신호의 값으로부터 피드백 신호의 편차를 나타내는 에러 신호를 발생시킨다. 모드 검출 비교기(69)는 에러 신호를 수신하고, 에러 신호를 기준기(67)로부터의 제 2 기준 신호와 비교한다. 만일 에러 신호가 제 2 기준 신호보다 크다면, 비교기(69)의 출력 상의 NL(normal load) 제어 신호 또는 NL 신호는 부하(16)에 의해 요구되는 전류(15)의 값이 제 2 기준 신호에 의해 대략적으로 결정되는 상한보다 작은 출력 전압을 유지하고 있음을 나타내는 하이(high)이다. 하이 NL 신호는 래치(77)를 세트시켜, 제어기(25)를 일반 동작 모드로 설정시킨다. 반대로, 만일 에러 신호의 값이 기준기(67)로부터의 제 2 기준 신호에 의해 설정된 값보다 작다면, 비교기(69)는 NL 신호를 부하(16)에 의해 요구되는 전류의 값이 낮고, 출력 전압의 값이 상한 만큼의 값까지 증가함을 나타내는 로우(low)가 되게 한다. 이후에 보다 알 수 있게 되는 바와 같이, 로우의 NL 신호는 제어기(25)의 경부하 모드 설정을 돕는다.
동작 중 그리고, 부하(16)에 의해 요구되는 전류(15)의 값이 상한값 미만의 출력 전압을 유지하여, NL 신호가 하이이고, 래치(77)를 세트시킨다라고 가정하면, 클럭(70)은 트랜지스터들(55 및 56)을 구동시키는 데에 사용되는 스위칭 신호들의 타이밍 제어에 활용되는 클럭 신호를 발생시킨다. 따라서, 클럭(70)으로부터의 클럭 신호의 주파수는 제 1 및 제 2 스위칭 신호들이 형성되어, 트랜지스터들(55 및 56)의 구동에 활용되는 동안인 스위칭 주기를 설정한다. NL 신호가 하이이므로, 클럭(70)으로부터의 하이는 게이트(73)를 통해 전파되어, PWM 래치(71)를 세트시킨다. 래치(71)의 Q 바 출력으로부터의 로우는 플립-플롭(50)을 클리어(clear)시킨다. 래치(77)가 세트 되었기 때문에, 래치(71)의 Q 출력으로부터의 하이는 게이 트(72)를 통해 전파되어, 회로(36)에 의해 수신된다. 게이트(72)로부터의 하이는 인버터(42)의 출력을 로우로 그리고 게이트(43)의 출력을 하이가 되게 하고, 트랜지스터(56)를 디스어블시키기 시작하도록 버퍼(44)의 출력이 로우가 되게 한다. 버퍼(44)로부터의 로우는 지연 인버퍼(41)의 출력이 하이가 되게 하여, 게이트(72)로부터의 하이와 함께 게이트(37)의 출력이 하이가 되게 한다. 게이트(37)로부터의 하이는 트랜지스터(55)를 인에이블시켜, 출력(29)를 통해 전류를 공급하게 하여 인덕터(14)를 충전시킨다. 트랜지스터(55)의 감지 트랜지스터는 감지 전류를 노드(98)에 공급한다. 감지 전류 및 전류 소스(99)는 노드(98)를 전류 소스(99) 또는 감지 전류의 보다 큰 것으로부터의 전압으로 강제시키는 전류 비교기로서의 기능을 한다. 만일 노드(98)에 형성된 전압의 값이 검출기(79)의 문턱 값보다 크다면, 검출기(79)의 출력은 인덕터(14)에 공급되는 전류의 값은 인덕터(14)를 충전시키는 데에 요구되는 최소값보다 크다. 만일 검출기(79)의 출력이 로우라면, 그것은 인덕터(14)의 충전에 사용되는 전류의 값이 인덕터(14) 충전에 최소로 요구되는 값보다 작음을 나타낸다.
에러 증폭기(60)는 입력(30)으로부터의 피드백 신호를 수신하고, 에러 신호를 형성한다. 증폭기(60)로부터의 에러 신호는 단자(13) 상의 출력 전압의 값의 변동에 응답하여 값이 가변 됨을 당업자라면 이해할 것이다. 램프(63)는 에러 신호를 수신하고, 커패시터(65)로부터의 램프와 에러 신호를 합하고, 합 노드(62) 상에 변조된 에러 신호를 형성한다. PWM 비교기(78)는 변조된 에러 신호를 기준기(67)로부터의 제 2 기준 신호와 비교하고, 비교기(78)의 출력 상에 변조된 PWM 신호를 형성 한다. 변조된 에러 신호의 값이 기준기(67)로부터의 제 2 기준 신호만큼의 값에 도달할 때, 비교기(78)는 변조된 PWM 신호를 트랜지스터(55)가 디스어블되어야 한다는 것을 나타내는 하이가 되게 한다. 변조된 PWM 신호는 게이트(74)에 의해 수신된다. 만일 전류 검출기(79)의 출력이 하이라면, 변조된 PWM 신호는 게이트(74)의 출력을 하이가 되게 하여 PWM 래치(71)를 리셋시킨다. 래치(71)의 Q 바 출력으로부터의 하이는 게이트(80)의 출력을 하이가 되게 하여 플립-플롭(50)으로부터 리셋 신호를 제거한다. 래치(71)의 Q 출력으로부터의 로우는 게이트(72)의 출력 상의 스위칭 제어 신호를 로우가 되게 한다. 회로(36)는 게이트(37)의 출력을 로우로 그리고 버퍼(38)의 출력을 하이가 되게 하는 로우를 수신하고, 그에 따라 트랜지스터(55)를 디스어블시키기 시작한다. 게이트(72)로부터의 로우는 또한 인버터(42)의 출력을 게이트(43)의 입력에 의해 수신되는 하이가 되게 한다. 버퍼(38)로부터의 하이는 지연 인버터들(39 및 40)을 통해 전파되어, 게이트(43)의 다른 입력을 하이가 되게 하여, 트랜지스터(56)를 인에이블시키기 시작하기 위해 게이트(43)의 출력 및 버퍼(44)의 출력을 하이가 되게 한다. 플립-플롭(50)은 앞서 클리어되었고 게이트(43)의 나머지 입력에 하이가 인가되었음에 유념하라. 트랜지스터(55)가 디스어블이 되기 시작하고 트랜지스터들(55 및 56)을 통한 슈트-쓰루(shoot-through) 전류의 방지를 지원할 때까지, 트랜지스터(56)의 인에이블을 방지하는 지연을 인버터들(39 및 40)이 형성한다는 것을 당업자라면 이해할 수 있을 것이다. 이러한 지연 시간 동안, 전류 연속성이 도시하지 않은, 트랜지스터(56)의 바디 다이오드를 통해 제공된다. 인에이블된 트랜지스터(56)는 인덕터(14)에 저장된 에너지를 방전시키기 시작한다.
인덕터(14)로부터의 방전 전류의 값이 회수(27)의 값 미만이 될 때까지 트랜지스터(56)는 인에이블 및 인덕터(14)의 방전을 유지하며, 극성이 반대로 변하기 시작한다. 음 전류 비교기(51)는 전류 반전을 검출하고, 인버터(14)로부터의 방전 전류가 적어도 작은 량이 역류함을 나타내는 제 2 제어 신호 또는 NCD(negative current detection) 제어 신호를 형성하도록 구성된다. 일 실시 예에서, 비교기(51)의 기준 입력은 비교기(51)가 양 또는 제로 전류가 아닌 음 전류를 검출하도록 음의 오프셋 전압을 갖도록 구성된다. 오프셋은 전형적으로 비교기(51)의 입력 스테이지 상에서 형성되는 오프셋이나, 비교기(51)에 인가되는 외부 전압일 수 있다. 도 1에 오프셋을 오프셋 전압(52)으로써 도시하였다. 전형적으로, 오프셋의 량은 인덕터(14)로부터의 전류가 대략 0.05 및 60 미리-암페어 사이의 량 및 바람직하게는 대략 20 미리-암페어를 포함하는 적어도 작은 량으로 역류하게 한다. 음 전류 검출은 NCD 제어 신호를 하이가 되게 하여 플립-플롭(50)을 세트시킨다. Q 바 출력으로부터의 로우는 게이트(43)를 디스어블시키고, 버퍼(44)의 출력을 로우가 되게 하여, 트랜지스터(56)를 디스어블시키기 시작한다. Q 출력으로부터의 하이는 게이트(76)를 인에이블시키지만, 게이트(76)의 출력은 NL 신호가 하이를 유지하기 때문에, 로우를 유지한다. 기준기(61)로부터의 제 1 기준 신호의 값에 근접하게 피드백 신호를 유지시키기 위해 제어기(25)가 출력 전압의 값을 제어할 수 있는 한, NL은 하이를 유지하고, 제어기(25) 및 시스템(10)은 일반 동작 모드의 동작을 유지하며, 이에 따라 클럭(70)은 트랜지스터들(55 및 56)을 스위칭하기 위해 스위칭 사 이클들을 계속해서 발생시킨다. 일반 동작 모드 동안, 클럭(70)으로부터 다른 클럭 신호가 제어기(25)의 다른 스위칭 사이클을 시작할 수 있으며, 그에 따라 NCD 신호가 트랜지스터(56)를 디스어블시키기 이전에 트랜지스터(56)를 디스어블시킬 수 있음을 당업자라면 이해할 것이다.
제어기(25)의 동작 동안, 부하(16)에서 필요로 하는 전류(15)의 값은 감소할 수 있다. 이러한 조건에서, 제어기(25)가 인덕터(14)를 충전시키기 위해 트랜지스터(55)를 인에이블시킬 때, 단자(13) 상의 출력 전압의 값은 부하(16)에서 필요로 하는 감소 된 전류로 인해, 증가 될 수 있다. 증가 된 출력 전압은 또한 피드백 신호를 증가시키고, 증폭기(60)의 출력 상의 에러 신호의 값을 감소시킨다. 출력 전압의 값이 상한 만큼 증가함에 따라, 에러 신호는 기준기(67)로부터의 제 2 기준 신호 미만까지 감소한다. 비교기(69)는 응답하여, NL 신호를 로우가 되게 하며, 로우는 부하(16)의 전류 요건이 출력 저압이 증가하는 것을 방지하는데 요구되는 값 아래로 감소했음을 나타낸다. 비교기(69)로부터의 로우는 게이트(73)의 출력을 로우가 되게 하여, 제어기(25)의 다른 스위칭 사이클의 발생을 금지시킨다. 트랜지스터(55)가 인에이블되었을 때, 플립-플롭(50)이 앞서 리셋되었으므로, 비교기(69)로부터의 로우는 래치(77)의 상태에 영향을 입히지 않는다. 따라서, 트랜지스터(55)는 비교기(69) 상태 변화와 무관하게 인에이블 상태를 유지한다. 따라서, 클럭(70)의 더 이상의 스위칭 사이클들의 발생 없이, 제어기(25)는 계속해서 일반 동작 모드로 작동되어, 그 결과 램프(63)는 변조된 에러 신호를 형성하고, PWM 비교기(78)는 변조된 PWM 신호를 형성하며, 그리고 트랜지스터(55)로부터의 감지 전류에 응답 하여 하이로 진행하는 게이트(74)의 출력은 래치(71)를 리셋시킨다. 하이의 Q 바 출력은 플립-플롭(50)으로부터 리셋 신호를 제거한다. 래치(71)의 로우의 Q 출력은 게이트(72)를 로우로 그리고 버퍼(38)를 하이가 되게 하여, 트랜지스터(55)를 디스어블시키기 시작한다. 인버터들(39 및 40)의 지연 이후, 게이트(72)로부터의 로우는 트랜지스터(56)를 인에이블시키기 시작한다. 트랜지스터(56)의 인에이블은 인덕터(14)에 저장된 에너지를 방전시켜, 출력 전압의 값이 보다 증가하는 것을 방지하는 것을 돕고, 출력 전압의 값을 빠르게 감소시킨다. 인덕터(14)로부터 방전 전류의 값은 값이 반대가 되고, 비교기(51)의 출력 상에서의 NCD 제어 신호가 하이가 될 때까지 트랜지스터(56)는 인에이블을 유지한다. 비교기(51)로부터의 하이는 플립-플롭(50)을 세트시킨다. 로우의 Q 바 출력은 게이트(43)의 출력을 하이가 되게 하고, 트랜지스터(56)를 디스어블시키기 시작하도록 버퍼(44)의 출력이 로우가 되게 한다. NL 신호가 로우이므로, 플립-플롭(50)의 하이의 Q 출력은 래치(77)를 리셋시키고, 제어기(25)를 경부하 동작 모드로 놓는다. 출력 전압의 값이 상한 만큼 되는 한, 에러 신호는 기준기(67)로부터의 제 2 기준 신호의 값 미만을 유지하며, NL 신호는 제어기(25)의 다른 스위칭 사이클의 발생을 방지하는 로우를 유지한다. 알 수 있는 바와 같이, 제 1 제어 신호는 제어기(25)로부터의 다음의 스위칭 클럭들의 발생을 방지한다. 인덕터(14)의 충전은 출력 전압 및 충전 전류의 값에 응답하여 디스어블되며, 인덕터(14)의 방전은 인덕터(14)의 방전은 인덕터(14) 충전의 디스어블에 응답하여 인에이블된다. 이어, 인덕터(14)로부터의 방전 전류가 역류함에 따라, 제 2 제어 신호는 인덕터(14)의 방전을 중지시킨다. NL 제어 신호 또는 래치(97)의 Q 출력이 파워 손실을 줄이기 위해, 도시하지는 않았지만, 그 밖의 내부 블록들을 디스어블시키는 데에 또한 사용될 수 있음을 당업자라면 이해할 수 있을 것이다.
출력 전압이 상한 아래로 감소함에 따라, 에러 전압은 증가하고, 비교기(69)는 NL 신호를 하이가 되게 하여, 클럭(70)이 제어기(25)의 스위칭 사이클을 구동시키고 래치(77)를 리셋시킬 수 있게 하여, 일반 동작 모드로 동작 되도록 제어기(25)를 다시 세트시킨다.
제어기(25)에 대한 이러한 기능을 구현하기 위해, 레귤레이터(31)는 입력(26) 및 출력(27) 사이에 연결된다. 입력(26)은 트랜지스터(55)의 주요 소스에 연결된다. 감지 드레인 또는 트랜지스터(55)의 감지 트랜지스터의 드레인은 노드(98), 전류 소스(99)의 제 1 단자, 및 검출기(79)의 입력에 공통으로 연결된다. 소스(99)의 제 2 단자는 회수(27)에 연결된다. 트랜지스터(55)의 드레인은 입력(29), 비교기(51)의 비반전 입력, 및 트랜지스터(56)의 드레인에 공통으로 연결된다. 트랜지스터(56)의 소스는 회수(27)에 연결된다. 트랜지스터(55)의 게이트는 버퍼(38)의 출력, 인버터(40)의 입력, 및 트랜지스터(64)의 게이트에 공통으로 연결된다. 인버터(40)의 출력은 게이트(43)의 제 1 입력에 연결된 출력을 갖는 인버터(39)의 입력에 연결된다. 게이트(43)의 제 2 입력은 게이트(37)의 제 1 입력 및 게이트(72)의 출력에 공통으로 연결된 입력을 갖는 인버터(42)의 출력에 연결된다. 게이트(43)의 제 3 입력은 플립-플롭(50)의 Q 바 출력에 연결된다. 게이트(43)의 출력은 트랜지스터(56)의 게이트 및 인버터(41)의 입력에 공통으로 연결된 출력을 갖는 버퍼(44)의 입력에 연결된다. 인버터(41)의 출력은 게이트(37)의 제 2 입력에 연결된다. 게이트(37)의 출력은 버퍼(38)의 입력에 연결된다. 게이트(72)의 제 1 입력은 래치(71)의 Q 출력에 연결되며, 게이트(72)의 제 2 입력은 래치(77)의 Q 출력 및 게이트(80)의 제 1 입력에 공통으로 연결된다. 래치(71)의 Q 바 출력은 플립-플롭(50)의 리셋 입력에 연결되는 출력을 갖는 게이트(80)의 제 2 입력에 연결된다. 래치(71)의 세트 입력은 게이트(73)의 출력에 연결된다. 게이트(73)의 제 1 입력은 클럭(70)의 입력에 연결되며, 게이트(73)의 제 2 입력은 래치(77)의 세트 입력, 인버터(75)의 입력, 및 비교기(69)의 출력에 공통으로 연결된다. 인버터(75)의 출력은 게이트의 제 1 입력에 연결된다. 게이트(76)의 출력은 래치(77)의 리셋 입력에 연결되며, 게이트(76)의 제 2 입력은 플립-플롭(50)의 Q 출력에 연결된다. 비교기(51)의 반전 입력은 회수(27)에 연결된 제 2 단자를 갖는 오프셋(52)의 일 단자에 연결된다. 비교기(51)의 출력은 플립-플롭(50)의 클럭 입력에 연결된다. 플립-플롭(50)의 D 입력은 레귤레이터(31)의 출력(32)에 연결된다. 증폭기(60)의 반전 입력은 입력(30)으로부터의 피드백 신호를 수신하도록 연결된다. 증폭기(60)의 비반전 입력은 회수(27)에 연결된 제 2 단자를 갖는 기준기(61)의 제 1 단자에 연결된다. 증폭기(60)의 출력은 비교기(69)의 비반전 입력, 트랜지스터(64)의 드레인, 및 커패시터(65)의 제 1 단자에 공통으로 연결된다. 트렌지스터(64)의 소스는 노드(62), 커패시터(65)의 제 2 단자, 전류 소스(66)의 제 1 단자, 및 비교기(78)의 반전 입력에 공통으로 연결된다. 전류 소스(66)의 제 2 단자는 회수(27)에 연결된다. 기준기(67)의 제 1 단자는 회수(27)에 연결되며, 제 2 단자는 비교기(69)의 반 전 입력 및 비교기(78)의 반전 입력에 공통으로 연결된다. 비교기(78)의 출력은 게이트(74)의 제 1 입력에 연결된다. 게이트(74)의 제 2 입력은 검출기(79)의 출력에 연결된다. 게이트(74)의 출력은 래치(71)의 리셋 입력에 연결된다.
도 2는 도 1의 설명에서 설명한 시스템(10)의 택일적인 실시 예인 파워 서플라이 시스템(82)의 실시 예를 개략적으로 도시한 도면이다. 시스템(82)은 도 1의 설명에서 설명한 제어기(25)의 택일적인 실시 예인 파워 서플라이 제어기(83)의 일부의 예시적인 실시 예를 포함한다. 제어기(83)는 제어기(25)와 유사하게 작동하나, 제어기(83)는 전압 모드 제어기 대신에 전류 모드 제어기이다. 제어기(25)의 비교기(78), 게이트(74), 및 검출기(79)는 증폭기(88), 트랜지스터(89), 저항(90), 및 비교기(91)로 대체된다. 증폭기(88), 트랜지스터(89), 및 저항(90)은 제어기(83)의 전류 모드 조절 루프에 이용된다. 증폭기(88)는 노드(62)로부터의 변조된 에러 신호를 수신한다. 트랜지스터(89) 및 저항(90)과 함께 증폭기(88)는 노드(62)로부터의 전압을 전류로 변환시킨다. 비교기(91)의 출력은 게이트(74)의 출력과 유사하게 작용하는 신호를 제공한다.
도 3은 도 1의 설명에서 설명한 시스템의 택일적인 실시 예인 파워 서플라이 시스템(85)의 실시 예를 개략적으로 도시한 도면이다. 시스템(85)은 도 1의 설명에서 설명한 제어기(25)의 택일적인 실시 예인 파워 서플라이 제어기(86)의 일부의 예시적인 실시 예를 포함한다. 제어기(86)는 도 1의 제어기(25)와 같은 전압 모드 제어기 및 도 2의 제어기(83)와 같은 전류 모드 제어기 사이에서 선택가능하다. 제어기(86)는 전압 모드 제어기 구성 및 전류 모드 구성 사이에서의 스위칭을 이용하 는 모드 제어 입력(28)을 포함한다. 아날로그 멀티플렉서(94)는 모드 제어 신호를 수신하고, 노드(98)로부터 검출기(79) 및 비교기(91) 둘 중 하나로의 신호를 응답하여 선택한다. 디지털 멀티플렉서(84)는 모드 제어 신호를 수신하고, 래치(71)의 리셋 입력으로의 게이트(74) 또는 비교기(91)의 출력들 중 하나를 응답하여 선택한다. 입력(28) 상의 신호가 전형적으로 둘의 상이한 모드들에 대한 바람직한 보상 사이에서의 적절한 스위칭을 제공하기 위해 커패시터(65), 전류 소스(66) 및 임피던스(Z)의 값을 또한 변형시켜야 함을 당업자라면 이해할 수 있을 것이다.
도 4는 도 1의 설명에서 설명한 제어기(25)의 택일적인 실시 예인 파워 서플라이 제어기(135)의 실시 예의 일부를 개략적으로 도시한 도면이다. 제어기(135)는 제어기(25)와 유사하나, 트랜지스터(55)는 스위칭 트랜지스터(154)로 대체된다. 또한, 전류 소스(99), 전류 소스 검출기(79), 및 AND 게이트(74)는 생략된다. 전류 제어 회로(138)가 구동기 회로(136)를 형성하기 위해 구동기 회로(36)에 부가된다.구동기 회로(136)는 트랜지스터(154)가 클럭(70)의 사이클보다 큰 시간 동안 턴 오프되는 경우, 트랜지스터(56)의 턴 오프를 금지시키는 것을 포함하는 트랜지스터(56)의 턴 오프를 금지하는데에 사용되는 제어 회로(138)를 포함하는 구동기 회로(36)와 유사하게 작동한다. 제어기 회로(138)는 인버터들(150 및 156) 뿐만 아니라 전류 미러 결합 트랜지스터들(141 및 142), 전류 소스(143), 트랜지스터들(146, 147, 148, 149, 및 157)를 포함한다. 전류 소스(143)는 트랜지스터(141)를 통해 흐르는 전류(140)를 형성한다. 트랜지스터들(141 및 142)의 전류 미러 연결은 전류(139)가 트랜지스터(142)를 통해 전류 미러의 출력으로 흐르게 한다. 전류(139) 는 트랜지스터(141 및 142)의 크기 비율에 의한 전류(140)에 대한 비율이다.
게이트(72)의 출력이 로우인 경우, 게이트(37)의 출력은 또한 로우이며, 이것은 버퍼(38)의 출력을 하이가 되게 하여, 트랜지스터(154)를 디스어블시킨다. 플립-플롭(50)의 Q 바 출력이 하이라고 가정하면, 게이트(72)로부터의 로우는 게이트(43)의 출력을 로우가 되게 한다. 게이트(43)로부터의 로우는 인버터(150)의 출력을 하이가 되게 하여, 트랜지스터(148)가 트랜지스터(146)의 게이트를 로우가 되게 하며, 트랜지스터(149)를 디스어블시킨다. 게이트(43)로부터의 로우는 또한 트랜지스터(149)를 로우가 되게 하여 트랜지스터(146)를 인에이블시킨다. 인에이블된 트랜지스터(146)는 트랜지스터(56)의 게이트를 하이가 되게 하여 트랜지스터(56)를 인에이블시킨다. 따라서, 트랜지스터(154)는 디스어블되고, 트랜지스터(56)는 인에이블되어 인덕터(14)로부터 전류가 빠지게 한다. 이전에 설명한 바와 같이, 트랜지스터(56)는 NCD 신호가 트랜지스터(56)를 디스어블시킬 때까지 인에이블을 유지한다.
게이트(72)의 출력이 하이인 경우, 인버터(42)의 출력은 로우이고, 이것은 게이트(43)의 출력이 하이가 되게 한다. 게이트(43)로부터의 하이는 또한 트랜지스터(146)를 디스어블시키고, 그에 따라 트랜지스터(146)는 트랜지스터(56)의 동작에 영향을 주지않는다. 게이트(43)로부터의 하이는 인버터(150)의 출력을 로우가 되게 하여, 트랜지스터(48)를 디스어블시킨다. 또한, 게이트(43)로부터의 하이는 전류 미러 구성 내의 트랜지스터들(149 및 56)의 게이트를 연결시키는 트랜지스터들(147 및 157)를 인에이블시킨다. 전류 미러 결합 된 트랜지스터들(149 및 56)은 트랜지 스터들(141 및 142)에 의해 형성된 전류 미러의 출력을 수신할 수 있도록 또한 결합된다. 전류(139)는 트랜지스터(149)를 통해 흐르며, 전류 미러 구성은 트랜지스터(149 및 56)의 면적 비율에 의해 전류(139)에 대한 비율인 전류(152)가 트랜지스터(56)를 통해 흐르게 한다. 바람직하게는, 전류 소스(143)의 값, 트랜지스터들(141 및 142)의 면적 비, 및 트랜지스터들(149 및 56)의 면적 비는 선택되어, 트랜지스터(56)가 전류(152)에 대해 선택된 값을 전도시키고 있을 때 트랜지스터(56)의 게이트-대-소스 전압(Vgs)이 트랜지스터(56)의 문턱 전압만큼 된다. 이것은 트랜지스터(56)가 턴 오프 되지 않게 하기에 충분한 전류(152)의 값을 전도시키게 한다. 도 4에 도시된 실시 예에서, 인버터(41)는 트랜지스터(56)의 문턱보다 높은 문턱 전압을 갖도록 설계된다. 이러한 방식으로, 트랜지스터(56)는 전류(152)를 전도시킬 때, 인버터(41)의 출력은 하이로 진행한다.
일 실시 예에서, 트랜지스터(56)는 대략 일 미리-암페어의 전류를 전도시키도록 구성되었다. 그 전류 값에서, 트랜지스터(56)의 문턱 전압은 대략 0.45 볼트였으며, 트랜지스터(56)에 인가되는 Vgs는 대략 0.5 볼트였다. 따라서, Vgs는 트랜지스터(56)에 의해 전도되는 전류의 값에서 문턱 전압만큼 이였다.
제어기(135)의 다른 택일적인 실시 예에서, 트랜지스터들(147 및 157) 및 인버터(156) 의 전송 게이트 구성은 트랜지스터(147)와 같은 트랜지스터에 의해 대체될 수 있다. 제어기(135)의 또 다른 택일적인 실시 예에서, 트랜지스터(154)는 트랜지스터(55)에 의해 대체될 수 있으며, 이 경우 전류 소스(99), 전류 소스 검출기(79), 및 AND 게이트(74)는 제어기(135)의 일부로서 남아 있을 수 있다.
제어기(135)에 이러한 기능의 제공을 돕기 위해, 트랜지스터(146)의 제 1 전류 이송 전극은 입력(26)에 연결되며, 제 2 전류 이송 전극은 트랜지스터(56)의 게이트, 트랜지스터(142)의 제 1 전류 이송 전극, 트랜지스터(149)의 제 1 전류 이송 전극, 트랜지스터(157)의 제 1 전류 이송 전극, 및 트랜지스터(147)의 제 1 전류 이송 전극에 공통으로 연결된다. 트랜지스터(146)의 게이트는 게이트(43)의 출력, 트랜지스터(147)의 게이트, 인버터(156)의 입력, 및 인버터(150)의 입력 단자에 공통으로 연결된다. 인버터(156)의 출력은 트랜지스터(157)의 게이트에 연결된다. 트랜지스터(147)의 소스는 트랜지스터(149)의 게이트 및 트랜지스터(148)의 드레인에 공통으로 연결된다. 트랜지스터(157)의 드레인은 트랜지스터(149)의 게이트 및 트랜지스터(148)의 드레인에 공통으로 연결된다. 트랜지스터(142)의 소스는 트랜지스터(141)의 소스 및 입력(26)에 공통으로 연결된다. 트랜지스터(141)의 드레인은 트랜지스터(148)의 소스 및 트랜지스터(149)의 소스뿐만 아니라, 회수(27)에 연결된 제 2 단자를 갖는 전류 소스(143)의 제 1 단자에 연결된다.
도 5는 도 4의 설명에서 설명했던 제어기(135)의 택일적인 실시 예인 파워 서플라이 제어기(200)의 실시 예의 일부를 개략적으로 도시한 도면이다. 제어기(200)는 제어기(135)와 유사하나, 제어기(200)는 전류 제어 회로(202)를 포함하는 구동기 회로(201)를 포함한다. 회로(202)는 회로(138)와 유사하지만, 인버터(158)가 부가되며, 인버터(41)의 입력은 변경된다. 인버터(41)의 입력은 인버터58)의 출력에 지금 연결되며, 인버터(158)의 입력은 게이트(43)의 출력에 연결된다. 본 실시 예에서, 인버터(41)의 문턱 전압은 증가 되어서는 안된다. 게이트(43) 의 출력이 하이일 때, 인버터(158)의 출력은 로우가 되어, 그에 따라 인버터(41)의 출력은 하이가 된다. 게이트(43)의 출력이 로우인 경우, 인버터(158)의 출력은 하이이며, 그에 따라 인버터(41)의 출력은 로우이다.
도 6은 도 4의 설명에서 설명했던 제어기(135)의 택일적인 실시 예인 파워 서플라이 제어기(160)의 실시 예의 일부를 개략적으로 도시한 도면이다. 제어기(160)는 제어기(135)와 유사하지만, 제어기(160)는 전류 제어 회로(162)를 포함하는 구동기 회로(161)를 갖는다. 회로(162)는 도 4의 회로(138)와 유사하지만, 회로(162)는 단지 NL 신호가 능동(active)이 아닐 때 트랜지스터(56)의 턴 오프를 금지시킨다. 앞서 지적한 바와 같이, NL 신호의 로우 상태는 부하(16: 도 1)에 의해 요구되는 전류(15)의 값이 작으며, 출력 전압의 값이 상한 만큼의 값까지 증가 되었음을 나타낸다. 로우의 NL 신호는 제어기(160)를 경부하 동작 모드로의 설정을 지원한다. 회로(162)는 AND 게이트(164), OR 게이트(165), 인버터들(166 및 170), 및 트랜지스터(168)를 포함한다.
NL 신호가 하이일 때, 게이트(164)는 인에이블되어 게이트(43)의 출력에 의해 제어된다. 따라서, 게이트(43)의 출력이 하이일 때, 트랜지스터(168)는 인에이블되어 트랜지스터(142)로부터 전류가 배출되게 한다. 트랜지스터(168)의 인에이블은 트랜지스터(142)가 전류를 제어 트랜지스터(56)에 공급하는 것을 방지한다. 게이트(43)로부터의 하이는 또한 게이트(165)의 출력을 하이가 되게 한다. 게이트(165)로부터의 하이는 트랜지스터(148)를 인에이블시키고, 트랜지스터(147)을 디스어블시킨다. 트랜지스터(148)의 인에이블은 트랜지스터(149)의 게이트를 트랜지 스터(149)를 디스어블시키는 회수(27)까지 끌어당기며, 그에 따라 게이트(43)의 출력이 트랜지스터(56)를 제어할 수 있게 된다. 게이트(43)의 출력이 하이일 때, 트랜지스터(56)는 디스어블되고, 게이트(43)가 로우일 때, 트랜지스터(56)는 인에이블된다.
NL 신호가 로우일 때, 게이트(164)의 출력은 또한 트랜지스터(168)를 디스어블시키는 로우이다. 로우의 NL 신호는 또한 게이트(43)에 의해 제어되도록 게이트(165)를 인에이블시킨다. 게이트(43)가 로우일 때, 게이트(165)의 출력은 하이로 진행한다. 게이트(165)로부터의 하이는 트랜지스터(148)를 인에이블시키고, 트랜지스터(147 및 149)를 디스어블시키며, 그에 따라 게이트(43)로부터의 로우가 트랜지스터(56)를 인에이블시킬 수 있게 한다. 게이트(43)가 하이일 때, 트랜지스터(146)는 디스어블되고 게이트(165)의 출력은 로우이다. 게이트(165)로부터이 로우는 트랜지스터(148)를 디스어블시키고 트랜지스터(147)를 인에이블시켜, 전류 미러 구성내의 트랜지스터(56)를 트랜지스터(149)와 결합시킨다. 전류(139)는 트랜지스터(149)를 통해 흐르며, 전류 미러 구성은 트랜지스터들(149 및 56)의 면적 비에 의한 전류(139)에 대한 비례한 전류(152)가 트랜지스터(56)를 통해 흐르게 한다. 따라서, 회로(162)는 출력 전압이 상한 만큼 될 때 트랜지스터(56)의 턴 오프를 금지시킨다.
도 7은 도 4의 설명에서 설명했던 제어기(135)의 택일적인 실시 예인 파워 서플라이 제어기(180)의 실시 예의 일부를 개략적으로 도시한 도면이다. 제어기(180)는 제어기(135)와 유사하지만, 제어기(180)는 트랜지스터(56) 대신에 트랜 지스터(154)의 턴 오프를 금하도록 구성된다. 제어기(180)는 트랜지스터(154)의 턴오프를 금하도록 구성된 전류 제어 회로(182)를 포함하는 구동기 회로(181)를 갖는다. 회로(182)는 인버터들(185 및 192), OR 게이트(186 및 187), 전류 소스(198) 및 트랜지스터들(188, 190, 191, 193, 194 및 197)을 포함한다. 트랜지스터들(193 및 194)은 전송 게이트로서 동작하도록 결합 된다.
NL이 하이일 때, 게이트(187)의 출력은 하이이고, 인버터(192)의 출력은 로우이며, 이에 트랜지스터들(193 및 194)은 디스어블된다. 게이트(187)로부터의 하이는 또한 트랜지스터(191)을 인에이블시켜, 트랜지스터(190)의 게이트를 하이가 되게 하여, 트랜지스터(190)를 디스어블시킨다. 하이의 NL 신호는 인버터(185)의 출력을 하이가 되게 하여, 게이트(37)의 출력이 게이트(186)를 통해 트랜지스터(188)를 제어하게 한다. 게이트(37)의 출력은 또한 트랜지스터(197)를 제어한다. 게이트(37)의 출력이 로우로 진행될 때, 트랜지스터(197)는 디스어블되고, 게이트(186)의 출력은 로우가 된다. 게이트(186)로부터의 로우는 트랜지스터(188)를 인에이블시켜, 트랜지스터(154)의 게이트를 대략 입력(26)의 전압까지 올려, 트랜지스터(154)를 디스어블시킨다. 게이트(37)의 출력이 하이일 때, 트랜지스터(197)는 인에이블되어, 트래지스터(154)의 게이트를 로우가 되게 하여, 트랜지스터(154)를 인에이블시킨다.
NL이 로우일 때, 인버터(185)의 출력은 하이가 되어, 게이트(186)의 출력이 하아가 되게 한다. 게이트(186)으로부터의 하이는 트랜지스터(188)를 디스어블시키고, 게이트(37)의 출력이 게이트(87)를 제어할 수 있게 한다. 게이트(37)의 출력이 로우일 때, 트랜지스터(197)는 오프이다. 게이트(37)로부터의 로우는 게이트(187)의 출력을 로우로 그리고 인버터(192)의 출력을 하이가 되게 한다. 인버터(192)로부터의 하이는 트랜지스터(191)를 디스어블시킨다. 로우의 NL 신호는 게이트(186)를 통해 트랜지스터(188)를 디스어블시킨다. 게이트(187)로부터의 로우는 트랜지스터들(193 및 194)의 전송 게이트가 전류 미러 구성 내의 트랜지스터(154)와 트랜지스터(190)를 연결시킬 수 있게 한다. 전류 소스(198)로부터의 전류는 트랜지스터(190)를 통해 흐르며, 전류 미러 구성은 전류(155)가 트랜지스터(190) 대 트랜지스터(154)의 면적 비에 의해 소스(198)의 전류에 비례하여 트랜지스터(154)를 통해 흐르게 한다. 바람직하게는, 전류 소스(198)의 값 및 트랜지스터들(190 및 154)의 면적비가 트랜지스터(154)가 전류(155)를 위해 선택된 값을 전도시키고 있을 때, 트랜지스터(154)의 게이트-대-소스 전압(Vgs)이 트랜지스터(154)의 문턱 전압만큼 되도록 선택된다. 따라서, NL이 로우이고 게이트(37)가 로우로 진행될 때, 트랜지스터(154)에 인가되는 Vgs는 트랜지스터(154)에 의해 전도되는 전류에서의 문턱 전압만큼 되며, 그에 따라, 트랜지스터(154)의 턴 오프는 금지된다. 따라서, 회로(182)는 단지 출력 전압이 상한만큼 될 때, 트랜지스터(154)의 턴 오프를 금지시킨다.
게이트(37)의 출력이 하이일 때, 트랜지스터(197)는 트랜지스터(154)의 게이트가 로우가 되도록 인에이블된다. 또한, 게이트(187)의 출력은 하이이고, 트랜지스터들(193 및 194)의 전송 게이트는 오프이며, 트랜지스터(191)의 게이트는 로우가 되어, 트랜지스터(190)은 디스어블된다. 따라서, 트랜지스터(154)는 인에이블된 다.
다른 실시 예에서, 인버터(185), 게이트들(186 및 187), 및 트랜지스터(188)는 생략될 수 있다. 그러한 실시 예에서, 트랜지스터(154)는 게이트(37)의 출력이 NL 신호의 상태와는 독립적으로 로우로 진행될 때마다 턴 오프 되는 것이 금지된다.
도 8은 반도체 다이(106) 상에 형성된 반도체 디바이스(105)의 실시 예의 일부의 확대 평면도를 개략적으로 도시한 도면이다. 제어기들(25 또는 135 또는 160 또는 180)은 다이(106) 상에 형성될 수 있다. 다이(106)는 또한 도면의 단순화를 위해 도 7에 도시하지 않은 그 밖의 회로들을 포함할 수 있다. 제어기들(25 또는 135 또는 160 또는 180)은 당업계에 잘 알려진 반도체 제조 기술들에 의해 다이(106) 상에 형성된다. 다른 실시 예들에서, 어느 한 제어기(83 또는 86)는 제어기들(25 또는 135 또는 160) 대신에 다이(106) 상에 형성될 수 있다.
위 모두의 관점에서, 신규한 디바이스 및 방법이 개시되었음이 명백하다. 다른 특징들 가운데에서도, 경부하 조건 동안 출력 전압의 상한을 정밀히 제한하고,원하는 값으로 출력 전압의 값을 빠르게 감소시키는 제어기의 형성이 포함된다. 출력 트랜지스터들의 스위칭을 제어하기 위해 두 개의 상이한 제어 신호들을 이용하는 것은 출력 전압의 값을 빠르게 감소시키는 것을 활용한다. 게다가, 트랜지스터(154)가 인에이블되었을 때, 트랜지스터(56)의 턴 오프를 금지시키기 위한 회로의 형성은 신규한 것으로 생각된다.
본 발명의 요지를 특정의 바람직한 실시 예들을 가지고 설명하였지만, 많은 선택들 및 변경들이 반도체 기술 분야의 기술자들에게는 명백하리라는 것이 명백하다. 특히, 방법이 출력 전압의 값을 빠르게 감소시키도록 출력 트랜지스터를 제어하는 그 밖의 로직 구현들에 직접적으로 적용 가능하지만, 본 발명의 요지를 특정의 로직 구조를 위해 설명하였다. 당업자는 제어기들(25, 83, 및 86)이 입력(26) 및 회수(27)와 유사한 다중의 전압 입력들 및 회수들을 갖을 수 있음을 이해할 수 있을 것이다. 따라서, "연결된"이라는 용어는 설명의 간명성을 위해 사용되었지만, "결합된"이라는 용어와 동일한 의미를 갖는 것으로 의도되었다. 따라서. "연결된"은 직접적인 연결 또는 간접적인 연결 중 어느 하나로 해석되어야 한다.

Claims (20)

  1. 파워 서플라이 제어기를 형성하는 방법에 있어서:
    출력 전압을 제 1 값으로 조절하도록 제 1 스위치 및 제 2 스위치를 제어하기 위해 사용되는 스위칭 사이클들을 갖는 구동 신호를 형성하도록 상기 파워 서플라이 제어기를 구성하는 단계;
    제 1 값보다 큰 상기 출력 전압의 제 2 값에 응답하여 제 1 제어 신호의 제 1 상태를 설정하고, 응답하여 상기 파워 서플라이 제어기의 다음 스위칭 사이클들을 금지시키도록 상기 파워 서플라이 제어기의 제 1 제어 회로를 구성하는 단계; 및
    상기 다음 스위칭 사이클들이 금지되는 시간의 적어도 일부 동안 상기 다음 스위칭 사이클들을 금지시키는 것에 응답하여 상기 제 1 스위치를 턴 오프시키고 상기 제 2 스위치는 턴 오프시키지 않도록 제 2 제어 회로를 구성하는 단계를 포함하는, 파워 서플라이 제어기를 형성하는 방법.
  2. 제 1 항에 있어서,
    상기 시간의 일부 동안 상기 제 2 스위치가 제 1 전류를 전도시키기 위해 상기 제 2 제어 회로를 구성하는 단계를 더 포함하는, 파워 서플라이 제어기를 형성하는 방법.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제 2 제어 회로를 구성하는 단계는 상기 제 2 스위치의 문턱 전압 이상 되도록 상기 제 2 스위치의 Vgs를 제어하기 위한 상기 제 2 제어 회로를 구성하는 단계를 포함하는, 파워 서플라이 제어기를 형성하는 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 파워 서플라이 제어기에 있어서:
    제 1 트랜지스터;
    상기 제 1 트랜지스터와 직렬로 결합 된 제 2 트랜지스터;
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터를 동작시키고 파워 서플라이 제어기의 제 1 동작 모드 동안 제 1 값에 출력 전압을 조절하도록 스위칭 사이클들을 형성하고, 제 2 동작 모드에 응답하여 스위칭 사이클들의 형성을 금지시키도록 구성된 제 1 제어 회로; 및
    상기 제 2 트랜지스터를 제어하고, 상기 제 1 제어 회로가 스위칭 사이클들의 형성을 금지시키는 시간 간격의 적어도 일부에서 상기 제 2 트랜지스터의 턴 오프를 금지시키도록 구성된 제 2 제어 회로를 포함하는, 파워 서플라이 제어기.
  12. 제 11 항에 있어서,
    상기 제 2 제어 회로는 상기 제 2 트랜지스터의 턴 오프를 금지시키는 제 1 전류가 상기 제 2 트랜지스터를 통과하도록 구성되는 것을 특징으로 하는, 파워 서플라이 제어기.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020097016926A 2007-01-25 2007-01-25 최적 부하 과도 응답을 갖는 ｄｃ－ｄｃ 컨버터 제어기 및 그 방법 KR101285577B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2007/061039 WO2008091346A1 (en) 2007-01-25 2007-01-25 Dc-dc converter controller having optimized load transient response and method thereof

Publications (2)

Publication Number Publication Date
KR20100014783A KR20100014783A (ko) 2010-02-11
KR101285577B1 true KR101285577B1 (ko) 2013-07-15

Family

ID=38917693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097016926A KR101285577B1 (ko) 2007-01-25 2007-01-25 최적 부하 과도 응답을 갖는 ｄｃ－ｄｃ 컨버터 제어기 및 그 방법

Country Status (6)

Country Link
US (2) US7843181B2 (ko)
KR (1) KR101285577B1 (ko)
CN (1) CN101536298B (ko)
HK (1) HK1137081A1 (ko)
TW (2) TWI410771B (ko)
WO (1) WO2008091346A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101636910B (zh) * 2007-04-30 2012-04-04 半导体元件工业有限责任公司 形成电荷泵控制器的方法及其结构
US8193798B1 (en) * 2009-10-29 2012-06-05 Texas Instruments Incorporated Buck regulators with adjustable clock frequency to achieve dropout voltage reduction
US8643349B2 (en) * 2009-11-09 2014-02-04 Semiconductor Components Industries, Llc Power supply controller and method
US9442503B2 (en) * 2013-01-28 2016-09-13 Qualcomm Incorporated Negative current sense feedback for reverse boost mode
CN103427636B (zh) * 2013-08-27 2016-04-27 电子科技大学 用于开关电源的瞬态响应增强控制电路
US10076963B2 (en) 2014-09-24 2018-09-18 Rohm Co., Ltd. Current mode control type switching power supply device
US20180181158A1 (en) 2016-12-22 2018-06-28 Texas Instruments Incorporated Startup current limiters
US10383186B2 (en) 2017-08-10 2019-08-13 Apple Inc. Load transient response control systems and methods for electronic device displays
TWI686045B (zh) * 2019-02-13 2020-02-21 新唐科技股份有限公司 零電流偵測系統
CN109962709B (zh) * 2019-03-27 2023-03-28 晶晨半导体(上海)股份有限公司 模数转换器的测试方法及系统
US11469669B2 (en) * 2020-01-31 2022-10-11 Texas Instruments Incorporated Methods and circuitry to detect PFM mode entry in wide duty range DC converter
US11527962B2 (en) * 2020-09-14 2022-12-13 Dialog Semiconductor Inc. Power adapter having ultra low standby power

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5481178A (en) 1993-03-23 1996-01-02 Linear Technology Corporation Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit
US20020190701A1 (en) 2001-06-19 2002-12-19 Takahiro Miyazaki Driving signal supply circuit
US20060017421A1 (en) 2004-07-26 2006-01-26 Intersil Americas Inc. Method and apparatus for preventing boosting system bus when charging a battery
US20060125454A1 (en) 2004-12-10 2006-06-15 Tien-Tzu Chen Switching voltage regulator operating without a discontinuous mode

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672303A (en) * 1986-08-28 1987-06-09 International Business Machines Corporation Inductor current control circuit
US5912552A (en) * 1997-02-12 1999-06-15 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho DC to DC converter with high efficiency for light loads
US6850401B2 (en) * 2002-05-28 2005-02-01 Matsushita Electric Industrial Co., Ltd. DC-DC converter
US6952334B2 (en) * 2003-10-07 2005-10-04 Semiconductor Components Industries, L.L.C. Linear regulator with overcurrent protection
US7447601B2 (en) * 2004-02-26 2008-11-04 Semiconductor Components Industries, L.L.C. Power supply controller method and structure
JP2006014559A (ja) * 2004-06-29 2006-01-12 Murata Mfg Co Ltd Ｄｃ−ｄｃコンバータ
US7023188B1 (en) * 2004-09-10 2006-04-04 Semiconductor Components Industries, L.L.C. Method of forming a multi-phase power supply controller
US7345464B2 (en) * 2004-09-16 2008-03-18 Semiconductor Components Industries, L.L.C. PWM power supply controller having multiple PWM signal assertions and method therefor
JP3710468B1 (ja) * 2004-11-04 2005-10-26 ローム株式会社 電源装置、及び携帯機器
US7855864B2 (en) * 2005-03-31 2010-12-21 Semtech Corporation Switched mode power supply method and apparatus
US7728573B2 (en) * 2005-10-24 2010-06-01 Semiconductor Components Industries, L.L.C. DC-DC converter controller having optimized load transient response and method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5481178A (en) 1993-03-23 1996-01-02 Linear Technology Corporation Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit
US20020190701A1 (en) 2001-06-19 2002-12-19 Takahiro Miyazaki Driving signal supply circuit
US20060017421A1 (en) 2004-07-26 2006-01-26 Intersil Americas Inc. Method and apparatus for preventing boosting system bus when charging a battery
US20060125454A1 (en) 2004-12-10 2006-06-15 Tien-Tzu Chen Switching voltage regulator operating without a discontinuous mode

Also Published As

Publication number Publication date
CN101536298B (zh) 2013-11-20
WO2008091346A1 (en) 2008-07-31
US8183847B2 (en) 2012-05-22
US7843181B2 (en) 2010-11-30
CN101536298A (zh) 2009-09-16
HK1137081A1 (en) 2010-07-16
TW201351084A (zh) 2013-12-16
KR20100014783A (ko) 2010-02-11
TWI495973B (zh) 2015-08-11
US20090261794A1 (en) 2009-10-22
TWI410771B (zh) 2013-10-01
US20110012578A1 (en) 2011-01-20
TW200832101A (en) 2008-08-01

Similar Documents

Publication Publication Date Title
KR101285577B1 (ko) 최적 부하 과도 응답을 갖는 ｄｃ－ｄｃ 컨버터 제어기 및 그 방법
US7728573B2 (en) DC-DC converter controller having optimized load transient response and method thereof
US10090663B2 (en) Over-current protection circuit and method for voltage regulators
USRE37609E1 (en) Voltage regulator that operates in either PWM or PFM mode
US9537383B1 (en) Switching regulator with controllable dead time and quick start
KR101347561B1 (ko) 전원 공급 제어기 및 이를 위한 방법
JP4527480B2 (ja) Ｄｃ−ｄｃコンバータにおける電力効率を最適化する方法および回路
US6229289B1 (en) Power converter mode transitioning method and apparatus
KR101014738B1 (ko) 승압/강압형 스위칭 조절기 및 역전류 방지 방법
KR100927882B1 (ko) Ｄｃ-ｄｃ 컨버터 및 ｄｃ-ｄｃ 컨버터의 제어 방법
EP1079507A1 (en) Switching regulator, dc/dc converter, and lsi system with switching regulator
US9425785B1 (en) Switching regulator with controllable slew rate
JP5456495B2 (ja) 昇降圧型のスイッチング電源の制御回路、昇降圧型のスイッチング電源、及び昇降圧型のスイッチング電源の制御方法
US6798178B1 (en) Method of forming a power system and structure therefor
US7304529B2 (en) Method of controlling a charge pump generator and a related charge pump generator
JP2018164394A (ja) スイッチング電源及びその地絡検出方法
US20040233684A1 (en) Pulse width modulated charge pump
US11296704B2 (en) Power control device, driving module and switching power supply device
KR101343305B1 (ko) 전하 펌프 제어기 및 그것을 위한 방법
CN110868054A (zh) 直流-直流变换器用的软启动装置及方法
KR101893678B1 (ko) 직류-직류 벅 컨버터
US20220407421A1 (en) Control circuit for dc/dc converter
KR20140086909A (ko) 차지 펌프 장치
TW201916559A (zh) 用於對直流-直流轉換器的死區時間進行控制的控制電路
US20210006163A1 (en) Circuit, corresponding multi-phase converter device and method of operation

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 7