CN1173470C - 控制器振荡器系统及方法 - Google Patents

Abstract

控制器振荡器响应所施加的在第一和第二电压之间变化的锯齿信号，提供具有第一和第二输出电平状态的周期性输出信号。该振荡器由比较器构成，比较器的同相输入端接收施加至此的锯齿信号以便在其输出端产生周期性输出信号。第一电压基准电路产生施加到比较器的倒相输入端的第二电压，同时周期性输出信号处在第一输出电平状态，并且该输入信号从第一电压向第二电压变化。随着输入信号变得与第二电压相同，比较器的输出端切换到第二输出电平状态并在比较器的倒相输入端提供第一电压。

Description

控制器振荡器系统及方法

技术领域

本发明涉及用于提供周期性输出信号的基准振荡器，特别是提供在例如固定频率系统中使用的精确输出脉冲的方法和振荡器系统。

背景技术

固定频率开关型电源(SMPS)系统包含用精确的周期性输出信号驱动该系统的振荡器子系统。振荡器的精确度决定着整个SMPS系统的性能。通常，为了达到振荡器的精确度要求，在以单片集成电路形式制造时，现有技术的振荡器子系统具有非常复杂，需要大量元件和芯片面积。上述情况与系统成本成正比。另外，这些控制器振荡器系统响应内部产生的在高和低电压基准之间充电和放电的锯齿信号。因此，振荡器输出信号的精度是两个基准电压随温度和电路工艺变化而变化的精度的函数。

因此，需要一种相对便宜的振荡器子系统，并且同时保持精确的系统参数。

发明内容

根据本发明的一个方面，提供一种响应施加的周期性充电和放电输入信号在其输出端提供周期性输出信号的振荡器，包括：具有倒相和同相输入端以及输出端的比较器，所述比较器的输出端作为所述振荡器的所述输出端，所述同相输入端接收施加的输入信号；具有控制电极、第一和第二电极的第一晶体管，所述第一电极耦合到所述比较器的倒相输入端，所述第二电极耦合到被提供地参考电位的端子；用于在其输出端提供电流的电流源，所述电流源的输出端耦合到所述第一晶体管的所述第一电极；具有控制电极、耦合到所述比较器的所述倒相输入端的第一电极、和连接到其控制电极的第二电极的第二晶体管；具有耦合到所述比较器的所述输出端的控制电极、耦合到所述端子的第一电极和耦合到所述第二晶体管的所述第二电极的第二电极的第三晶体管；和向所述第一晶体管的所述控制电极提供基准电压的电压源。

可选地，所述第一和第二晶体管为第一导电型；所述第三晶体管为第二导电型。

根据本发明的另一个方面，提供一种响应所施加的在第一和第二电压基准之间充电和放电的输入信号在其输出端产生具有第一和第二电平状态的周期信号的基准振荡器，包括：具有同相和倒相输入端以及输出端的比较器，所述同相输入端接收所述输入信号，所述比较器的所述输出端耦合到振荡器的输出端；具有耦合到所述比较器的所述倒相输入端的输出端的电流源；在所述电流源的输出端耦合到所述电流源的第一电路，用于在所述比较器的所述倒相输入端提供第二电压基准，以使所述比较器输出端随着施加的输入信号从第一电压基准充电到第二电压基准而处在第一电平状态；和第二电路，用于在比较器的输出端响应施加的输入信号的幅度变得等于第二电压基准切换到第二电平状态时在所述比较器的所述倒相输入端提供第一电压基准，在施加的输入信号的幅度变得等于第二电压基准时，施加的输入信号的幅度开始放电，并且所述第二电路与所述第一电路并联耦合。

根据本发明的再一个方面，提供一种产生具有第一和第二逻辑状态的周期信号的方法，包括步骤：提供在第一电压基准和第二电压基准之间变化的信号；提供预定幅度的电压基准；从所述电压基准产生所述第二电压基准，第二电压基准的幅度比所述电压基准的所述幅度大预定电压；产生所述第一电压基准，其幅度等于所述预定电压；和将所述信号与所述第一和第二电压基准比较以产生周期性信号。

附图说明

图1是现有技术的控制器振荡器的示意图；

图2是另一种现有技术的控制器振荡器的示意图；

图3a是本发明的基准控制器振荡器的示意图；

图3b表示施加的输入信号的定时与本发明的控制器振荡器的周期性输出脉冲；和

图4是包括与此连接的锯齿发生器的本发明的振荡器的示意图。

具体实施方式

转向图1，示出了适合于在集成开关型电源(SMPS)系统中使用的现有技术的控制器振荡器。振荡器10包括一对比较器12和14，如将要描述的，用于在其输出端16产生周期的或脉冲信号。脉冲输出信号是响应施加到基准振荡器12的输入端18的锯齿输入信号而产生的。如所理解的，在产生锯齿输入信号的过程中可使用振荡器10的输出。

第一比较器12包括一对差动连接的PMOS晶体管20和22，该对晶体管的源极共同耦合到开关24。晶体管20的漏极耦合到NMOS晶体管28的漏极和栅极，NMOS晶体管28的源极连接到地电位。晶体管22的漏极连接到NMOS晶体管30的漏极，晶体管30的栅极和源极分别连接到晶体管28的栅极和地电位。比较器12的一个输入端，即晶体管20的栅极，从电压发生器38接收固定电压，如将要描述的，电压发生器38是振荡器10的高基准电压。比较器12的另一个输入端，即晶体管22的栅极连接到输入端18并接收锯齿输入信号。

同样，比较器14包括一对差动连接的PMOS晶体管32和34，该对晶体管的源极共同耦合到开关36。所示晶体管32的漏极连接到晶体管30的栅极，而晶体管34的漏极连接到晶体管30的漏极。晶体管32的栅极耦合到将栅极设定到固定电压的电压发生器40，该固定电压是振荡器10的低基准电压，而晶体管34的栅极连接到接收锯齿输入信号的输入端18。可利用一对PMOS晶体管实现开关24和36；该对晶体管的漏极分别耦合到共同连接的晶体管20，22和32，34的源极。晶体管24和36的源极经电流源26连接到Vcc。晶体管24的栅极耦合到输出端，而晶体管36的栅极耦合到倒相器46的输出端和倒相器48的输入端，倒相器48的输出端耦合到输出端16。最后，设置由NMOS晶体管42构成的倒相器级，晶体管42的栅极耦合到晶体管30的漏极，而其漏极既耦合到倒相器46的输入端又经电流源44耦合到Vcc。晶体管42的源极返回到地电位。

在操作中，由于相应的开关24和36不同时闭合，在任何给定时间，比较器12或14中只有一个在工作，即如果在输出端16的输出信号为高，开关24开路而开关36闭合，因此，随着晶体管36导通将电流提供给比较器14使比较器14工作，同时比较器12保持不工作状态；当驱动输出端16的电压为低时情况正好相反。

因此，每当在输入端18施加的锯齿信号从V_low充电到V_high时，使比较器12工作，同时比较器14不工作。因此，在输出端16的输出信号随着晶体管22的导通而保持低状态。这样使得晶体管42导电，从而在倒相器46的输入端产生逻辑零。因此，输出信号处在上述低状态。一旦锯齿输入信号的电平达到V_high值，将迫使输出端16的输出逻辑状态为逻辑1状态。这个结果是因为晶体管20和22同时导通并又导通晶体管30而迫使晶体管42的漏极(倒相器46的输入端)为高逻辑状态。在输出端16的逻辑电平状态追随倒相器46的输入端的逻辑电平状态并因此达到高逻辑状态，同时，与晶体管36的栅极连接的倒相器46的输出端达到低逻辑电平状态。因此，比较器12随着开关/晶体管24的开路立即变为不工作，在接通开关/晶体管36以使比较器14工作时，晶体管24变为截止。此后，在输入端18的锯齿信号将开始从幅度V_high放电到V_low。

只要锯齿信号的幅度比V_low大，该锯齿信号将继续放电。在该状态，晶体管32比晶体管34更导电，晶体管34保持晶体管30导通以使来自振荡器10的输出信号在输出端16保持高逻辑电平状态。一旦锯齿信号的幅度达到幅度V_low，在输出端1 6的输出逻辑状态改变成逻辑零，锯齿信号再次重复上述动作开始充电。

因此，随着施加的输入锯齿信号在两个基准电压V_high和V_low之间充电和放电，现有技术的振荡器10在其输出端提供重复的周期信号。

虽然能够以单片集成电路的形式集成振荡器10，它的缺点是其复杂性。由于振荡器10需要两个比较器和两个基准电压源以及辅助开关电路，它占据了许多硅片面积。

转向图2，示出同样适合在集成SMPS系统中使用的现有技术的振荡器50。虽然振荡器50不象振荡器10那样复杂，并因此在单片集成电路形式中比前者需要更少的硅压模区，它存在着将要描述的其它缺点。

振荡器50采用具有两个阈值电压V_high和V_low以及辅助基准和开关电路的窗口比较器52。锯齿波输入信号在输入端54施加到比较器52的同相输入端，而V_high和V_low基准电压施加到比较器52的第一和第二倒相输入端。比较器52的输出在输出端56产生具有如上相对于振荡器10描述的第一和第二逻辑电平状态的周期信号。比较器52的输出直接驱动倒相器/开关级58，后者包括PMOS晶体管60和NMOS开关晶体管62。由耦合到比较器52的第一倒相输入端的单个电压基准发生器64直接建立高电压基准V_high。PNP电压偏移晶体管66，NPN电压偏移晶体管68以及相关联的电流源70在包括串联电阻72和74的电阻分压器网络的顶部基本上设置电压基准V_high。由于连接电阻72和74的节点连接到比较器52的第二倒相输入端，在此建立低电压基准电位V_low，该电压基准电位基本等于：

$V_{\mathrm{low}}=V_{\mathrm{high}}\left(\frac{R74}{R72+R74}\right)---\left(1\right)$

其中R72和R74分别是电阻72和74的电阻值。

因此，振荡器50只需要单个的电压发生器来产生较高的和较低的电压阈值，而振荡器10需要两个电压发生器。另外，相对于振荡器10，振荡器50只需要较少的部件以及硅片面积以集成电路的形式实现，其复杂性比振荡器10明显减小。然而，如果以集成电路的形式来实现振荡器50，它仍然有一些缺陷。

振荡器50的主要缺陷在于其输出频率与工作温度和工艺变化有关。互补电压电平偏移器晶体管的使用使器件的特性很难跟随工艺和温度的变化而匹配。因此，低电压基准可改变，它将使振荡器的频率改变。另外，电阻分压器的非线性特性以及NMOS开关晶体管的温度饱和特性造成低基准电压误差。另外，由于电阻的布局需要大的硅面积造成主体振荡器仍可能需要太多的芯片面积。

现在转向图3，本发明给出的控制器振荡器80没有现有技术的温度和工艺缺陷，需要很少的芯片面积并且制造成本低。

控制器振荡器80包括简单的比较器82，该比较器的同相输入端耦合到输入端84以便接收锯齿输入信号83，而其输出端耦合到输出端86以便提供具有如上所述的第一和第二逻辑电平状态的周期输出信号85。采用提供基准电压V_ref的单个电压发生器88，该电压发生器可以位于包括控制器振荡器80的集成电路的外部。这样，用来形成V_high和V_low的该基准电压与温度和工艺变化无关。电压基准发生器88的输出端耦合到PMOS晶体管90的栅极，而该晶体管的源极和漏极分别耦合到比较器82的倒相输入端和被提供了地参考电位的端子95。标准电流源92的输出端耦合到晶体管90的源极并在端子93接收工作电位V_cc。因此，将高基准电压V_high提供给比较器82的倒相输入端，它是通过晶体管90偏移的电压电平并且等于：

V_high＝V_ref+V_GS  (2)

其中V_GS是PMOS晶体管90在由电流源92提供的电流电平工作时的栅极至源极的电压。只要比较器82的输出端处在低逻辑电平状态，提供给比较器82的倒相输入端的电压等于V_high。然而，每当比较器82的输出达到到其高逻辑电平状态时，在其倒相输入端的基准电压切换到低基准电位V_low。因此，通过使输出端86的逻辑电平处在高逻辑电平状态，其栅极耦合到比较器82的输出端的NMOS开关晶体管96导通。这样有效地将电平偏移PMOS晶体管94的栅极和漏极短路到接地参考，因为这两个电极连接到晶体管96的漏极。因此，低电压基准电压V_low基本等于：

V_low＝V_GS  (3)

其中V_GS是PMOS晶体管94在由电流源92提供的电流电平工作时的栅极至源极电压。因此，如果晶体管90和94相同并且在集成电路中相互邻接放置，其栅极至源极电压则基本相同并跟踪温度和工艺变化。因此，V_high与V_low之间的差，即等式(2)-等式(3)是由电压发生器88提供的电压电位V_ref，并且与温度和电路工艺变化无关。

因此，在操作中，随着在输出端86的输出信号处在低逻辑电平状态，比较器的倒相输入端为V_high，并在施加到输入端84的锯齿信号充电或增加到V_high值的过程中保持不动。一旦锯齿输入信号的幅度达到V_high，比较器82的输出切换到高输出逻辑电平状态。于是，比较器82的倒相输入端的电压基准的幅度立即改变到V_low，同时锯齿信号开始放电或降低到该电压基准。当锯齿信号的幅度达到V_low时，比较器82的输出端切换到高逻辑电平状态并重复前述的动作。

控制器振荡器80比现有技术简单得多，而同时提供了与温度和工艺变化无关的准确输出脉冲。例如，可在“芯片外”提供单个电压基准发生器88并且不是工艺变化的函数。此外，可保持发生器88与温度无关，以使输出脉冲的脉冲宽度保持不变。

现在转向图4，示出与锯齿发生器100结合的控制器振荡器80。所说明的锯齿发生器100仅仅是示例并且是熟知的。实际上，锯齿发生器100可以与图1和2所示的现有技术的系统一起使用。

锯齿发生器100包括倒相器102，该倒相器的输入端耦合到控制器振荡器80的输出端86。倒相器102的输出端耦合到NMOS晶体管104的输入端，晶体管104的源极返回电参考电位95。晶体管104的漏极耦合到NMOS晶体管106的漏极。晶体管106作为二极管连接，使其漏极连接到其栅极并且还连接到NMOS晶体管108的栅极，而晶体管106的源极返回地参考电位95，晶体管108的源极也是这样。电流源110和112从在端子93提供的V_cc分别连接到晶体管106和108的漏极。电容114跨接在晶体管108的漏极和源极之间。

在操作中，随着比较器82的输出端处在低逻辑电平状态，倒相器102的输出端将处在高逻辑电平状态。因此，晶体管104导通并吸收来自电流源110的电流，同时使晶体管106保持截止。在晶体管106截止时，晶体管108也将截止，以允许电流源112对电容114充电。因此，只要来自比较器82的输出保持低电平，电容114继续充电。当电容114充电到等于V_high的电压时，比较器82的输出从低逻辑电平状态切换到高逻辑电平状态。然后，晶体管104截止而晶体管106和108导通。晶体管108则吸收电流并使电容114放电。电容114将继续放电直到其间的电压达到V_low，比较器82的输出在该电压为低电平并再次开始充电。电容114的充电和放电在控制器振荡器80的输入端80产生锯齿信号。

改变电容114充电和放电的速度可改变由发生器100产生的锯齿信号的形状，并由此改变来自控制器振荡器80的输出脉冲的形状。如已知的那样，通过改变从电流源110和112提供的电流的比例以及晶体管106和108的尺寸比例可改变充电和放电速度。

因此，上面已描述了与现有技术相比复杂程度更低的振荡器系统。本发明的控制器振荡器系统保持了系统精确性的要求同时减少了系统成本并适合于以集成电路形式制造。

Claims (7)

1.一种响应施加的周期性充电和放电输入信号在其输出端提供周期性输出信号的振荡器，包括：

具有倒相和同相输入端以及输出端的比较器，所述比较器的输出端作为所述振荡器的所述输出端，所述同相输入端接收施加的输入信号；

具有控制电极、第一和第二电极的第一晶体管，所述第一电极耦合到所述比较器的倒相输入端，所述第二电极耦合到被提供地参考电位的端子；

用于在其输出端提供电流的电流源，所述电流源的输出端耦合到所述第一晶体管的所述第一电极；

具有控制电极、耦合到所述比较器的所述倒相输入端的第一电极、和连接到其控制电极的第二电极的第二晶体管；

具有耦合到所述比较器的所述输出端的控制电极、耦合到所述端子的第一电极和耦合到所述第二晶体管的所述第二电极的第二电极的第三晶体管；和

向所述第一晶体管的所述控制电极提供基准电压的电压源。

2.根据权利要求1所述的振荡器，其中：

所述第一和第二晶体管为第一导电型；

所述第三晶体管为第二导电型。

3.一种响应所施加的在第一和第二电压基准之间充电和放电的输入信号在其输出端产生具有第一和第二电平状态的周期信号的基准振荡器，包括：

具有同相和倒相输入端以及输出端的比较器，所述同相输入端接收所述输入信号，所述比较器的所述输出端耦合到振荡器的输出端；

具有耦合到所述比较器的所述倒相输入端的输出端的电流源；

在所述电流源的输出端耦合到所述电流源的第一电路，用于在所述比较器的所述倒相输入端提供第二电压基准，以使所述比较器输出端随着施加的输入信号从第一电压基准充电到第二电压基准而处在第一电平状态；和

第二电路，用于在比较器的输出端响应施加的输入信号的幅度变得等于第二电压基准切换到第二电平状态时在所述比较器的所述倒相输入端提供第一电压基准，在施加的输入信号的幅度变得等于第二电压基准时，施加的输入信号的幅度开始放电，并且所述第二电路与所述第一电路并联耦合。

4.根据权利要求3所述的基准振荡器，其中所述第一电路包括：

用于在其输出端提供基准电压的电压源；和

具有耦合到所述电压源的所述输出端的控制电极、耦合到所述比较器的所述倒相输入端的第一电极、和耦合到被提供第二电压基准的端子的第二电极的第一导电型的第一晶体管。

5.根据权利要求4所述的基准振荡器，其中所述第二电路包括：

具有耦合到所述比较器的所述倒相输入端的第一电极、第二电极、和耦合到其第二电极的控制电极的所述第一导电型的第二晶体管；和

耦合到所述比较器的所述输出端的开关，用于每当所述比较器的输出端处在第二电平状态时将所述第二晶体管并联耦合到所述第一晶体管。

6.根据权利要求5所述的基准振荡器，其中所述开关包括具有耦合到所述比较器的所述输出端的控制电极、耦合到所述端子的第一电极、和耦合到所述第二晶体管的所述第二电极和控制电极的第二电极的第二导电型的第三晶体管。

7.一种产生具有第一和第二逻辑状态的周期信号的方法，包括步骤：

提供在第一电压基准和第二电压基准之间变化的信号；

提供预定幅度的电压基准；

从所述电压基准产生所述第二电压基准，第二电压基准的幅度比所述电压基准的所述幅度大预定电压；

产生所述第一电压基准，其幅度等于所述预定电压；和

将所述信号与所述第一和第二电压基准比较以产生周期性信号。

Images