CN100421067C - 开关充电乘法器-除法器 - Google Patents

开关充电乘法器-除法器 Download PDF

Info

Publication number
CN100421067C
CN100421067C CNB2004800229528A CN200480022952A CN100421067C CN 100421067 C CN100421067 C CN 100421067C CN B2004800229528 A CNB2004800229528 A CN B2004800229528A CN 200480022952 A CN200480022952 A CN 200480022952A CN 100421067 C CN100421067 C CN 100421067C
Authority
CN
China
Prior art keywords
signal
multiplier
divider
sawtooth
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800229528A
Other languages
English (en)
Other versions
CN1836204A (zh
Inventor
杨大勇
林振宇
吕瑞鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Taiwan Corp
Original Assignee
System General Corp Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by System General Corp Taiwan filed Critical System General Corp Taiwan
Publication of CN1836204A publication Critical patent/CN1836204A/zh
Application granted granted Critical
Publication of CN100421067C publication Critical patent/CN100421067C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明的开关充电乘法器-除法器由CMOS元件构建。运用电容器充电理论实现开关充电乘法器-除法器的电路。该开关充电乘法器-除法器包括输出电容器并控制该输出电容器的一电压，使该电压与充电电流和充电时间的乘积成比例。该开关充电乘法器-除法器可理想地用于开关型电源供应器的功率因数校正(PFC)。该开关充电乘法器-除法器还可用于自动增益控制(AGC)电路。

Description

开关充电乘法器-除法器
技术领域
本发明总体上涉及电子领域，特别是涉及一种模拟乘法器-除法器。
背景技术
模拟乘法器-除法器在现代电子技术领域中应用广泛。乘法器-除法器产生与两个或多个输入信号成比例的一输出信号。所述输入和输出信号既可以是电压也可以是电流。
乘法器-除法器常见的用途之一是用于功率因数校正(PFC，powerfactor correction)电路。PFC电路通常使用乘法器-除法器根据输入电流、反馈信号和输入电压生成控制信号。乘法器-除法器电路的其他用途还包括但不限于自动增益控制(AGC，automatic gain control)电路。
构建模拟乘法器-除法器有许多已知的方法，例如对数放大器和反对数放大器。对数放大器通常利用p-n接面电压-安培特性实现；由下式给出：
ID＝I0×[exp(VD/ηVr)-1]---------------(1)
其中I0为反向饱和电流；VD为正向偏压；η为常数；VT＝T/11,600并且T为温度°K。由于输出电流ID是正向偏压VD的指数函数，因此线性工作范围很小。David A.Johns和Ken Martin所著“Analog Integrated CircuitDesign”一书(1997，p 366-367)中教授了另一种已知的模拟乘法器-除法器。该乘法器-除法器也是利用p-n接面元件实现。如图1所示，其被称为四象限乘法器。
如图1所示现有技术的乘法器-除法器是采用双极晶体管元件构建的。其提供输出电流，该输出电流的幅度与第一输入电流和一电流比率的乘积成比例。电流比率等于第二输入电流幅度除以一偏压电流幅度。
其他许多现有技术的乘法器-除法器都是以图1所示的原理为依据的。这些现有技术的乘法器-除法器由于都是采用双极晶体管构建，因此具有相同的缺陷。
图1所示的现有技术的乘法器-除法器的缺陷之一是高制造成本。目前在许多应用中，如PFC电路，采用双极晶体管制造集成电路是不适宜的，因为双极晶体管占用许多芯片空间(die space)并且增加成本。
图1所示的现有技术的乘法器-除法器的又一缺陷是电路的输出受温度影响变化极大。参见式(1)，显然，双极晶体管具有很高的温度系数。因此，电路的输出极易受温度变化的影响。
图1所示的现有技术的乘法器-除法器的又一缺陷是高功耗。现有技术的乘法器-除法器要求持续的非零的偏压电流以便使双极晶体管在线性模型下工作。这样导致极高的功耗。
图1所示的现有技术的乘法器-除法器的又一缺陷是极差的噪声抗扰度。这是因为现有技术的乘法器-除法器使用高增益双极晶体管元件。由于使用了这种元件，即使相对较小的输入信号失真也会导致极大的输出信号失真。
图1所示的现有技术的乘法器-除法器的又一缺陷是其具有较窄的输入范围，如图1所示的乘法器-除法器极易受到失真所影响。
因此，有必要对现有技术的乘法器-除法器的缺陷进行改进。特别是非常需要一种具有较小芯片尺寸同时适合于更大工作温度范围的乘法器-除法器。
发明内容
根据本发明的一方面，本发明的乘法器-除法器根据三个输入信号产生一输出信号。该输出信号与第一输入信号和第二输入信号的乘积除以第三输入信号成比例。
本发明的一目的在于提供一种通用乘法器-除法器。本发明的目的还在于提供一种适合应用于开关型电源供应器的功率因数校正(PFC)电路的乘法器-除法器。
本发明的又一目的在于提供一种采用CMOS工艺制造的乘法器-除法器。根据本发明的乘法器-除法器独一地采用了基于MOSFET的元件。因此，与现有技术的乘法器-除法器相比，本发明的乘法器-除法器能够大大减少芯片尺寸、以获得较低的制造成本。
本发明的又一目的在于提供一种与现有技术的乘法器-除法器相比具有与温度无关特性的乘法器-除法器。
本发明的又一目的在于提供一种低功耗的乘法器-除法器。根据本发明乘法器-除法器不需要一持续的偏压电流。
本发明的又一目的在于提供一种提高了噪声抗扰度的乘法器-除法器。根据本发明的乘法器-除法器的输出信号精度不会受来自输入信号的低噪声分量的严重影响。
简而言之，本发明涉及一种开关充电(switched charge)乘法器-除法器。该开关充电乘法器-除法器是根据电容器充电理论构建的。电容器上的电压与充电电流和充电时间间隔的乘积成比例，且再除以电容器的电容量。利用调制充电电流和可编程充电时间来开关电容器，可以控制电容器上的电压。该电容器电压就是所述开关充电乘法器-除法器的输出电压。
根据本发明的开关充电乘法器-除法器能够执行信号乘法和除法。采用电容器充电技术能够以更低的功耗、更高的噪声抗扰度、更宽的工作范围和更低的温度系数实现乘法器-除法器。
上述简要说明和下面的详细说明都仅仅是示范性的，用来为后附权利要求所主张的本发明提供进一步的解释。
附图说明
附图用来进一步理解本发明，并且构成本发明的一部分。附图展示了本发明的实施例与说明书一起用来说明本发明。
图1是现有乘法器-除法器的示意图。
图2是根据本发明优选实施例的开关充电乘法器-除法器的方块图。
图3是根据本发明优选实施例的开关充电乘法器-除法器的示意图。
图4是根据本发明优选实施例的开关充电乘法器-除法器的锯齿信号发生器的示意图。
图5是根据本发明优选实施例的开关充电乘法器-除法器的锯齿信号发生器的动态电流吸收器的示意图。
图6是根据本发明优选实施例的开关充电乘法器-除法器的脉冲发生器的示意图。
图7是根据本发明优选实施例的开关充电乘法器-除法器的锯齿信号发生器的时序图。
图8是根据本发明优选实施例的开关充电乘法器-除法器的脉冲发生器的时序图。
具体实施方式
以下结合附图对本发明进行详细说明，附图中的内容仅用来展示本发明的优选实施例并非对其进行限定。
图1是现有技术的乘法器-除法器。现有技术的乘法器-除法器由6个双极晶体管10、11、12、13、14和15的阵列构成。每个晶体管10、11、12、13、14和15的基极连接在一起。
晶体管10的集电极与晶体管10的基极连接。晶体管的发射极连接到接地参考。晶体管10的集电极连接到第一正输入端。晶体管11的集电极连接到负输出端。晶体管12的集电极连接到正输出端。晶体管13的集电极连接到负输出端。晶体管12的发射极和晶体管13的发射极连接到第二正输入端。晶体管14的集电极连接到正输出端。晶体管11的发射极和晶体管14的发射极连接第二负输入端。晶体管15的集电术连接到第一负输入端。晶体管15的集电极连接到晶体管15的基极。晶体管15的发射极连接到接地参考。该电路的工作是本技术领域的技术人员所熟知的，在此没有必要详细说明。
如上所述，该现有技术的乘法器-除法器的主要缺陷是它是由双极晶体管构成。这样导致较大的芯片尺寸并且其特性中受温度影响很高。
为了克服这些缺陷，本发明提出了一种由MOSFET元件构成的开关充电乘法器-除法器。图2是本发明的开关充电乘法器-除法器100的方块图。开关充电乘法器-除法器100具有：接收第一乘法器输入信号VB的第一乘法器输入端、接收第二乘法器输入信号IA的第二乘法器输入端，以及接收除法器输入信号VC的除法器输入端。该开关充电乘法器-除法器100还具有生成输出电压信号VM的输出端。输出电压信号VM的大小与与第一乘法器输入信号VB的大小乘以第二乘法器输入信号IA的大小除以除法器输入信号VC所得结果成比例。第一乘法输入信号VB和除法器输入信号VC是电压信号，而第二乘法器输入信号IA是电流信号。开关充电乘法器-除法器100的输出可以用下式表达：
V M ∝ k × ( I A × V B V C ) - - - ( 2 )
其中k为常数。
然而，应该理解电压输入/输出可转换为电流输入/输出，而在不脱离本发明精神下电流输入/输出也可转换为电压输入/输出。电流转换为电压或电压转换为电流的方法都是本技术领域专业人员所熟知的。
开关充电乘法器-除法器100是根据电容器充电理论而实现。下面是一个描述电容器特性的重要公式：
Q＝C×V＝I×T---------------(3)
其中Q是电荷，C是电容器的电容量，V是电容器电压，I是充电电流，T是充电时间。
根据式(3)，可编程充电时间T1可下式表示：
T 1 = V B × C 1 I 1 - - - ( 4 )
充电电流I1对电容量为C1的电容器充电。
I 1 = V C R 1
式(4)还可写为：
T 1 = R 1 × C 1 × V B V C - - - ( 5 )
在可编程充电时间T1期间使用第二乘法器输入信号IA对电容量为C2的电容器进行充电将在乘法器-除法器100的输出端生成输出电压信号VM。
V M = I A C 2 × T 1 = C 1 C 2 × R 1 × I A × V B V C = k × I A × V B V C
其中R1是电阻器的电阻，C1和C2是电容器的电容量，k是常数，等于R1×(C1/C2)。
因此，乘法器-除法器的基本模型按如上所述构造。
图3是根据本发明的开关充电乘法器-除法器100的优选实施例。开关充电乘法器-除法器100包括：锯齿信号发生器110、充电时间控制电路120、线性充电电路130、采样保持电路140，以及脉冲发生器200。锯齿信号发生器110生成具有固定周期的锯齿信号VSAW。锯齿信号VSAW的最大电压和转换率与除法器输入信号VC的大小成比例。锯齿信号VSAW与第一乘法器输入信号VB进行比较，生成充电时间信号VCT。充电时间信号VCT确定充电时间控制电路120的可编程充电时间T1。由此可编程充电时间T1受到除法器输入信号VC和第一乘法器的输入信号VB控制。线性充电电路130包括被第二乘法器输入信号IA充电的充电电路。线性充电电路130的充电时间由可编程充电时间T1控制。采样保持电路140采样线性充电电路130的输出级信号VC2并在开关充电乘法器-除法器100的输出端保持输出电压信号VM。
脉冲发生器200产生多个控制信号，包括脉冲信号PLS、采样信号SMP和清除信号CLR。如图8所示，采样信号SMP经过延迟时间tD1后跟随脉冲信号PLS。清除信号CLR在经过延迟时间tD2后跟随采样信号SMP发生。
图6所示为本发明优选实施例的脉冲发生器200。脉冲发生器200包括电流源210、开关211、开关212及电流宿213。脉冲发生器200还包括电容器220、迟滞比较器221、非门222、非门223。脉冲发生器200还包括比较器230、非门231、非门232、与非门240、与非门241及非门242。脉冲发生器200还包括非门250、非门251、非门252及与门253。脉冲发生器200还包括非门260、非门261、非门262、与门263及与非门270。
电流源210的输入端连接到电压源VDD。开关211连接于电流源210的输出端与输入节之间。开关212连接于输入节和电流宿213的输入端之间。电流宿213的输出端连接到接地参考。迟滞比较器221的输入端连接到输入节。电容器220连接于迟滞比较器221的输入端与接地参考之间。迟滞比较器221的输出端连接到非门222的输入端。非门222的输出端连接到非门223的输入端。电压端VR连接到非门223的输出端。
比较器230的正输入端连接到锯齿信号发生器110的输出端，用来接收锯齿信号VSAW。比较器230的负输入端被施加以参考电压VREF。比较器230的输出端连接到非门231的输入端。非门231的输出端连接到非门232的输入端。非门232的输出端连接到电压端VS。
与非门240的第一输入端连接到非门223的输出端。与非门240的第二输入端连接到与非门241的输出端。与非门241的第一输入端连接到与非门240的输出端。与非门241的第二输入端连接到与非门232的输出端。与非门240的输出端输出时钟信号CK1，该时钟信号CK1被供给开关212的控制端。时钟信号CK1还经由非门242供给至开关211的控制端。
非门250的输入端连接到与非门240的输出端，以便接收时钟信号CK1。非门251的输入端连接到非门250的输出端，非门252的输入端连接到非门251输出端。非门252的输出端连接到与门253的输入端。非门253的反相输入连接到非与门240的输出端。脉冲发生器200的与门253输出采样信号SMP。
非门260的输入端连接到电压端VR。非门261的输入端连接到非门260的输出端。非门262的输入端连接到非门261的输出端。非门262的输出端连接到与门263的输入端。与门263的反相输入连接到电压端VR。脉冲发生器200的与门263输出清除信号CLR。
与非门270的第一输入端连接到与非门240的输出端。与非门270的第二输入端连接到电压端VR。脉冲发生器200的与非门270的输出端输出脉冲信号PLS。
图8是脉冲发生器200生成的输出信号和内部信号的工作时序图。此种电路的工作是本领域技术人员所熟知的，因此这里不再进行详细说明。
当脉冲发生器200生成脉冲信号PLS时，锯齿信号发生器110就会响应除法器输入信号VC输出锯齿信号VSAW。脉冲信号PLS变低逻辑时，充电时间控制电路120就会将锯齿信号VSAW与第一乘法器输入信号VB进行比较，产生充电时间信号VCT。充电时间信号VCT的可编程充电时间T1将会与第一乘法器输入信号VB除以除法器输入信号VC的量值成比例。线性充电电路130会对电容器131进行充电，充电持续时间为可编程充电时间T1。电容器131将被幅度与第二乘法器输入信号IA的量值成比例的电流充电。在这一点，电容器131的电荷将决定开关充电乘法器-除法器100的输出电压信号VM的量值。当脉冲发生器200提供采样信号SMP时，线性充电电路130的输出级信号VC2将被采样保持电路140采样，产生乘法器-除法器100.的输出电压信号VM。采样信号SMP的下降沿和清除信号CLR的上升沿之间被插入延迟时间tD2，对开关充电乘法器-除法器100进行重置。
图4是根据本发明优选实施例的锯齿信号发生器110。锯齿信号发生器110包括开关111、非门112、开关113、电容量为C1的电容器114、以及动态电流宿115。脉冲发生器200的脉冲信号PLS提供至开关111的控制端和非门112的输入端。非门112的输出端连接到开关113的控制端。开关111被供给除法器输入信号VC并连接到锯齿发生器110的输出端。电容器114连接于锯齿信号发生器110的输出端和接地参考之间。开关113连接于锯齿信号发生器110的输出端和动态电流宿115的输入端之间。动态电流宿115的输出端连接到接地参考。除法器输入信号VC提供给动态电流宿115的调制端。
当脉冲发生器200提供高逻辑脉冲信号PLS时，开关111将闭合。这样会导致除法器输入信号VC向电容器114充电。当脉冲信号PLS变为低逻辑时，会使开关111断开与开关113闭合。在这一点上，电容器114会开始经由动态电流宿115放电。为了确保放电时间与除法器输入信号VC无关，动态电流宿115生成与除法器输入信号VC成比例的吸收电流I1。因此锯齿信号VSAW的最大电压和转换率将会与除法器输入信号VC的量值成比例。
图5是根据本发明优选实施例的动态电流宿115。动态电流宿115生成与除法器输入信号VC的量值成比例的吸收电流I1。将其用来调节电容器114的放电时间，从而使锯齿信号VSAW的周期长度与开关充电乘法器-除法器100的输入信号的量值无关。
动态电流宿115包括运算放大器116、电阻值为R1的电阻器117和MOSFET 118。运算放大器116的正极端，也就是动态电流宿115的调制端，被施加除法器输入信号VC。运算放大器116的负极端连接到MOSFET 118的源极。MOSFET 118的漏极，也就是动态电流宿115的输入端，连接到图4中所示的开关113的输出端。电阻器117的第一端连接到MOSFET 118的源极。电阻器117的第二端，也就是动态电流宿115的输出端，连接到接地参考。运算放大器116的输出端连接到MOSFET 118的栅极。动态电流宿115生成吸收电流I1，其与除法器输入信号VC除以电阻器117的电阻值R1的量值成比例。该电路的工作是本领域技术人员所熟知，这里不再进行详细说明。
参见图3，锯齿信号发生器110的输出端向充电时间控制电路120提供锯齿信号VSAW。充电时间控制电路120包括比较器121、与门122和非门123。
比较器121的负极端连接到锯齿信号发生器110的输出端。第一乘法器输入信号VB被提供给比较器121的正极端。比较器121的输出端连接到与门122的第一输入端。与门122的第二输入端连接到非门123的输出端。脉冲信号发生器200向非门123的输入端提供脉冲信号PLS。与门122的输出端生成充电时间信号VCT，以便决定可编程充电时间T1。
比较器121将对第一乘法器输入信号VB和锯齿信号发生器110的锯齿信号VSAW进行比较。当脉冲信号发生器200提供的脉冲信号PLS变低逻辑时，与门122会输出充电时间信号VCT，其中所述充电时间信号VCT的接通时间与第一乘法器输入信号VB的量值成比例。
充电时间信号VCT被提供给线性充电电路130。线性充电电路130包括具有电容量C2的电容器131、开关132和开关133。
开关充电乘法器-除法器100的第二乘法器输入信号IA提供给线性充电电路130的输入端。开关132连接于线性充电电路130的输入端和线性充电电路130的输出端。开关132的控制端连接到与门122的输出。开关132的接通时间t132与电阻器117的电阻值R1、电容器114的电容量C1和第一乘法器输入信号VB的量值的乘积成比例。开关132的接通时间t132与除法器输入信号VC的量值成反比关系。开关133连接于线性充电电路130的输出端与接地参考之间。脉冲发生器200向开关133的控制端提供清除信号CLR。电容器131连接于线性充电电路130的输出端与接地参考之间。
当开关132被与门122提供的充电时间信号VCT闭合时，开关充电乘法器-除法器100的第二乘法器输入信号IA就会提供电流为电容器131充电。该电流的幅度与第二乘法器输入信号IA的量值成比例。当脉冲发生器200生成高逻辑清除信号CLR时，开关133将闭合，电容器131中存储的电荷会被放电。
采样保持电路140包括运算放大器141、开关142和电容器143。运算放大器141的正输入端连接到线性充电电路130的输出端。运算放大器141的负极输入连接到运算放器141的输出端。开关142连接于运算放大器141的输出端和开关充电乘法器-除法器100的输出端之间。开关142的控制端被脉冲发生器200的采样信号SMP控制。电容器143连接于开关充电乘法器-除法器100的输出端和接地参考之间。
运算放大器141是电容器131的电荷的缓冲器。当来自脉冲发生器200高逻辑采样信号SMP将开关142闭合时，运算放大器141的输出端的电压就会等于电容器131的电势。电容器131的最大电压将决定开关充电乘法器-除法器100输出端的输出电压信号VM。在常数因子内，该输出电压信号VM将与第一乘法器输入信号VB乘以第二乘法器输入信号IA再除以除法器输入信号VC的量值所得结果成比例。电容器143作为保持电容器保持输出电压信号VM。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (20)

1. 一种乘法器-除法器电路，其特征在于其包括：
一第一乘法器输入端，用以接收一第一乘法器输入信号；
一第二乘法器输入端，用以接收一第二乘法器输入信号；
一除法器输入端，用以接收一除法器输入信号；
一输出电压端，用以生成一输出电压信号；
一脉冲发生器，用以生成一脉冲信号、一采样信号和一清除信号；
一锯齿信号发生器，用以响应所述除法器输入信号而生成一锯齿信号，所述锯齿信号的周期是固定的，并且所述锯齿信号的转换速率和最大电压与所述除法器输入信号成比例；
一充电时间控制电路，用以生成一充电时间信号，以便产生一可编程充电时间，将所述锯齿信号与所述第一乘法器输入信号进行比较，以便产生所述充电时间信号；
一线性充电电路，具有用以生成一输出级信号的一充电电路，所述线性充电电路的充电时间由所述可编程充电时间决定；和
一采样保持电路，用以对所述输出级信号进行采样并在所述乘法器-除法器电路的所述输出电压端产生所述输出电压信号。
2. 根据权利要求1所述的乘法器-除法器电路，其特征在于其中所述乘法器-除法器电路的所述输出电压信号的量值与所述第一乘法器输入信号的量值和所述第二乘法器输入信号的量值的乘积成比例。
3. 根据权利要求1所述的乘法器-除法器电路，其特征在于其中所述乘法器-除法器电路的所述输出电压信号的量值与所述除法器输入信号的量值成反比关系。
4. 根据权利要求1所述乘法器-除法器电路，其特征在于其中所述锯齿信号发生器包括：
一第一锯齿输入端，用以接收所述脉冲信号；
一第二锯齿输入端，用以接收所述除法器输入信号；
一锯齿输出端，用以生成所述锯齿信号；
一锯齿电容器，连接于所述锯齿输出端和一接地参考之间；
锯齿电流宿，用以对所述锯齿电容器进行放电，其中所述锯齿电流宿具有连接到所述接地参考的一输出端，并且其中所述锯齿电流宿具有一连接到所述第二锯齿输入端的调制端；
一锯齿反相器，具有一连接到所述第一锯齿输入端的输入端；
锯齿放电开关，连接于所述锯齿输出端和所述锯齿电流宿的一输入端之间，所述锯齿放电开关具有一连接到所述锯齿反相器输出端的控制端；和
一锯齿充电开关，连接于所述第二锯齿输入端和所述锯齿输出端之间，所述锯齿充电开关具有一连接到所述第一锯齿输入端的控制端。
5. 根据权利要求4所述的乘法器-除法器电路，其特征在于其中所述锯齿电流宿包括：
一锯齿晶体管，用以产生一放电电流；
一锯齿放大器，具有一用来控制所述锯齿晶体管的输出端，其中所述锯齿放大器具有一连接到所述锯齿晶体管源极的负输入端，并且所述锯齿放大器具有一连接到所述第二锯齿输入端的正输入端；和
一锯齿电阻器，连接于所述锯齿晶体管源极和所述锯齿电流宿的所述输出端之间。
6. 根据权利要求4所述的乘法器-除法器电路，其特征在于其中所述锯齿电容器的放电时间在所述除法器输入信号变化的情况下仍保持恒定。
7. 根据权利要求4所述的乘法器-除法器电路，其特征在于其中所述锯齿信号的峰值与所述除法器输入信号的量值成比例。
8. 根据权利要求1所述的乘法器-除法器电路，其特征在于其中所述充电时间控制电路包括：
一充电时间比较器，其具有一连接到所述第一乘法器输入端的正输入端，并且所述充电时间比较器具有一被提供所述锯齿信号的负输入端；
一脉冲反相器，用以反相所述脉冲信号；和
一与门，用以生成所述充电时间信号，所述与门具有一连接到所述充电时间比较器输出端的第一输入端，并且所述与门具有一连接到所述脉冲反相器输出端的第二输入端。
9. 根据权利要求1所述的乘法器-除法器电路，其特征在于其中所述可编程充电时间的周期与所述第一乘法器输入信号的量值除以所述除法器输入信号的量值所得之比率成比例。
10. 根据权利要求1所述的乘法器-除法器电路，其特征在于其中所述线性充电电路包括：
一充电电容器，用以生成所述输出级信号，所述充电电容器连接到一接地参考；
一充电开关，连接于所述第二乘法器输入端和所述充电电容器之间，所述充电开关具有一被提供所述充电时间信号的控制端；和
一放电开关，连接于所述充电电容器和所述接地参考之间，用以对所述充电电容器进行放电，所述放电开关具有一受到所述清除信号控制的控制端。
11. 根据权利要求1所述的乘法器-除法器电路，其特征在于其中所述乘法器-除法器电路的状态是响应于所述清除信号和所述采样信号而被刷新。
12. 根据权利要求1所述的乘法器-除法器电路，其特征在于其中所述采样保持电路包括：
一采样保持放大器，用以缓冲所述输出级信号，所述采样保持放大器具有一被提供所述输出级信号的正输入端，并且所述采样保持放大器具有一连接到所述采样保持放大器输出端的输入端；
一采样保持开关，用以对所述输出级信号进行采样，所述采样保持开关连接于所述采样保持放大器的所述输出端与所述乘法器-除法器电路的所述输出电压端之间，并且所述采样保持开关具有一被提供所述采样信号的控制端；和
一采样保持电容器，用以保持所述输出电压信号，所述采样保持电容器连接于所述乘法器-除法器电路的输出电压端和一接地参考之间。
13. 根据权利要求1所述的乘法器-除法器电路，其特征在于其中所述脉冲发生器包括：
一脉冲输出端，用以生成所述脉冲信号；
一采样输出端，用以生成所述采样信号；
一清除输出端，用以生成所述清除信号；
一脉冲发生器电流源，具有一连接到电压源的输入端；
一脉冲发生器电流宿，具有一连接到接地参考的输出端；
一脉冲发生器接合点；
一第一脉冲发生器开关，连接于所述脉冲发生器电流源的一输出端和所述脉冲发生器接合点之间；
一第二脉冲发生器开关，连接于所述脉冲发生器接合点和所述脉冲发生器电流宿的一输入端之间；和
一控制电路，用以控制所述第一脉冲发生器开关和所述第二脉冲发生器开关。
14. 根据权利要求13所述的乘法器-除法器电路，其特征在于其中所述脉冲发生器的控制电路包括：
一迟滞比较器，其具有一连接到所述脉冲发生器接合点的一输入端；
一脉冲发生器电容器，连接于所述迟滞比较器的所述输入端和所述接地参考之间；
一由两个非门构成的第一阵列，具有一连接到所述迟滞比较器输出端的输入端；
一脉冲发生器比较器，具有一连接到所述锯齿信号发生器的一锯齿输出端的正输入端，所述脉冲发生器比较器具有一连接到一参考电压端的负输入端；
一由两个非门构成的第二阵列，具有一连接到所述脉冲发生器比较器输出端的输入端；
一闩锁电路，由一第一与非门和一第二与非门构成，所述闩锁电路具有一连接到所述第一阵列的一输出端的第一输入端，所述闩锁电路具有一连接到所述第二阵列的一输出端的第二输入端，并且所述闩锁电路具有一用来向所述第二脉冲发生器开关的控制端提供时钟信号的输出端；和
一非门，用以向所述第一脉冲发生器开关的控制端提供一反相时钟信号，其中所述非门具有一连接到所述闩锁电路的所述输出端的输入端。
15. 根据权利要求14所述的乘法器-除法器电路，其特征在于其中所述脉冲发生器的控制电路还包括：
一由三个非门构成的第三阵列，具有一连接到所述闩锁电路的所述输出端的输入端；
一第一脉冲发生器与门，具有一连接到所述第三阵列的一输出端的输入端，所述第一脉冲发生器与门具有一连接到所述闩锁电路的输出端的反相输入端，并且所述第一脉冲发生器与门具有一连接到所述采样输出端的输出端；
一由三个非门构成的第四阵列，具有一连接到所述闩锁电路的所述第一输入端的输入端；
一第二脉冲发生器与门，具有一连接到所述第四阵列的一输出端的输入端，所述第二脉冲发生器与门具有一连接到所述闩锁电路的所述第一输入端的反相输入端，并且所述第二脉冲发生器与门具有一连接到所述脉冲发生器的所述清除输出端的输出端；和
一第三与非门，具有一连接到所述闩锁电路所述输出端的第一输入端，所述第三与非门具有一连接到所述闩锁电路的所述第一输入端的第二输入端，并且所述第三与非门具有一连接到所述脉冲发生器的所述脉冲输出端的输出端。
16. 根据权利要求1所述的乘法器-除法器电路，其特征在于其中所述采样信号是响应于所述脉冲信号在一第一延迟时间之后生成的，所述清除信号是响应于所述采样信号在一第二延迟时间之后生成的。
17. 根据权利要求1所述的乘法器-除法器电路，其特征在于其中所述乘法器-除法器电路是由基于CMOS MOSFET的组件构成。
18. 一种乘法器-除法器电路中电路工作的方法，其特征在于其包括以下步骤：
接收第一乘法器输入信号；
接收第二乘法器输入信号；
接收除法器输入信号；
生成一脉冲信号；
响应于所述脉冲信号在一第一延迟时间之后生成一采样信号；
响应于所述采样信号在一第二延迟时间之后生成一清除信号；
响应于所述脉冲信号生成一锯齿信号，其中所述锯齿信号的峰值与所述除法器输入信号的量值成比例，并且所述锯齿信号的周期是恒定的；
对一电容器充电以便生成一输出级信号，所述电容器被幅度与所述第二乘法器输入信号的量值成比例的一电流充电；
控制所述电容器的一充电时间，其中所述电容器的所述充电时间与所述第一乘法器输入信号的量值成比例，其中所述电容器的所述充电时间与所述除法器输入信号的量值成反比例关系；
对所述电容器放电，以便刷新所述乘法器-除法器电路的状态；以及
采样并保持所述输出级信号，以便产生一输出电压信号。
19. 根据权利要求18所述的乘法器-除法器电路中电路工作的方法，其特征在于其中所述乘法器-除法器电路的所述输出电压信号的量值与所述第一乘法器输入信号的量值和所述第二乘法器输入信号的量值的乘积成比例。
20. 根据权利要求18所述的乘法器-除法器电路中电路工作的方法，其特征在于其中所述乘法器-除法器电路的所述输出电压信号的量值与所述除法器输入信号的量值成反比例关系。
CNB2004800229528A 2003-08-12 2004-05-26 开关充电乘法器-除法器 Expired - Fee Related CN100421067C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/640,424 2003-08-12
US10/640,424 US6812769B1 (en) 2003-08-12 2003-08-12 Switched charge multiplier-divider

Publications (2)

Publication Number Publication Date
CN1836204A CN1836204A (zh) 2006-09-20
CN100421067C true CN100421067C (zh) 2008-09-24

Family

ID=33300236

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800229528A Expired - Fee Related CN100421067C (zh) 2003-08-12 2004-05-26 开关充电乘法器-除法器

Country Status (5)

Country Link
US (1) US6812769B1 (zh)
JP (1) JP4263216B2 (zh)
CN (1) CN100421067C (zh)
DE (1) DE112004001469T5 (zh)
WO (1) WO2005015383A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7908310B2 (en) * 2007-03-07 2011-03-15 Fsp Technology Inc. Multiplier-divider having error offset function
CN101295237B (zh) * 2007-04-25 2012-03-21 四川虹微技术有限公司 求商和余数的高速除法器
CN102135869B (zh) * 2010-01-21 2015-11-25 立锜科技股份有限公司 混合式宽范围除法器及其方法
CN102135868B (zh) * 2010-01-21 2015-11-25 立锜科技股份有限公司 混合式宽范围乘法器及其方法
TWI496074B (zh) * 2010-04-14 2015-08-11 Richpower Microelectronics 乘除法器及其方法
CN102236769A (zh) * 2010-04-27 2011-11-09 日隆电子股份有限公司 乘除法器及其方法
TWI484739B (zh) 2011-11-11 2015-05-11 Richtek Technology Corp 主動式功率因數校正電路及相關的控制器
CN102722684B (zh) * 2012-06-05 2015-03-11 无锡市晶源微电子有限公司 一种模拟乘法器
US20140372074A1 (en) * 2013-06-14 2014-12-18 Memsic, Inc. Tip-over sensor
CN105763182B (zh) * 2014-12-16 2018-12-07 华硕电脑股份有限公司 信号解析电路及信号解析方法
WO2017197574A1 (zh) * 2016-05-17 2017-11-23 深圳市汇顶科技股份有限公司 电容检测的装置
CN112005240A (zh) * 2018-03-02 2020-11-27 艾斯多姆有限公司 单晶体管乘法器及其方法
CN211653633U (zh) * 2019-07-08 2020-10-09 神亚科技股份有限公司 乘法器装置
CN112929008A (zh) * 2021-01-25 2021-06-08 思特尔智能检测系统(苏州)有限公司 一种指定幅值波形信号生成方法和系统
CN113655987B (zh) * 2021-08-12 2024-04-26 上海晶丰明源半导体股份有限公司 一种运算电路及芯片
US20240204761A1 (en) * 2022-12-19 2024-06-20 Elevation Semiconductor Inc. Discrete time analog circuit
CN116755655B (zh) * 2023-08-21 2023-10-17 深圳市芯茂微电子有限公司 一种乘除法运算器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0840456A2 (en) * 1990-10-22 1998-05-06 NEC Corporation PLL frequency synthesizer capable of changing an output frequency at a high speed
US5910745A (en) * 1997-05-01 1999-06-08 Delco Electronics Corporation Process parameters and temperature insensitive analog divider/multiplier/ratiometry circuit
JP2001045754A (ja) * 1999-07-30 2001-02-16 Oki Electric Ind Co Ltd 直流電源装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6907915A (zh) * 1968-05-24 1969-11-26
US3681586A (en) * 1970-03-03 1972-08-01 Mitsubishi Electric Corp Product/quotient deriving system
SU1640717A1 (ru) * 1989-04-03 1991-04-07 Казахский политехнический институт им.В.И.Ленина Аналоговое множительно-делительное устройство
JP3007268B2 (ja) * 1994-06-16 2000-02-07 アンリツ株式会社 鋸歯状波発生装置及びそれを用いた信号補間装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0840456A2 (en) * 1990-10-22 1998-05-06 NEC Corporation PLL frequency synthesizer capable of changing an output frequency at a high speed
US5910745A (en) * 1997-05-01 1999-06-08 Delco Electronics Corporation Process parameters and temperature insensitive analog divider/multiplier/ratiometry circuit
JP2001045754A (ja) * 1999-07-30 2001-02-16 Oki Electric Ind Co Ltd 直流電源装置

Also Published As

Publication number Publication date
US6812769B1 (en) 2004-11-02
WO2005015383A1 (en) 2005-02-17
DE112004001469T5 (de) 2006-06-14
CN1836204A (zh) 2006-09-20
JP2007500380A (ja) 2007-01-11
JP4263216B2 (ja) 2009-05-13

Similar Documents

Publication Publication Date Title
CN100421067C (zh) 开关充电乘法器-除法器
CN109155587B (zh) Dc-dc转换器和控制电路
JP5014714B2 (ja) スイッチングレギュレータ及びスイッチングレギュレータの制御回路
CN102136800B (zh) 开关调节器
CN104935199B (zh) 逆变装置
US10476387B1 (en) Switching frequency control apparatus and control method thereof
US7446574B2 (en) Voltage detecting circuit and battery device using same
US7057440B2 (en) Multiplier-divider circuit for a PFC controller
CN102097923B (zh) 一种具有零关断电流的驱动电路及其驱动方法
CN105226919A (zh) 一种功率mosfet的软驱动方法及电路
CN101136589A (zh) 半导体装置、降压斩波调节器及电子设备
CN111799989B (zh) 一种应用于电流模式COT控制Buck变换器的过流检测电路
JP2004056983A (ja) 電源回路
US20070052452A1 (en) Sample/hold circuit module
US10784775B1 (en) Switching converter with reduced dead-time
CN109617544B (zh) 一种上电时序控制设备、系统及方法
CN116707278B (zh) 一种自举电容充电控制电路及dc-dc转换电路
CN108462388B (zh) 自举电源的实现电路
JP4705264B2 (ja) スイッチングレギュレータ
CN116009636B (zh) 一种压控恒流源驱动电路
CN1173470C (zh) 控制器振荡器系统及方法
CN103412601A (zh) 参考电压提供电路
CN115032441A (zh) 电压峰值检测电路及电子设备
CN108448893B (zh) 一种基于占空比的动态斜坡补偿电路
CN100369380C (zh) 从低电压区域向高电压区域转换信号的方法和电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080924

Termination date: 20210526

CF01 Termination of patent right due to non-payment of annual fee