CN113655987B - 一种运算电路及芯片 - Google Patents

一种运算电路及芯片 Download PDF

Info

Publication number
CN113655987B
CN113655987B CN202110924388.4A CN202110924388A CN113655987B CN 113655987 B CN113655987 B CN 113655987B CN 202110924388 A CN202110924388 A CN 202110924388A CN 113655987 B CN113655987 B CN 113655987B
Authority
CN
China
Prior art keywords
signal
capacitor
switch
value
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110924388.4A
Other languages
English (en)
Other versions
CN113655987A (zh
Inventor
郭艳梅
朱臻
李岳辉
郜小茹
陈一辉
缪海峰
江儒龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Bright Power Semiconductor Co Ltd
Original Assignee
Shanghai Bright Power Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Bright Power Semiconductor Co Ltd filed Critical Shanghai Bright Power Semiconductor Co Ltd
Priority to CN202110924388.4A priority Critical patent/CN113655987B/zh
Publication of CN113655987A publication Critical patent/CN113655987A/zh
Priority to US17/886,089 priority patent/US20230050386A1/en
Application granted granted Critical
Publication of CN113655987B publication Critical patent/CN113655987B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G06F7/487—Multiplying; Dividing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G06F7/4833—Logarithmic number system
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/00032—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries characterised by data exchange
    • H02J7/00034—Charger exchanging data with an electronic device, i.e. telephone, whose internal battery is under charge
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/00711—Regulation of charging or discharging current or voltage with introduction of pulses during the charging process
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J2207/50—Charging of capacitors, supercapacitors, ultra-capacitors or double layer capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供一种运算电路及芯片，属于集成电路设计领域，所述电路包括：包括电容充放电模块以及与电容充放电模块电连接的误差放大模块，其中，电容充放电模块用于接收外部输入的第一信号和第三信号，并输出反馈信号；误差放大模块，用于接收所述反馈信号以及外部输入的第二信号，并基于输入的所述反馈信号以及所述第二信号向电容充放电模块输出目标信号；并且稳定状态下的目标信号的值与第一信号的值、第二信号的值以及第三信号的值满足预定的数学关系。本发明通过电容充放电模块和误差放大模块就可比较容易地实现电信号的乘除法运算。

Description

一种运算电路及芯片
技术领域
本发明涉及集成电路设计技术领域，尤其涉及一种运算电路及芯片。
背景技术
在电子学领域，越来越多的应用中需要对电信号进行A*B/C的运算(其中，A、B、C可以是电压信号或电流信号)，比如一些信号处理的场合中或快充PPS(Programmable PowerSupply)协议中需要恒功率功能，功率为电压乘以电流。而A*B/C的运算可以使用数字电路实现，也可以使用模拟电路实现。
在数字电路实现方面，如果A、B、C为模拟信号，则需要ADC(Analog-to-DigitalConverter，模/数转换器或者模拟/数字转换器)将所述模拟信号转换为数字信号。而数字乘法器的思想为移位相加，数字除法器的思想为减法，数字除法器的硬件一般都比较复杂，而且在数字电路中，实现加、减、乘法比较方便，而实现除法特别麻烦。
因此，有必要提供一种简便的运算电路。
发明内容
本发明提供一种运算电路及芯片，用以解决现有技术关于数字电路中乘除法运算的实现电路及硬件比较复杂的问题。
第一方面，本发明提供一种运算电路，包括电容充放电模块以及与所述电容充放电模块电连接的误差放大模块，其中，
所述电容充放电模块用于接收外部输入的第一信号和第三信号，并输出反馈信号；
所述误差放大模块，用于接收所述反馈信号以及外部输入的第二信号，并基于输入的所述反馈信号以及所述第二信号向所述电容充放电模块输出目标信号；
其中，所述第一信号、第二信号和第三信号均是模拟信号，并且稳定状态下的所述目标信号的值与所述第一信号的值、所述第二信号的值以及所述第三信号的值满足预定的数学关系，所述预定的数学关系包含如下因子：所述第一信号的值乘以所述第二信号的值并除以所述第三信号的值。
根据本发明所述的运算电路，所述电容充放电模块包括第一电容充放电子模块与第二电容充放电子模块，其中，
所述第一电容充放电子模块用于接收所述第一信号和所述第三信号，并基于所述第一信号和所述第三信号输出第四信号；
所述第二电容充放电子模块与所述第一电容充放电子模块电连接，用于接收所述第四信号和所述误差放大模块输出的所述目标信号，并基于所述第四信号和所述目标信号输出所述反馈信号；
所述误差放大模块与所述第二电容充放电子模块电连接，用于计算所述反馈信号和所述第二信号之间的误差并输出所述目标信号。
根据本发明所述的运算电路，所述第一电容充放电子模块包括第一电容、第一开关以及第一比较器；所述第二电容充放电子模块包括第二电容、第三电容、第二开关、第三开关以及第四开关；
所述第一开关的第一端、所述第一电容的第一端以及所述第一比较器的负极输入端与第一电流源的输出端电连接以接收所述第一信号，所述第一开关的第二端以及所述第一电容的第二端接地；
所述第一比较器的正极输入端用于接收所述第三信号，其输出端与所述第二开关的控制端电连接以控制所述第二开关的通断，所述第二开关的第一端与第二电流源的输出端电连接，所述第二开关的第二端分别与所述第三开关的第一端、所述第二电容的第一端以及所述第四开关的第一端电连接，所述第四开关的第二端分别与所述第三电容的第一端和所述误差放大模块的负极输入端电连接，所述第三开关的第二端、所述第二电容的第二端以及所述第三电容的第二端接地；
所述误差放大模块的正极输入端用于接收所述第二信号，其输出端与所述第二开关的第一端电连接。
根据本发明所述的运算电路，所述第一电容充放电子模块还包括第一脉冲源，所述第二电容充放电子模块还包括第二脉冲源；所述第一开关的控制端以及所述第三开关的控制端与所述第一脉冲源相连接，所述第一脉冲源向所述第一开关以及所述第三开关输出固定频率的第一窄脉冲以控制所述第一开关和所述第三开关的通断，所述第四开关的控制端与所述第二脉冲源相连接，所述第二脉冲源向所述第四开关输出固定频率的第二窄脉冲以控制所述第四开关的通断，其中，所述第二窄脉冲的上升沿对应所述第四信号的下降沿。
根据本发明所述的运算电路，所述第一开关用于给所述第一电容在第一预设的固定周期内放电，所述第二电容的值正比于所述第一电容的值，所述第三开关用于给所述第二电容在第二预设的固定周期内放电，所述第一比较器输出的所述第四信号用以通过控制所述第二开关的通断来控制所述第二电容充电的时间，所述第四开关与所述第三电容构成峰值电压采样电路，并且所述第三电容的值远小于所述第二电容的值；
其中，所述误差放大模块包含误差放大比较器。
根据本发明所述的运算电路，所述目标信号的值正比于所述第一信号的值与所述第二电容的值、所述第二信号的值的乘积并除以所述第一电容的值与所述第三信号的值之积。
根据本发明所述的运算电路，所述第二电容充放电子模块还包括第二电流源，所述第二电流源的输出端与所述第二开关的第一端电连接。
根据本发明所述的运算电路，所述第二电流源的值与所述目标信号的值之和正比于所述第一信号的值与所述第二电容的值、所述第二信号的值的乘积并除以所述第一电容的值与所述第三信号的值之积。
第二方面，本发明还提供一种芯片，包括如上述所述任一项所述的运算电路。
本发明提供的一种运算电路及芯片，通过电容充放电模块和误差放大模块，以逐步逼近的计算方式，可以比较容易地实现电信号的乘除法运算，可以制作运算芯片在多种电路中灵活应用。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的所述运算电路的原理图；
图2是本发明提供的所述运算电路的示意图；
图3是图2的一实施例的电路示意图；
图4是图2的另一实施例的电路示意图；
图5是本发明提供的所述芯片的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。
为了解决现有技术关于数字电路中乘除法运算的实现电路及硬件比较复杂的问题，本发明提供了一种运算电路，通过电容充放电模块和误差放大模块就可比较容易地实现电信号的乘除法运算。
以下将结合图1-图5描述本发明的运算电路及芯片。
图1是本发明提供的所述运算电路的原理图，如图1所示。本发明提供的所述运算电路，包括电容充放电模块以及与电容充放电模块电连接的误差放大模块。其中，
所述电容充放电模块用于接收外部输入的第一信号和第三信号，并输出反馈信号。
所述误差放大模块，用于接收所述反馈信号以及外部输入的第二信号，并基于输入的所述反馈信号以及所述第二信号向所述电容充放电模块输出目标信号。
其中，所述第一信号、第二信号和第三信号均是模拟信号，并且稳定状态下的所述目标信号的值与所述第一信号的值、所述第二信号的值以及所述第三信号的值满足预定的数学关系，所述预定的数学关系包含如下因子：所述第一信号的值乘以所述第二信号的值并除以所述第三信号的值，即目标信号＝第一信号*第二信号/第三信号。
示例一：
图2是本发明提供的所述运算电路的示意图，如图2所示。一种运算电路包括电容充放电模块与误差放大模块。其中，所述电容充放电模块包括第一电容充放电子模块与第二电容充放电子模块。其中，
第一电容充放电子模块，用于接收外部输入的第一信号A和第三信号C，并基于第一信号A和第三信号C输出第四信号V_TonC1。其中，第四信号V_TonC1包含了第一信号A和第三信号C的信息。
第二电容充放电子模块，与第一电容充放电子模块电连接，用于接收第四信号V_TonC1和误差放大模块输出的目标信号Err，并基于第四信号V_TonC1和目标信号Err，输出反馈信号Vfb。
误差放大模块，与第二电容充放电子模块电连接，用于计算反馈信号Vfb和第二信号B之间的误差并输出目标信号Err。
在稳态时，目标信号的值正比于第一信号A的值与所述第二信号B的值的乘积并除以第三信号C的值，即目标信号＝K*A*B/C，其中K为预设比例系数，该系数是由实施例中的电容或电流源的大小所决定，K也可由目标信号Err进行修调。
以下针对示例一(对应下面的实施例1和实施例2)的具体电路进行描述。
实施例1：
图3是图2的一实施例的电路示意图，如图3所示。
第一电容充放电子模块包括第一电容C1、第一开关K1以及第一比较器U1。第二电容充放电子模块包括第二电流源I2，第二电容C2、第三电容C3、第二开关K2、第三开关K3以及第四开关K4，OTA为误差放大模块。
第一开关K1的第一端、第一电容C1的第一端以及第一比较器U1的负极(-)输入端与第一电流源I1的输出端电连接以接收第一信号A，第一开关A的第二端以及第一电容C1的第二端接地。
第一比较器U1的正极(+)输入端用于接收第三信号C，其输出端与第二开关K2的控制端电连接以控制第二开关K2的通断，所述第二开关K2的第一端与第二电流源I2的输出端电连接。第二开关K2的第二端分别与第三开关K3的第一端、第二电容C2的第一端以及第四开关K4的第一端电连接，第四开关K4的第二端与第三电容C3的第一端电连接，第四开关K4的第二端分别与第三电容C3的第一端和与误差放大模块OTA的负极(-)输入端电连接。第三开关K3的第二端、第二电容C2的第二端以及第三电容C3的第二端接地。
误差放大模块OTA的正极(+)输入端用于接收从外部输入的第二信号B，误差放大模块OTA的输出端(输出目标信号Err表现为电流值I3)与第二开关K2的第一端电连接，第二开关K2的第一端与第二电流源I2的输出端电连接。其中，上述第一～第四开关(K1～K4)对应的驱动信号为Gk1～Gk4。
可选的，第一电容充放电子模块还包括第一脉冲源，第二电容充放电子模块还包括第二脉冲源。对应地，驱动信号Gk1、Gk3为第一脉冲源的输出信号，驱动信号Gk4为第二脉冲源的输出信号，Gk2为第四信号V_TonC1。
第一开关K1的控制端以及第三开关K3的控制端与第一脉冲源相连接，第一脉冲源向第一开关K1以及第三开关K3输出固定频率的第一窄脉冲Gk1、Gk3以控制第一开关K1和第三开关K3的通断。第四开关K4的控制端与第二脉冲源相连接，第二脉冲源向第四开关K4输出固定频率的第二窄脉冲Gk4以控制第四开关K4的通断。
上述中，第一电流源I1输出的电流值正比于第一信号A的电流值，第一比较器U1的正极输入电压V1的值正比于第三信号C的电压值，误差放大模块OTA的正极(+)输入端的电压V2的值正比于第二信号B的电压值。
上述中，第一开关K1的驱动信号Gk1为固定频率(fs)的第一窄脉冲(如图5中的波形，Gk1＝Gk3，为第一窄脉冲，Gk4为第二窄脉冲，其中，驱动第二开关的脉冲Gk2比第一窄脉冲、第二窄脉冲宽)，Gk1的作用为依照第一预设周期给第一电容C1放电为0V。第一比较器U1的输出为包括第一信号A和第三信号C的信息的第四信号V_TonC1，其高电平所持续的时间为V1*C1/I1，高电平占空比正比于V1/I1(即C/A)。
上述中，第二电容C2的值正比于第一电容C1的值(即C2与C1成比例)，第三开关K3的驱动信号Gk3＝Gk1。Gk3的作用为在第二预设周期给第二电容C2放电为0V。第二开关K2的驱动信号Gk2的电压值等于第四信号V_TonC1的电压值，即Gk2＝V_TonC1，Gk2的作用为控制给第二电容C2充电的时间。
上述中，Gk4和C3构成一个峰值电压采样电路，其中第三电容C3的值远小于第二电容C2的值，即C3<<C2。第四开关K4的驱动信号为Gk4，Gk4为第二窄脉冲，Gk4的第二窄脉冲的上升沿对应第四信号V_TonC1的下降沿(如图5中的波形)，第三电容C3的两端电压值等于反馈信号的电压值，即VC3＝Vfb。
可选地，误差放大模块OTA包含误差放大器。
上述中，误差放大模块OTA的输出电流为第三电流I3，第三电流I3的电流值等于目标信号Err的电流值。
稳态时，第三电容C3的两端电压值VC3等于误差放大模块OTA的正极(+)输入端的电压V2的值，即VC3＝V2，并且V1*C1/I1＝V2*C2/(I2+I3)。
所以，第二电流源I2的电流值与第三电流I3的值之和正比于第一信号A的电流值与第二电容C2的值、第二信号B的电压值V2的乘积并除以第一电容C1的值与第三信号C的电压值V1之积，即I2+I3＝I1*C2*V2/(V1*C1)＝K*A*B/C。也就是说第二电流源I2的电流值与第三电流I3的值之和正比于第一信号A的电流值和第二信号B的电压值后除以第三信号C的电压值，K为预设比例系数，即I2+I3＝K*A*B/C。
实施例2：
图4是图2的另一实施例的电路示意图，如图4所示。
第一电容充放电子模块包括第一电容C1、第一开关K1以及第一比较器U1。第二电容充放电子模块包括第二电容C2、第三电容C3、第二开关K2、第三开关K3以及第四开关K4，OTA为误差放大模块。
第一开关K1的第一端、第一电容C1的第一端以及第一比较器U1的负极(-)输入端与第一电流源I1的输出端电连接以接收第一信号A，第一开关A的第二端以及第一电容C1的第二端接地。
第一比较器U1的正极(+)输入端用于接收第三信号C，其输出端与第二开关电K2的控制端电连接以控制第二开关K2的通断。第二开关K2的第二端分别与第三开关K3的第一端、第二电容C2的第一端以及第四开关K4的第一端电连接，第四开关K4的第二端与第三电容C3的第一端电连接，第四开关K4的第二端分别与第三电容C3的第一端和与误差放大模块OTA的负极(-)输入端电连接。第三开关K3的第二端、第二电容C2的第二端以及第三电容C3的第二端接地。
误差放大模块OTA的正极(+)输入端用于接收从外部输入的第二信号B，误差放大模块OTA的输出端(输出目标信号Err表现为电流值I3)与第二开关K2的第一端连接。其中，上述第一～第四开关(K1～K4)对应的驱动信号为Gk1～Gk4。
可选的，第一电容充放电子模块还包括第一脉冲源，第二电容充放电子模块还包括第二脉冲源。对应地，驱动信号Gk1、Gk3为第一脉冲源的输出信号，驱动信号Gk4为第二脉冲源的输出信号，Gk2为第四信号V_TonC1。
第一开关K1的控制端以及第三开关K3的控制端与第一脉冲源相连接，第一脉冲源向第一开关K1以及第三开关K3输出固定频率的第一窄脉冲Gk1、Gk3以控制第一开关K1和第三开关K3的通断。第四开关K4的控制端与第二脉冲源相连接，第二脉冲源向第四开关K4输出固定频率的第二窄脉冲Gk4以控制第四开关K4的通断。
上述中，第一电流源I1输出的电流值正比于第一信号A的电流值，第一比较器U1的正极输入电压V1的值正比于第三信号C的电压值，误差放大模块OTA的正极(+)输入端的电压V2的值正比于第二信号B的电压值。
上述中，第一开关K1的驱动信号Gk1为固定频率(fs)的第一窄脉冲(如图5中的波形，Gk1＝Gk3，为第一窄脉冲，Gk4为第二窄脉冲，其中，驱动第二开关的脉冲Gk2比第一窄脉冲、第二窄脉冲宽)，Gk1的作用为依照预设周期给第一电容C1放电为0V。第一比较器U1的输出为包括第一信号A和第三信号C的信息的第四信号V_TonC1，其高电平所持续的时间为V1*C1/I1，高电平占空比正比于V1/I1(即C/A)。
上述中，第二电容C2的值正比于第一电容C1的值(即C2与C1成比例)，第三开关K3的驱动信号Gk3＝Gk1。Gk3的作用为依照预设周期给第二电容C2放电为0V。第二开关K2的驱动信号Gk2的电压值等于第四信号V_TonC1的电压值，即Gk2＝V_TonC1，Gk2的作用为控制给第二电容C2充电的时间。
上述中，Gk4和C3构成一个峰值电压采样电路，其中第三电容C3的值远小于第二电容C2的值，即C3<<C2。第四开关K4的驱动信号为Gk4，Gk4为第二窄脉冲，Gk4的第二窄脉冲的上升沿对应第二开关K2的驱动脉冲Gk2的下降沿(如图5中的波形)，第三电容C3的两端电压值等于反馈信号的电压值，即VC3＝Vfb。
上述中，误差放大模块OTA的输出电流为第三电流I3，第三电流I3的电流值即为目标信号Err的电流值。
稳态时，第三电容C3的两端电压值VC3等于误差放大模块OTA的正极(+)输入端的电压V2的值，即VC3＝V2，并且V1*C1/I1＝V2*C2/I3。
所以，第三电流I3的值等于第一信号A的电流值与第二电容C2的值、第二信号B的电压值V2的乘积并除以第一电容C1的值与第三信号C的电压值V1之积，即I3＝I1*C2*V2/(V1*C1)＝K*A*B/C。也就是说第三电流I3的值等于K乘以第一信号A的电流值和第二信号B的电压值后除以第三信号C的电压值，K为预设比例系数，即I3＝K*A*B/C。
上述实施例2与实施例1相比，区别在于实施例2比实施例1少了第二电流源I2。
由此可知，实施例1和实施例2示出的电路图能够简便地实现本发明所述运算电路。
图5是本发明提供的所述芯片的示意图，如图5所示。本发明所述芯片500，包括上述所述的运算电路510。
其中，运算电路510的结构可参照上述所述，在此不再赘述。
所述芯片500通过设置所述运算电路510，可应用于更多的电子领域以实现对电信号的乘除运算。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (9)

1.一种运算电路，其特征在于，包括电容充放电模块以及与所述电容充放电模块电连接的误差放大模块，其中，
所述电容充放电模块用于接收外部输入的第一信号和第三信号，并输出反馈信号；
所述误差放大模块，用于接收所述反馈信号以及外部输入的第二信号，并基于输入的所述反馈信号以及所述第二信号向所述电容充放电模块输出目标信号；
其中，所述第一信号、第二信号和第三信号均是模拟信号，并且稳定状态下的所述目标信号的值与所述第一信号的值、所述第二信号的值以及所述第三信号的值满足预定的数学关系，所述预定的数学关系包含如下因子：所述第一信号的值乘以所述第二信号的值并除以所述第三信号的值。
2.根据权利要求1所述的运算电路，其特征在于，所述电容充放电模块包括第一电容充放电子模块与第二电容充放电子模块，其中，
所述第一电容充放电子模块用于接收所述第一信号和所述第三信号，并基于所述第一信号和所述第三信号输出第四信号；
所述第二电容充放电子模块与所述第一电容充放电子模块电连接，用于接收所述第四信号和所述误差放大模块输出的所述目标信号，并基于所述第四信号和所述目标信号输出所述反馈信号；
所述误差放大模块与所述第二电容充放电子模块电连接，用于计算所述反馈信号和所述第二信号之间的误差并输出所述目标信号。
3.根据权利要求2所述的运算电路，其特征在于，所述第一电容充放电子模块包括第一电容、第一开关以及第一比较器；所述第二电容充放电子模块包括第二电容、第三电容、第二开关、第三开关以及第四开关；
所述第一开关的第一端、所述第一电容的第一端以及所述第一比较器的负极输入端与第一电流源的输出端电连接以接收所述第一信号，所述第一开关的第二端以及所述第一电容的第二端接地；
所述第一比较器的正极输入端用于接收所述第三信号，其输出端与所述第二开关的控制端电连接以控制所述第二开关的通断，所述第二开关的第一端与第二电流源的输出端电连接，所述第二开关的第二端分别与所述第三开关的第一端、所述第二电容的第一端以及所述第四开关的第一端电连接，所述第四开关的第二端分别与所述第三电容的第一端和所述误差放大模块的负极输入端电连接，所述第三开关的第二端、所述第二电容的第二端以及所述第三电容的第二端接地；
所述误差放大模块的正极输入端用于接收所述第二信号，其输出端与所述第二开关的第一端电连接。
4.根据权利要求3所述的运算电路，其特征在于，所述第一电容充放电子模块还包括第一脉冲源，所述第二电容充放电子模块还包括第二脉冲源；所述第一开关的控制端以及所述第三开关的控制端与所述第一脉冲源相连接，所述第一脉冲源向所述第一开关以及所述第三开关输出固定频率的第一窄脉冲以控制所述第一开关和所述第三开关的通断，所述第四开关的控制端与所述第二脉冲源相连接，所述第二脉冲源向所述第四开关输出固定频率的第二窄脉冲以控制所述第四开关的通断，其中，所述第二窄脉冲的上升沿对应所述第四信号的下降沿。
5.根据权利要求4所述的运算电路，其特征在于，所述第一开关用于给所述第一电容在第一预设的固定周期内放电，所述第二电容的值正比于所述第一电容的值，所述第三开关用于给所述第二电容在第二预设的固定周期内放电，所述第一比较器输出的所述第四信号用以通过控制所述第二开关的通断来控制所述第二电容充电的时间，所述第四开关与所述第三电容构成峰值电压采样电路，并且所述第三电容的值远小于所述第二电容的值；
其中，所述误差放大模块包含误差放大器。
6.根据权利要求5所述的运算电路，其特征在于，所述目标信号的值正比于所述第一信号的值与所述第二电容的值、所述第二信号的值的乘积并除以所述第一电容的值与所述第三信号的值之积。
7.根据权利要求5所述的运算电路，其特征在于，所述第二电容充放电子模块还包括第二电流源，所述第二电流源的输出端与所述第二开关的第一端电连接。
8.根据权利要求7所述的运算电路，其特征在于，所述第二电流源的值与所述目标信号的值之和正比于所述第一信号的值与所述第二电容的值、所述第二信号的值的乘积并除以所述第一电容的值与所述第三信号的值之积。
9.一种芯片，其特征在于，包括如权利要求1至8任一项所述的运算电路。
CN202110924388.4A 2021-08-12 2021-08-12 一种运算电路及芯片 Active CN113655987B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110924388.4A CN113655987B (zh) 2021-08-12 2021-08-12 一种运算电路及芯片
US17/886,089 US20230050386A1 (en) 2021-08-12 2022-08-11 Operation circuit and chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110924388.4A CN113655987B (zh) 2021-08-12 2021-08-12 一种运算电路及芯片

Publications (2)

Publication Number Publication Date
CN113655987A CN113655987A (zh) 2021-11-16
CN113655987B true CN113655987B (zh) 2024-04-26

Family

ID=78491538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110924388.4A Active CN113655987B (zh) 2021-08-12 2021-08-12 一种运算电路及芯片

Country Status (2)

Country Link
US (1) US20230050386A1 (zh)
CN (1) CN113655987B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812769B1 (en) * 2003-08-12 2004-11-02 System Chemical Corp. Switched charge multiplier-divider
JP2010092434A (ja) * 2008-10-10 2010-04-22 Chuo Univ アナログ回路の数値演算によるシミュレーション方法、およびスイッチング電源回路の数値演算によるシミュレーション方法
CN102135868A (zh) * 2010-01-21 2011-07-27 立锜科技股份有限公司 混合式宽范围乘法器及其方法
CN104426374A (zh) * 2013-09-06 2015-03-18 立锜科技股份有限公司 电源转换装置及乘除法电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7908310B2 (en) * 2007-03-07 2011-03-15 Fsp Technology Inc. Multiplier-divider having error offset function

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812769B1 (en) * 2003-08-12 2004-11-02 System Chemical Corp. Switched charge multiplier-divider
JP2010092434A (ja) * 2008-10-10 2010-04-22 Chuo Univ アナログ回路の数値演算によるシミュレーション方法、およびスイッチング電源回路の数値演算によるシミュレーション方法
CN102135868A (zh) * 2010-01-21 2011-07-27 立锜科技股份有限公司 混合式宽范围乘法器及其方法
CN104426374A (zh) * 2013-09-06 2015-03-18 立锜科技股份有限公司 电源转换装置及乘除法电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
一种基于旋变电机控制的正余弦乘法器设计;刘太广;朱晓宇;苗韵;;电子与封装;20180220(第02期);全文 *
数字电子技术中的数字信号和数字电路分析;宣文静;;电子世界;20170623(第12期);全文 *

Also Published As

Publication number Publication date
CN113655987A (zh) 2021-11-16
US20230050386A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
CN109964404A (zh) 高线性度相位内插器
WO2020057370A1 (zh) 一种双路时钟信号转脉宽调制信号电路
CN110163015B (zh) 乘法器电路、对应的设备和方法
JP2006502626A (ja) パルス幅変調アナログデジタル変換
CN113655987B (zh) 一种运算电路及芯片
US4410812A (en) Voltage-frequency converter
EP1986327A1 (en) Circuit de conversion numérique-analogique haute résolution
JPH05111241A (ja) Ｄｃ−ｄｃコンバータ
CN210380805U (zh) 一种模拟信号隔离转换电路
KR101182036B1 (ko) 전원공급장치 제어회로 및 전원공급장치 제어회로의 전압 검출 방법
RU2409891C1 (ru) Линейный широтно-импульсный преобразователь с двумя выходами на цифровых микросхемах - триггере шмитта и двух инверторах
CN113655988A (zh) 一种运算电路及芯片
SU892424A2 (ru) Источник опорного напр жени
CN109104172B (zh) 一种电压转脉宽调制信号电路
US3076152A (en) Stabilized duty cycle modulated multivibrator
TWI635708B (zh) 脈波寬度調變轉換器及其轉換方法
CN216904654U (zh) 基于pwm控制信号检测的负载识别电路
CN221202528U (zh) 脉冲电压信号产生电路和电子设备
US11764800B2 (en) Switched emitter follower circuit
CN111294701B (zh) 信号发生电路及音频处理装置
KR900006664Y1 (ko) 전압, 주파수 변환회로
RU2058557C1 (ru) Электронный счетчик электроэнергии
JPH06237175A (ja) Ａ／ｄ変換回路
CN114552972A (zh) 切换式电容转换电路及其中的切换转换单元
JP5002964B2 (ja) 遅延回路及びそれを備えたアナログ／デジタルコンバータ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant