CN1169080C - 被包含在半导体器件内部的积分电路 - Google Patents

被包含在半导体器件内部的积分电路 Download PDF

Info

Publication number
CN1169080C
CN1169080C CNB981080502A CN98108050A CN1169080C CN 1169080 C CN1169080 C CN 1169080C CN B981080502 A CNB981080502 A CN B981080502A CN 98108050 A CN98108050 A CN 98108050A CN 1169080 C CN1169080 C CN 1169080C
Authority
CN
China
Prior art keywords
voltage
circuit
constant voltage
link
links
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981080502A
Other languages
English (en)
Other versions
CN1205484A (zh
Inventor
岩田浩充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1205484A publication Critical patent/CN1205484A/zh
Application granted granted Critical
Publication of CN1169080C publication Critical patent/CN1169080C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/255Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques using analogue/digital converters of the type with counting of pulses during a period of time proportional to voltage or current, delivered by a pulse generator with fixed frequency

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

包括在半导体器件中的积分电路,包括恒压电路11,用于产生预置恒定电压VREF,和电压-电流转换电路12,用于把电压VREF转换成恒定电流Io,Io提供给连接在连接端CPT外部的电容15。为了检测充在电容15中的积分电压,电压比较器14,其一个输入和电容连接端CPT相连,另一输入和用来接收被测信号的输入端IN相连,当2个输入电压彼此一致时,反相它的转出电压。该积分电路还包括一个开关电路13,其输入和稳压电路11的一个输出端相连,一个输出和电容连接端CPT相连。当该开关电路13响应一个控制信号被接通时,开关电路13迫使电容的电压维持在从恒压电路获得的恒定电压下。当开关电路13响应控制信号被断开时,开关电路13使电容在由电压-电流转换电路12提供的恒流Io作用下,从恒压开始充电。

Description

被包含在半导体器件内部的积分电路
本发明涉及一种被包含在一个半导体器件内部的积分电路,特别是一种在积分时间内具有提高了的精度的积分电路。
被包括在半导体器件内部的积分电路例如可用作微机中的定时电路之一。参考图1,示出了一种现有技术的积分电路的方框图。
所示的积分电路包括用于接收被测信号VIN的一个输入端IN,一个连接端CPT用于外部连接一个积分电容(未示出),用于产生一个预定恒定电压VREF的恒压电路41,电压-电流转换电路42,用于将恒压电路41的电压VREF转变为电流IREF或Io,该电流被提供给与连接端CPT外部相连的电容(未示出)。为了检测与连接端CPT相连的电容(未示出)中的积分电压充电过程,所示的积分电路同样包括一个输入端和电容连接端CPT相连而另一输入端和输入端IN相连的电压比较器43,该比较器比较输入电压并且当输入电压都相同时,反相到达的输出端OUT的输出电压。更进一步,所示的积分电路包括一NPN晶体管NSW,晶体管的集电极与电容连接端CPT相连并且发射极接地,这样的结构使晶体管处于饱和导通状态或截止状态,以响应晶体管基极提供的控制电压VCTL,并且控制电路44和控制端CTL相连,用于根据一个外加在控制端CTL上的控制信号来给晶体管SW的基极提供控制电压VCTL
参考图2,示出了图1中所示现有技术积分电路的工作时序图。如果控制电路44通过控制端CTL受外部控制,则在时间t=to时,从控制电路44输出的控制电压信号VCTL将从逻辑低电平变为逻辑高电平。为了响应控制电压信号的这种电平变化,晶体管NSW从饱和导通状态变为截止状态。结果是,从电压-电流转换电路42输出的恒定电流的输出电流Io开始通过连接端CPT提供给电容(未示出),使电容开始充电。
电容的充电电压Vc逐渐升高。结果是,在时间t=t1时,充电电压Vc到达被测电压值VIN,该电压用于比较的目标值,电压比较器43的输出反相以便于输出一个高电压给输出端OUT。另一方面,充电电压Vc继续升高不降低,并且如果充电电压Vc到达电压-电流转换电路42的输出电压时,则充电电压Vc继续保持电压-电流转换电路42的输出电压。
这里,假设从控制电压信号VCTL从低电平变成高电平的那一刻(to)到电压比较器43的输出从低电平到高电平的那一刻(t1)的时间长度为“T”,电容的容量为C,并且处于饱和导通状态下晶体管NSW的集电极-发射极电压为VCEsat,则T可以表示为:
    T=C×(VIN-VCEsat)/Io        (1)
即,信号的电压VIN被测值可作为时间T的长度。
然而,在上述现有技术的积分电路中,晶体管NSW的饱和电压值包括积分时间的准确度。但是,不仅是晶体管NSW的饱和电压受制造过程中各种扩散的影响,而且它还有温度相关性。所以,为了提高积分电路的准确度,晶体管NSW的尺寸必须扩大。
然而,有不利之处,因为为了提高积分电路的准确度而加大晶体管的尺寸有悖于半导体器件的发展趋势,半导体器件的趋势是更进一步微型化,随着半导体制造工艺的微加工的发展,集成密度进一步提高。
因此,本发明的一个目的是提供一种能克服上述的传统积分电路中缺点的积分电路。
本发明的另一个目的是提供一种能够在一个积分时间内准确度提高的积分电路,其被包括在一个半导体器件内部并且是那种能通过测量出拥有已知容量并且被恒定电流充电的电容的充电电压来计算出积分时间的那种类型,并且用于控制电容充电过程的晶体管的尺寸不增加,这就是现有技术中所需的用来防止由于晶体管的不同的饱和电压造成的影响和温度偏差造成的影响。
上述和本发明的其它的目的是根据本发明的积分电路得以实现的,该积分电路包括用于接收被测信号的输入端,输出端,用来连接外部电容的连接端,用于产生第一恒定电压的恒压电路,电压-电流的转换电路,该电路用于将第一恒定电压转换为通过连接端提供给积分电容的恒定电流,电压比较器,它的一个输入端和连接端相连另一输入端和输入端相连,用来将积分电容的电压和待测的信号电压比较,并且当两个电压一致时,反相到达输出端的输出电压,开关装置,它的输入端和恒压电路相连,输出端和连接端相连并且有一个充电装置,开关装置被通过控制端由外部提供的控制信号来控制,用这种方法可以使当开关装置被控制信号接通时,充电装置把和连接端相连的积分电容充电到一个预置的恒定电压,并且当开关装置被控制信号断开时,开关装置使充电装置脱离连接端,以便于积分电容被第二恒定电压以恒定电流进行充电。
特别地,当开关装置被控制信号接通时,充电装置象提供预置恒定电压那样给连接端提供从恒压电路获得并且比第一恒定电压小的第二恒定电压。
另外,从开关装置被控制信号断开的那一刻到电压比较器反相它的输出电压那一刻的时间长度或为一个积分时间。
在一个具体的实施例中,开关装置包括由一对第一和第二PNP晶体管构成的电流镜电路,PNP晶体管的基极连在一起并且它们的发射极连接在一条高电压馈送线上,第一PNP晶体管的基极和集电极和第一NPN晶体管的集电极连在一起,NPN晶体管的发射极通过第一电阻接到地线上,并且第三PNP晶体管和第一PNP晶体管并联在一起并且基极和控制端相连。充电装置包括一个反馈运算放大器,它的电源输入端和接地端分别和第二PNP晶体管的集电极和地线相连,它的非反相输入端接收第二恒定电压,该电压是将从恒压电路产生的第一恒定电压分压而获得的,反馈运算放大器它的倒置输入端和的输出端相连,该输出端和连接端、电压-电流转换电路的电流输出端以及电压比较器的输入端相连。
变成积分电容的起始充电电压的预置恒定电压是由负反馈运算放大器的输出端所获得的。
本发明的以上和其它目的、特征和有益效果将从随后结合附图对最佳实施例的描述中显现出来。
图1是显示了现有技术中积分电路的一个例子的方框图;
图2是说明图1所示的现有技术中积分电路工作的时序图;
图3是显示与本发明相关的一个最佳实施例的方框图;
图4是图3所示积分电路的具体电路图;并且
图5是说明图3和4中所示积分电路工作的时序图。
参考图3,显示了一个体现与本发明相关的积分电路的一个实施例的方框图。
所示的实施例包括了一个用于接收待测的VIN信号的输入端IN,一个外部连接了一个积分电容15(虚线所示的)的连接端CPT,用于产生预置恒定电压VREF的恒压电路11,用于将恒压电路11的电压VREF变换为恒定电流IREF或Io的电压-电流转换电路12,IREF或Io是提供给与连接端CPT外部相连的电容15。为了检测和连接端CPT相连的电容15中充电的积分电压,所示的实施例还包括一个输入端和与连接端CPT相连的电容相连并且另一输入端和输入端IN相连的电压比较器14,用来把积分电容的电压与待测的信号的电压相比较;并且当电压一致时,反相到达输出端的输出电压。更进一步,所示的实施例包括一个开关电路13,该开关电路13的一个输入端与恒压电路11的一个输出端相连,该开关电路13的一个输出端与电容连接端CPT相连,以及该开关电路13的一个控制输入端与一个控制端CTL相连。开关电路13的这种结构使之或进入导通状态或进入非导通状态,以便和通过控制端CTL由外部提供的一个控制电压。
比较图1和图3可以看出,实施例和图1所示现有技术中积分电路不同之处在于用于控制外部连接电容的充电的开关装置。
参考图4,示出了图3所示积分电路的具体电路图和一个辅助积分时间计数电路的逻辑电路图。恒压电路11在高电压馈送线VCC与地线GND之间相连,并且有用于预置恒定电压VREF的输出,恒压电路通过串联电阻R2和R3和地线GND相连。串联电阻R2和R3组成一个分压电路,并且所分电路Vo从电阻R2和R3之间的节点输出。
电压-电流转换电路12包括由一对PNP晶体管QP1和QP2构成的电流镜电路,QP1和QP2基极连在一起,它们的发射极和高压供电线VCC相连。PNP晶体管QP1的基极和集电极和NPN晶体管QN1的集电极连在一起,NPN晶体管QN1的发射极通过电阻Ro和地线GND相连。PNP晶体管QP2的集电极构成了电压-电流转换电路12的一个电流输出端,并且和电容连接端CPT相连。电压-电流转换电路12还包括一个反馈运算放大器OP0,它的一个输出端与NPN晶体管QN1的基极相连,一个反相输入端(-)与NPN晶体管QN1的发射极相连,以及非反相输入端(+)和恒压电路11的预置恒定电压VREF的输出相连。这个运算放大器OP0的电源输入端和接地端分别和高电压馈送线VCC和地线GND相连。
开关电路13包括一个由一对PNP晶体管QP3和QP4构成的电流镜电路,QP3和QP4的基极连在一起它们的发射极和高压供电线VCC相连。PNP晶体管QP3的基极和集电极连在一起并和NPN晶体管QN2的集电极连在一起,QN2有一发射极通过电阻R1和地线GND相连并且其基极和运算放大器OP0的输出端相连。开关电路13还包括一个和PNP晶体管QP3并联的PNP晶体管PSW。即,PNP晶体管PSW的发射极和集电极分别和PNP晶体管QP3的发射极和集电极相连。PNP晶体管PSW的基极和控制端CTL相连。进一步,开关电路13包括一个反馈运算放大器OP1,OP1的电源输入端和接地端分别和PNP晶体管QP4和地线GND相连。反馈运算放大器OP1有一非反相输入端(+)和串联电阻R2和R3的连接节点相连(即和恒恒压电路11的输出端相连的分压电路(R2+R3)的分压(Vo)输出端)以及一个反相输入和运算放大器OP1自己的输出相连。运算放大器OP1的输出还与电容连接端CPT相连,与电压到电流转换电路12的电流输出(即,PNP晶体管QP2的集电极)以及电压比较器14的非反相输入(+)相连,电压比较器有一反相输入端(-)与输入端IN相连。
图4中通常标为20的辅助积分时间计数电路包括一个“或非”门21,“或非”门21第一输入和控制端CTL相连,第二输入和输出端OUT相连并且第三输入和用于接收时钟的时钟端CLK相连,和计数器22,其输入和“或非”门21的一个输出相连并且其输出用于输出一个作为积分时间的计数值。
现在,参考图3、4和图5将描述上述提到的积分电路的工作情况,图5是说明图3和4中所示的积分电路的工作时序图。
在通常的工作情况下,因为恒压电路11的输出电压VREF和反馈运算放大器OP0的非反相输入端(+)相连,该反馈运算放大器OP0的输出电压通过其基极被反馈运算放大器OP0的输出电压驱动的NPN晶体管QN1的发射极被反馈回反馈运算放大器OP0的反相输入端。所以,通过连接在NPN晶体管QN1的发射极和地GND之间的电阻Ro的作用使NPN晶体管QN1的发射极电压转换为电流。这个电流是Io并且表示为Io=VREF/Ro。该电流Io从PNP晶体管QP1的集电极流到NPN晶体管QN1。
NPN晶体管QN1的集电极电流Io通过由PNP晶体管QP1和QP2组成的电流镜象电路的作用被复制到PNP晶体管QP2的集电极电流,以致于使从PNP晶体管QP2的集电极电流Io流到电容连接端CPT,给与电容连接端CPT相连的电容15充电。
同时,从恒压电路11提供的预置恒定电压VREF被电阻R2和R3的分压电路分成分压Vo,Vo提供给反馈运算放大器OP1的非反相输入端。
在图5的时序图中,在t=to线的左边表示开关电路13的导通状态(ON),t=to线的右边表示开关电路13的非导通状态(OFF)。
在t=to时间之前,即在t<to的时间里,由外部提供给控制端CTL的控制电压VCTL是高电平,以致于PNP晶体管PSW是处于非导通状态,所以,PNP晶体管QP3和QP4的电流镜像电路处于激活状态,即处于工作状态。
更进一步,因为连接在PNP晶体管QP3的集电极和电阻R1之间的NPN晶体管QN2是由电压-电流转换电路12的反馈运算放大器OP0的输出电压来驱动的,由电阻R1的作用使NPN晶体管QN2的发射极电压转换成电流。这里称为“I1”的该电流表示为I1=VREF/R1,并且从PNP晶体管QP3的集电极流到NPN晶体管QN2。
PNP晶体管QP3的集电极电流通过PNP晶体管QP3和QP4的电流镜像电路被复制形成PNP晶体管QP4的集电极电流,以便使从PNP晶体管QP4的集电极流出的电流I1提供给反馈运算放大器OP1作为驱动电流。
因为流过PNP晶体管QP4的集电极电流I1提供给反馈运算放大器OP1的电源输入端,因此,连接在PNP晶体管QP4集电极和地线GND之间的反馈运算放大器OP1进入激活状态,即,进入工作状态。
因而,反馈运算放大器OP1的输出电压Vo提供给电容连接端CPT,使电容15的电压维持在V0
这时,当t=to时,由外部提供给控制端CTL的控制电压VCTC从高电平变成低电平,使PNP晶体管PSW进入导通状态,结果使电流镜像电路的PNP晶体管QP3和QP4进入非激活状态,即进入非工作状态。因此,电流I1不再从PNP晶体管QP4的集电极电流流入反馈运算放大器OP1的电源输入端,从而使反馈运算放大器OP1进入非激活状态,即,进入非工作状态,并且使反馈运算收大器OP1的输出进入高阻抗状态。
在这种情况下,从在电压-电流转换电路12中的电流镜电路的晶体管QP2的集电极流出的电流Io流入电容15,使电容15开始充电。因为,在t<to时;电容15的电压维持在反馈运算放大器OP1的输出电压Vo,因此,电容15的充电从这个电压Vo开始,并且电容15的电压从这个充电起始电压Vo渐渐升高。
从时间to到时间t1,由外部提供给控制端CTL的控制电压VCTL维持在低电平,PNP晶体管PSW维持在导通状态。所以,电流镜像电路的PNP晶体管QP3和QP4维持在非激活状态,并且电流I1不再从PNP晶体管QP4的集电极电流流到反馈运算放大器OP1的电流输入端,从而使反馈运算放大器OP1的输出维持在高阻抗状态。因而,电流Io继续从电压到电流转换电路12中的电流镜像电路的晶体管QP2的集电极流到电容15中,使充电状态维持。所以,电容15的电压继续升高直到达到提供给信号输入端LN的被测的信号的电压VIN
在t=t1时,电容15的电压变得和提供给信号输入端IN的被测信号的电压VIN一致。电压比较器14检测这种一致性,从而使电压比较器14的输出电压从低电平变成高电平。
即,当电容15的充电电压刚达到被测信号电压VIN的那一刻,能被电压比较器14把握并作为其输出电压的电平变化的时间。
在积分计数时间电路20中,在另一方面,当控制信号VCTL变成低电平,因为在那个时间电压比较器14的输出电压同样是低电平,所以通过NOR门21的时钟信号CLK在计数器22中被计数。在控制信号CTL和电压比较器14的输出都处于低电平期间,计数器20继续把时钟CLK加起来。当电压比较器14的输出变成高电平时,NOR门21的一个输出固定在低电平,使时钟CLK不再进入计数器22。即,计数器22停止计数。所以,计数器22的一个计数值体现了从控制信号VCTL变成低电平的时刻到电压比较器的输出变成高电平那一刻的时间长度。
在t=t1时,电容15的充电电压被称为V1。该V1可以表示如下:
    V1=Vo+(Io×t1)/C        (2)
这里,假设被测信号的电压是VIN,从控制信号VCTL由高电平变成低电平的那一刻(to)到电压比较器14的输出从低电平变成高电平的那一刻(t1)的时间长度可以表示如下:
    t1-t0=C×(VIN-Vo)/Io        (3)
即,被测信号的电压VIN的大小可以被作为时间的长度。
在t=t1之后,电容15的充电电压继续升高直到它达到PNP晶体管QP2的集电极电压。这时,电容15的充电电压维持PNP晶体管QP2的集电极电压直到控制电压VCTL从低电平变成高电平。
那么,将描述上述积分电路和现有技术中积分电路的不同点。
首先,要讨论电容的充电起始电压中的变化对积分精度的影响,即检测到积分时间的精度。这里,假设电容的充电起始电压的标准值为“VD”,在标准值和在扩散过程中由于变化而导致的上限值的差为“a”,在标准值和在扩散过程中由于变化而导致的下限值的差为“b”,充电起始电压的最大值为“Vo+a”,充电起始电压的最小值为“Vo-b”,积分电容的电容量为“C”,被测信号的电压为“VIN”,从积分电容的充电起始时间到充电电压到达被测信号电压那一刻的时间长度的标准值为“T(TYP)”,该时间长度的最小值是“T(MIN)”,时间长度的最大值为“T(MAX)”。在这种假设下,变化的长度可以表示成如下:
    T(MAX)/T(TYP)=1+{b/(VIN-Vo)}        (4)
    T(MIN)/T(TYP)=1-{a/(VIN-Vo)}        (5)
其次,在相同芯片面积上的集成精度,包括温度特征,和现有技术相同是特殊的。
组成本发明的积分电路的功能块包括恒压电路11,包括反馈运算放大器OP0的电压到电流的转换电路12,电压比较器14,以及包括反馈运算放大器OP1的开关电路13。另一方面,组成现有技术积分电路的功能块包括恒压电路41,包括反馈运算放大器OP0的电压到电流转换电路42,电压比较器43,以及开关晶体管NSW。
这里,因为新加入本发明的积分电路的开关电路可以足够用最小尺寸的晶体管构成,如果把开关电路变成n个电路元件,则无关电路与25个电路元件相对应。因为,为了认识在现有技术相同芯片面积上集成的电路,分配给现有技术中的开关晶体管NSW的面积相对应于25个最小尺寸晶体管的总面积。因此,积分时间的精度要通过把饱和电压的变化和基于这种情况现有技术中开关晶体管的温度特性,与在本发明的积分电路的开关电路的变化和温度特性相比较来进行讨论。
(A)比较绝对精度:
假设VREF=1V, VIN=1V ,Io=1mA,开关晶体管的驱动比(在饱和状态下集电极电流与基极电流之比)是5,并且在现有技术中开关晶体管的饱和电压的变化是 Vo(=VCEsat)=0.05V±0.01V ,积分时间的精度可以表示如下:
T(MAX)/T(TYP)=1.01        (+1%)      (6)
T(MIN)/T(TYP)=0.99        (-1%)      (7)
另一方面,假设VREF=1V, VIN=1V ,Io=1mA,并且由开关电路的变化导致的Vo的变化是Vo=0.05V±0.002V,积分时间的精度可以表示如下:
T(MAX)/T(TYP)=1.002       (+0.2%)    (8)
T(MIN)/T(TYP)=0.998       (-0.2%)    (9)
(B)温度特性的比较:
假设VREF=1V, VIN=1V ,Io=1mA,开关电路的驱动比是5,并且现有技术中开关晶体管的饱和电压的温度特性是5000ppm/℃,当Ta= 25℃(+60℃,-55℃),它变成 Vo(=VCEsat) =0.05V(+0.015V,-0.014V),所以,积分时间的精度可以表示如下:
T (MAX)/T(TYP)=1.016    (+1.6%)    (10)
T(MIN)/T(TYP)=0.998    (-1.5%)    (11)
另一方面,假设VREF=1V, VIN=1V ,Io=1mA,并且开关电路的温度特性是0.1mV/℃,当Ta=25℃(+60℃,-55℃),它变成Vo0.05V(+0.006V,-0.0055V),并且因此,积分时间的精度可以表示如下:
T(MAX)/T(TYP)=1.007    (+0.7%)    (12)
T(MIN)/T(TYP)=0.994    (-0.6%)     (13)
从上面可以看出,与本发明相关的积分电路的积分时间精度比现有技术中的积分电路提高。
从上述可以看出,与本发明相关的积分电路包括响应通过控制端由外部提供的控制信号的开关装置,该装置有选择地或是提供或是切断恒压电路的输出电压给积分电容连接端,用于给连接在积分电容连接端的电容充电的充电装置,该装置当开关装置被激活时给电容充上一个预置的恒定电压。充电装置如此的结构是为了维持在由恒压电路提供的恒定电压下电容的电压,这个恒定电压是通过被激活的开关装置响应控制信号的作用产生的,并且当开关装置响应控制信号时被释放,导致电容在由电压-电流转换电路提供的预置的恒定电流作用下被充电。因此,在积分起始时间电容的电压被设置成由恒压电路提供的恒定电压。因而,既然电容从恒定电压被开始充电,就可能防止积分电容的积分起始电压的变化,结果是有可能提高从积分起始时间到充电电压达到被比较电压那一刻的时间长度的精度。
另外,既然充电起始电压被设置到恒定电压,就不再需要增加现有技术中所需的开关晶体管的尺寸,并且因此,就不需要增加芯片面积。
本发明已经参考具体实施例被展示并描述。但是,应该注意本发明对已被说明的结构的具体细节并没有穷尽,但是任何可能作出的修改和改良都在随后所附权利要求的范围之间。

Claims (7)

1、一种积分电路,包括一个用于接收被测信号的输入端,一个输出端,一个积分电容可以在外部被连接的连接端,用于产生第一恒定电压的恒压电路,用于将所述第一恒定电压转变为通过所述连接端提供给所述积分电容的恒定电流的电压-电流转换电路,和电压比较器,它的一个输入端和所述连接端相连,另一个输入和所述输入端相连,用于将所述积分电容的电压和所述被测信号的电压相比较,并且当两个电压彼此一致时,反相它的到达所述输出端的输出电压,其特征在于还包括开关装置,它的一个输入端和所述恒压电路相连,一个输出和所述的连接端相连,并且有一个充电装置,所述开关装置被由控制端提供的外部信号以这种方式来控制:当所述开关装置被所述控制信号接通时,所述充电装置将和所述连接端相连的所述积分电容充电到预置的恒定电压,并且当所述的开关装置被控制信号断开时,所述的开关装置把充电装置和所述连接端隔离开,以便于所述的积分电容在所述恒定电流的作用下充电至所述的第二恒定电压。
2、如权利要求1所述的积分电路,其特征在于当所述的开关装置被所述的控制信号接通时,所述的充电装置给所述连接端提供作为预置恒定电压的第二恒定电压,该第二恒定电压是从所述恒压电路中获得并且比所述的第一恒定电压小。
3、如权利要求2所述的积分电路,更进一步包括一个积分时间计数装置,该装置接收所述的控制信号和所述电压比较器的所述输出,并且给积分时间计数,积分时间表示了从所述开关装置被控制信号接通的那一刻到所述的电压比较器转化它的输出电压那一刻的时间长度。
4、如权利要求2所述的积分电路,其特征在于所述的开关装置包括一个由一对第一和第二PNP晶体管构成的电流镜像电路,PNP晶体管的基极连在一起,它们的发射极连接在一个高电压馈送线上,所述第一PNP晶体管的所述基极和集电极连在一起并且和一个第一NPN晶体管的集电极连在一起,NPN晶体管的发射极通过第一电阻和地线相连,并且一个和所述第一PNP晶体管并联的第三PNP晶体管并且有一个基极和所述的控制端相连,以及其特征在于所述的充电装置包括一个反馈运算放大器,反馈运算放大器有一个电源输入端和一个分别和所述第二PNP晶体管和地线相连的接地端,所述的反馈运算放大器有一个非反相输入端用来接收通过将所述恒压电路的所述第一恒定电压分压而获得的所述的第二恒定电压,一个反相输入端和所述的反馈运算放大器的输出端相连,所述反馈运算放大器的所述输出和所述的连接端相连,所述电压到电流转换电路的电流输出端以及所述电压比较器的所述的一个输入。
5、如权利要求4所述的积分电路,其特征在于变成所述积分电容的充电起始电压的所述预置恒定电压是通过所述反馈运算放大器的所述输出获得的。
6、如权利要求1所述的积分电路,其特征在于所述的开关装置包括一个由一对第一和第二PNP晶体管构成的电流镜电路,PNP晶体管的基极连在一起,它们的发射极连接在一个高电压馈送线上,所述第一PNP晶体管的所述基极和集电极连在一起并且和一个第一NPN晶体管的集电极连在一起,NPN晶体管的发射极通过第一电阻和地线相连,并且一个和所述第一PNP晶体管并联的第三PNP晶体管有一个基极和所述的控制端相连,以及其特征在于所述的充电装置包括一个反馈运算放大器,反馈运算放大器有一个电源输入端和一个分别和所述第二PNP晶体管和地线相连的接地端,所述的反馈运算放大器有一个非反相输入端连接来接收通过将所述恒压电路的所述第一恒定电压分压而获得的所述的第二恒定电压,一个反相输入端和所述的反馈运算放大器的输出端所述相连,反馈运算放大器的所述输出端和所述的连接端、所述电压-电流转换电路的电流输出端以及所述电压比较器的所述的一个输入端相连。
7、如权利要求6所述的积分电路,其特征在于变成所述积分电容的充电起始电压的所述预置恒定电压是通过所述反馈运算放大器的所述输出端获得的。
CNB981080502A 1997-01-30 1998-01-30 被包含在半导体器件内部的积分电路 Expired - Fee Related CN1169080C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP16783/1997 1997-01-30
JP16783/97 1997-01-30
JP01678397A JP3165053B2 (ja) 1997-01-30 1997-01-30 積分回路

Publications (2)

Publication Number Publication Date
CN1205484A CN1205484A (zh) 1999-01-20
CN1169080C true CN1169080C (zh) 2004-09-29

Family

ID=11925796

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981080502A Expired - Fee Related CN1169080C (zh) 1997-01-30 1998-01-30 被包含在半导体器件内部的积分电路

Country Status (3)

Country Link
US (1) US5939902A (zh)
JP (1) JP3165053B2 (zh)
CN (1) CN1169080C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10038321A1 (de) * 2000-08-05 2002-02-14 Philips Corp Intellectual Pty Anpaßschaltung für Audio- und Videosignale
JP4582890B2 (ja) * 2000-09-28 2010-11-17 ルネサスエレクトロニクス株式会社 アナログスイッチ回路、アナログマルチプレクサ回路、ad変換器及びアナログ信号処理システム
TWI536746B (zh) * 2011-02-25 2016-06-01 鴻海精密工業股份有限公司 類比至數位轉換電路
JP6015250B2 (ja) 2012-08-31 2016-10-26 富士通株式会社 画像処理装置、画像処理方法及び画像処理プログラム
EP2843425B1 (en) * 2013-08-27 2018-11-21 Nxp B.V. Current measuring circuit
CN107907704B (zh) * 2017-12-14 2024-02-02 杭州百隆电子有限公司 转速测量驱动电路和方法
CN109596694B (zh) * 2018-11-21 2020-12-18 中山大学 一种适用于不同阻抗电化学体系的测量分析装置
CN110488082A (zh) * 2019-07-12 2019-11-22 宁波中车时代传感技术有限公司 一种集成的数字输出的电压电流检测芯片

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0686133B2 (ja) * 1984-06-22 1994-11-02 富士通株式会社 シリアルプリンタ
JPS61182332A (ja) * 1985-02-08 1986-08-15 Hitachi Ltd A/d変換回路
JPH05191289A (ja) * 1992-01-14 1993-07-30 Sony Corp 電流加算方式d/aコンバータ
JP2922376B2 (ja) * 1992-12-26 1999-07-19 キヤノン株式会社 シート厚測定装置
US5519352A (en) * 1994-09-30 1996-05-21 Telcom Semiconductor, Inc. Integrator system with variable gain feedback
US5625305A (en) * 1994-10-20 1997-04-29 Acer Incorporated Load detection apparatus
US5585749A (en) * 1994-12-27 1996-12-17 Motorola, Inc. High current driver providing battery overload protection
US5596291A (en) * 1995-04-10 1997-01-21 Cirrus Logic, Inc. Circuits, systems and methods for the high speed transfer of data across a conductive line
US5581206A (en) * 1995-07-28 1996-12-03 Micron Quantum Devices, Inc. Power level detection circuit
JP2948510B2 (ja) * 1995-08-18 1999-09-13 インターナショナル・ビジネス・マシーンズ・コーポレイション 出力補償を可能とする積分器
WO1997032218A2 (en) * 1996-03-01 1997-09-04 Philips Electronics N.V. Circuit for detecting a level or a level variation of an input direct voltage

Also Published As

Publication number Publication date
JPH10214306A (ja) 1998-08-11
JP3165053B2 (ja) 2001-05-14
US5939902A (en) 1999-08-17
CN1205484A (zh) 1999-01-20

Similar Documents

Publication Publication Date Title
CN101030769B (zh) 内置电容器的三角波生成设备
CN1214525C (zh) 振荡电路
US20080030261A1 (en) Charge Pump Circuit
CN1265548C (zh) 包括静态电流控制电路的运算放大器装置
CN1581660A (zh) Dc/dc转换器
CN103580655A (zh) 比较器和采用比较器的张弛振荡器
US11201617B1 (en) Local interconnect network (LIN) driver circuit
CN1712981A (zh) 霍尔集成电路的接口电路以及使用它们的系统
CN1874148A (zh) 负反馈电路及用其实现片内传输线阻抗匹配的方法及装置
CN1169080C (zh) 被包含在半导体器件内部的积分电路
CN1146099A (zh) 模拟振荡器电路
CN108494384B (zh) 一种用于振荡器的修调电路
US20130169324A1 (en) Fully integrated circuit for generating a ramp signal
US8476942B2 (en) Summation circuit in DC-DC converter
CN1173470C (zh) 控制器振荡器系统及方法
CN1744442A (zh) 数字·模拟转换电路
CN1675607A (zh) 设定带隙参考电路工作点的电路和方法
US6384645B2 (en) Integrated generator of a slow voltage ramp
CN108448893B (zh) 一种基于占空比的动态斜坡补偿电路
JP3810316B2 (ja) 周波数逓倍回路
CN2788445Y (zh) 一种高集成度可调升压电路
CN1969229A (zh) 快门致动器驱动电路及快门致动器装置
CN216775078U (zh) 恒流控制电路及系统
TW202349838A (zh) 提高輸出穩定度之升壓轉換器
RU2234802C2 (ru) Формирователь пилообразного напряжения

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030410

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030410

Address after: Kawasaki, Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1035033

Country of ref document: HK

C56 Change in the name or address of the patentee

Owner name: RENESAS KANSAI CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kawasaki, Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kawasaki, Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040929

Termination date: 20140130