CN103580655A - 比较器和采用比较器的张弛振荡器 - Google Patents

比较器和采用比较器的张弛振荡器 Download PDF

Info

Publication number
CN103580655A
CN103580655A CN201210257566.3A CN201210257566A CN103580655A CN 103580655 A CN103580655 A CN 103580655A CN 201210257566 A CN201210257566 A CN 201210257566A CN 103580655 A CN103580655 A CN 103580655A
Authority
CN
China
Prior art keywords
transistor
couple
comparator
current mirror
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210257566.3A
Other languages
English (en)
Other versions
CN103580655B (zh
Inventor
王正香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Priority to CN201210257566.3A priority Critical patent/CN103580655B/zh
Priority to US13/609,282 priority patent/US8643443B1/en
Publication of CN103580655A publication Critical patent/CN103580655A/zh
Application granted granted Critical
Publication of CN103580655B publication Critical patent/CN103580655B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H03K3/02315—Stabilisation of output, e.g. using crystal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H03K3/3545—Stabilisation of output, e.g. using crystal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供比较器和采用比较器的张弛振荡器，比较器包括耦接到第一电源导轨的第一到第三偏置电流晶体管。第一和第二输入晶体管形成连接到第一偏置电流晶体管的一对并联耦接晶体管。第一电流镜控制晶体管将第一输入晶体管连接到第二电源导轨。第一电流镜输出晶体管耦接到第一电流镜控制晶体管并将第二偏置电流晶体管连接到第二电源导轨。第二电流镜控制晶体管将第二输入晶体管连接到第二电源导轨。第二电流镜输出晶体管耦接到第二电流镜控制晶体管，并将第三偏置电流晶体管连接到第二电源导轨。跨过第三偏置电流晶体管耦接的转变时间减小晶体管耦接到第二偏置电流晶体管并提供比较器输出。

Description

比较器和采用比较器的张弛振荡器
技术领域
本发明涉及用于集成电路的时钟信号的生成，更特别地，涉及比较器和使用比较器的张弛振荡器（relaxation oscillator）。
背景技术
张弛振荡器发现于很多电子电路应用中且常用于产生控制这种电子电路的定时的时钟信号。例如，张弛振荡器电路能够用于DC/DC转换器、计数器、偏移模块、微控制器和调制电路中。典型地，主要通过两个电容器的充放电确定张弛振荡器电路提供的时钟信号的周期。这样的充放电常常由向电容器供应充电电流的电流源或电流镜控制，放电通过控制跨过电容器耦接的晶体管来实现。
电容器的充放电通常向互补比较器提供斜坡或锯齿波形的输入，这些比较器的输出提供形成振荡器电路输出波形的脉冲。然而，比较器具有固有的低到高和高到低转变延迟，这可能影响振荡器电路的上限和频率精确度。此外，这样的固有转变延迟对于需要快速响应时间的比较器电路而言是不期望的。
比较器常常设计成具有快速响应时间，以便减小低到高和高到低转变延迟之一或两者。然而，这种快速响应时间是以流经上拉和下拉晶体管的较大且不希望的静态电流为代价获得的。因此，如果获得快速响应时间而不利用较大的静态电流的话，对于张弛振荡器电路和比较器而言通常都是有益的。
发明内容
本发明的一些示范性实施例提供一种比较器，包括：第一、第二和第三偏置电流晶体管，其每个都具有耦接到第一电源导轨的第一节点且每个都具有耦接到调节输入的栅极；形成一对并联耦接的晶体管的第一和第二输入晶体管，具有耦接到所述第一偏置电流晶体管的第二节点的公共节点，所述第一输入晶体管具有提供比较器第一输入端口的栅极，所述第二输入晶体管具有提供比较器第二输入端口的栅极；将所述第一输入晶体管耦接到第二电源导轨的第一电流镜控制晶体管；第一电流镜输出晶体管，具有耦接到所述第一电流镜控制晶体管的栅极的栅极，其中所述第一电流镜输出晶体管将所述第二偏置电流晶体管的第二节点连接到所述第二电源导轨；将所述第二输入晶体管耦接到所述第二电源导轨的第二电流镜控制晶体管；第二电流镜输出晶体管，具有耦接到所述第二电流镜控制晶体管的栅极的栅极，其中所述第二电流镜输出晶体管将所述第三偏置电流晶体管的第二节点连接到所述第二电源导轨；以及跨过所述第三偏置电流晶体管耦接的转变时间减小晶体管，使得所述转变时间减小晶体管的第一节点耦接到所述第一电源导轨，所述转变时间减小晶体管的第二节点耦接到所述第三偏置电流晶体管的第二节点，其中所述转变时间减小晶体管的栅极耦接到所述第二偏置电流晶体管的第二节点，且其中所述转变时间减小晶体管的第二节点为所述比较器提供输出端口。
本发明的另一些示范性实施例提供一种张弛振荡器，包括：跨过设置电容器耦接的设置放电晶体管；跨过重置电容器耦接的重置放电晶体管；设置重置锁存器，具有耦接到所述设置放电晶体管的栅极的设置输出、以及耦接到所述重置放电晶体管的栅极的重置输出；设置比较器，具有耦接到所述设置重置锁存器的设置输入的设置比较器输出端口、耦接到基准电压节点的设置比较器第一输入端口、耦接到所述设置电容器的电极的设置比较器第二输入端口；以及重置比较器，具有耦接到所述设置重置锁存器的重置输入的重置比较器输出端口、耦接到所述基准电压节点的重置比较器第一输入端口、以及耦接到所述重置电容器的电极的重置比较器第二输入端口，其中所述设置比较器包括：第一、第二和第三偏置电流晶体管，其每个都具有耦接到第一电源导轨的第一节点且每个都具有耦接到调节输入的栅极；形成一对并联耦接的晶体管的第一和第二输入晶体管，其具有耦接到所述第一偏置电流晶体管的第二节点的公共节点，所述第一输入晶体管具有提供设置比较器第一输入端口的栅极，所述第二输入晶体管具有提供设置比较器第二输入端口的栅极；将所述第一输入晶体管耦接到第二电源导轨的第一电流镜控制晶体管；第一电流镜输出晶体管，具有耦接到所述第一电流镜控制晶体管的栅极的栅极，其中所述第一电流镜输出晶体管将所述第二偏置电流晶体管的第二节点耦接到所述第二电源导轨；将所述第二输入晶体管耦接到所述第二电源导轨的第二电流镜控制晶体管；第二电流镜输出晶体管，具有耦接到所述第二电流镜控制晶体管的栅极的栅极，其中所述第二电流镜输出晶体管将所述第三偏置电流晶体管的第二节点耦接到所述第二电源导轨；以及跨过所述第三偏置电流晶体管耦接的转变时间减小晶体管，使得所述转变时间减小晶体管的第一节点耦接到所述第一电源导轨，所述转变时间减小晶体管的第二节点耦接到所述第三偏置电流晶体管的第二节点，其中所述转变时间减小晶体管的栅极耦接到所述第二偏置电流晶体管的第二节点，并且其中所述转变时间减小晶体管的第二节点提供所述设置比较器输出端口。
本发明的又一些示范性实施例提供一种张弛振荡器，包括：跨过电容器耦接的晶体管；第一、第二和第三偏置电流晶体管，其每个都具有耦接到第一电源导轨的第一节点和耦接到调节输入的栅极；形成一对并联耦接的晶体管的第一和第二输入晶体管，其具有耦接到所述第一偏置电流晶体管的第二节点的公共节点，所述第一输入晶体管具有耦接到基准电压节点的提供比较器第一输入端口的栅极，所述第二输入晶体管具有耦接到所述电容器的提供比较器第二输入端口的栅极；将所述第一输入晶体管耦接到第二电源导轨的第一电流镜控制晶体管；第一电流镜输出晶体管，具有耦接到所述第一电流镜控制晶体管的栅极的栅极，其中所述第一电流镜输出晶体管将所述第二偏置电流晶体管的第二节点耦接到所述第二电源导轨；将所述第二输入晶体管耦接到所述第二电源导轨的第二电流镜控制晶体管；第二电流镜输出晶体管，具有耦接到所述第二电流镜控制晶体管的栅极的栅极，其中所述第二电流镜输出晶体管将所述第三偏置电流晶体管的第二节点耦接到所述第二电源导轨；以及跨过所述第三偏置电流晶体管耦接的转变时间减小晶体管，使得所述转变时间减小晶体管的第一节点耦接到所述第一电源导轨，所述转变时间减小晶体管的第二节点耦接到所述第三偏置电流晶体管的第二节点，其中所述转变时间减小晶体管的栅极耦接到所述第二偏置电流晶体管的第二节点，且其中所述转变时间减小晶体管的第二节点为比较器提供输出端口。
附图说明
结合附图参考以下对优选实施例的描述，可以更好地理解本发明及其目的和优点，附图中：
图1是常规张弛振荡器的电路图；
图2是示出图1的张弛振荡器产生的波形的波形图；
图3是根据本发明第一优选实施例的比较器的电路图；
图4是根据本发明第二优选实施例的比较器的电路图；
图5是根据本发明第三优选实施例的张弛振荡器的电路图；以及
图6是根据本发明第四优选实施例的张弛振荡器的电路图。
具体实施方式
下文结合附图给出的详细描述旨在作为对本发明当前优选实施例的描述，并非要表示可以实践本发明的唯一形式。要理解的是，可以通过旨在包含在本发明精神和范围之内的不同实施例实现相同或等价功能。在附图中，相似的附图标记始终用于表示相似的元件。此外，术语“包括”、“包含”或其任何其他变体旨在覆盖非排他性包括，使得包括一系列元素的模块、电路、装置部件、方法步骤和结构可以包括未明确列出或这种模块、电路、步骤或装置部件固有的其他元素。类似地，由“包括”引领的元素或步骤不排除（没有更多约束）包括该元素或步骤的额外相同元素或步骤的存在。在本说明书中，可以将术语栅极、源极和漏极分别与术语基极、发射极和集电极互换。此外，术语耦接和连接能够指元素之间的直接和间接连接两者。
在一个实施例中，本发明提供一种比较器，包括第一、第二和第三偏置电流晶体管，每个晶体管都具有耦接到第一电源导轨的第一节点，每个晶体管都具有耦接到调节输入的栅极。第一输入晶体管和第二输入晶体管形成一对并联耦接的晶体管，具有耦接到第一偏置电流晶体管第二节点的公共节点。第一输入晶体管具有提供比较器第一输入端口的栅极，第二输入晶体管具有提供比较器第二输入端口的栅极。第一电流镜控制晶体管将第一输入晶体管耦接到第二电源导轨，第一电流镜输出晶体管具有耦接到第一电流镜控制晶体管栅极的栅极。第一电流镜输出晶体管将第二偏置电流晶体管的第二节点耦接到第二电源导轨。
第二电流镜控制晶体管将第二输入晶体管耦接到第二电源导轨，第二电流镜输出晶体管具有耦接到第二电流镜控制晶体管栅极的栅极。第二电流镜输出晶体管将第三偏置电流晶体管的第二节点耦接到第二电源导轨。转变时间减小晶体管跨过第三偏置电流晶体管耦接，使得转变时间减小晶体管的第一节点耦接到第一电源导轨，转变时间减小晶体管的第二节点耦接到第三偏置电流晶体管的第二节点。转变时间减小晶体管的栅极耦接到第二偏置电流晶体管的第二节点，转变时间减小晶体管的第二节点为比较器提供输出端口。
在另一实施例中，本发明提供一种张弛振荡器，包括跨过设置电容器耦接的设置放电晶体管和跨过重置电容器耦接的重置放电晶体管。设置重置锁存器具有耦接到设置放电晶体管栅极的设置输出，锁存器的重置输出耦接到重置放电晶体管的栅极。具有设置比较器输出端口的设置比较器耦接到设置重置锁存器的设置输入，设置比较器第一输入端口耦接到基准电压节点，设置比较器第二输入端口耦接到设置电容器的电极。具有重置比较器输出端口的重置比较器耦接到设置重置锁存器的重置输入，重置比较器第一输入端口耦接到基准电压节点，重置比较器第二输入端口耦接到重置电容器的电极。设置比较器包括第一、第二和第三偏置电流晶体管，每个晶体管都具有耦接到第一电源导轨的第一节点，每个晶体管都具有耦接到调节输入的栅极。
第一输入晶体管和第二输入晶体管形成一对并联耦接的晶体管，具有耦接到第一偏置电流晶体管第二节点的公共节点。第一输入晶体管具有提供设置比较器第一输入端口的栅极，第二输入晶体管具有提供设置比较器第二输入端口的栅极。第一电流镜控制晶体管将第一输入晶体管耦接到第二电源导轨，第一电流镜输出晶体管具有耦接到第一电流镜控制晶体管栅极的栅极。第一电流镜输出晶体管将第二偏置电流晶体管的第二节点耦接到第二电源导轨。
第二电流镜控制晶体管将第二输入晶体管耦接到第二电源导轨，第二电流镜输出晶体管具有耦接到第二电流镜控制晶体管栅极的栅极。第二电流镜输出晶体管将第三偏置电流晶体管的第二节点耦接到第二电源导轨。转变时间减小晶体管跨过第三偏置电流晶体管耦接，使得转变时间减小晶体管的第一节点耦接到第一电源导轨，转变时间减小晶体管的第二节点耦接到第三偏置电流晶体管的第二节点。转变时间减小晶体管的栅极耦接到第二偏置电流晶体管的第二节点，转变时间减小晶体管的第二节点提供设置比较器输出端口。
在另一实施例中，本发明提供一种张弛振荡器，包括跨过电容器耦接的晶体管。提供了第一、第二和第三偏置电流晶体管，每个晶体管都具有耦接到第一电源导轨的第一节点和耦接到调节输入的栅极。第一输入晶体管和第二输入晶体管形成一对并联耦接的晶体管，具有耦接到第一偏置电流晶体管第二节点的公共节点。第一输入晶体管具有耦接到基准电压节点的提供比较器第一输入端口的栅极，第二输入晶体管具有耦接到电容器的提供比较器第二输入端口的栅极。第一电流镜控制晶体管将第一输入晶体管耦接到第二电源导轨，第一电流镜输出晶体管具有耦接到第一电流镜控制晶体管栅极的栅极。第一电流镜输出晶体管将第二偏置电流晶体管的第二节点耦接到第二电源导轨。
第二电流镜控制晶体管将第二输入晶体管耦接到第二电源导轨，第二电流镜输出晶体管具有耦接到第二电流镜控制晶体管栅极的栅极。第二电流镜输出晶体管将第三偏置电流晶体管的第二节点耦接到第二电源导轨。转变时间减小晶体管跨过第三偏置电流晶体管耦接，使得转变时间减小晶体管的第一节点耦接到第一电源导轨，转变时间减小晶体管的第二节点耦接到第三偏置电流晶体管的第二节点。转变时间减小晶体管的栅极耦接到第二偏置电流晶体管的第二节点，转变时间减小晶体管的第二节点为比较器提供输出端口。
参考图1，示出常规张弛振荡器100的电路图。张弛振荡器100包括一侧的电源电压节点VDD和另一侧的第一偏置晶体管102的漏极和栅电极之间耦接的恒流源101。第一偏置晶体管102的栅电极耦接到第一镜晶体管103的栅电极，两个晶体管102、103的源电极耦接到返回电压节点（地或GND）。
第二偏置晶体管104的源电极耦接到电源电压节点VDD，第二偏置晶体管104的栅电极耦接到其自己的漏电极，并耦接到第一镜晶体管103的漏电极和第二镜晶体管105的栅电极两者。第二镜晶体管105的源电极耦接到电源电压节点VDD，第二镜晶体管105的漏电极耦接到设置电容器106的第一电极。设置电容器106的第二电极耦接到地GND，设置电容器106的第一电极还耦接到设置放电晶体管107的漏电极和设置比较器108的正输入两者。
张弛振荡器100还包括设置重置锁存器109，其设置输入S耦接到设置比较器108的输出。还有第三镜晶体管110，其具有耦接到电源电压节点VDD的源电极、耦接到第二偏置晶体管104的栅电极的栅电极、以及耦接到重置电容器111的第一电极的漏电极。重置电容器111的第二电极耦接到地GND，重置电容器111的第一电极还耦接到重置放电晶体管112的漏电极和重置比较器113的正输入。重置比较器113的输出耦接到设置重置锁存器109的重置输入R，两个比较器108、113的负输入都耦接到公共阈值电压参考节点VREF。
设置重置锁存器109的输出QBAR耦接到重置放电晶体管112的栅电极，设置重置锁存器109的输出Q耦接到设置放电晶体管107的栅电极。设置放电晶体管107和重置放电晶体管112具有耦接到地GND的源电极，如图所示，振荡器输出节点114耦接到设置重置锁存器109的输出Q。然而，如果需要，振荡器输出节点114可以耦接到设置重置锁存器109的输出QBAR。对本领域技术人员显然的是，向振荡器输出节点114提供输出信号SOUT，该输出信号SOUT的频率取决于设置和重置电容器106、111的充电速率。然而，输出信号SOUT的精确度和可得最大频率取决于比较器108、113从低到高和从高到低转变的反应时间。
参考图2的波形图，示出由常规张弛振荡器100产生的波形。如图所示，在设置比较器108的正输入处产生基本锯齿波形S1。该锯齿波形S1具有设置电容器106的充电导致的上升斜破部分和设置电容器106的放电导致的下降部分。理想地，一旦锯齿波形S1达到与从参考节点VREF供应的阈值基准电压VTH相等的电势，设置比较器108的输出处的输出脉冲P1就从低转变到高。然而，有设置比较器108的内部电路的响应时间导致的固有低到高转变延迟DLH。结果，输出脉冲P1不会在锯齿波形S1一达到与阈值基准电压VTH相等的电势就立即从低转变到高。此外，由于设置重置锁存器109中的固有延迟以及设置放电晶体管107的响应时间，锯齿波形S1不会在脉冲P1从低转变到高之后就立即下降到零伏。
在锯齿波形S1降到阈值基准电压VTH以下时，存在由设置比较器108的内部电路的响应时间导致的固有高到低转变延迟DHL。这种高到低转变延迟DHL增大了脉冲P1从高到低的转变时间。
还在重置比较器113的正输入处产生基本锯齿波形S2。这个锯齿波形S2是由重置电容器111的充放电导致的。理想地，一旦锯齿波形S2达到与从参考节点VREF供应的阈值基准电压VTH相等的电势，重置比较器113的输出处的输出脉冲P2就从低转变到高。然而，又有重置比较器113的内部电路的响应时间导致的固有低到高转变延迟DLH。结果，输出脉冲P2不会在锯齿波形S2一达到等于阈值基准电压VTH的电势就立即从低转变到高。此外，由于设置重置锁存器109中的固有延迟以及重置放电晶体管112的响应时间，锯齿波形S2不会在脉冲P2从低转变到高之后就立即降到零伏。
以与上述类似的方式，在锯齿波形S2降到阈值基准电压VTH以下时，存在由重置比较器113的内部电路的响应时间导致的固有高到低转变延迟DHL。这种高到低转变延迟DHL增加了脉冲P2从高到低的转变时间。
脉冲P1和P2控制设置重置锁存器109的输出Q和QBAR，导致相应的输出信号SOUT和SOUT1，其中SOUT1与SOUT反相。对本领域技术人员显然的是，输出信号SOUT和SOUT1的频率Fout的精确度取决于每个比较器108、113的低到高转变延迟DLH。因此，如果每个比较器108、113的低到高转变延迟DLH改变，那么输出信号SOUT和SOUT1的频率Fout的精确度也将改变。因此，有益的是减小每个比较器108、113的低到高转变延迟，从而将减小这种延迟的变化。类似地，每个比较器108、113的高到低转变延迟DHL影响输出信号SOUT和SOUT1的可得最大频率Fout，因此减小这种延迟同样是有益的。
参考图3，示出根据本发明第一优选实施例的比较器300的电路图。比较器300包括第一偏置电流晶体管301、第二偏置电流晶体管302和第三偏置电流晶体管303。偏置电流晶体管301、302、303中的每个都具有耦接到第一电源导轨VDD的第一节点，偏置电流晶体管301、302、303中的每个都具有耦接到公共调节输入VB的栅极。第一、第二和第三偏置电流晶体管301、302、303是相同的且因此具有相同的跨过它们的沟道的导电属性。运行时，它们均提供偏置电流IB，在第一、第二和第三偏置电流晶体管301、302、303的每个中偏置电流IB都具有相同的最大电流极限。
第一输入晶体管304和第二输入晶体管305形成一对并联耦接的晶体管306，具有耦接到第一偏置电流晶体管301的第二节点的公共节点。第一输入晶体管304具有提供比较器第一输入端口VREF的栅极，第二输入晶体管305具有提供比较器第二输入端口VIN的栅极。第一输入晶体管304和第二输入晶体管305是相同的，在向比较器第一输入端口VREF和比较器第二输入端口VIN施加相等电势时，相等的电流IB/2流经第一输入晶体管304和第二输入晶体管305两者。
有将第一输入晶体管304耦接到第二电源导轨GND的第一电流镜控制晶体管307。还有第一电流镜输出晶体管308，其具有耦接到第一电流镜控制晶体管307栅极的栅极。第一电流镜输出晶体管308将第二偏置电流晶体管302的第二节点耦接到第二电源导轨GND，第一电流镜输出晶体管308比第一电流镜控制晶体管307更大。更特别地，第一电流镜输出晶体管308的宽长比（W/L）至少是第一电流镜控制晶体管307的宽长比（W/L）的两倍。
第二电流镜控制晶体管309将第二输入晶体管305耦接到第二电源导轨GND。还有第二电流镜输出晶体管310，具有耦接到第二电流镜控制晶体管309栅极的栅极。第二电流镜输出晶体管310将第三偏置电流晶体管303的第二节点耦接到第二电源导轨GND，第二电流镜输出晶体管310比第二电流镜控制晶体管309更大。同样，更特别地，第二电流镜输出晶体管310的宽长比（W/L）至少是第二电流镜控制晶体管309的宽长比（W/L）的两倍。
比较器300还包括跨过第三偏置电流晶体管303耦接的转变时间减小晶体管311。转变时间减小晶体管311的第一节点耦接到第一电源导轨VDD，转变时间减小晶体管的第二节点耦接到第三偏置电流晶体管303的第二节点。转变时间减小晶体管311的栅极耦接到第二偏置电流晶体管302的第二节点，转变时间减小晶体管311的第二节点为比较器300提供输出端口VOUT。还有另一个输出端口VOUT1，其通过倒相器314耦接到输出端口VOUT，简单地提供输出端口VOUT处的信号或电压电平的反相输出。
在第一电流镜输出晶体管308和第二偏置电流晶体管302之间插入有第一隔离晶体管312。还在第二电流镜输出晶体管310和第三偏置电流晶体管303之间插入有第二隔离晶体管313。第一隔离晶体管312和第二隔离晶体管313的栅极都耦接到偏压，在本实施例中偏压是公共隔离晶体管偏压VCAS。对本领域技术人员显然的是，第一隔离晶体管312和第二隔离晶体管313分别减弱了第一电流镜输出晶体管308和第二电流镜输出晶体管310的电容负载效应。因此，包括第一隔离晶体管312和第二隔离晶体管313实现了输出端口VOUT处响应时间的减小。
在本实施例中，晶体管301、302、303、304、305和311是P沟道场效应晶体管（FET），晶体管307、308、309、310、312和313是N沟道FET。此外，运行时，通常将VDD设置为大约3.3伏，将VB设置为大约2.3伏，将VCAS设置为大约1.1伏。此外，对于高频和低功率应用，可以将VREF设置为大约0.4伏的低电压。
如果向比较器第二输入端口VIN供应锯齿波形S1，同时为比较器第一输入端口VREF供应恒定阈值基准电压VTH，那么在锯齿波形S1处在零伏时，通过第一偏置电流晶体管301供应的所有偏置电流IB将流经第二输入晶体管305。因此通过第一偏置电流晶体管301供应的所有偏置电流IB将流经第二电流镜控制晶体管309。在这种运行状态中，晶体管304、307和308将处于非传导（截止）状态，因此第二偏置电流晶体管302将转变时间减小晶体管311的栅极拉到大约VDD。因此转变时间减小晶体管311处于非传导状态，由于第二电流镜输出晶体管310处于传导（导通）状态，所以输出端口VOUT将被拉向GND（零伏）。
在锯齿波形S1的电压稍大于阈值基准电压VTH时，通过第一偏置电流晶体管301供应的大部分偏置电流IB将流经第一输入晶体管304。这导致与第二电流镜控制晶体管309中流动的电流相比，更大比例的偏置电流IB流经第一电流镜控制晶体管307。因此，第二电流镜输出晶体管310实质上转变到非传导状态，而第一电流镜输出晶体管308处于传导状态，其将转变时间减小晶体管311的栅极拉向GND。在转变时间减小晶体管311的栅极电压下降到VDD-VT（其中VT是晶体管的导通阈值电压）时，晶体管311开始导电且因此将输出端口VOUT连接到VDD。
由于转变时间减小晶体管311的宽长比（W/L）较大，它迅速使输出端口VOUT的状态从零伏（GND）转变到VDD，由此减小了比较器300固有的低到高转变延迟DLH。类似地，在锯齿波形S1的电压衰减从而稍低于阈值基准电压VTH时，通过第一偏置电流晶体管301供应的大部分偏置电流IB将再次流经第二输入晶体管305。结果，第二电流镜输出晶体管310将输出端口VOUT从VDD迅速拉向零伏（GND），由此减小比较器300固有的高到低转变延迟DHL。对于本领域技术人员而言显然的是，比较器第一输入端口VREF和比较器第二输入端口VIN可以互换，从而将锯齿波形S1施加到倒相输入而非比较器300的非倒相。就此而言，根据比较器300应用的运行要求，可以将输出端口VOUT或VOUT1的任一个或两者用作比较器300的输出端口。
参考图4，示出根据本发明第二优选实施例的比较器400的电路图。比较器400包括第一偏置电流晶体管401、第二偏置电流晶体管402和第三偏置电流晶体管403。偏置电流晶体管401、402、403中的每个都具有耦接到第一电源导轨GND的第一节点，偏置电流晶体管401、402、403中的每个都具有耦接到公共调节输入VB的栅极。第一、第二和第三偏置电流晶体管401、402、403是相同的且因此具有相同的跨过它们的沟道的导电属性。运行时，它们均提供偏置电流IB，在第一、第二和第三偏置电流晶体管401、402、403的每个中偏置电流IB都具有相同的最大电流极限。
第一输入晶体管404和第二输入晶体管405形成一对并联耦接的晶体管406，具有耦接到第一偏置电流晶体管401的第二节点的公共节点。第一输入晶体管404具有提供比较器第二输入端口VIN的栅极，第二输入晶体管405具有提供比较器第一输入端口VREF的栅极。第一输入晶体管404和第二输入晶体管405是相同的，在向比较器第一输入端口VREF和比较器第二输入端口VIN施加相等电势时，相等的电流IB/2流经第一输入晶体管404和第二输入晶体管405两者。
有将第一输入晶体管404耦接到第二电源导轨VDD的第一电流镜控制晶体管407。还有第一电流镜输出晶体管408，其具有耦接到第一电流镜控制晶体管407栅极的栅极。第一电流镜输出晶体管408将第二偏置电流晶体管402的第二节点耦接到第二电源导轨VDD，第一电流镜输出晶体管408比第一电流镜控制晶体管407更大。更特别地，第一电流镜输出晶体管408的宽长比（W/L）至少是第一电流镜控制晶体管407的宽长比（W/L）的两倍。
第二电流镜控制晶体管409将第二输入晶体管405耦接到第二电源导轨VDD。还有第二电流镜输出晶体管410，其具有耦接到第二电流镜控制晶体管409栅极的栅极。第二电流镜输出晶体管410将第三偏置电流晶体管403的第二节点耦接到第二电源导轨VDD，第二电流镜输出晶体管410比第二电流镜控制晶体管409更大。同样，更特别地，第二电流镜输出晶体管410的宽长比（W/L）至少是第二电流镜控制晶体管409的宽长比（W/L）的两倍。
比较器400还包括跨过第三偏置电流晶体管403耦接的转变时间减小晶体管411。转变时间减小晶体管411的第一节点耦接到第一电源导轨GND，转变时间减小晶体管的第二节点耦接到第三偏置电流晶体管403的第二节点。转变时间减小晶体管411的栅极耦接到第二偏置电流晶体管402的第二节点，转变时间减小晶体管411的第二节点为比较器400提供输出端口VOUT。还有另一个输出端口VOUT1，其通过倒相器414耦接到输出端口VOUT，简单地提供输出端口VOUT处的信号或电压电平的反相输出。
在第一电流镜输出晶体管408和第二偏置电流晶体管402之间插入有第一隔离晶体管412。还在第二电流镜输出晶体管410和第三偏置电流晶体管403之间插入有第二隔离晶体管413。第一隔离晶体管412和第二隔离晶体管413的栅极都耦接到偏压，在本实施例中偏压是公共隔离晶体管偏压VCAS。第一隔离晶体管412和第二隔离晶体管413分别减弱了第一电流镜输出晶体管408和第二电流镜输出晶体管410的电容负载效应。因此，如上所述，包括第一隔离晶体管412和第二隔离晶体管413实现了输出端口VOUT处响应时间的减小。
在本实施例中，晶体管401、402、403、404、405和411是N沟道FET，晶体管407、408、409、410、412和413是P沟道FET。此外，运行时，通常将VDD设置为大约3.3伏，将VB设置为大约1伏，将VACS设置为大约2.2伏。因此，在本实施例中显然的是，VREF必须至少为1.2伏，因此不能在与比较器300相同的高频和低功率应用下工作。
如果向比较器第二输入端口VIN供应锯齿波形S1，同时为比较器第一输入端口VREF供应恒定阈值基准电压VTH，那么当锯齿波形S1处在零伏时，通过第一偏置电流晶体管401的所有偏置电流IB将流经第二输入晶体管405。因此流经第一偏置电流晶体管401的所有偏置电流IB将流经第二电流镜控制晶体管409。在该运行状态中，晶体管404、407和408将处于非传导（截止）状态，因此第二偏置电流晶体管402将转变时间减小晶体管411的栅极拉向GND。因此转变时间减小晶体管411处于非传导状态，由于第二电流镜输出晶体管410处于传导（导通）状态，所以输出端口VOUT将被拉向VDD。
在锯齿波形S1的电压稍大于阈值基准电压VTH时，流经第一偏置电流晶体管401的大部分偏置电流IB将流经第一输入晶体管404。这导致与第二电流镜控制晶体管409中流动的电流相比，更大比例的偏置电流IB流经第一电流镜控制晶体管407。因此，第二电流镜输出晶体管410实质上转变到非传导状态，而第一电流镜输出晶体管408处于传导状态，其将转变时间减小晶体管411的栅极拉向VDD。在转变时间减小晶体管411的栅极电压上升到GND+VT（其中VT是晶体管的导通阈值电压）时，晶体管411开始导电且因此将输出端口VOUT连接到GND。
由于转变时间减小晶体管411的宽长比（W/L）较大，所以它迅速使输出端口VOUT的状态从VDD伏转变到GND，由此减小了比较器400固有的高到低转变延迟DHL。类似地，在锯齿波形S1的电压衰减从而稍低于阈值基准电压VTH时，流经第一偏置电流晶体管401的大部分偏置电流IB将再次流经第二输入晶体管405。结果，第二电流镜输出晶体管410将把输出端口VOUT从GND迅速拉向VDD伏，由此减小比较器400固有的低到高转变延迟DLH。如上，对于本领域的技术人员而言显然的是，比较器第一输入端口VREF和比较器第二输入端口VIN可以互换，从而将锯齿波形S1施加到非倒相输入而非比较器400的倒相输入。就此而言，根据比较器400应用的工作要求，可以将输出端口VOUT或VOUT1的任一个或两者用作比较器400的输出端口。
参考图5，示出根据本发明第三优选实施例的张弛振荡器500的电路图。张弛振荡器500是现有技术张弛振荡器300的改进型，为避免重复，将仅描述差异。张弛振荡器500具有设置比较器508，其是具有公共隔离晶体管偏压VACS和公共调节输入VB的比较器300。如图所示，设置比较器第二输入端口（+）耦接到设置电容器106的电极，放电晶体管107跨过设置电容器106耦接。
张弛振荡器500还有重置比较器513，其是具有公共隔离晶体管偏压VACS和公共调节输入VB的比较器300。重置比较器第二输入端口（+）耦接到重置电容器111的电极，重置放电晶体管112跨过重置电容器111耦接。此外，设置比较器输出端口耦接到设置重置锁存器109的设置输入，重置比较器输出端口耦接到设置重置锁存器109的重置输入。振荡器输出节点OUT耦接到设置重置锁存器109的输出Q，但如果需要的话，可以将其耦接到设置重置锁存器109的输出QBAR。
参考图6，示出根据本发明第四优选实施例的张弛振荡器600的电路图。张弛振荡器600具有一侧的电源电压节点VDD和另一侧的第一参考晶体管602的漏极和栅电极之间耦接的恒流源601。第一参考晶体管602的栅电极耦接到第一镜晶体管603的栅电极，两个晶体管602、603的源电极耦接到返回电压节点（地GND）。
第二参考晶体管604的源电极耦接到电源电压节点VDD，第二参考晶体管604的栅电极耦接到其自己的漏电极，并耦接到第一镜晶体管603的漏电极和第二镜晶体管605的栅电极。第二镜晶体管605的源电极耦接到电源电压节点VDD，第二镜晶体管605的漏电极耦接到电容器606的第一电极。电容器606的第二电极耦接到地GND，设置电容器606的第一电极还耦接到放电晶体管607的漏电极和比较器608的正输入。因此，放电晶体管607跨过电容器606耦接。
比较器608是具有公共隔离晶体管偏压VCAS和公共调节输入VB的比较器300。比较器608的输出通过延迟电路609耦接到放电晶体管607的栅极。此外，振荡器输出节点OUT耦接到比较器608的输出，如果需要的话，输出节点OUT可以通过缓冲电路耦接。
对本领域技术人员显然的是，尽管振荡器500和600使用比较器300，但也可以使用比较器400。此外，对振荡器电路做微小调整，可以互换这些比较器300、400的倒相和非倒相输入。就此而言，可以将输出端口VOUT或VOUT1的任一个或两者用作比较器300或400的输出端口。
有利地，本发明实现了比较器中固有低到高转变延迟DLH和/或高到低转变延迟DHL的减小或缓解。更特别地，于是偏置电流IB可以较小，且因此比较器300、400的功耗小于常规快速响应比较器。本发明对于使用这种较低功耗比较器的张弛振荡器也特别有利，在较低功耗比较器中，不希望有固有的低到高转变延迟DLH和/或高到低转变延迟DHL的任一种或两者。
已经为了例示和说明而给出了对本发明优选实施例的描述，但并非要将本发明穷举或限制到所公开的形式。本领域技术人员将要认识到，可以对上述实施例做出改变而不脱离其广义的发明构思。因此将理解，本发明不限于所公开的具体实施例，而是覆盖所附权利要求界定的本发明精神和范围之内的修改。

Claims (20)

1.一种比较器，包括：
第一、第二和第三偏置电流晶体管，其每个都具有耦接到第一电源导轨的第一节点且每个都具有耦接到调节输入的栅极；
形成一对并联耦接的晶体管的第一和第二输入晶体管，具有耦接到所述第一偏置电流晶体管的第二节点的公共节点，所述第一输入晶体管具有提供比较器第一输入端口的栅极，所述第二输入晶体管具有提供比较器第二输入端口的栅极；
将所述第一输入晶体管耦接到第二电源导轨的第一电流镜控制晶体管；
第一电流镜输出晶体管，具有耦接到所述第一电流镜控制晶体管的栅极的栅极，其中所述第一电流镜输出晶体管将所述第二偏置电流晶体管的第二节点连接到所述第二电源导轨；
将所述第二输入晶体管耦接到所述第二电源导轨的第二电流镜控制晶体管；
第二电流镜输出晶体管，具有耦接到所述第二电流镜控制晶体管的栅极的栅极，其中所述第二电流镜输出晶体管将所述第三偏置电流晶体管的第二节点连接到所述第二电源导轨；以及
跨过所述第三偏置电流晶体管耦接的转变时间减小晶体管，使得所述转变时间减小晶体管的第一节点耦接到所述第一电源导轨，所述转变时间减小晶体管的第二节点耦接到所述第三偏置电流晶体管的第二节点，其中所述转变时间减小晶体管的栅极耦接到所述第二偏置电流晶体管的第二节点，且其中所述转变时间减小晶体管的第二节点为所述比较器提供输出端口。
2.根据权利要求1所述的比较器，其中所述第一、第二和第三偏置电流晶体管基本相同且具有相同的跨过它们的沟道的导电属性。
3.根据权利要求2所述的比较器，其中在运行时，所述第一、第二和第三偏置电流晶体管具有基本相同的最大电流极限。
4.根据权利要求1所述的比较器，其中所述第一和第二输入晶体管基本相同。
5.根据权利要求4所述的比较器，其中在运行中，当向所述第一和第二比较器输入端口施加相等电势时，相等电流流经所述第一和第二输入晶体管。
6.根据权利要求1所述的比较器，其中所述第一电流镜输出晶体管比所述第一电流镜控制晶体管更大。
7.根据权利要求1所述的比较器，其中所述第一电流镜输出晶体管的宽长比至少是所述第一电流镜控制晶体管的宽长比的两倍。
8.根据权利要求1所述的比较器，其中所述第二电流镜输出晶体管的宽长比至少是所述第二电流镜控制晶体管的宽长比的两倍。
9.根据权利要求1所述的比较器，还包括连接于所述第一电流镜输出晶体管和所述第二偏置电流晶体管之间的第一隔离晶体管。
10.根据权利要求9所述的比较器，还包括连接于所述第二电流镜输出晶体管和所述第三偏置电流晶体管之间的第二隔离晶体管。
11.一种张弛振荡器，包括：
跨过设置电容器耦接的设置放电晶体管；
跨过重置电容器耦接的重置放电晶体管；
设置重置锁存器，具有耦接到所述设置放电晶体管的栅极的设置输出、以及耦接到所述重置放电晶体管的栅极的重置输出；
设置比较器，具有耦接到所述设置重置锁存器的设置输入的设置比较器输出端口、耦接到基准电压节点的设置比较器第一输入端口、耦接到所述设置电容器的电极的设置比较器第二输入端口；以及
重置比较器，具有耦接到所述设置重置锁存器的重置输入的重置比较器输出端口、耦接到所述基准电压节点的重置比较器第一输入端口、以及耦接到所述重置电容器的电极的重置比较器第二输入端口，
其中所述设置比较器包括：
第一、第二和第三偏置电流晶体管，其每个都具有耦接到第一电源导轨的第一节点且每个都具有耦接到调节输入的栅极；
形成一对并联耦接的晶体管的第一和第二输入晶体管，其具有耦接到所述第一偏置电流晶体管的第二节点的公共节点，所述第一输入晶体管具有提供设置比较器第一输入端口的栅极，所述第二输入晶体管具有提供设置比较器第二输入端口的栅极；
将所述第一输入晶体管耦接到第二电源导轨的第一电流镜控制晶体管；
第一电流镜输出晶体管，具有耦接到所述第一电流镜控制晶体管的栅极的栅极，其中所述第一电流镜输出晶体管将所述第二偏置电流晶体管的第二节点耦接到所述第二电源导轨；
将所述第二输入晶体管耦接到所述第二电源导轨的第二电流镜控制晶体管；
第二电流镜输出晶体管，具有耦接到所述第二电流镜控制晶体管的栅极的栅极，其中所述第二电流镜输出晶体管将所述第三偏置电流晶体管的第二节点耦接到所述第二电源导轨；以及
跨过所述第三偏置电流晶体管耦接的转变时间减小晶体管，使得所述转变时间减小晶体管的第一节点耦接到所述第一电源导轨，所述转变时间减小晶体管的第二节点耦接到所述第三偏置电流晶体管的第二节点，其中所述转变时间减小晶体管的栅极耦接到所述第二偏置电流晶体管的第二节点，并且其中所述转变时间减小晶体管的第二节点提供所述设置比较器输出端口。
12.根据权利要求11所述的张弛振荡器，其中所述设置比较器第一输入端口和所述重置比较器第一输入端口耦接到公共基准电压节点。
13.根据权利要求11所述的张弛振荡器，其中所述第一、第二和第三偏置电流晶体管是相同的。
14.根据权利要求11所述的张弛振荡器，其中在向所述第一和第二设置比较器输入端口施加相等电势时，相等电流流经所述第一和第二输入晶体管。
15.根据权利要求11所述的张弛振荡器，其中所述重置比较器包括：
第一、第二和第三偏置电流晶体管，其每个都具有耦接到第一电源导轨的第一节点且每个都具有耦接到调节输入的栅极；
形成一对并联耦接的晶体管的第一和第二输入晶体管，具有耦接到所述第一偏置电流晶体管的第二节点的公共节点，所述第一输入晶体管具有提供所述重置比较器第一输入端口的栅极，所述第二输入晶体管具有提供所述重置比较器第二输入端口的栅极；
将所述第一输入晶体管耦接到第二电源导轨的第一电流镜控制晶体管；
第一电流镜输出晶体管，具有耦接到所述第一电流镜控制晶体管的栅极的栅极，其中所述第一电流镜输出晶体管将所述第二偏置电流晶体管的第二节点耦接到所述第二电源导轨；
将所述第二输入晶体管耦接到所述第二电源导轨的第二电流镜控制晶体管；
第二电流镜输出晶体管，具有耦接到所述第二电流镜控制晶体管的栅极的栅极，其中所述第二电流镜输出晶体管将所述第三偏置电流晶体管的第二节点耦接到所述第二电源导轨；以及
跨过所述第三偏置电流晶体管耦接的转变时间减小晶体管，使得所述转变时间减小晶体管的第一节点耦接到所述第一电源导轨，所述转变时间减小晶体管的第二节点耦接到所述第三偏置电流晶体管的第二节点，其中所述转变时间减小晶体管的栅极耦接到所述第二偏置电流晶体管的第二节点，且其中所述转变时间减小晶体管的第二节点提供所述重置比较器输出端口。
16.根据权利要求15所述的张弛振荡器，其中所述第一电流镜输出晶体管的宽长比至少是所述第一电流镜控制晶体管的宽长比的两倍。
17.根据权利要求16所述的张弛振荡器，其中所述第二电流镜输出晶体管的宽长比至少是所述第二电流镜控制晶体管的宽长比的两倍。
18.一种张弛振荡器，包括：
跨过电容器耦接的晶体管；
第一、第二和第三偏置电流晶体管，其每个都具有耦接到第一电源导轨的第一节点和耦接到调节输入的栅极；
形成一对并联耦接的晶体管的第一和第二输入晶体管，其具有耦接到所述第一偏置电流晶体管的第二节点的公共节点，所述第一输入晶体管具有耦接到基准电压节点的提供比较器第一输入端口的栅极，所述第二输入晶体管具有耦接到所述电容器的提供比较器第二输入端口的栅极；
将所述第一输入晶体管耦接到第二电源导轨的第一电流镜控制晶体管；
第一电流镜输出晶体管，具有耦接到所述第一电流镜控制晶体管的栅极的栅极，其中所述第一电流镜输出晶体管将所述第二偏置电流晶体管的第二节点耦接到所述第二电源导轨；
将所述第二输入晶体管耦接到所述第二电源导轨的第二电流镜控制晶体管；
第二电流镜输出晶体管，具有耦接到所述第二电流镜控制晶体管的栅极的栅极，其中所述第二电流镜输出晶体管将所述第三偏置电流晶体管的第二节点耦接到所述第二电源导轨；以及
跨过所述第三偏置电流晶体管耦接的转变时间减小晶体管，使得所述转变时间减小晶体管的第一节点耦接到所述第一电源导轨，所述转变时间减小晶体管的第二节点耦接到所述第三偏置电流晶体管的第二节点，其中所述转变时间减小晶体管的栅极耦接到所述第二偏置电流晶体管的第二节点，且其中所述转变时间减小晶体管的第二节点为比较器提供输出端口。
19.根据权利要求18所述的张弛振荡器，其中所述第一电流镜输出晶体管的宽长比至少是所述第一电流镜控制晶体管的宽长比的两倍。
20.根据权利要求19所述的张弛振荡器，其中所述第二电流镜输出晶体管的宽长比至少是所述第二电流镜控制晶体管的宽长比的两倍。
CN201210257566.3A 2012-07-24 2012-07-24 比较器和采用比较器的张弛振荡器 Active CN103580655B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210257566.3A CN103580655B (zh) 2012-07-24 2012-07-24 比较器和采用比较器的张弛振荡器
US13/609,282 US8643443B1 (en) 2012-07-24 2012-09-11 Comparator and relaxation oscillator employing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210257566.3A CN103580655B (zh) 2012-07-24 2012-07-24 比较器和采用比较器的张弛振荡器

Publications (2)

Publication Number Publication Date
CN103580655A true CN103580655A (zh) 2014-02-12
CN103580655B CN103580655B (zh) 2017-05-17

Family

ID=49994305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210257566.3A Active CN103580655B (zh) 2012-07-24 2012-07-24 比较器和采用比较器的张弛振荡器

Country Status (2)

Country Link
US (1) US8643443B1 (zh)
CN (1) CN103580655B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106664079A (zh) * 2014-07-12 2017-05-10 德州仪器公司 具有电流及电压偏移消除的松弛振荡器
CN109690948A (zh) * 2016-08-31 2019-04-26 德克萨斯仪器股份有限公司 用于低功率张弛振荡器的方法和装置
CN111697947A (zh) * 2020-06-17 2020-09-22 长沙锐逸微电子有限公司 一种对温度不敏感的高精度宽范围张弛振荡器

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130223152A1 (en) * 2011-08-02 2013-08-29 Elpida Memory, Inc. Clock generator
CN104935303B (zh) 2014-03-19 2019-01-18 恩智浦美国有限公司 张驰振荡器
CN106357236B (zh) 2015-07-14 2021-07-27 恩智浦美国有限公司 变频张弛振荡器
US9977454B1 (en) * 2015-09-23 2018-05-22 Cadence Design Systems, Inc. Methods and apparatuses for a CMOS-based process insensitive current reference circuit
CN106612112B (zh) 2015-10-21 2022-02-08 恩智浦美国有限公司 具有共享有源负载的轨对轨比较器
US10153752B2 (en) * 2016-01-06 2018-12-11 Disruptive Technologies Research As Relaxation oscillator circuit for low frequency and low power dissipation
CN106160703B (zh) * 2016-07-20 2019-05-24 珠海全志科技股份有限公司 比较器及张弛振荡器
CN107809223B (zh) 2016-09-08 2023-06-09 恩智浦美国有限公司 低温度系数时钟信号发生器
JP6869813B2 (ja) * 2017-05-31 2021-05-12 エイブリック株式会社 弛張型発振器、および弛張型発振器を備えた無線機器
CN108880507A (zh) * 2018-09-18 2018-11-23 杭州洪芯微电子科技有限公司 张弛振荡器
CN111147048B (zh) * 2018-11-06 2023-08-18 智原微电子(苏州)有限公司 弛缓震荡电路
US10734975B1 (en) 2019-05-08 2020-08-04 Nxp Usa, Inc. Current-controlled oscillator
JP2022143734A (ja) * 2021-03-18 2022-10-03 セイコーエプソン株式会社 半導体集積回路
US11496119B1 (en) 2021-08-09 2022-11-08 Powerchip Semiconductor Manufacturing Corporation Oscillator circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1296665A (zh) * 1998-12-04 2001-05-23 密克罗奇普技术公司 带有温度补偿和各种操作模式的精确弛豫振荡器
CN101179266A (zh) * 2006-11-10 2008-05-14 天时电子股份有限公司 不受温度变化及供应电压变化影响的稳定振荡器
US20100141348A1 (en) * 2008-12-04 2010-06-10 Electronics And Telecommunications Research Institute Low-power relaxation oscillator and rfid tag using the same
US20100171558A1 (en) * 2009-01-06 2010-07-08 Hyoung Rae Kim Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4535305A (en) 1981-07-30 1985-08-13 Tokyo Shibaura Denki Kabushiki Kaisha Transmission gate relaxation oscillator having comparator
JPS61107810A (ja) * 1984-10-31 1986-05-26 Toshiba Corp 電圧制御発振回路
US6320429B1 (en) * 1991-06-28 2001-11-20 Fuji Electric Co., Ltd. Integrated circuit having a comparator circuit including at least one differential amplifier
US5287068A (en) * 1992-08-27 1994-02-15 Harris Corporation Comparator amplifier
US5369319A (en) * 1992-12-21 1994-11-29 Delco Electronics Corporation Comparator having temperature and process compensated hysteresis characteristic
US5488321A (en) * 1993-04-07 1996-01-30 Rambus, Inc. Static high speed comparator
US6051999A (en) * 1998-01-14 2000-04-18 Intel Corporation Low voltage programmable complementary input stage sense amplifier
US6020792A (en) 1998-03-19 2000-02-01 Microchip Technology Inc. Precision relaxation oscillator integrated circuit with temperature compensation
US6172535B1 (en) * 1999-11-04 2001-01-09 Analog Devices, Inc. High-speed analog comparator structures and methods
FR2806856B1 (fr) * 2000-03-21 2004-10-15 St Microelectronics Sa Dispositif de comparaison a tres basse consommation
US6535030B1 (en) * 2001-06-19 2003-03-18 Xilinx, Inc. Differential comparator with offset correction
JP2005519515A (ja) * 2002-03-05 2005-06-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電圧比較器
US7109804B2 (en) 2004-04-27 2006-09-19 Maxim Integrated Products, Inc. Precision relaxation oscillator without comparator delay errors
DE102005043376B4 (de) * 2005-09-12 2013-08-01 Austriamicrosystems Ag Oszillatoranordnung und Verfahren zum Erzeugen eines periodischen Signals
US7733191B2 (en) 2007-02-28 2010-06-08 Freescale Semiconductor, Inc. Oscillator devices and methods thereof
US7847648B2 (en) 2008-10-13 2010-12-07 Texas Instruments Incorporated Oscillator with delay compensation
US8054141B2 (en) 2008-12-31 2011-11-08 Stmicroelectronics, Inc. Method and circuit for cancelling out comparator-delay in the relaxation oscillator
US7902894B2 (en) * 2009-06-26 2011-03-08 Alpha and Omega Semiconductor Inc. Accurate hysteretic comparator and method
US8026770B2 (en) 2009-07-01 2011-09-27 Synaptics, Inc. Relaxation oscillator
US8471749B2 (en) * 2011-07-18 2013-06-25 Freescale Semiconductor, Inc. Comparator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1296665A (zh) * 1998-12-04 2001-05-23 密克罗奇普技术公司 带有温度补偿和各种操作模式的精确弛豫振荡器
CN101179266A (zh) * 2006-11-10 2008-05-14 天时电子股份有限公司 不受温度变化及供应电压变化影响的稳定振荡器
US20100141348A1 (en) * 2008-12-04 2010-06-10 Electronics And Telecommunications Research Institute Low-power relaxation oscillator and rfid tag using the same
US20100171558A1 (en) * 2009-01-06 2010-07-08 Hyoung Rae Kim Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106664079A (zh) * 2014-07-12 2017-05-10 德州仪器公司 具有电流及电压偏移消除的松弛振荡器
CN106664079B (zh) * 2014-07-12 2020-04-24 德州仪器公司 具有电流及电压偏移消除的松弛振荡器
CN109690948A (zh) * 2016-08-31 2019-04-26 德克萨斯仪器股份有限公司 用于低功率张弛振荡器的方法和装置
CN109690948B (zh) * 2016-08-31 2022-12-27 德克萨斯仪器股份有限公司 用于低功率张弛振荡器的方法和装置
CN111697947A (zh) * 2020-06-17 2020-09-22 长沙锐逸微电子有限公司 一种对温度不敏感的高精度宽范围张弛振荡器
CN111697947B (zh) * 2020-06-17 2021-08-31 长沙锐逸微电子有限公司 一种对温度不敏感的高精度宽范围张弛振荡器

Also Published As

Publication number Publication date
US20140028408A1 (en) 2014-01-30
US8643443B1 (en) 2014-02-04
CN103580655B (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
CN103580655A (zh) 比较器和采用比较器的张弛振荡器
US7583133B2 (en) Self-oscillating regulated low-ripple charge pump and method
US7948284B2 (en) Power-on reset circuit
EP1073187A2 (en) Switching regulator
US9831831B2 (en) Integrated oscillator circuitry
TW200607235A (en) Electric charge pump circuit
CN107947539B (zh) 开关电源驱动供电电路及开关电源
CN107924205A (zh) 具有改进的栅极至源极电压调节的可配置高侧nmos栅极控制的方法与装置
CN102394565B (zh) 振荡电路及振荡系统
CN106656045A (zh) 一种具有温度补偿的振荡器电路及温度补偿方法
CN107690749B (zh) 振荡器、集成电路、计时芯片和电子设备
US8907705B2 (en) Fully integrated circuit for generating a ramp signal
US8830006B2 (en) Oscillator circuit for generating clock signal
TWI322562B (en) Oscillator circuit having reduced layout area and lower power supply transients
US9312848B2 (en) Glitch suppression in an amplifier
CN203933396U (zh) 直流-直流转换器
US10826465B2 (en) Reduced quiescent current PVT compensated oscillator
CN112953526A (zh) 一种环形振荡电路、方法以及集成芯片
JP3553212B2 (ja) パルス巾変調器及びパルス巾変調型スイッチング電源
CN107422773B (zh) 数字低压差稳压器
CN215072364U (zh) 一种环形振荡电路以及集成芯片
US20080309398A1 (en) Multiplier circuit
CN101615844B (zh) 具有被调节的充电泵的电路
CN110299843B (zh) 一种复合dcdc电路
Gasparri et al. A Fast Switching Current Controlled DC/DC Converter for Automotive Applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.