CN1874148A - 负反馈电路及用其实现片内传输线阻抗匹配的方法及装置 - Google Patents

Abstract

本发明公开了一种负反馈电路，包括：电压跟随器，用于跟随参考电压；比例电流镜，其输入电流和输出电流的比例为a∶b；比较判断器，将参考电阻和第一可变电阻器两端的电压进行比较，得到调节信号并将其输入第一可变电阻器的第三调节端，同时经过一保持器输入第二可变电阻器的第三调节端，对它们同步进行调节，使它们的阻值等于需要的端接电阻值。当参考电阻和第一可变电阻器两端电压持续相等时，比较判断器输出一保持信号，通过保持器输入到第二可变电阻器的第三调节端，使其阻值保持不变。本发明在不改变外电路的情况下，能够实现对不同阻抗传输线的阻抗匹配，与传统方案相比成本更低，使用更方便灵活。

Description

负反馈电路及用其实现片内传输线阻抗匹配 的方法及装置

技术领域

本发明涉及负反馈电路及利用其实现片内传输线阻抗匹配的方法及装置，尤其涉及采用片外精确电阻作为参考的负反馈电路及利用其实现片内传输线阻抗匹配的方法及装置。

背景技术

在对信号进行长距离传输时，通常会使用传输线(transmissionline)，并且为了避免信号反射，在信号的发送侧或者接收侧往往需要进行阻抗匹配，即，让发送侧或接收侧的等效阻抗与传输线阻抗Z_TL相同，而这种阻抗匹配以接收端最为常见，做法通常是连接一个端接电阻R_t。

图1示出了一个接收侧阻抗匹配的电路示意图，其中Z_TL102为传输线阻抗。信号由传输线经过端接电阻R_t104进行阻抗匹配后，进入芯片106的内部电路进行处理。在很多实际的应用(如E1/T1)中，传输线的两侧都接有变压器108(transformer)，用于改变信号幅度和进行阻抗变换，但对于电路原理和基本特性并没有本质影响，图1中示出了接收侧的变压器108。由于信号反射对阻抗匹配程度较为敏感，所以实际应用中R_t104基本都是采用精度较高的片外分立器件。

这种方案的缺点是，如果要让电路可以兼容不同阻抗的传输线，则需要在多个端接电阻中利用开关进行选择，在实际产品中多个电阻意味着成本的增加，而开关则可能会带来可靠性和可操作性方面的问题。

发明内容

本发明的目的在于提供能够克服现有技术中存在的至少一种缺陷的一种负反馈电路及其实现方法和采用该负反馈电路的片内传输线阻抗匹配装置。

本发明提供了一种负反馈电路，该电路包括：

参考电阻，具有第一端和第二端，其第二端接地。

第一可变电阻器，具有第一端、第二端和第三调节端，其第二端接地。

第二可变电阻器，作为端接电阻，与第一可变电阻器完全相同，具有第一端、第二端和第三调节端。

电压跟随器，具有第一端、第二端和第三端，其第一端与参考电阻的第一端连接，连接节点为A，和参考电阻一起产生参考电流I_ref，A点电压为V_A。电压跟随器的第三端输入参考电压。

比例电流镜，具有输入端和输出端，其输入电流和输出电流的比例为a∶b，其输入端与电压跟随器的第一端连接，其输出端连接到第一可变电阻器的第一端，连接节点为B，产生的电流为 B点电压为V_B。

比较判断器，具有第一输入端、第二输入端、第一输出端和第二输出端，第一输入端和第二输入端分别输入A点的电压V_A和B点的电压V_B，将比较判断器得出的调节信号从其第一输出端反馈到第一可变电阻器的第三调节端，同时输入到第二可变电阻器的第三调节端，同步调节第一可变电阻器和第二可变电阻器的阻值，使其值等于所需要的端接电阻值。

在比较判断器和第二可变电阻器之间可以增加一保持器，其中，该保持器具有第一输入端、第二输入端和输出端，当A点的电压V_A和B点的电压V_B持续相等时，比较判断器输出一保持信号到保持器，然后保持器使第二可变电阻器的阻值保持不变。

本发明还提供了利用上述的负反馈电路进行片内传输线阻抗匹配的方法，该方法包括：

步骤100，比较判断器比较参考电阻两端电压和第一可变电阻器两端的电压大小，并获得调节信号。

步骤200，负反馈电路将调节信号反馈到第一可变电阻器对其进行调节，并且同步调节第二可变电阻器的值，从而实现阻抗匹配。

当V_B＝V_A时，R₁＝R_ref×a/b，其中，参考电阻的阻值为R_ref，所述第一可变电阻器的阻值为R₁，选取适当的R_ref、a和b，使计算得出的第一可变电阻器的阻值与所需端接电阻相等。其中，参考电阻采用片外精确电阻，阻值很大。

其中，在步骤100中，比较判断器执行以下步骤：

步骤102，电压比较器比较节点A和节点B的电压，将其比较结果作为可逆计数器的增/减计数控制信号；当电压V_B大于V_A时，则输出高电平，表示第一可变电阻器比所需端接电阻大；当电压V_B小于V_A时，则输出低电平，表示第一可变电阻器比所需端接电阻小。

步骤104，如果增/减计数控制信号为高电平，则计数器进行递增计数，如果增/减计数控制信号为低电平，则计数器进行递减计数，将计数结果作为调节信号。

在步骤200中，将比较判断器输出的调节信号反馈到第一可变电阻器的第三调节端，并通过保持器输入第二可变电阻器的第三调节端，同步调节第一可变电阻器和第二可变电阻器，使其等于所需的端接电阻，当V_B和V_A持续相等时，比较判断器输出一保持信号，该保持器使第二可变电阻器的阻值保持不变。

以上多个步骤中的每个步骤都根据一个时钟脉冲输入信号进行，时钟脉冲信号是连续脉冲信号。在一个时钟周期内完成多个步骤。

本发明还提供了一种具有负反馈结构的片内传输线阻抗匹配装置，包括如上所述的负反馈电路。

本发明实现的可变电阻器可以单独作为端接电阻，也可以与外部精确电阻并联后一起作为端接电阻，与传统的方案相比成本更低，并且使用更加方便灵活。本发明的也可以用在其它需要片内精确电阻的应用场合。

附图说明

本发明参考附图以举例方式进行描述而不是以限制性方式加以描述，其中同样的参考标号指示同样的部件，其中：

图1是一个接收侧阻抗匹配的电路示意图；

图2a是根据本发明的在接收侧直接使用本发明的负反馈电路实现阻抗匹配的示意图；

图2b是根据本发明的在接收侧使用参考电阻和本发明的负反馈电路实现阻抗匹配的示意图；

图3a是根据本发明的负反馈电路的结构示意图；

图3b是根据本发明的负反馈电路的电路原理图；

图4是根据本发明的第一可变电阻器和第二可变电阻器的电路原理图；

图5是图4中的可变电阻器结构中的开关与电阻的连接结构的电路原理图；

图6a是根据本发明的稳定状态对应的控制信号为连续的“1010”码形的示意图；

图6b是根据本发明的稳定状态对应的控制信号为连续的“1100”码形的示意图；

图7是根据本发明的码流序列检测器的电路原理图；

图8是根据本发明的可逆计数器的电路原理图；

图9是根据本发明的具有保持功能的保持器的电路原理图；以及

图10是根据本发明的利用负反馈电路实现片内传输线阻抗匹配的方法。

具体实施方式

现在参照附图对本发明的具体实施例进行说明，应当理解，此处所描述的具体实施例仅用于解释本发明，并不用于限定本发明。

图2a和图2b分别是根据本发明的在接收侧没有参考电阻和有参考电阻的阻抗匹配示意图。图2a中示出了使用本发明的负反馈电路实现传输线阻抗匹配。图2b中示出了使用本发明的负反馈电路与外部端接电阻共同实现传输线匹配。Z_TL202是传输线阻抗，传输线两侧接有变压器204，用于改变信号幅度和进行阻抗变换。如图中所示，可变电阻器R_t208为本发明的实时芯片206内与传输线阻抗匹配的电阻。R_p210为本发明的实时芯片206内与传输线阻抗匹配的电阻，R_s212为与本发明的负反馈电路并联的一片外电阻。通过增加并联的负反馈电路实现的匹配电阻，使负载端输入阻抗与传输线的特征阻抗匹配，达到消除负载端反射的目的。

图3a是根据本发明的负反馈电路的示意图。该电路包括：

参考电阻302，具有第一端和第二端，其第二端接地。

第一可变电阻器304，具有第一端、第二端和第三调节端，其第二端接地。

第二可变电阻器306，与第一可变电阻器304完全相同，具有第一端、第二端和第三调节端。

电压跟随器308，具有第一端、第二端和第三端，其第一端与参考电阻302的第一端连接，连接节点为A，和参考电阻302一起产生参考电流I_ref，A点电压为V_A。电压跟随器的第三端输入参考电压。

比例电流镜310，具有一输入端和一输出端，其输入电流和输出电流的比例为a∶b，其输入端与电压跟随器308的第二端连接，比例电流镜的输出端连接到第一可变电阻器304的第一端，连接节点为B，产生的电流为 B点电压为V_B。

比较判断器312，具有第一输入端、第二输入端、第一输出端和第二输出端，第一输入端和第二输入端分别输入A点和B点电压V_A和V_B，将比较判断器312得出一调节信号，并将该调节信号从其第一输出端反馈到第一可变电阻器304的第三调节端，调节第一可变电阻器304的阻值，同时将调节信号输入到第二可变电阻器306的第三调节端，同步调节所述第一可变电阻器304和所述第二可变电阻器306的阻值，使其值等于所需要的端接电阻值。

所述比较判断器还可以通过一保持器314将调节信号输入到第二可变电阻器306的第三调节端，该保持器314具有第一输入端、第二输入端和输出端，当所述A点的电压V_A和所述B点电压V_B持续相等时，所述比较判断器312得出一保持信号，并将其输出到所述保持器314，然后所述保持器314使所述第二可变电阻器306的阻值保持不变。

图3b是根据本发明的负反馈电路的电路原理图。图3b中的放大器322和第一晶体管324构成图3a中的电压跟随器308，其中，第一晶体管324是NMOS晶体管，具有源极、漏极和栅极。放大器322的输出端与第一晶体管324的栅极连接。放大器322的正输入端作为电压跟随器的第三端，输入参考电压V_ref。放大器322的负输入端与第一晶体管324的源极连接，且连接端作为电压跟随器308的第二端。第一晶体管324的漏极作为电压跟随器308的第一端。

其中，第一晶体管、第二晶体管和第三晶体管可以是选自包括结场效应晶体管、MOS晶体管、晶体三极管的组，用不同的晶体管可能在连接结构上可能变化，但可以达到同样的功能。

图3b中的第二晶体管326和第三晶体管328构成图3a中的比例电流镜310，其中，第二晶体管326和第三晶体管328是PMOS晶体管，具有源极、漏极和栅极。第二晶体管326的源极与第三晶体管328的源极连接，同时与电源连接。第二晶体管326的栅极与第三晶体管328的栅极连接。第二晶体管326的漏极与其栅极连接，并作为比例电流镜310的输入端。第三晶体管328的漏极作为比例电流镜310的输出端。

图3b中的电压比较器330、触发器332、码流序列检测器334和可逆计数器336构成图3a中的比较判断器312，其中，电压比较器330用于比较节点A的电压V_A和节点B的电压V_B，其负输入端作为比较判断器312的第一输入端，其正输入端作为比较判断器312的第二输入端。电压比较器的失调电压与参考电压V_ref之比小于所需匹配电阻误差精度。电压比较器330的输出端将比较结果作为控制信号经过一触发器332输入到码流序列检测器334和可逆计数器336。可逆计数器336的输出端作为比较判断器312的第一输出端。码流序列检测器334的输出端作为比较判断器312的第二输出端。码流序列检测器334和可逆计数器336的时钟输入信号是输入触发器的时钟信号的反相时钟信号。使用的时钟信号是连续脉冲信号。保持器314是一寄存器。触发器是D触发器，也可以选用其它能够实现相同功能的触发器，可以达到同样的效果。每个时钟周期内具有负反馈结构的装置完成一次比较、计数和阻值调整。

因为，当节点B的电压V_B等于节点A的电压V_A时，R₁＝R_ref×a/b，其中，第一可变电阻器的阻值为R₁，参考电阻的阻值为R_ref，可以根据以上公式选择合适的R_ref、a、b值，使第一可变电阻器304的值等于需要的端接电阻值。

电压比较器330的输出电平经过触发器332输入到可逆计数器336，作为其增/减计数控制信号。当电压V_B高于V_A时，电压比较器330输出高电平，表示第一可变电阻器304的阻值比所需阻值高，使可逆计数器336进行递增计数，将其计数结果作为调节信号，反馈到第一可变电阻器304的第三调节端，并经过保持器314输入到第二可变电阻器306的第三调节端，使第一可变电阻器304和第二可变电阻器306的阻值减小。当电压V_B低于V_A时，电压比较器330输出低电平，表示第一可变电阻器304和第二可变电阻器306的阻值比所需阻值低，使可逆计数器336进行递减计数，将其计数结果作为调节信号，反馈到第一可变电阻器304的第三调节端，并经过保持器输入到第二可变电阻器306的第三调节端，使第一可变电阻器304和第二可变电阻器306的阻值增大。

码流序列检测器334以连续奇数次出现稳态控制信号码流作为稳定判断标准。当码流状态稳定后，码流序列检测器334将保持信号输入到保持器314，使保持器314进入保持状态，使第二可变电阻器306的阻值不再变化。

在本发明中，电压比较器的输入失调电压也是一个误差的重要来源，在实际设计中需要保证电压比较器失调电压和参考电压之比小于所需的匹配电阻误差精度。假设失调电压位10mV，要求匹配电阻误差精度不超过1％，那么参考电压至少要取1V。如果把阻值不连续误差一起考虑近来，则要求还会更加严格。实际上电压跟随器也存在输入失调电压，当从原理角度出发，真正的参考电压应该是节点电压V_A，因此只需要保证参考电压减去失调电压仍可以满足上述要求。在上面的举例中，假设电压跟随器的失调电压也为10mV，那么参考电压只要高于1.01V就可以，非常容易满足，因此这个因素的影响可以不考虑。

图4是根据本发明的第一可变电阻器和第二可变电阻器的电路原理图。第一可变电阻器304和第二可变电阻器306分别由多个阻值相同的电阻并联构成，多个电阻404的阻值为R，其中，该并联结构中的每条支路都包含一开关402和一电阻404，按照二进制权重分组，并由相应开关进行控制。控制位为1代表开关402闭合，则各开关控制位按照对应的电阻数目由高到低依次排列，得到二进制控制码b_N-1...b₂b₁b₀，其数值代表并联电阻数目，则第一可变电阻器304和第二可变电阻器306的可调电阻值为R/n(n＝0，1，2，...2^N-1)，其中，阻值相同的电阻404和N的值可以根据所需满足的阻抗匹配精度适当选择。

为了减小整个电路的静态工作电流，第一可变电阻器304和第二可变电阻器306还可以由多个阻值相同的电阻串联构成，多个相同的电阻的阻值为R，若有k个相同的电阻串联，相应的比例电流镜310的输入电流和输出电流的比例应改为a∶(b/k)，以保证最终匹配电阻值不变。当需要改变匹配带内组值的时候，只需要在芯片内部通过寄存器配置改变比例电流镜的比例即可。

图5是图4中的可变电阻器结构中的开关402与电阻404的连接结构的电路原理图。可变电阻器结构中的开关通常可以采用NMOS晶体管实现。因为第一可变电阻器304和第二可变电阻器306的工作状态不同，它们各自的NMOS晶体管开关502导通电阻受到工作状态(包括源、漏两端和衬底工作电压)影响也不同，这也会造成阻抗匹配误差，减小此误差的办法就是尽可能减小NMOS晶体管开关502导通电阻以及它与电阻R的比值。为了使第一和第二可变电阻器结构在差分电压信号下工作时开关的导通电阻变化范围尽可能小，NMOS晶体管开关与电阻的连接方式为：NMOS晶体管开关502的源极和漏极分别与阻值为R/2的电阻504和506串联。如果采用PMOS晶体管，二进制码与阻值的对应关系就会改变，阻值对应的将会是二进制码取反后的结果。

图6a和图6b是根据本发明的稳定状态对应的控制信号分别为连续的“1010”、“1100”码形的示意图。由于第一可变电阻器304的调节是非连续的，因此节点A和B的电压V_A、V_B难以达到完全相等，再考虑到电压比较器330本身的性能限制，第一可变电阻器304最终不会停留在设计值上，而是在设计值附近做微小的上下波动，对应的节点B的电压V_B如图7a和图7b所示。图中的死区602是由于电压比较器330性能限制造成的，如果输入信号落在这个区域，电压比较器330不能及时做出判断，输出将保持前一时刻的状态。当第一可变电阻器304的取值对应的电压V_B没有落在死区602中时，电路持续工作对应的节点电压波形如图7a所示，稳定状态对应的增/减计数控制信号(U/ D控制信号)为连续的“1010”码形。当第一可变电阻器的取值对应的电压V_B落在死区602中时，电路持续工作对应的节点电压波形如图7b所示，稳定状态对应的U/ D控制信号为连续的“1100”码形。可以以此作为电路达到最终稳定状态的判断依据，通过一个码流序列检测器334对U/ D控制信号进行检测，当连续出现上述码形时即认为状态已经稳定。为了使作为端接电阻的第二可变电阻器306在状态稳定后不再变化，可逆计数器336的输出与第二可变电阻器306之间增加了一个具有保持功能的保持器314，当码流序列检测器334判断出电路状态稳定时即输出一个保持信号(Hold)使保持器进入保持状态，第二可变电阻器306阻值不再发生变化，只有当电路状态退出稳定状态时，第二可变电阻器306才再次与第一可变电阻器304做状态同步的变化。

图7是根据本发明的码流序列检测器的电路原理图。码流序列检测器334包括：触发器(702、704、706、708、710、712、714、716、718)、与门720、或门722和反相器724，其中，将四个触发器进行串联，在一个时钟周期内分别将第一触发器702的反相输出、第二触发器704的正相输出、第三触发器706的反相输出和第四触发器708的正相输出相与；分别将第一触发器702的正相输出、第二触发器704的反相输出、第三触发器706的正相输出和第四触发器708的反相输出相与；分别将第一触发器702的反相输出、第二触发器704的反相输出、第三触发器706的正相输出和第四触发器708的正相输出相与；分别将第一触发器702的反相输出、第二触发器704的正相输出、第三触发器706的正相输出和第四触发器708的反相输出相与；分别将第一触发器702的正相输出、第二触发器704的正相输出、第三触发器706的反相输出和第四触发器708的反相输出相与；分别将第一触发器702的正相输出、第二触发器704的反相输出、第三触发器706的反相输出和第四触发器708的正相输出相与。

将得到的六个结果进行或运算，将其结果输入五个串联的触发器(710、712、714、716、718)，五个串联的触发器的时钟信号是输入四个串联的触发器的时钟信号的反相时钟信号，将五个串联的触发器的正相输出相与，得到一保持信号(Hold)。

其中，码流序列检测器334以连续5次出现稳态U/ D控制信号码流作为稳定判断标准，对应图7中两种情况的码形，因为拾取位置不同而出现了“1010”、“0101”和“1100”、“0110”、“0011”、“1001”共6种可能。当判断状态稳定后，保持器314立刻进入保持状态，为了尽可能减小误差，判断标准以奇数次码形重复为宜，这样在后一种情况中会保持在中间的取值。

图8是根据本发明的可逆计数器的电路原理图。可逆计数器336由多个D触发器、与门、或门和或非门构成，具有控制信号输入端、时钟输入端、进/借位输出端C/ B和N位计数输出端。其中，进/借位输出端C/ B实际上可以不要，因为可逆计数器336的输出位数与第一可变电阻器304调节输入端位数相等，所以计数过程中不会出现进位或借位的情况。还可以使用多种其它能够实现相同功能的可逆计数器。

图9是根据本发明的具有保持功能的保持器的电路原理图。该保持器为一寄存器，由N个D触发器、2N个与门和N个或门构成。如图所示，将保持信号和N位并行输入进行与或运算，并且通过N个触发器，得到N位并行输出。还可以使用多种其它能够实现相同功能的寄存器。

此外，本发明所使用的放大器和电压比较器可以采用多种能够实现此功能的放大器和电压比较器。

图10是根据本发明的利用负反馈电路实现片内传输线阻抗匹配的方法，该方法包括：

步骤100，比较判断器将参考电阻两端电压和第一可变电阻器两端的电压进行比较，并获得调节信号。

步骤200，负反馈电路将调节信号反馈到第一可变电阻器对其进行调节，并且同步调节第二可变电阻器的值，从而实现阻抗匹配。

因为当V_B＝V_A时，R₁＝R_ref×a/b，其中，参考电阻的阻值为R_ref，所述第一可变电阻器的阻值为R₁，根据以上条件选取适当的R_ref、a和b，使计算得出的第一可变电阻器的阻值与所需端接电阻相等。其中，参考电阻采用片外精确电阻，阻值很大。

其中，在步骤100中，比较判断器执行以下步骤：

步骤102，电压比较器比较节点A和节点B的电压，将其比较结果作为可逆计数器的增/减计数控制信号；当电压V_B大于V_A时，则输出高电平，表示第一可变电阻器比所需端接电阻大，当电压V_B小于V_A时，则输出低电平，表示第一可变电阻器比所需端接电阻小。

步骤104，如果增/减计数控制信号为高电平，则计数器进行递增计数，如果增/减计数控制信号为低电平，则计数器进行递减计数，将计数结果作为调节信号。

在步骤200中，将比较判断器输出的调节信号反馈到第一可变电阻器的第三调节端，并通过保持器输入第二可变电阻器的第三调节端，同步调节第一可变电阻器和第二可变电阻器，使其等于所需的端接电阻，当V_B和V_A持续相等时，比较判断器输出一保持信号，保持器进入保持状态，使第二可变电阻器保持不变。

以上多个步骤中的每个步骤都根据一个时钟脉冲输入信号进行。时钟脉冲信号是连续脉冲信号。在一个时钟周期内完成多个步骤。

本发明还涉及一种采用该负反馈电路的片内传输线阻抗匹配实现装置，可以达到实时的片内传输线阻抗匹配的目的。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (22)

1.一种负反馈电路，包括：

参考电阻，具有第一端和第二端，其所述第二端接地；

第一可变电阻器，具有第一端、第二端和第三调节端，其所述第二端接地；

第二可变电阻器，作为端接电阻，与所述第一可变电阻器完全相同，具有第一端、第二端和第三调节端；

电压跟随器，具有第一端、第二端和第三端，其第一端与所述参考电阻的第一端连接，连接节点为A，和参考电阻一起产生参考电流I_ref，A点电压为V_A；所述电压跟随器的第三端输入参考电压；

比例电流镜，具有一输入端和一输出端，其输入电流和输出电流的比例为a∶b，其输入端与所述电压跟随器的第二端连接，所述比例电流镜的输出端连接到所述第一可变电阻器的

第一端，连接节点为B，产生的电流为

B点电压为V_B；

以及

比较判断器，具有第一输入端、第二输入端、第一输出端和第二输出端，所述第一输入端和第二输入端分别输入所述A点的电压V_A和B点的电压V_B，所述比较判断器得出一调节信号，并将该调节信号从其第一输出端反馈到所述第一可变电阻器的第三调节端，同时将调节信号输入到第二可变电阻器的第三调节端，同步调节所述第一可变电阻器和所述第二可变电阻器的阻值，使其值等于所需要的端接电阻值。

2.根据权利要求1所述的电路，其特征在于，在所述比较判断器和所述第二可变电阻器之间增加一保持器，其中，所述保持器具有第一输入端、第二输入端和一输出端，当所述A点的电压V_A和所述B点的电压V_B持续相等时，所述比较判断器输出一保持信号到所述保持器，然后所述保持器使所述第二可变电阻器的阻值保持不变。

3.根据权利要求2所述的电路，其特征在于，所述保持器是一寄存器。

4.根据权利要求1所述的电路，其特征在于，所述参考电阻采用片外精确电阻。

5.根据权利要求1所述的电路，其特征在于，所述比较判断器包括：

电压比较器，用于比较所述A点的电压V_A和所述B点的电压V_B，其负输入端作为所述比较判断器的第一输入端，其正输入端作为所述比较判断器的第二输入端；将比较结果作为控制信号从所述电压比较器的输出端输出，经过一触发器输入到一码流序列检测器和一可逆计数器；

所述可逆计数器，其输出端作为所述比较判断器的第一输出端；

所述码流序列检测器，其输出端作为所述比较判断器的第二输出端；

其中，所述码流序列检测器和所述可逆计数器的时钟输入信号是输入所述触发器的时钟信号的反相时钟信号。

6.根据权利要求1所述的电路，其特征在于，每个时钟周期内所述负反馈电路完成一次比较、计数和阻值调整。

7.根据权利要求1所述的电路，其特征在于，所述第一可变电阻器和第二可变电阻器由多个相同的电阻并联构成，所述多个相同电阻的阻值为R，其中，该并联结构中的每条支路都包含一开关和一电阻，按照二进制权重分组，并由相应开关进行控制。

8.根据权利要求7所述的电路，其特征在于，所述开关使用NMOS晶体管实现，其与所述电阻的连接方式为：所述NMOS晶体管开关的第一端与第二端分别与一阻值为R/2的电阻串联。

9.根据权利要求8所述的电路，其特征在于，所述控制位为1代表开关闭合，则各开关控制位按照对应的电阻数目由高到低依次排列，得到二进制控制码b_N-1...b₂b₁b₀，其数值代表并联电阻数目，则第一可变电阻器和第二可变电阻器的可调电阻值为R/n(n＝0，1，2，...2^N-1)。

10.根据权利要求7所述的电路，其特征在于，所述开关使用PMOS晶体管实现，其与所述电阻的连接方式为：所述PMOS晶体管开关的第一端与第二端分别与一阻值为R/2的电阻串联。

11.根据权利要求10所述的电路，其特征在于，所述控制位为1代表开关闭合，则各开关控制位按照对应的电阻数目由高到低依次排列，得到二进制控制码b_N-1，..b₂b₁b₀，其数值取反得到的值代表并联电阻数目，则第一可变电阻器和第二可变电阻器的可调电阻值为R/n(n＝0，1，2，...2^N-1)。

12.根据权利要求1所述的电路，其特征在于，所述第一可变电阻器和第二可变电阻器由多个阻值相同的电阻串联构成，所述多个电阻的阻值为R，若有k个相同的电阻串联，相应的比例电流镜的输入电流和输出电流的比例应改为a∶(b/k)，以保证最终匹配电阻值不变。

13.根据权利要求1所述的电路，其特征在于，所述电压比较器的失调电压与参考电压之比小于所需匹配电阻误差精度。

14.根据权利要求5所述的电路，其特征在于，所述码流序列检测器包括：触发器、与门、或门和反相器，其中，

将四个触发器进行串联，在一个时钟周期内分别将所述第一触发器的反相输出、第二触发器的正相输出、第三触发器的反相输出和第四触发器的正相输出相与；将所述第一触发器的正相输出、第二触发器的反相输出、第三触发器的正相输出和第四触发器的反相输出相与；将所述第一触发器的反相输出、第二触发器的反相输出、第三触发器的正相输出和第四触发器的正相输出相与；将所述第一触发器的反相输出、第二触发器的正相输出、第三触发器的正相输出和第四触发器的反相输出相与；将所述第一触发器的正相输出、第二触发器的正相输出、第三触发器的反相输出和第四触发器的反相输出相与；将所述第一触发器的正相输出、第二触发器的反相输出、第三触发器的反相输出和第四触发器的正相输出相与；

将得到的六个结果进行或运算，将其结果输入五个串联的触发器，其中，所述五个串联的触发器的时钟信号是输入所述四个串联的触发器的时钟信号的反相时钟信号；以及

将所述五个串联的触发器的正相输出相与，得到一保持信号。

15.根据权利要求1所述的电路，其特征在于，所述码流序列检测器以连续奇数次出现稳态控制信号码流作为稳定判断标准，当码流状态稳定后，所述码流序列检测器将保持信号输入到保持器，使保持器进入保持状态，使所述第二可变电阻器的阻值不再变化。

16.一种利用如权利要求1至15中任一项所述的负反馈电路进行片内传输线阻抗匹配的方法，其特征在于包括：

步骤100，所述比较判断器将参考电阻两端的电压和第一可变电阻器两端的电压进行比较，并获得调节信号；以及

步骤200，所述负反馈电路将调节信号反馈到所述第一可变电阻器对其进行调节，并且同步调节第二可变电阻器的值，使其等于所需要的端接电阻值。

17.根据权利要求16所述的方法，其特征在于，当V_B＝V_A时，R₁＝R_ref×a/b，其中，参考电阻的阻值为R_ref，所述第一可变电阻器的阻值为R₁，选取适当的R_ref、a和b，使计算得出的第一可变电阻器的阻值与所需端接电阻值相等。

18.根据权利要求16所述的方法，其特征在于，在所述步骤100中，所述比较判断器执行以下步骤：

步骤102，所述电压比较器比较所述节点A和节点B的电压，将其比较结果作为所述可逆计数器的增/减计数控制信号；当电压V_B大于V_A时，则输出高电平，表示所述第一可变电阻器的阻值比所需端接电阻的阻值大；当电压V_B小于V_A时，则输出低电平，表示所述第一可变电阻器的阻值比所需端接电阻的阻值小；

步骤104，如果所述增/减计数控制信号为高电平，则所述计数器进行递增计数，如果所述增/减计数控制信号为低电平，则所述计数器进行递减计数，将计数结果作为调节信号。

19.根据权利要求16所述的方法，在所述步骤200中，将所述比较判断器输出的调节信号反馈到所述第一可变电阻器的第三调节端，并通过所述保持器输入所述第二可变电阻器的所述第三调节端，同步调节所述第一可变电阻器和第二可变电阻器，使其值等于所需的端接电阻值；当V_B和V_A持续相等时，所述比较判断器输出一保持信号到所述保持器，所述保持器使所述第二可变电阻器保持不变。

20.根据权利要求16所述的方法，其特征在于，所述多个步骤中的每个步骤都根据一个时钟脉冲输入信号进行，在一个时钟周期内完成所述多个步骤。

21.根据权利要求20所述的方法，其特征在于，所述时钟脉冲信号是连续脉冲信号。

22.一种片内传输线阻抗匹配装置，其特征在于，包括根据权利要求1至15中任一所述的负反馈电路。

Images