WO2006128345A1

WO2006128345A1 - Circuit a contre reaction, procede et dispositif pour realiser d'adaptation d'impedance d'une ligne de transmission sur une puce en utilisant celui-ci

Info

Publication number: WO2006128345A1
Application number: PCT/CN2006/000709
Authority: WO
Inventors: Tao Xiong; Jun Xia
Original assignee: Huawei Technologies Co., Ltd.
Priority date: 2005-06-02
Filing date: 2006-04-18
Publication date: 2006-12-07
Also published as: US7495470B2; US20080088387A1; CN100461632C; CN1874148A; DE112006001444T5; DE112006001444B4

Description

负反馈电路及用其实现片内传输线阻抗匹配的方法及装置技术领域

本发明涉及电子电路领域，具体涉及负反馈电路及利用其实现片内传输线阻抗匹配的方法及装置。发明背景

在对信号进行长距离传输时，通常会使用传输线（ transmission line )，并且为了避免信号反射，在信号的发送侧或者接收侧往往需要进行阻抗匹配，即，让发送侧或接收侧的等效阻抗与传输线阻抗 Z_TL相同，而这种阻抗匹配以接收端最为常见，做法通常是连接一个端接电阻 R_t。

图 1示出了一个接收侧阻抗匹配的电路示意图，其中 Z_TL 102为传输线阻抗。信号由传输线经过端接电阻 R_t 104进行阻抗匹配后，进入芯片 106 的内部电路进行处理。在很多实际的应用（如 E1/T1 ) 中，传输线的两侧都接有变压器（transformer ) 108, 用于改变信号幅度和进行阻抗变换，但对于电路原理和基本特性并没有本质影响，图 1中示出了接收侧的变压器 108。由于信号反射对阻抗匹配程度较为敏感，所以实际应用中 R_t 104基本都是采用精度较高的片外分立器件。

这种方案的缺点是，如果要让电路可以兼容不同阻抗的传输线，则需要在多个端接电阻中利用开关进行频繁地选择，在实际产品中多个电阻意味着成本的增加，而开关则可能会带来可靠性低和可操作性差的问题。发明内容

本发明的目的在于提供能够克服现有技术中存在的成本高、可靠性低、可操作性差中的至少一种缺陷的负反馈电路及其实现方法和采用该负反馈电路的片内传输线阻抗匹配装置。

为达到上述目的，本发明的技术方案是这样实现的：

本发明公开了一种负反馈电路，该电路包括：

参考电阻（302), 具有第一端和第二端；

第一可变电阻器（304), 具有第一端、第二端和第三调节端；第二可变电阻器（306), 具有第一端、第二端和第三调节端；电压跟随器（308 ), 具有第一端、第二端和笫三端，其第一端与所述参考电阻（302)的第一端连接，连接节点为 A;用于和参考电阻（302) 一起产生 A点的电压： V_A;

比例电流镜（310)，具有输入端和输出端，并且输入电流和输出电流的比例为 a:b; 比例电流镜 (310) 的输入端与所述电压跟随器（308) 的第二端连接，输出端与所述笫一可变电阻器（304) 的第一端连接，连接节点为 B; 用于产生 B点的电压： V_B;

比较判断器（312)，具有第一输入端、第二输入端、第一输出端和第二输出端，所述第一输入端和第二输入端分别输入所述 A点的电压 V_A和 B点的电压 V_B; 比较判断器（312)用于根据输入的 V_A、 V_B得出可同步调节第一可变电阻器（304)和第二可变电阻器（306) 阻值的调节信号。

所述比较判断器（312) 包括：

电压比较器（ 330 ), 其负输入端作为所述比较判断器（312)的第一输入端，其正输入端作为所述比较判断器（312) 的第二输入端；用于比较所述 A点的电压 V_A和所述 B点的电压 V_B,并将比较结果作为可逆计数器（336) 的增 /减计数控制信号输出；

可逆计数器（336), 其输出端作为所述比较判断器（312)的第一输出端，可逆计数器（336 ) 用于接收电压比较器（330 )输出的所述增 / 减计数控制信号并计数，并将计数结果作为所述调节信号输出。

所述电压比较器（330 )的失调电压与参考电压之比小于所需误差精度。

所述比较判断器（312 )进一步包括码流序列检测器（334 ), 其输出端作为所述比较判断器（312 ) 的第二输出端，用于在所述增 /减计数控制信号处于稳定状态时输出保持信号；

在所述比较判断器（312 )和所述第二可变电阻器（306 )之间进一步连接有保持器（314 )，用于在所述 A点的电压 V_A和所述 B点的电压 V_B持续相等时接收所述保持信号，并根据收到的保持信号使所述第二可变电阻器（306 ) 的阻值保持不变。

所述码流序列检测器（334 ) 包括：串联的第一、第二、第三、第四触发器以及另外五个串联触发器，还包括第一、第二、第三、第四、第五、第六、第七与门以及或门、反相器，其中，

笫一、第二、第三触发器的正相输出端均连接到相邻后级触发器的输入端，并且第一触发器的反相输出端、第二触发器的正相输出端、第三触发器的反相输出端和第四触发器的正相输出端连接到第一与门的四个输入端；第一触发器的正相输出端、第二触发器的反相输出端、第三触发器的正相输出端和第四触发器的反相输出端连接到第二与门的四个输入端；第一触发器的反相输出端、第二触发器的反相输出端、第三触发器的正相输出端和第四触发器的正相输出端连接到第三与门的四个输入端；第一触发器的反相输出端、第二触发器的正相输出端、第三触发器的正相输出端和第四触发器的反相输出端连接到第四与门的四个输入端；第一触发器的正相输出端、第二触发器的正相输出端、第三触发器的反相输出端和第四触发器的反相输出端连接到第五与门的四个输入端；第一触发器的正相输出端、第二触发器的反相输出端、第三触发器的反相输出端和第四触发器的正相输出端连接到第六与门的四个输入端；

以上六个与门的输出端连接到所述或门的六个输入端，该或门的输出端连接到所述五个串联触发器的输入端，该五个串联触发器中每个触发器的正相输出端均连接到第七与门的五个输入端；

所述反相器，与所述五个串联触发器中的每个触发器相连，用于对发送给第一、第二、第三、第四触发器的时钟信号取反，并将取反后的时钟信号发送给所述五个串联触发器中的每个触发器。

所述电压比较器（330)与所述可逆计数器（336)、码流序列检测器 (334)之间连接有触发器，所述增 /减计数控制信号是经由该触发器被可逆计数器（336)、码流序列检测器（334)接收的。

所述码流序列检测器（334)判断所述增 /减计数控制信号处于稳定状态的标准是：连续奇数次出现稳态增 /减计数控制信号的码流。

所述保持器（314)是一寄存器。

所述比较判断器（312) 包括：

电压比较器（330), 其负输入端作为所述比较判断器（312)的第一输入端，其正输入端作为所述比较判断器（312) 的第二输入端；用于比较所述 A点的电压 V_A和所述 B点的电压 V_B,并将比较结果作为控制信号输出；

可逆计数器（336)，其输出端作为所述比较判断器（312)的第一输出端，用于接收电压比较器（330)输出的所述控制信号；

码流序列检测器（334)，其输出端作为所述比较判断器（312)的第二输出端，用于在所述增 /减计数控制信号处于稳定状态时输出保持信号；并且，在所述比较判断器（312)和所述第二可变电阻器（306)之间进一步连接有保持器（314)，用于在所述 A点的电压 V_A和所述 B点的电压 V_B持续相等时接收所述保持信号，并根据收到的保持信号使所述第二可变电阻器（306) 的阻值保持不变。

所述第一可变电阻器（304)和第二可变电阻器（306)分别由多个电阻并联构成；并且，构成第一可变电阻器（ 304 )、第二可变电阻器（ 306 ) 的并联结构中的每条支路都包含开关和电阻。

所述多个电阻是阻值均为 R的多个相同的电阻。

所述支路是按照二进制权重分组所形成的支路。

所述开关使用 NMOS晶体管或 PMOS晶体管实现，并联结构中的所述电阻包含第一电阻和第二电阻；则所述开关与并联结构中的所述电阻的连接方式为： NMOS晶体管或 PMOS晶体管开关的第一端、第二端分别与所述第一电阻、第二电阻串联。

所述第一可变电阻器（304)和第二可变电阻器（306)分别由多个电阻串联构成，并且所述比例电流镜 (310) 的输入电流和输出电流的比例为 a:(b/k); 其中， k为串联的所述电阻的个数。

参考电阻（302) 的所述第二端接地；第一可变电阻器（304) 的所述第二端接地；所述第二可变电阻器（ 306 )作为端接电阻，是与所述第一可变电阻器（304) 完全相同的电阻器。

所述参考电阻（302)釆用片外精确电阻。

第一可变电阻器（304)和第二可变电阻器（306) 的可调电阻值为 R/n (n = 0,1,2,...2N-1 )。

本发明还公开了一种基于上述负反馈电路的进行片内传输线阻抗匹配方法，该方法包括以下步骤：

A、对参考电阻两端电压和第一可变电阻器两端电压进行比较，根据比较结果获得调节信号；

B、同步调节第一可变电阻器和第二可变电阻器的阻值，使第二可变电阻器的阻值等于所需要的端接电阻值。

步驟 A包括：

A1. 对所述参考电阻两端电压和第一可变电阻器两端电压进行比较；当第一可变电阻器两端电压大于参考电阻两端电压时输出高电平，当第一可变电阻器两端电压小于参考电阻两端电压时输出低电平；

A2. 根据输出的所述高、低电平进行计数，并将计数结果作为调节信号；其中，输出高电平时进行递增计数，输出低电平时进行递减计数。

步骤 B为：

将所述调节信号反馈到所述第一可变电阻器的调节端，还将所述调节信号输入所述第二可变电阻器的调节端，同步调节第一可变电阻器和第二可变电阻器的阻值。

步驟 B中，当所述参考电阻两端电压和第一可变电阻器两端电压持续相等时，进一步将所述第二可变电阻器的阻值保持不变。

该方法中的每个步骤都根据一个时钟脉冲输入信号进行，并且在一个时钟周期内完成该方法所包含的所有步骤。

所述时钟脉冲信号是连续脉冲信号。

本发明还公开了一种片内传输线阻抗匹配装置，该装置包括前述的负反馈电路。

本发明实现的可变电阻器可以单独作为端接电阻，也可以与外部精确电阻并联后一起作为端接电阻。

显然，本发明提供的负反馈电路及其实现方法和采用该负反馈电路的片内传输线阻抗匹配装置，均比传统方案的成本更 ^氐；并且，实现阻抗匹配时更加方便灵活，也不需要频繁地利用开关，因此具有较高的可靠性和可操作性。附图简要说明

本发明参考附图以举例方式进行描述，其中：

图 1是一个接收侧阻抗匹配的电路示意图；

图 2a是本发明的在接收侧直接使用本发明的负反馈电路实现阻抗匹配的示意图；

图 2b是本发明的在接收侧使用参考电阻和本发明的负反馈电路实现阻抗匹配的示意图；

图 3a是本发明的负反馈电路的结构示意图； .

图 3b是本发明的负反馈电路的电路原理图；

图 4是本发明的第一可变电阻器和第二可变电阻器的电路原理图；原理图；

图 6a是本发明的稳定状态对应的控制信号为连续的 "1010"码形的示意图；

图 6b是本发明的稳定状态对应的控制信号为连续的 " 1100"码形的示意图；

图 7是本发明的码流序列检测器的电路原理图；

图 8是本发明的可逆计数器的电路原理图；

图 9是本发明的具有保持功能的保持器的电路原理图；

图 10是本发明的利用负反馈电路实现片内传输线阻抗匹配的方法。实施本发明的方式

下面，参照附图对本发明的具体实施例进行说明。图 2a和图 2b分别是本发明的在接收侧没有参考电阻和有参考电阻的阻抗匹配示意图。图 2a中示出了使用本发明的负反馈电路实现传输线阻抗匹配。图 2b 中示出了使用本发明的负反馈电路与外部端接电阻共同实现传输线匹配。 Z_TIj202是传输线阻抗，传输线两侧接有变压器 204, 用于改变信号幅度和进行阻抗变换。如图中所示，可变电阻器 R_t208为本发明的实时芯片 206内与传输线阻抗匹配的电阻。 R_p 210为本发明的实时芯片 206内与传输线阻抗匹配的电阻， R_s 212为与本发明的负反馈电路并联的一片外电阻。通过增加并联的负反馈电路实现的匹配电阻，使负载端输入阻抗与传输线的特征阻抗匹配，达到消除负载端反射的目的。

图 3a是本发明的负反馈电路的示意图。该电路包括：

参考电阻 302, 具有第一端和第二端，其第二端接地。

第一可变电阻器 304, 具有第一端、第二端和第三调节端，其第二端接地。

第二可变电阻器 306, 与第一可变电阻器 304完全相同，具有第一端、第二端和第三调节端。

电压跟随器 308, 具有第一端、第二端和第三端，其第一端与参考电阻 302的第一端连接，连接节点为 A, 和参考电阻 302—起产生参考电流 I_ref, A点电压为 V_A。电压跟随器 308的第三端输入参考电压 V_ref。

比例电流镜 310, 具有一输入端和一输出端，其输入电流和输出电流的比例为 a:b, 其输入端与电压跟随器 308的第二端连接，比例电流镜 310的输出端连接到第一可变电阻器 304的第一端，连接节点为 B, 产生的电流为， B点电压为 V_B。

比较判断器 312, 具有第一输入端、第二输入端、第一输出端和第二输出端，第一输入端和第二输入端分别输入 A点和 B点电压 V_A和 V_B, 比较判断器 312将得出一调节信号，并将该调节信号从其第一输出端反馈到第一可变电阻器 304的第三调节端，调节笫一可变电阻器 304的阻值，同时将调节信号输入到第二可变电阻器 306的第三调节端，同步调节第一可变电阻器 304和第二可变电阻器 306的阻值，使其值等于所需要的端接电阻值。

比较判断器 312还可以通过一保持器 314将调节信号输入到第二可变电阻器 306的第三调节端，该保持器 314具有第一输入端、第二输入端和输出端，当所述 A点的电压 V_A和所述 B点电压 V_B持续相等时，比较判断器 312得出一保持信号，并将其输出到保持器 314, 然后保持器 314使第二可变电阻器 306的阻值保持不变。

图 3b是本发明的负反馈电路的电路原理图。图 3b中的放大器 322 和第一晶体管 324构成图 3a中的电压跟随器 308,其中，第一晶体管 324 是 NMOS晶体管，具有源极、漏极和栅极。放大器 322的输出端与第一晶体管 324的栅极连接。放大器 322的正输入端作为电压跟随器 308的第三端，输入参考电压 V_ref。放大器 322的负输入端与笫一晶体管 324 的源极连接，且连接端作为电压跟随器 308的第二端。第一晶体管 324 的漏极作为电压跟随器 308的第一端。

图 3b中的第二晶体管 326和第三晶体管 328构成图 3a中的比例电流镜 310, 其中，第二晶体管 326和第三晶体管 328是 PMOS晶体管，具有源极、漏极和栅极。笫二晶体管 326的源极与第三晶体管 328的源极连接，同时与电源连接。第二晶体管 326的栅极与第三晶体管 328的栅极连接。第二晶体管 326的漏极与其栅极连接，并作为比例电流镜 310 的输入端。第三晶体管 328的漏极作为比例电流镜 310的输出端。

在实际应用中，笫一晶体管 324、第二晶体管 326和第三晶体管 328 可以是选自包括结场效应晶体管、 MOS晶体管、晶体三极管的組，用不同的晶体管可能在连接结构上可能变化，但可以达到同样的功能。

图 3b中的电压比较器 330、触发器 332、码流序列检测器 334和可逆计数器 336构成图 3a中的比较判断器 312, 其中，电压比较器 330用于比较节点 A的电压 V_A和节点 B的电压 V_B,其负输入端作为比较判断器 312的第一输入端，其正输入端作为比较判断器 312的第二输入端。电压比较器 330的失调电压与参考电压 V_ref之比小于所需匹配电阻误差精度。电压比较器 330的输出端将比较结果作为控制信号经过触发器 332 输入到码流序列检测器 334和可逆计数器 336。可逆计数器 336的输出端作为比较判断器 312的第一输出端。码流序列检测器 334的输出端作为比较判断器 312的第二输出端。码流序列检测器 334和可逆计数器 336 的时钟输入信号是输入触发器 332的时钟信号的反相时钟信号；并且，使用的时钟信号是连续脉冲信号。保持器 314是一寄存器。触发器 332 是 D 发器，也可以选用其它能够实现相同功能的触发器，可以达到同样的效果。每个时钟周期内具有负反馈结构的装置完成一次比较、计数和阻值调整。

显然，当节点 B的电压 V_B等于节点 A的电压 V_A时， = R_ref x a/b, 在加上第一可变电阻器 304的阻值为参考电阻的阻值为 R_ref; 所以，可以根据以上公式选择合适的 R_ref、 a、 b值，使第一可变电阻器 304的值等于需要的端接电阻值。

电压比较器 330的输出电平经过触发器 332输入到可逆计数器 336, 作为增 /减计数控制信号。当电压 V_B高于 V_A时，电压比较器 330输出高电平，表示第一可变电阻器 304和第二可变电阻器 306的阻值比所需阻值高，使可逆计数器 336进行递增计数，将其计数结果作为调节信号，反馈到第一可变电阻器 304的第三调节端，并经过保持器 314输入到第二可变电阻器 306的第三调节端，使第一可变电阻器 304和第二可变电阻器 306的阻值减小。当电压 V_B低于 V_A时，电压比较器 330输出低电平，表示第一可变电阻器 304和第二可变电阻器 306的阻值比所需阻值低，使可逆计数器 336进行递减计数，将其计数结果作为调节信号，反馈到第一可变电阻器 304的第三调节端，并经过保持器 314输入到第二可变电阻器 306的第三调节端，使第一可变电阻器 304和第二可变电阻器 306的阻值增大。 '

码流序列检测器 334以连续奇数次出现稳态控制信号码流作为稳定判断标准。当码流状态稳定后，码流序列检测器 334将保持信号输入到保持器 314, 使保持器 314进入保持状态，使第二可变电阻器 306的阻值不再变化。

在本发明中，电压比较器 330的输入失调电压是一个误差的重要来源，在实际设计中需要保证电压比较器 330失调电压和参考电压之比小于所需的匹配电阻误差精度。假设失调电压为 10mV, 要求匹配电阻误差精度不超过 1 % , 那么参考电压至少要取 IV。如果把阻值不连续误差一起考虑近来，则要求还会更加严格。实际上电压跟随器 308也存在输入失调电压，当从原理角度出发，真正的参考电压应该是节点电压 V_A, 因此只需要保证参考电压减去失调电压仍可以满足上述要求即可。在上面的举例中，假设电压跟随器 308的失调电压也为 10mV, 那么参考电压只要高于 1.01V就可以，非常容易满足，因此这个因素的影响可以不考虑。

图 4是本发明的第一可变电阻器 304和第二可变电阻器 306的电路原理图。第一可变电阻器 304和第二可变电阻器 306分别由多个阻值相同的电阻并联构成，多个电阻 404的阻值均为 R, 其中，该并联结构中的每条支路都包含一开关 402和一电阻 404, 按照二进制权重分组，并由相应开关进行控制。控制位为 1代表开关 402闭合，则各开关控制位按照对应的电阻数目由高到低依次排列，得到二进制控制码 bN .b^bo, 其数值代表并联电阻数目；则第一可变电阻器 304和第二可变电阻器 306的可调电阻值为 R/n ( n = 0,l,2，...2^N-l )，其中，阻值相同的电阻 404和 N的值可以根据所需满足的阻抗匹配精度适当选择。

为了减小整个电路的静态工作电流，第一可变电阻器 304和第二可变电阻器 306还可以由多个阻值相同的电阻串联构成，多个相同的电阻的阻值均为 R, 若有 k个相同的电阻串联，相应的比例电流镜 310的输入电流和输出电流的比例应改为 a: ( b/k ) , 以保证最终匹配电阻值不变。当需要改变匹配带内组值时，只需要在芯片内部通过寄存器配置以改变比例电流镜的比例即可。

图 5是图 4中的可变电阻器结构中的开关 402与电阻 404的连接结构的电路原理图。可变电阻器结构中的开关通常可以采用 NMOS晶体管实现。因为第一可变电阻器 304和笫二可变电阻器 306的工作状态不同，它们各自的 NMOS晶体管开关 502导通电阻受到工作状态（包括源、漏两端和衬底工作电压）影响也不同，这也会造成阻抗匹配误差，减小此误差的办法就是尽可能减小 NMOS晶体管开关 502导通电阻以及它与电阻 R的比值。为了使第一可变电阻器 304和第二可变电阻器 306在差分电压信号下工作时开关的导通电阻变化范围尽可能小。通常，电阻 404 包含图 5中的电阻 504和电阻 506,则 NMOS晶体管开关 502与电阻 404 的连接方式为： NMOS晶体管开关 502的源极和漏极分别与阻值为 R/2 的电阻 504和电阻 506串联。如果采用 PMOS晶体管，二进制码与阻值的对应关系就会改变，阻值对应的将会是二进制码取反后的结果。

通常，可以将电阻 504称为第一电阻，将电阻 506称为第二电阻。图 6a和图 6b是本发明的稳定状态对应的控制信号分别为连续的 "1010"、 "1100" 码形的示意图。由于第一可变电阻器 304的调节是非连续的，因此节点 A和 B的电压 V_A、 V_B难以完全相等，再考虑到电压比较器 330本身的性能限制，第一可变电阻器 304的阻值不会始终保持在设计值上，而是在设计值附近做微小的上下波动，对应的节点 B的电压 V_B如图 6a和图 6b所示。图中的死区 602是由于电压比较器 330性能限制造成的，如果输入信号落在这个区域，电压比较器 330不能及时做出判断，输出将保持前一时刻的状态。

当第一可变电阻器 304的取值对应的电压 V_B没有落在死区 602中时，电路持续工作对应的节点电压波形如图 6a所示，稳定状态对应的增 /减计数控制信号控制信号）为连续的 "1010"码形。当第一可变电阻器 304的取值对应的电压 V_B落在死区 602中时，电路持续工作对应的节点电压波形如图 6b所示，稳定状态对应的 C//万控制信号为连续的 "1100" 码形。当然，在实际应用中，对应图 6中两种情况的码形，因为拾取位置不同而有可能出现 "1010"、 "0101" 和 "1100"、 "0110"、

"0011"、 "1001" 共 6种可能。

可见，可以以控制信号为连续的 "1100" 码形作为电路达到最终稳定状态的判断依据，通过码流序列检测器 334对? 7/万控制信号进行检测，当连续出现上述码形时即认为状态已经稳定。并且，为了尽可能减小误差，判断标准以奇数次码形重复为宜；通常，码流序列检测器 334 以连续 5次出现稳态 t//万控制信号码流作为稳定状态的判断标准。

为了使作为端接电阻的第二可变电阻器 306 在状态稳定后不再变化，可逆计数器 336的输出与第二可变电阻器 306之间增加了一个具有保持功能的保持器 314，当码流序列检测器 334判断出电路状态稳定时即输出一个保持信号（Hold )使保持器 314进入保持状态，第二可变电阻器 306阻值不再发生变化，只有当电路状态退出稳定状态时，第二可变电阻器 306才再次与第一可变电阻器 304 文状态同步的变化。

图 Ί是本发明的码流序列检测器的电路原理图。码流序列检测器 334 包括：触发器（702、 704、 706、 708、 710、 712、 714、 716、 718 )、与门 720、或门 722和反相器 724; 与门 720包含六个相同的与门：第一与门、第二与门、第三与门、第四与门、第五与门、第六与门。图 7中各器件之间的连接关系为：

将第一触发器 702、第二触发器 704、第三触发器 706、第四触发器 708串联，其中除笫四触发器 708以外的触发器的正相输出端均连接到相邻后级触发器的输入端，并且将第一触发器 702的反相输出端、第二触发器 704的正相输出端、第三触发器 706的反相输出端和第四触发器 708的正相输出端连接到第一与门的四个输入端；将第一触发器 702的正相输出端、第二触发器 704的反相输出端、第三触发器 706的正相输出端和第四触发器 708的反相输出端连接到第二与门的四个输入端；将第一触发器 702的反相输出端、第二触发器 704的反相输出端、第三触发器 706的正相输出端和第四触发器 708的正相输出端连接到第三与门的四个输入端；将第一触发器 702的反相输出端、第二触发器 704的正相输出端、第三触发器 706的正相输出端和第四触发器 708的反相输出端连接到第四与门的四个输入端；将第一触发器 702的正相输出端、第二触发器 704的正相输出端、第三触发器 706的反相输出端和第四触发器 708的反相输出端连接到第五与门的四个输入端；将第一触发器 702 的正相输出端、第二触发器 704的反相输出端、第三触发器 706的反相输出端和第四触发器 708的正相输出端连接到第六与门的四个输入端；以上六个与门的输出端又连接到一个或门的六个输入端，该或门的输出端连接到类似前述四个串联触发器的五个串联触发器的输入端，并且输入该五个串联触发器的时钟信号是输入前述四个串联触发器的时钟信号通过一个反相器取反后得到的。再有，该五个串联触发器分别对应图 7中的触发器 710、 712、 714、 716、 718; 并且这五个触发器中每一个触发器的正相输出端均连接到一个与门的五个输入端，以保证该与门的输出为保持信号。一

可见，图 7中各器件基于上述连接关系所进行的操作为：在一个时钟周期内对第一触发器 702的反相输出、第二触发器 704的正相输出、第三触发器 706的反相输出和第四触发器 708的正相输出进行与运算；还对第一触发器 702的正相输出、第二触发器 704的反相输出、第三触发器 706的正相输出和第四触发器 708的反相输出进行与运算；还对第一触发器 702的反相输出、第二触发器 704的反相输出、第三触发器 706 的正相输出和第四触发器 708的正相输出进行与运算；还对第一触发器 702的反相输出、第二触发器 704的正相输出、第三触发器 706的正相输出和第四触发器 708的反相输出进行与运算；还对第一触发器 702的正相输出、第二触发器 704的正相输出、第三触发器 706的反相输出和第四触发器 708的反相输出进行与运算；还对第一触发器 702的正相输出、第二触发器 704的反相输出、第三触发器 706的反相输出和第四触发器 708的正相输出进行与运算。

对上述与运算所得到的六个结果进行或运算，将或运算的结果输入五个串联的触发器（710、 712、 714、 716、 718 ), 以对五个串联的触发器的正相输出进行与运算，并最终得到一保持信号（Hold )。所述五个串联的触发器的时钟信号是输入所述四个串联的触发器（702、 704、 706、 708 ) 的时钟信号的反相时钟信号。

图 8是本发明的可逆计数器的电路原理图。可逆计数器 336由多个 D触发器、与门、或门和或非门构成，具有控制信号输入端、时钟输入端、进 /借位输出端和 N位计数输出端。其中，进 /借位输出端实际上可以不要，因为可逆计数器 336的输出位数与第一可变电阻器 304 调节输入端位数相等，所以计数过程中不会出现进位或借位的情况。还可以使用多种其它能够实现相同功能的可逆计数器。

图 9是本发明的具有保持功能的保持器的电路原理图。该保持器为一寄存器，由 N个 D触发器、 2N个与门和 N个或门构成。如图所示，将保持信号和 N位并行输入进行与或运算，并且通过 N个触发器，得到 N位并行输出。还可以使用多种其它能够实现相同功能的寄存器。

此外，本发明所使用的放大器和电压比较器可以采用多种能够实现此功能的放大器和电压比较器。

图 10是本发明的利用负反馈电路实现片内传输线阻抗匹配的方法。由于图 2至图 9中已经详细描述了利用负反馈电路实现片内传输线阻抗匹配的具体方法，因此图 10 中只对利用负反馈电路实现片内传输线阻抗匹配的方法进行筒要描述，图 10所示方法包括以下步骤：

步骤 100, 比较判断器将参考电阻两端电压和第一可变电阻器两端的电压进行比较，并获得调节信号。

步骤 200, 负反馈电路将调节信号反馈到第一可变电阻器对其进行调节，并且同步调节第二可变电阻器的阻值，从而实现阻抗匹配。

由于当 V_B = V_A时， Rl = Rref a/b,再加上参考电阻的阻值为 Rref、所述第一可变电阻器的阻值为 R1;所以，根据以上条件选取适当的 Rref、 a和 b,使计算得出的第一可变电阻器的阻值与所需端接电阻相等。其中，参考电阻采用片外精确电阻，阻值很大。

具体而言，在步骤 100中，比较判断器所执行的操作包括以下步驟：步骤 102, 电压比较器比较节点 A和节点 B的电压，将其比较结果作为可逆计数器的增 /减计数控制信号；当电压 V_B大于 V_A时输出高电平，表示笫一可变电阻器比所需端接电阻大，当电压 V_B小于 V_A时输出低电平，表示第一可变电阻器比所需端接电阻小。

步骤 104,如果增 /减计数控制信号为高电平，计数器进行递增计数；如果增 /减计数控制信号为低电平，计数器进行递减计数；并且，将计数结果作为调节信号。

再有，具体而言，在步骤 200中，. 将比较判断器输出的调节信号反馈到第一可变电阻器的第三调节端，并通过保持器输入第二可变电阻器的第三调节端，同步调节第一可变电阻器和第二可变电阻器，使其等于所需的端接电阻，当 V_B和 V_A持续相等时，比较判断器输出一保持信号，保持器进入保持状态，使第二可变电阻器保持不变。

以上多个步骤是在一个时钟周期内完成的，并且其中的每个步驟都根据一个时钟脉冲输入信号进行。所述时钟脉冲信号是连续脉冲信号。

本发明还涉及一种采用所述负反馈电路的片内传输线阻抗匹配实现装置，该装置中设置有该负反馈电路，因此可以达到实时的片内传输线阻抗匹配的目的。

可见，本发明提供的负反馈电路及其实现方法和采用该负反馈电路的片内传输线阻抗匹配装置，均比传统方案的成本更低；并且，实现阻抗匹配时更加方便灵活，也不需要频繁地利用开关，因此具有较高的可靠性和可操作性。

Claims

权利要求书

1、一种负反馈电路，其特征在于，该电路包括：

参考电阻（302), 具有第一端和第二端；

第一可变电阻器（304), 具有第一端、第二端和第三调节端；第二可变电阻器（306), 具有第一端、第二端和第三调节端；电压跟随器（308)，具有第一端、第二端和第三端，其第一端与所述参考电阻（302)的第一端连接，连接节点为 A;用于和参考电阻（302) 一起产生 A点的电压： V_A;

比例电流镜（310), 具有输入端和输出端，并且输入电流和输出电流的比例为 a:b; 比^电流镜 (310) 的输入端与所述电压跟随器（308 ) 的第二端连接，输出端与所述第一可变电阻器（304) 的第一端连接，连接节点为 B; 用于产生 B点的电压： V_B;

比较判断器（312)，具有第一输入端、第二输入端、第一输出端和第二输出端，所述第一输入端和第二输入端分别输入所述 A 点的电压 V_A和 B点的电压 V_B; 比较判断器（312)用于根据输入的 V_A、 V_B得出可同步调节第一可变电阻器（304)和第二可变电阻器（306) 阻值的调节信号。

2、根据权利要求 1所述的电路，其特征在于，所述比较判断器（ 312 ) 包括：

电压比较器（330), 其负输入端作为所述比较判断器（312)的第一输入端，其正输入端作为所述比较判断器（312) 的第二输入端；用于比较所述 A点的电压 V_A和所述 B点的电压 V_B,并将比较结果作为可逆计数器（336)的增 /减计数控制信号输出；

可逆计数器（336), 其输出端作为所述比较判断器（312)的第一输出端，可逆计数器（ 336 ) 用于接收电压比较器（ 330 )输出的所述增 / 减计数控制信号并计数，并将计数结果作为所述调节信号输出。

3、根据权利要求 2所述的电路，其特征在于，所述电压比较器（330 ) 的失调电压与参考电压之比小于所需误差精度。

4、根据权利要求 2所述的电路，其特征在于，所述比较判断器（ 312 ) 进一步包括码流序列检测器（ 334 ),其输出端作为所述比较判断器（ 312 ) 的第二输出端，用于在所述增 /减计数控制信号处于稳定状态时输出保持信号；

在所述比较判断器（312 )和所述第二可变电阻器（306 )之间进一步连接有保持器（ 314 ), 用于在所述 A点的电压 V_A和所述 B点的电压 V_B持续相等时接收所述保持信号，并根据收到的保持信号使所述第二可变电阻器（306 ) 的阻值保持不变。

5、根据权利要求 4所述的电路，其特征在于，所述码流序列检测器 ( 334 ) 包括：串联的第一、第二、第三、第四触发器以及另外五个串联触发器，还包括第一、第二、第三、第四、第五、第六、第七与门以及或门、反相器，其中，

第一、第二、第三触发器的正相输出端均连接到相邻后级触发器的输入端，并且第一触发器的反相输出端、第二触发器的正相输出端、第三触发器的反相输出端和第四触发器的正相输出端连接到第一与门的四个输入端；第一触发器的正相输出端、第二触发器的反相输出端、第三触发器的正相输出端和第四触发器的反相输出端连接到第二与门的四个输入端；第一触发器的反相输出端、第二触发器的反相输出端、第三触发器的正相输出端和第四触发器的正相输出端连接到笫三与门的四个输入端；第一触发器的反相输出端、第二触发器的正相输出端、第三触发器的正相输出端和第四触发器的反相输出端连接到第四与门的四个输入端；第一触发器的正相输出端、第二触发器的正相输出端、第三触发器的反相输出端和第四触发器的反相输出端连接到第五与门的四个输入端；第一触发器的正相输出端、笫二触发器的反相输出端、第三触发器的反相输出端和第四触发器的正相输出端连接到第六与门的四个输入端；

6、根据权利要求 4所述的电路，其特征在于，所述电压比较器（ 330 ) 与所述可逆计数器（336 )、码流序列检测器（334 )之间连接有触发器，所述增 /减计数控制信号是经由该触发器被可逆计数器（336 )、码流序列检测器（334 )接收的。

7、根据权利要求 4所述的电路，其特征在于，所述码流序列检测器 ( 334 )判断所述增 /减计数控制信号处于稳定状态的标准是：连续奇数次出现稳态增 /减计数控制信号的码流。

8、根据权利要求 4所述的电路，其特征在于，所述保持器（314 ) 是一寄存器。

9、根据权利要求 1所述的电路，其特征在于：

所述比较判断器（312 ) 包括：

电压比较器（330 )，其负输入端作为所述比较判断器（312 )的第一输入端，其正输入端作为所述比较判断器（312 ) 的第二输入端；用于比较所述 A点的电压 V_A和所述 B点的电压 V_B,并将比较结果作为控制信号输出；

可逆计数器（336 )，其输出端作为所述比较判断器（312 )的笫一输出端，用于接收电压比较器（330 )输出的所述控制信号；

码流序列检测器（334 ), 其输出端作为所述比较判断器（312 )的第二输出端，用于在所述增 /减计数控制信号处于稳定状态时输出保持信号；

并且，在所述比较判断器（312 )和所述第二可变电阻器（306 )之间进一步连接有保持器（314 ), 用于在所述 A点的电压 V_A和所述 B点的电压 V_B持续相等时接收所述保持信号，并根据收到的保持信号使所述第二可变电阻器（306 ) 的阻值保持不变。

10、根据权利要求 1至 9任一项所述的电路，其特征在于，所述第一可变电阻器（304 )和第二可变电阻器（306 )分别由多个电阻并联构成；并且，构成第一可变电阻器（304 )、第二可变电阻器（306 ) 的并联结构中的每条支路都包含开关和电阻。

11、根据权利要求 10所述的电路，其特征在于，所述多个电阻是阻值均为 R的多个相同的电阻。

12、根据权利要求 10所述的电路，其特征在于，所述支路是按照二进制权重分组所形成的支路。

13、根据权利要求 10所述的电路，其特征在于，所述开关使用 NMOS 晶体管或 PMOS晶体管实现，并联结构中的所述电阻包含第一电阻和第二电阻；则所述开关与并联结构中的所述电阻的连接方式为： NMOS晶体管或 PMOS晶体管开关的第一端、第二端分别与所述第一电阻、第二电阻串联。

14、根据权利要求 1至 9任一项所述的电路，其特征在于，所述第一可变电阻器（304 )和第二可变电阻器（306 )分别由多个电阻串联构成，并且所述比例电流镜（310 )的输入电流和输出电流的比例为 a:(b/k); 其中， k为串联的所述电阻的个数。

15、 ^居权利要求 1所述的电路，其特征在于，参考电阻（302 )的所述第二端接地；第一可变电阻器（304 ) 的所述第二端接地；所述第二可变电阻器（306 )作为端接电阻，是与所述第一可变电阻器（304 ) 完全相同的电阻器。

16、根据权利要求 1或 15所述的电路，其特征在于，所述参考电阻 ( 302 )采用片外精确电阻。

17、根据权利要求 1所述的电路，其特征在于，第一可变电阻器（304 ) 和第二可变电阻器（306 ) 的可调电阻值为 R/n ( n = 0,1,2,...2N-1 )„

18、一种基于如权利要求 1所述负反馈电路的进行片内传输线阻抗匹配方法，其特征在于，该方法包括以下步骤：

19、居权利要求 18所述的方法，其特征在于，步骤 A包括： A1. 对所述参考电阻两端电压和第一可变电阻器两端电压进行比较；当第一可变电阻器两端电压大于参考电阻两端电压时输出高电平，当第一可变电阻器两端电压小于参考电阻两端电压时输出低电平；

A2. 根据输出的所述高、低电平进行计数，并将计数结果作为调节信号；其中，输出高电平时进行递增计数，输出低电平时进行递減计数。

20、据权利要求 18或 19所述的方法，其特征在于，步骤 B为：将所述调节信号反馈到所述第一可变电阻器的调节端，还将所述调节信号输入所述第二可变电阻器的调节端，同步调节第一可变电阻器和第二可变电阻器的阻值。

21、居权利要求 18或 19所述的方法，其特征在于，步骤 B中，当所述参考电阻两端电压和第一可变电阻器两端电压持续相等时，进一步将所述第二可变电阻器的阻值保持不变。

22、根据权利要求 18所述的方法，其特征在于，该方法中的每个步驟都根据一个时钟脉冲输入信号进行，并且在一个时钟周期内完成该方法所包含的所有步骤。

23、根据权利要求 22所述的方法，其特征在于，所述时钟脉冲信号是连续脉冲信号。

24、一种片内传输线阻抗匹配装置，其特征在于，该装置包括权利要求 1中所述的负反馈电路。