CN106330127A - 片上阻抗匹配结构、方法及装置 - Google Patents

Abstract

本发明实施例提供一种片上阻抗匹配结构、方法及装置。本发明片上阻抗匹配结构，包括：片上可调电阻、片外标准电阻、比较控制器、环路放大器以及电流镜像电路；其中，所述环路放大器用于将所述片外标准电阻的输入电压调整为参考电压，所述参考电压为系统电源电压的一半；所述电流镜像电路用于根据所述环路放大器的输出电压将所述片外标准电阻所在的第一支路上的电流和所述片上可调电阻所在的第二支路上的电流控制成相同的电流；所述比较控制器用于根据所述片上可调电阻上的电压和所述参考电压生成数字控制码，所述数字控制码用于调整所述片上可调电阻的阻值。本发明实施例完成片上可调电阻的阻值自动校准，保证片上阻抗阻值的相对精确。

Description

片上阻抗匹配结构、方法及装置

技术领域

本发明实施例涉及芯片技术，尤其涉及一种片上阻抗匹配结构、方法及装置。

背景技术

随着超大规模集成电路的主频不断提高，对数据的处理能力不断增强，芯片间通信需求的不断增加，对芯片间的通信系统的带宽提出了更高的要求。为了更好的满足芯片间的高速信号传输，芯片发送端和接收端对通信信道的匹配至关重要，如果发送端或者接收端的阻抗不能很好的匹配，将会带来严重的信号反射，影响信号传输质量，降低信道传输速率。

传统的片上阻抗匹配采用通过数字开关控制多个并联的晶体管实现，图1为下拉片上阻抗匹配结构示意图，如图1所示，数字开关控制A<4:0>控制5个完全相同的N型金属氧化物半导体(Negative channel Metal OxideSemiconductor，简称：NMOS)晶体管工作，数字开关A<4:0>的高低可以决定并联入电路的NMOS晶体管的个数，从而可以调节下拉阻抗的大小。图2为改进型片上阻抗匹配结构示意图，如图2所示，采用二进制编码尺寸的晶体管代替完全相同尺寸的晶体管，在不增加数字控制位数的情况下，得到了调节范围的扩展和精度的提升，在原有的晶体管阵列中串联了片上电阻，可以有效的提高控制码A<4:0>变化时实际阻抗的稳定性，抑止晶体管阻抗受栅极电压影响带来的阻值变化。

但是，上述两种片上阻抗匹配结构，不是阻抗匹配调节的范围和精度有限，在实际电路工作过程中，晶体管的阻抗会随着栅极电压的变化发生非常显著地变化，电路实际工作的阻抗不确定性很大，与信道的匹配难以达到很好的效果，就是阻抗匹配适应性较差。

发明内容

本发明实施例提供一种片上阻抗匹配结构、方法及装置，以完成片上可调电阻的阻值自动校准，保证片上阻抗阻值的相对精确，从而保证芯片间数据收发过程中，片上阻抗和信道的精确匹配，改善信道反射带来的信号质量下降的问题。

本发明实施例提供一种片上阻抗匹配结构，包括：片上可调电阻、片外标准电阻、比较控制器、环路放大器以及电流镜像电路；其中，

所述环路放大器用于将所述片外标准电阻的输入电压调整为参考电压，所述参考电压为系统电源电压的一半；

所述电流镜像电路用于根据所述环路放大器的输出电压将所述片外标准电阻所在的第一支路上的电流和所述片上可调电阻所在的第二支路上的电流控制成相同的电流；

所述比较控制器用于根据所述片上可调电阻上的电压和所述参考电压生成数字控制码，所述数字控制码用于调整所述片上可调电阻的阻值。

进一步的，所述比较控制器包括比较器和阻抗自校准控制器；其中，

所述比较器用于比较所述片上可调电阻上的电压和所述参考电压的大小，并根据比较结果向所述阻抗自校准控制器输出加码信号；

所述阻抗自校准控制器用于根据所述加码信号控制数字控制码。

进一步的，所述电流镜像电路包括所述第一支路上的金属-氧化物-半导体场效应晶体管MOS管和所述第二支路上的MOS管；所述第一支路上的MOS管与所述第二支路上的MOS管的栅极均与所述环路放大器的输出端连接。

进一步的，所述片上可调电阻包括下拉可变电阻和上拉可变电阻，所述第二支路包括第一子支路和第二子支路，所述下拉可变电阻位于所述第一子支路上，所述上拉可变电阻位于所述第二子支路上，所述比较器包括第一比较器和第二比较器，所述环路放大器包括第一环路放大器和第二环路放大器，所述电流镜像电路包括第一MOS管、第二MOS管、第三MOS管、第四MOS管和第五MOS管，其中第一MOS管位于所述第一支路，第二MOS管位于所述第一子支路，所述第三MOS管位于所述第二子支路，所述第四MOS管和所述第五MOS管位于所述第三支路；

所述第一MOS管、所述第二MOS管以及所述第四MOS管的栅极均与所述第一环路放大器的输出端连接，所述第三MOS管和所述第五MOS管的栅极均与所述第二环路放大器的输出端连接；

所述第一环路放大器的一个输入端与所述片外标准电阻的输入端连接，所述第一环路放大器的另一个输入端与提供所述参考电压的直流电源连接，所述第二环路放大器的一个输入端连接至所述第四MOS管和所述第五MOS管之间，所述第二环路放大器的另一个输入端与所述提供所述参考电压的直流电源连接；

所述第一比较器的一个输入端连接在所述下拉可变电阻的输入端，所述第一比较器的另一个输入端与所述提供所述参考电压的电源连接，所述第一比较器的输出端连接所述阻抗自校准控制器，所述第二比较器的一个输入端连接所述上拉可变电阻的输出端，所述第二比较器的另一个输入端与所述提供所述参考电压的电源连接，所述第二比较器的输出端连接所述阻抗自校准控制器。

进一步的，还包括：与所述阻抗自校准控制器连接的保护锁定结构；所述保护锁定结构用于在所述阻抗自校准控制器失锁时完成对所述数字控制码的保护锁定。

进一步的，所述保护锁定结构包括计数器和时钟发生器，所述计数器和所述时钟发生器均与所述阻抗自校准控制器连接。

本发明实施例提供一种片上阻抗匹配方法，包括：

将片外标准电阻的输入电压调整为参考电压，所述参考电压为系统电源电压的一半；

将片外标准电阻所在的第一支路上的电流和片上可调电阻所在的第二支路上的电流控制成相同的电流；

根据所述片上可调电阻上的电压和所述参考电压生成数字控制码，并根据所述数字控制码调整所述片上可调电阻的阻值直到所述片上可调电阻与所述片外标准电阻相匹配。

进一步的，所述根据所述片上可调电阻上的电压和所述参考电压生成数字控制码，并根据所述数字控制码调整所述片上可调电阻的阻值直到所述片上可调电阻与所述片外标准电阻相匹配，包括：

比较所述片上可调电阻的输入电压和所述参考电压的大小，并根据比较结果输出加码信号；

在所述加码信号保持在某一电平时，根据所述加码信号控制所述数字控制码，并根据所述数字控制码调整所述片上可调电阻的阻值；

在所述加码信号出现0、1摆动时，锁定所述数字控制码，所述片上可调电阻与所述片外标准电阻相匹配。

进一步的，所述方法还包括：

在所述片上可调电阻上的电压出现三态震荡时，锁定所述数字控制码。

进一步的，所述在所述片上可调电阻上的电压出现三态震荡时，锁定所述数字控制码，包括：

在所述片上可调电阻上的电压出现三态震荡时，生成异样加码信号；

当异样加码信号的个数超出预先设置的阈值时，锁定所述数字控制码。

本发明实施例提供一种片上阻抗匹配装置，包括：

电压调整装置，用于将片外标准电阻的输入电压调整为参考电压，所述参考电压为系统电源电压的一半；

电流复制装置，用于将片外标准电阻所在的第一支路上的电流和片上可调电阻所在的第二支路上的电流控制成相同的电流；

阻值调整装置，用于根据所述片上可调电阻上的电压和所述参考电压生成数字控制码，并根据所述数字控制码调整所述片上可调电阻的阻值直到所述片上可调电阻与所述片外标准电阻相匹配。

进一步的，所述阻值调整装置，包括：

比较单元，用于比较所述片上可调电阻的输入电压和所述参考电压的大小，并根据比较结果输出加码信号；

控制单元，用于在所述比较单元输出的加码信号保持在某一电平时，根据所述加码信号控制所述数字控制码，并根据所述数字控制码调整所述片上可调电阻的阻值；

第一锁定单元，用于在所述比较单元输出的加码信号出现0、1摆动时，锁定所述数字控制码，所述片上可调电阻与所述片外标准电阻相匹配。

进一步的，还包括：

保护锁定装置，用于在所述片上可调电阻上的电压出现三态震荡时，锁定所述数字控制码。

进一步的，所述保护锁定装置，包括：

生成单元，用于在所述片上可调电阻上的电压出现三态震荡时，生成异样加码信号；

第二锁定单元，用于当所述生成单元生成的异样加码信号的个数超出预先设置的阈值时，锁定所述数字控制码。

本发明实施例片上阻抗匹配结构、方法及装置，通过将片上可调电阻与片外标准电阻进行电流复制和电压的比较，完成片上可调电阻的阻值自动校准，保证片上阻抗阻值的相对精确，能够使片上可调电阻不受工艺、工作电压、工作温度的影响，从而保证芯片间数据收发过程中，片上阻抗和信道的精确匹配，改善信道反射带来的信号质量下降的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明片上阻抗匹配结构的一个实施例的结构示意图；

图2为本发明片上阻抗匹配结构的另一个实施例的结构示意图；

图3为本发明片上阻抗匹配结构的再一个实施例的结构示意图；

图4为加码信号电平示意图；

图5为本发明片上阻抗匹配结构的又一个实施例的结构示意图；

图6为加码信号电平异常示意图；

图7为本发明片上阻抗匹配方法一个实施例的流程图；

图8为图7所示上阻抗匹配方法中步骤103的流程图；

图9为本发明片上阻抗匹配装置一个实施例的结构示意图；

图10为本发明片上阻抗匹配装置另一个实施例的结构示意图；

图11为本发明片上阻抗匹配装置又一个实施例的结构示意图；

图12为本发明片上阻抗匹配装置再一个实施例的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明片上阻抗匹配结构的一个实施例的结构示意图，如图1所示，本发明片上阻抗匹配结构可以包括：片上可调电阻、片外标准电阻、比较控制器、环路放大器以及电流镜像电路；其中，所述环路放大器用于将所述片外标准电阻的输入电压调整为参考电压，所述参考电压为系统电源电压的一半；所述电流镜像电路(例如图中的金属-氧化物-半导体场效应晶体管(metal oxide semiconductor，简称：MOS)管M₁和M₂)用于根据所述环路放大器的输出电压将所述片外标准电阻所在的第一支路L₃上的电流和所述片上可调电阻所在的第二支路L₁上的电流控制成相同的电流；所述比较控制器用于根据所述片上可调电阻上的电压和所述参考电压生成数字控制码，所述数字控制码用于调整所述片上可调电阻的阻值。

本发明实施例提供的片上阻抗匹配结构，通过将片上可调电阻与片外标准电阻进行电流复制和电压的比较，完成片上可调电阻的阻值自动校准，保证片上阻抗阻值的相对精确，能够使片上可调电阻不受工艺、工作电压、工作温度的影响，从而保证芯片间数据收发过程中，片上阻抗和信道的精确匹配，改善信道反射带来的信号质量下降的问题。

图2为本发明片上阻抗匹配结构的另一个实施例的结构示意图，如图2所示，在图1所示的片上阻抗匹配结构的基础上，比较控制器包括比较器和阻抗自校准控制器；其中，所述比较器用于比较所述片上可调电阻上的电压和所述参考电压的大小，并根据比较结果向所述阻抗自校准控制器输出加码信号；所述阻抗自校准控制器用于根据所述加码信号控制数字控制码。

作为示例，图3为本发明片上阻抗匹配结构的再一个实施例的结构示意图，如图3所示，片上可调电阻包括下拉可调电阻和上拉可调电阻，第二支路包括第一子支路L₁和第二子支路L₂，下拉可调电阻位于第一子支路L₁上，上拉可调电阻位于第二子支路L₂上，第一子支路L₁上流经的电流为I₁，第二子支路L₂上流经的电流为I₂，片外标准电阻位于第一支路L₃上，其上流经的电流为I₃，剩余一条没有连接电阻的支路为第三支路L₄，其上流经的电流为I₄。

比较器包括第一比较器和第二比较器，环路放大器包括第一环路放大器和第二环路放大器。

电流镜像电路包括第一MOS管M₁、第二MOS管M₂、第三MOS管M₃、第四MOS管M₄和第五MOS管M₅，其中第一MOS管M₁位于第一支路L₃，第二MOS管M₂位于第一子支路L₁，第三MOS管M₃位于第二子支路L₂，第四MOS管M₄和第五MOS管M₅位于第三支路L₄。

第一MOS管M₁、第二MOS管M₂以及第四MOS管M₄的栅极均与第一环路放大器的输出端连接，第三MOS管M₃和第五MOS管M₅的栅极均与第二环路放大器的输出端连接。MOS管分为PMOS管和NMOS管，例如，第一MOS管M₁、第二MOS管M₂、第四MOS管M₄可以是PMOS管，第三MOS管M₃和第五MOS管M₅可以是NMOS管。

第一环路放大器的一个输入端与片外标准电阻的输入端连接，另一个输入端连接一个提供参考电压的直流电源，该直流电源可以是片外电源。第二环路放大器的一个输入端连接在第三支路L₄上，具体地连接至第四MOS管M₄和第五MOS管M₅之间，另一个输入端与所述提供参考电压的直流电源连接，第二环路放大器用于向第三MOS管M₃和第五MOS管M₅提供相同的电压。

第一比较器的一个输入端连接在下拉可调电阻的输入端，另一个输入端连接所述提供参考电压的直流电源，输出端连接阻抗自校准控制器。第二比较器的一个输入端连接上拉可调电阻的输出端，另一个输入端连接所述提供参考电压的直流电源，输出端连接阻抗自校准控制器。

本实施例中，根据MOS管的特性，如果两条支路上的MOS管的栅极连接相同的电压，那么这两条支路上流经的电流相同。与第一环路放大器的输出端连接的第一MOS管M₁、第二MOS管M₂以及第四MOS管M₄所在的第一支路L₃、第一子支路L₁、第三支路L₄上的电流I₃、I₁、I₄是相同的，与第二环路放大器的输出端连接的第三MOS管M₃和第五MOS管M₅所在的第二子支路L₂、第三支路L₄上的电流I₂、I₄是相同的，因此，图3所示的四条支路上的电流均是相同的，实现了第二支路L₃向其他支路的电流复制。根据环路放大器的特性，第一环路放大器可以将片外标准电阻输入端的电压控制为与参考电压相等，而第一比较器则是比较下拉可调电阻的输入端的电压和参考电压，相当于是比较下拉可调电阻的输入端和片外标准电阻输入端的电压；第二比较器比较的是上拉可调电阻的输出端的电压和参考电压，相当于是比较上拉可调电阻的输出端和片外标准电阻输入端的电压。由于参考电压是系统电源电压的一半，因此无论是下拉可调电阻的输入端，还是上拉可调电阻的输出端均可以以参考电压作为比较参考值。

以下拉可调电阻为例，在初始状态下拉可调电阻的阻值为0，在电流一定的情况下，下拉可调电阻的输入端的电压也为0，那么第一比较器比较的结果一定是参考电压较大的，因此第一比较器输出的加码信号N可以是表示该比较结果的低电平信号“0”(也可以是高电平信号“1”，即是通过高电平和低电平表示参考信号是较大还是较小，具体如何表示此处不做具体限定)，阻抗自校准控制器根据加码信号N输出数字控制码，以控制将下拉可调电阻的阻值调大。如果将下拉可调电阻的阻值调大后，下拉可调电阻的输入端的电压仍然小于参考电压，此时第一比较器的比较结果不变，其输出的加码信号N仍然是低电平信号“0”，阻抗自校准控制器根据加码信号N输出数字控制码，以控制将下拉可调电阻的阻值继续调大。当下拉可调电阻的阻值到达某个值时，下拉可调电阻的输入端的电压变成大于参考电压，此时第一比较器的比较结果发生变化，其输出的加码信号N也相应的变成高电平信号“1”，阻抗自校准控制器根据加码信号N输出数字控制码，以控制将下拉可调电阻的阻值调小。这样第一比较器不断向阻抗自校准控制器发送加码信号N，而下拉可调电阻的阻值的变化引起加码信号N的高低电平摆动，说明下拉可调电阻和片外标准电阻的阻值的误差在设定的精度范围内，此时阻抗自校准控制器完成数字控制码锁定，下拉可调电阻的阻值不再变化，图4为加码信号电平示意图。由于第二子支路L₂与第一子支路L₁是相互独立的，加码信号N和加码信号P也是各自比较后产生的，因此可以独立对两条支路上的可调电阻的阻值进行数字控制，而互不影响。

本发明实施例提供的片上阻抗匹配结构，通过将片上可调电阻与片外标准电阻进行电流复制和电压的比较，完成片上可调电阻的阻值自动校准，保证片上阻抗阻值的相对精确，能够使片上可调电阻不受工艺、工作电压、工作温度的影响，从而保证芯片间数据收发过程中，片上阻抗和信道的精确匹配，改善信道反射带来的信号质量下降的问题。

图5为本发明片上阻抗匹配结构的又一个实施例的结构示意图，如图5所示，在图3所示结构的基础上，进一步的，该结构还可以包括与所述阻抗自校准控制器连接的保护锁定结构，所述保护锁定结构用于在所述阻抗自校准控制器失锁时完成对所述数字控制码的保护锁定。

优选的，保护锁定结构包括计数器和时钟发生器，计数器和时钟发生器均与阻抗自校准控制器连接。本实施例以计数器和时钟发生器的组合实现保护锁定结构的作用，但并不作为保护锁定结构的唯一实现方式，本领域技术人员熟知的其它可用于在阻抗自校准控制器失锁时完成对数字控制码的保护锁定的结构均可用于本发明中，对此不做具体限定。

本实施例中，由于比较器的带宽和增益限制，可能出现比较结果落后于实际片上阻抗的情况，这样在比较器的参考电压的输入端会出现电压三态震荡的情况，响应的加码信号会出现“110011001100…”的循环，图6为加码信号电平异常示意图，无法得到如图4所示的电平，即无法满足阻抗自校准控制器锁定需要的“1、0”摆动的情况，这种情况为无法完成正常锁定(即失锁)。因此本实施例增加了计数器，在足够的多的拍数过后完成保护锁定，避免阻抗自校准控制器进入死循环而后续电路无法正常工作的情况。保护锁定结构同样适用于阻值调节范围无法达到所需量程的情况，这种情况加码信号同样不会出现“1、0”摆动。这里需要指出的是，虽然保护锁定结构是一种强制锁定方法，其最终选择的阻抗控制码，仍是系统能够达到的阻抗调节的最优解，即锁定后的阻值已经尽可能的接近片外标准电阻。反相器环振为系统工作提供所需的时钟信号，如果阻抗自校准控制器能够完成正常锁定，则计数器停止工作并清零，如果出现极端情况，控制器无法正常锁定，则计数器达到设定拍数后，控制器完成保护锁定。

本实施例，通过保护锁定结构有效的避免了片上阻抗匹配陷入死循环的可能性，提高了自动校准过程的可靠性。

图7为本发明片上阻抗匹配方法一个实施例的流程图，如图7所示，本实施例的方法可以包括：

步骤101、将片外标准电阻的输入电压调整为参考电压，所述参考电压为系统电源电压的一半；

步骤102、将片外标准电阻所在的第一支路上的电流和片上可调电阻所在的第二支路上的电流控制成相同的电流；

步骤103、根据所述片上可调电阻上的电压和所述参考电压生成数字控制码，并根据所述数字控制码调整所述片上可调电阻的阻值直到所述片上可调电阻与所述片外标准电阻相匹配。

本实施例中片上可调电阻与片外标准电阻相匹配指的是片上可调电阻与片外标准电阻之间的阻值差在设定的精度范围内。

本发明实施例提供的片上阻抗匹配方法，通过将片上可调电阻与片外标准电阻进行电流复制和电压的比较，完成片上可调电阻的阻值自动校准，保证片上阻抗阻值的相对精确，能够使片上可调电阻不受工艺、工作电压、工作温度的影响，从而保证芯片间数据收发过程中，片上阻抗和信道的精确匹配，改善信道反射带来的信号质量下降的问题。

进一步的，图8为本发明片上阻抗匹配方法中步骤103的流程图，如图8所示，上述步骤103包括：

步骤1031、比较所述片上可调电阻的输入电压和所述参考电压的大小，并根据比较结果输出加码信号；

步骤1032、在所述加码信号保持在某一电平时，根据所述加码信号控制所述数字控制码，并根据所述数字控制码调整所述片上可调电阻的阻值；

步骤1033、在所述加码信号出现0、1摆动时，锁定所述数字控制码，所述片上可调电阻与所述片外标准电阻相匹配。

进一步的，所述方法还包括：在所述片上可调电阻上的电压出现三态震荡时，锁定所述数字控制码。

具体来讲，所述在所述片上可调电阻上的电压出现三态震荡时，锁定所述数字控制码，包括：在所述片上可调电阻上的电压出现三态震荡时，生成异样加码信号；当异样加码信号的个数超出预先设置的阈值时，锁定所述数字控制码。

图9为本发明片上阻抗匹配装置一个实施例的结构示意图，如图9所示，本实施例的装置可以包括：电压调整装置11、电流复制装置12以及阻值调整装置13，其中，电压调整装置11，用于将片外标准电阻的输入电压调整为参考电压，所述参考电压为系统电源电压的一半；电流复制装置12，用于将片外标准电阻所在的第一支路上的电流和片上可调电阻所在的第二支路上的电流控制成相同的电流；阻值调整装置13，用于根据所述片上可调电阻上的电压和所述参考电压生成数字控制码，并根据所述数字控制码调整所述片上可调电阻的阻值直到所述片上可调电阻与所述片外标准电阻相匹配。

本实施例的装置，可以用于执行图7所示方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。

图10为本发明片上阻抗匹配装置另一个实施例的结构示意图，如图10所示，本实施例的装置在图9基础上，进一步的，所述阻值调整装置13包括：比较单元131、控制单元132以及第一锁定单元133，其中，比较单元131用于比较所述片上可调电阻的输入电压和所述参考电压的大小，并根据比较结果输出加码信号；控制单元132用于在所述比较单元131输出的加码信号保持在某一电平时，根据所述加码信号控制所述数字控制码，并根据所述数字控制码调整所述片上可调电阻的阻值；第一锁定单元133用于在所述比较单元131输出的加码信号出现0、1摆动时，锁定所述数字控制码，所述片上可调电阻与所述片外标准电阻相匹配。

图11为本发明片上阻抗匹配装置又一个实施例的结构示意图，如图11所示，本实施例的装置在图9所示装置结构的基础上，进一步地，还可以包括：保护锁定装置14，用于在所述片上可调电阻上的电压出现三态震荡时，锁定所述数字控制码。

本实施例的装置，可以用于执行图7所示方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。

图12为本发明片上阻抗匹配装置再一个实施例的结构示意图，如图12所示，本实施例的装置在图11所示装置结构的基础上，进一步的，所述保护锁定装置14包括：生成单元141和第二锁定单元142，其中，生成单元141用于在所述片上可调电阻上的电压出现三态震荡时，生成异样加码信号；第二锁定单元142用于当所述生成单元141生成的异样加码信号的个数超出预先设置的阈值时，锁定所述数字控制码。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (14)

1.一种片上阻抗匹配结构，其特征在于，包括：片上可调电阻、片外标准电阻、比较控制器、环路放大器以及电流镜像电路；其中，

所述环路放大器用于将所述片外标准电阻的输入电压调整为参考电压，所述参考电压为系统电源电压的一半；

所述电流镜像电路用于根据所述环路放大器的输出电压将所述片外标准电阻所在的第一支路上的电流和所述片上可调电阻所在的第二支路上的电流控制成相同的电流；

所述比较控制器用于根据所述片上可调电阻上的电压和所述参考电压生成数字控制码，所述数字控制码用于调整所述片上可调电阻的阻值。

2.根据权利要求1所述的结构，其特征在于，所述比较控制器包括比较器和阻抗自校准控制器；其中，

所述比较器用于比较所述片上可调电阻上的电压和所述参考电压的大小，并根据比较结果向所述阻抗自校准控制器输出加码信号；

所述阻抗自校准控制器用于根据所述加码信号控制数字控制码。

3.根据权利要求2所述的结构，其特征在于，所述电流镜像电路包括所述第一支路上的金属-氧化物-半导体场效应晶体管MOS管和所述第二支路上的MOS管；所述第一支路上的MOS管与所述第二支路上的MOS管的栅极均与所述环路放大器的输出端连接。

4.根据权利要求3所述的结构，其特征在于，所述片上可调电阻包括下拉可变电阻和上拉可变电阻，所述第二支路包括第一子支路和第二子支路，所述下拉可变电阻位于所述第一子支路上，所述上拉可变电阻位于所述第二子支路上，所述比较器包括第一比较器和第二比较器，所述环路放大器包括第一环路放大器和第二环路放大器，所述电流镜像电路包括第一MOS管、第二MOS管、第三MOS管、第四MOS管和第五MOS管，其中第一MOS管位于所述第一支路，第二MOS管位于所述第一子支路，所述第三MOS管位于所述第二子支路，所述第四MOS管和所述第五MOS管位于所述第三支路；

所述第一MOS管、所述第二MOS管以及所述第四MOS管的栅极均与所述第一环路放大器的输出端连接，所述第三MOS管和所述第五MOS管的栅极均与所述第二环路放大器的输出端连接；

所述第一环路放大器的一个输入端与所述片外标准电阻的输入端连接，所述第一环路放大器的另一个输入端与提供所述参考电压的直流电源连接，所述第二环路放大器的一个输入端连接至所述第四MOS管和所述第五MOS管之间，所述第二环路放大器的另一个输入端与所述提供所述参考电压的直流电源连接；

所述第一比较器的一个输入端连接在所述下拉可变电阻的输入端，所述第一比较器的另一个输入端与所述提供所述参考电压的电源连接，所述第一比较器的输出端连接所述阻抗自校准控制器，所述第二比较器的一个输入端连接所述上拉可变电阻的输出端，所述第二比较器的另一个输入端与所述提供所述参考电压的电源连接，所述第二比较器的输出端连接所述阻抗自校准控制器。

5.根据权利要求1～4中任一项所述的结构，其特征在于，还包括：与所述阻抗自校准控制器连接的保护锁定结构；所述保护锁定结构用于在所述阻抗自校准控制器失锁时完成对所述数字控制码的保护锁定。

6.根据权利要求5所述的结构，其特征在于，所述保护锁定结构包括计数器和时钟发生器，所述计数器和所述时钟发生器均与所述阻抗自校准控制器连接。

7.一种片上阻抗匹配方法，其特征在于，包括：

将片外标准电阻的输入电压调整为参考电压，所述参考电压为系统电源电压的一半；

将片外标准电阻所在的第一支路上的电流和片上可调电阻所在的第二支路上的电流控制成相同的电流；

根据所述片上可调电阻上的电压和所述参考电压生成数字控制码，并根据所述数字控制码调整所述片上可调电阻的阻值直到所述片上可调电阻与所述片外标准电阻相匹配。

8.根据权利要求7所述的方法，其特征在于，所述根据所述片上可调电阻上的电压和所述参考电压生成数字控制码，并根据所述数字控制码调整所述片上可调电阻的阻值直到所述片上可调电阻与所述片外标准电阻相匹配，包括：

比较所述片上可调电阻的输入电压和所述参考电压的大小，并根据比较结果输出加码信号；

在所述加码信号保持在某一电平时，根据所述加码信号控制所述数字控制码，并根据所述数字控制码调整所述片上可调电阻的阻值；

在所述加码信号出现0、1摆动时，锁定所述数字控制码，所述片上可调电阻与所述片外标准电阻相匹配。

9.根据权利要求7或8所述的方法，其特征在于，所述方法还包括：

在所述片上可调电阻上的电压出现三态震荡时，锁定所述数字控制码。

10.根据权利要求9所述的方法，其特征在于，所述在所述片上可调电阻上的电压出现三态震荡时，锁定所述数字控制码，包括：

在所述片上可调电阻上的电压出现三态震荡时，生成异样加码信号；

当异样加码信号的个数超出预先设置的阈值时，锁定所述数字控制码。

11.一种片上阻抗匹配装置，其特征在于，包括：

电压调整装置，用于将片外标准电阻的输入电压调整为参考电压，所述参考电压为系统电源电压的一半；

电流复制装置，用于将片外标准电阻所在的第一支路上的电流和片上可调电阻所在的第二支路上的电流控制成相同的电流；

阻值调整装置，用于根据所述片上可调电阻上的电压和所述参考电压生成数字控制码，并根据所述数字控制码调整所述片上可调电阻的阻值直到所述片上可调电阻与所述片外标准电阻相匹配。

12.根据权利要求11所述的装置，其特征在于，所述阻值调整装置，包括：

比较单元，用于比较所述片上可调电阻的输入电压和所述参考电压的大小，并根据比较结果输出加码信号；

控制单元，用于在所述比较单元输出的加码信号保持在某一电平时，根据所述加码信号控制所述数字控制码，并根据所述数字控制码调整所述片上可调电阻的阻值；

第一锁定单元，用于在所述比较单元输出的加码信号出现0、1摆动时，锁定所述数字控制码，所述片上可调电阻与所述片外标准电阻相匹配。

13.根据权利要求11或12所述的装置，其特征在于，还包括：

保护锁定装置，用于在所述片上可调电阻上的电压出现三态震荡时，锁定所述数字控制码。

14.根据权利要求13所述的装置，其特征在于，所述保护锁定装置，包括：

生成单元，用于在所述片上可调电阻上的电压出现三态震荡时，生成异样加码信号；

第二锁定单元，用于当所述生成单元生成的异样加码信号的个数超出预先设置的阈值时，锁定所述数字控制码。