KR20220013072A - 캘리브레이션 회로 및 이를 포함하는 송신기 - Google Patents

캘리브레이션 회로 및 이를 포함하는 송신기 Download PDF

Info

Publication number
KR20220013072A
KR20220013072A KR1020200092086A KR20200092086A KR20220013072A KR 20220013072 A KR20220013072 A KR 20220013072A KR 1020200092086 A KR1020200092086 A KR 1020200092086A KR 20200092086 A KR20200092086 A KR 20200092086A KR 20220013072 A KR20220013072 A KR 20220013072A
Authority
KR
South Korea
Prior art keywords
pull
driver
replica
control
count value
Prior art date
Application number
KR1020200092086A
Other languages
English (en)
Inventor
김수환
윤재광
이상윤
Original Assignee
에스케이하이닉스 주식회사
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 서울대학교산학협력단 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200092086A priority Critical patent/KR20220013072A/ko
Priority to US17/166,697 priority patent/US11088676B1/en
Priority to CN202110256626.9A priority patent/CN113971967A/zh
Publication of KR20220013072A publication Critical patent/KR20220013072A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Logic Circuits (AREA)

Abstract

본 기술에 의한 캘리브레이션 회로는 제어 전압에 따라 발진 신호를 생성하는 발진기; 발진 신호에 따라 카운트 값을 생성하는 카운터; 및 카운트 값을 이용하여 출력 노드에 공통 연결된 풀업 드라이버와 풀다운 드라이버의 턴온 임피던스를 제어하는 제어 회로를 포함하되, 제어 회로는 단위 제어 주기 동안 기준 전압을 제어 전압으로 인가한 상태에서 카운터를 동작시켜 얻어진 기준 카운트 값과 단위 제어 주기 동안 출력 노드의 출력 전압을 제어 전압으로 인가한 상태에서 카운터를 동작시켜 얻어진 카운트 값을 비교하여 풀업 드라이버의 턴온 임피던스를 조절하는 풀업 제어 신호 또는 풀다운 드라이버의 턴온 임피던스를 조절하는 풀다운 제어 신호를 제어한다.

Description

캘리브레이션 회로 및 이를 포함하는 송신기{CALIBRATION CIRCUIT AND TRANSMITTER INCLUDING THE SAME}
본 기술은 캘리브레이션 회로와 이를 포함하는 송신기에 관한 것으로서 보다 구체적으로는 발진기를 포함하는 캘리브레이션 회로와 이를 포함하는 송신기에 관한 것이다.
송신기에서 드라이버의 출력 임피던스를 특성 임피던스와 동일하게 조절하는 캘리브레이션 동작이 잘 알려져 있다.
도 1은 종래의 송신기(10)를 나타낸다.
종래의 송신기는 출력 노드(No)에 공통 연결된 풀업 드라이버(1)와 풀다운 드라이버(2)를 포함한다.
출력 노드(No)는 신호를 전송하는 채널에 연결된다.
도 1에서 풀업 드라이버(1)와 풀다운 드라이버(2)를 제외한 나머지 구성은 캘리브레이션 회로에 포함되는 구성으로 볼 수 있다.
캘리브레이션 회로는 풀업 드라이버(1)의 풀업 임피던스와 풀다운 드라이버(2)의 풀다운 임피던스가 특성 임피던스와 동일하게 되도록 조절한다.
캘리브레이션 회로는 풀업 드라이버(1)와 실질적으로 동일한 레플리카 풀업 드라이버(3)를 포함한다.
레플리카 풀업 드라이버(3)는 레플리카 출력 노드(Nr)를 통해 기준 저항(Rz)과 연결되는데 기준 저항(Rz)의 크기는 특성 임피던스와 동일하게 설정된다.
풀업 드라이버(1)와 레플리카 풀업 드라이버(3)의 턴온 임피던스는 풀업 제어 신호(PU)에 따라 제어되고, 풀다운 드라이버(2)의 턴온 임피던스는 풀다운 제어 신호(PD)에 따라 제어된다.
제어 신호에 따라 드라이버의 턴온 임피던스를 제어하는 기술은 통상의 기술자에게 잘 알려진 것이다.
제 1 카운터(21)는 제 1 비교 신호(CMP1)에 따라 풀업 제어 신호(PU)를 증감시키고, 제 2 카운터(22)는 제 2 비교 신호(CMP2)에 따라 풀다운 제어 신호(PD)를 증감시킨다.
제 1 비교기(31)는 기준 전압(VREF)과 레플리카 출력 전압(VZQ)을 비교하여 비교 결과에 따라 하이 또는 로우 레벨의 신호를 출력한다.
이때 기준 전압 생성 회로(40)는 전원 전압의 1/2 값을 가지는 기준 전압(VREF)을 출력한다.
풀업 드라이버(1)와 레플리카 풀업 드라이버(3)의 풀업 임피던스는 특성 임피던스와 동일하게 되어야 하며 이 경우 레플리카 출력 전압(VZQ)은 바람직하게 전원 전압의 1/2과 동일해야 한다.
제 2 비교기(32)는 기준 전압(VREF)과 출력 전압(VZQN)을 비교하여 비교 결과에 따라 하이 또는 로우 레벨의 신호를 출력한다.
풀업 드라이버(1)에 대해서 캘리브레이션이 종료되면 풀업 드라이버(1)의 출력 임피던스는 특성 임피던스와 동일하게 된다.
풀다운 드라이버(2)의 풀다운 임피던스는 특성 임피던스와 동일하게 되어야 하며 이 경우 출력 전압(VZQN)은 바람직하게 전원 전압의 1/2과 동일해야 한다.
제 1 비교기(31)와 제 2 비교기(32)는 제 1 클록 신호(CLK1)에 동기하여 비교 결과를 출력하고 제 1 카운터(21)와 제 2 카운터(22)는 제 1 클록 신호(CLK1)와 위상차를 가지는 제 2 클록 신호(CLK2)에 동기하여 풀업 제어 신호(PU)와 풀다운 제어 신호(PD)를 갱신한다.
이상과 같이 종래의 캘리브레이션 회로는 제 1 비교기(31)와 제 2 비교기(32)를 이용하여 캘리브레이션 동작을 수행하는데 비교기에 존재하는 옵셋이나 공정상의 미스매치로 인하여 캘리브레이션 결과로 결정되는 풀업 제어 신호와 풀다운 제어 신호가 최적의 값으로 수렴하지 않을 수 있다.
US 7990174 B2 US 7307485 B1 KR 10-1846562 B1
본 기술은 비교기의 옵셋이나 미스매치로 인한 캘리브레이션 정확도의 저하를 피할 수 있는 캘리브레이션 회로와 이를 포함하는 송신기를 제공한다.
본 발명의 일 실시예에 의한 캘리브레이션 회로는 제어 전압에 따라 발진 신호를 생성하는 발진기; 발진 신호에 따라 카운트 값을 생성하는 카운터; 및 카운트 값을 이용하여 출력 노드에 공통 연결된 풀업 드라이버와 풀다운 드라이버의 턴온 임피던스를 제어하는 제어 회로를 포함하되, 제어 회로는 단위 제어 주기 동안 기준 전압을 제어 전압으로 인가한 상태에서 카운터를 동작시켜 얻어진 기준 카운트 값과 단위 제어 주기 동안 출력 노드의 출력 전압을 제어 전압으로 인가한 상태에서 카운터를 동작시켜 얻어진 카운트 값을 비교하여 풀업 드라이버의 턴온 임피던스를 조절하는 풀업 제어 신호 또는 풀다운 드라이버의 턴온 임피던스를 조절하는 풀다운 제어 신호를 제어한다.
본 발명의 일 실시예에 의한 송신기는 출력 노드를 통해 채널에 공통 연결된 풀업 드라이버와 풀다운 드라이버; 제어 전압에 따라 발진 신호를 생성하는 발진기; 발진 신호에 따라 카운트 값을 생성하는 카운터; 및 카운트 값을 이용하여 풀업 드라이버와 풀다운 드라이버의 턴온 임피던스를 제어하는 제어 회로를 포함하되, 제어 회로는 단위 제어 주기 동안 기준 전압을 제어 전압으로 인가한 상태에서 카운터를 동작시켜 얻어진 기준 카운트 값과 단위 제어 주기 동안 출력 노드의 출력 전압을 제어 전압으로 인가한 상태에서 카운터를 동작시켜 얻어진 카운트 값을 비교하여 풀업 드라이버의 턴온 임피던스를 조절하는 풀업 제어 신호 또는 풀다운 드라이버의 턴온 임피던스를 조절하는 풀다운 제어 신호를 제어한다.
본 기술에 의한 캘리브레이션 회로는 옵셋이나 미스매치 문제가 최소화되어 캘리브레이션 정확도를 향상시킬 수 있다.
도 1은 종래의 송신기를 나타내는 블록도.
도 2 및 도 3은 본 발명의 일 실시예에 의한 송신기를 나타내는 블록도.
도 4 및 도 5는 본 발명의 일 실시예에 의한 캘리브레이션 동작을 나타내는 설명도.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 개시한다.
도 2는 본 발명의 일 실시예에 의한 송신기(1000)를 나타내는 블록도이다.
송신기(1000)는 출력 노드(No)에 공통 연결된 풀업 드라이버(1)와 풀다운 드라이버(2)를 포함한다.
출력 노드(No)는 신호를 전송하는 채널에 연결된다.
도 2에서 풀업 드라이버(1)와 풀다운 드라이버(2)를 제외한 나머지 구성은 캘리브레이션 회로에 포함되는 구성으로 볼 수 있다.
캘리브레이션 회로는 풀업 드라이버(1)의 풀업 임피던스와 풀다운 드라이버(2)의 풀다운 임피던스가 특성 임피던스와 동일하게 되도록 조절한다.
캘리브레이션 회로는 풀업 드라이버(1)와 실질적으로 동일한 레플리카 풀업 드라이버(3)를 포함한다.
레플리카 풀업 드라이버(3)는 레플리카 출력 노드(Nr)를 통해 기준 저항(RZ)과 연결되는데 기준 저항(RZ)의 크기는 채널의 특성 임피던스와 동일하게 설정된다.
풀업 드라이버(1)와 레플리카 풀업 드라이버(3)의 턴온 임피던스는 풀업 제어 신호(PU)에 따라 제어되고, 풀다운 드라이버(2)의 턴온 임피던스는 풀다운 제어 신호(PD)에 따라 제어된다.
본 실시예에서 풀업 드라이버(1)와 레플리카 풀업 드라이버(3)에 전원 전압(VDD)이 인가되고 풀다운 드라이버(2)는 접지되는 것으로 가정한다.
제어 신호에 따라 드라이버의 턴온 임피던스를 제어하는 회로는 통상의 기술자에게 잘 알려진 것이므로 구체적인 개시는 생략한다.
제어 회로(100)는 캘리브레이션 동작을 전반적으로 제어하며 풀업 제어 신호(PU)와 풀다운 제어 신호(PD)를 결정한다.
제어 회로(100)는 카운터(200)에서 제공되는 카운트 값(CNT)을 이용하여 풀업 제어 신호(PU)와 풀다운 제어 신호(PD)를 결정한다.
카운터(200)는 발진기(300)에서 제공되는 발진 신호(OSC)에 따라 카운트 동작을 수행하여 카운트 값(CNT)을 제공한다.
발진기(300)는 제어 전압(VC)에 따라 발진 동작을 수행하여 발진 신호(OSC)를 제공한다.
캘리브레이션 동작 과정에서 기준 전압(VREF), 레플리카 출력 전압(VZQ), 또는 출력 전압(VZQN)이 제어 전압(VC)로 제공된다.
기준 전압(VREF)은 기준 전압 생성 회로(40)에서 제공된다.
레플리카 출력 전압(VZQ)은 레플리카 출력 노드(Nr)를 통해 레플리카 풀업 드라이버(3)에서 출력되는 전압이다.
출력 전압(VZQN)은 풀업 드라이버(1)와 풀다운 드라이버(2)가 공통 연결되는 출력 노드(No)에서 출력되는 전압이다.
캘리브레이션 회로는 기준 전압 선택 신호(VRSEL)에 따라 기준 전압(VREF)을 발진기(300)에 제공하는 제 1 스위치(51), 풀업 선택 신호(PUSEL)에 따라 레플리카 출력 전압(VZQ)을 발진기(300)에 제공하는 제 2 스위치(52), 풀다운 선택 신호(PDSEL)에 따라 출력 전압(VZQN)을 발진기(300)에 제공하는 제 3 스위치(53)를 포함한다.
이하에서는 도 4, 5를 참조하여 제어회로(100)의 캘리브레이션 동작을 개시한다.
도 4, 5에서 Ti-1 ~ Ti (1 ≤ i ≤ m) 사이의 시간은 단위 제어 주기로 일정하게 유지되며 제어 회로(100)는 단위 제어 주기에 따라 캘리브레이션 동작을 제어한다.
캘리브레이션 동작은 풀업 제어 신호(PU)를 결정하는 풀업 캘리브레이션 동작과 풀다운 제어 신호(PD)를 결정하는 풀다운 캘리브레이션 동작을 포함한다.
도 2의 실시예에서는 풀업 캘리브레이션 동작을 수행한 후 풀다운 캘리브레이션 동작을 수행한다.
T0 ~ T1 동안 제어 전압(VC)은 기준 전압(VREF)으로 설정되고, T1 ~ Tn 동안 제어 전압(VC)은 레플리카 출력 전압(VZQ)으로 설정되며 Tn ~ Tm 동안 제어 전압(VC)은 출력 전압(VZQN)으로 설정된다.
T0에서 카운터(200)는 카운트 동작을 시작한다.
이후 T1에서 기준 카운트 값이 저장되고 풀업 제어 신호(PU)의 값이 초기화되며 카운트 값 리셋 후 다시 카운트 동작을 시작한다.
이후 T2에서 카운트 값을 기준 카운트 값과 비교하고 이에 따라 풀업 제어 신호(PU)의 값을 조절한다.
본 실시예에서 제어 전압(VC)이 증가하는 경우 발진기(300)에서 출력되는 발진 신호(OSC)의 주파수가 증가하는 것으로 가정한다.
이 경우 카운트 값이 기준 카운트 값보다 크다면 레플리카 출력 전압(VZQ)이 기준 전압(VREF)보다 높은 것이므로 풀업 제어 신호(PU)는 풀업 드라이버(1)의 턴온 임피던스를 높이는 방향으로 설정된다.
반대로 카운트 값이 기준 카운트 값보다 작다면 레플리카 출력 전압(VZQ)이 기준 전압(VREF)보다 낮은 것이므로 풀업 제어 신호(PU)는 풀업 드라이버(1)의 턴온 임피던스를 낮추는 방향으로 설정된다.
이후 카운트 값을 리셋한 수 다시 카운트 동작을 시작하여 T1 ~ T2의 동작을 반복한다.
Tn에서 카운트 값을 기준 카운트 값과 비교하고 이에 따라 풀업 제어 신호(PU)의 값을 결정한다.
풀업 제어 신호(PU)의 값을 결정하는 조건은 실시예예 따라 다양하게 설계 변경될 수 있다. 예를 들어 기준 카운트 값과 카운트 값의 차이가 미리 정해진 임계점보다 작으면 풀업 제어 신호(PU)의 값을 결정할 수 있다.
이후 풀다운 캘리브레이션 동작이 진행된다.
도 5와 같이 Tn에서 풀다운 제어 신호(PD)의 값을 초기화하고 카운트 값을 리셋한 후 카운트 동작을 시작한다.
Tn+1에서 카운트 값을 기준 카운트 값과 비교하고 이에 따라 풀다운 제어 신호(PD)의 값을 조절한다.
카운트 값이 기준 카운트 값보다 크다면 출력 전압(VZQN)이 기준 전압(VREF)보다 높은 것이므로 풀다운 제어 신호(PD)는 풀다운 드라이버(2)의 턴온 임피던스를 낮추는 방향으로 설정된다.
반대로 카운트 값이 기준 카운트 값보다 작다면 출력 전압(VZQN)이 기준 전압(VREF)보다 낮은 것이므로 풀다운 제어 신호(PD)는 풀다운 드라이버(2)의 턴온 임피던스를 높이는 방향으로 설정된다.
이후 카운트 값을 리셋한 수 다시 카운트 동작을 시작하여 Tn ~ Tn+1의 동작을 반복한다.
Tm에서 카운트 값을 기준 카운트 값과 비교하고 이에 따라 풀다운 제어 신호(PD)의 값을 결정한다.
풀다운 제어 신호(PD)의 값을 결정하는 조건은 실시예예 따라 다양하게 설계 변경될 수 있다. 예를 들어 기준 카운트 값과 카운트 값의 차이가 미리 정해진 임계점보다 작으면 풀다운 제어 신호(PD)의 값을 결정할 수 있다.
도 3은 본 발명의 다른 실시예에 의한 송신기(2000)를 나타내는 블록도이다.
도 3의 실시예는 도 2의 실시예와는 달리 레플리카 풀업 드라이버(3) 대신 레플리카 풀다운 드라이버(4)를 포함한다.
또한 레플리카 출력 노드(Nr)가 레플리카 풀다운 드라이버(4)의 출력단에 연결되며 기준 저항(RZ)이 레플리카 출력 노드(Nr)와 전원 전압(VDD) 사이에 연결된다.
도 3의 실시예에서는 레플리카 풀다운 드라이버(4)를 이용하여 풀다운 캘리브레이션 동작을 먼저 수행하고 이후 풀업 드라이버(1)를 이용하여 풀업 캘리브레이션 동작을 수행한다.
또한 제 2 스위치(52)는 풀업 선택 신호(PUSEL)에 따라 출력 전압(VZQN)을 발진기(300)에 제공하며, 제 3 스위치(53)는 풀다운 선택 신호(PDSEL)에 따라 레플리카 출력 전압(VZQ)을 발진기(300)에 제공한다.
도 3의 실시예에서 제어 회로(100), 카운터(200), 발진기(300), 기준 전압 생성회로(40)의 기능 및 캘리브레이션 동작은 전술한 실시예로부터 용이하게 알 수 있는 것이므로 반복적인 설명은 생략한다.
본 발명의 권리범위는 이상의 개시로 한정되는 것은 아니다. 본 발명의 권리범위는 청구범위에 문언적으로 기재된 범위와 그 균등범위를 기준으로 해석되어야 한다.
1: 풀업 드라이버 2: 풀다운 드라이버
3: 레플리카 풀업 드라이버 4: 레플리카 풀다운 드라이버
21: 제 1 카운터 22: 제 2 카운터
31: 제 1 비교기 32: 제 2 비교기
100: 제어 회로 200: 카운터
300: 발진기 40: 기준 전압 생성 회로
51: 제 1 스위치 52: 제 2 스위치
53: 제 3 스위치

Claims (14)

  1. 제어 전압에 따라 발진 신호를 생성하는 발진기;
    상기 발진 신호에 따라 카운트 값을 생성하는 카운터; 및
    상기 카운트 값을 이용하여 출력 노드에 공통 연결된 풀업 드라이버와 풀다운 드라이버의 턴온 임피던스를 제어하는 제어 회로
    를 포함하되,
    상기 제어 회로는 단위 제어 주기 동안 기준 전압을 상기 제어 전압으로 인가한 상태에서 상기 카운터를 동작시켜 얻어진 기준 카운트 값과 상기 단위 제어 주기 동안 상기 출력 노드의 출력 전압을 상기 제어 전압으로 인가한 상태에서 상기 카운터를 동작시켜 얻어진 카운트 값을 비교하여 상기 풀업 드라이버의 턴온 임피던스를 조절하는 풀업 제어 신호 또는 상기 풀다운 드라이버의 턴온 임피던스를 조절하는 풀다운 제어 신호를 제어하는 캘리브레이션 회로.
  2. 청구항 1에 있어서, 상기 풀업 드라이버를 복제한 레플리카 풀업 드라이버; 및
    상기 레플리카 풀업 드라이버의 레플리카 출력 노드에 연결된 기준 저항
    을 더 포함하고,
    상기 제어 회로는 상기 풀업 제어 신호에 따라 상기 레플리카 풀업 드라이버의 턴온 임피던스를 제어하는 캘리브레이션 회로.
  3. 청구항 2에 있어서, 상기 제어 회로는 상기 기준 카운트 값과 상기 단위 제어 주기 동안 상기 레플리카 출력 노드의 레플리카 출력 전압을 상기 제어 전압으로 인가한 상태에서 상기 카운터를 동작시켜 얻어진 카운트 값을 비교하여 상기 레플리카 풀업 드라이버의 턴온 임피던스를 조절하는 상기 풀업 제어 신호를 제어하는 캘리브레이션 회로.
  4. 청구항 3에 있어서, 상기 제어 회로는 상기 풀업 제어 신호를 결정한 후 상기 풀다운 제어 신호를 결정하는 캘리브레이션 회로.
  5. 청구항 1에 있어서, 상기 풀다운 드라이버를 복제한 레플리카 풀다운 드라이버; 및
    상기 레플리카 풀다운 드라이버의 레플리카 출력 노드에 연결된 기준 저항
    을 더 포함하고,
    상기 제어 회로는 상기 풀다운 제어 신호에 따라 상기 레플리카 풀다운 드라이버의 턴온 임피던스를 제어하는 캘리브레이션 회로.
  6. 청구항 5에 있어서, 상기 제어 회로는 상기 기준 카운트 값과 상기 단위 제어 주기 동안 상기 레플리카 출력 노드의 레플리카 출력 전압을 상기 제어 전압으로 인가한 상태에서 상기 카운터를 동작시켜 얻어진 카운트 값을 비교하여 상기 레플리카 풀다운 드라이버의 턴온 임피던스를 조절하는 상기 풀다운 제어 신호를 제어하는 캘리브레이션 회로.
  7. 청구항 6에 있어서, 상기 제어 회로는 상기 풀다운 제어 신호를 결정한 후 상기 풀업 제어 신호를 결정하는 캘리브레이션 회로.
  8. 출력 노드를 통해 채널에 공통 연결된 풀업 드라이버와 풀다운 드라이버;
    제어 전압에 따라 발진 신호를 생성하는 발진기;
    상기 발진 신호에 따라 카운트 값을 생성하는 카운터; 및
    상기 카운트 값을 이용하여 상기 풀업 드라이버와 상기 풀다운 드라이버의 턴온 임피던스를 제어하는 제어 회로
    를 포함하되,
    상기 제어 회로는 단위 제어 주기 동안 기준 전압을 상기 제어 전압으로 인가한 상태에서 상기 카운터를 동작시켜 얻어진 기준 카운트 값과 상기 단위 제어 주기 동안 상기 출력 노드의 출력 전압을 상기 제어 전압으로 인가한 상태에서 상기 카운터를 동작시켜 얻어진 카운트 값을 비교하여 상기 풀업 드라이버의 턴온 임피던스를 조절하는 풀업 제어 신호 또는 상기 풀다운 드라이버의 턴온 임피던스를 조절하는 풀다운 제어 신호를 제어하는 송신기.
  9. 청구항 8에 있어서, 상기 풀업 드라이버를 복제한 레플리카 풀업 드라이버; 및
    상기 레플리카 풀업 드라이버의 레플리카 출력 노드에 연결된 기준 저항
    을 더 포함하고,
    상기 제어 회로는 상기 풀업 제어 신호에 따라 상기 레플리카 풀업 드라이버의 턴온 임피던스를 제어하는 송신기.
  10. 청구항 9에 있어서, 상기 제어 회로는 상기 기준 카운트 값과 상기 단위 제어 주기 동안 상기 레플리카 출력 노드의 레플리카 출력 전압을 상기 제어 전압으로 인가한 상태에서 상기 카운터를 동작시켜 얻어진 카운트 값을 비교하여 상기 레플리카 풀업 드라이버의 턴온 임피던스를 조절하는 상기 풀업 제어 신호를 제어하는 송신기.
  11. 청구항 10에 있어서, 상기 제어 회로는 상기 풀업 제어 신호를 결정한 후 상기 풀다운 제어 신호를 결정하는 송신기.
  12. 청구항 8에 있어서, 상기 풀다운 드라이버를 복제한 레플리카 풀다운 드라이버; 및
    상기 레플리카 풀다운 드라이버의 레플리카 출력 노드에 연결된 기준 저항
    을 더 포함하고,
    상기 제어 회로는 상기 풀다운 제어 신호에 따라 상기 레플리카 풀다운 드라이버의 턴온 임피던스를 제어하는 송신기.
  13. 청구항 12에 있어서, 상기 제어 회로는 상기 기준 카운트 값과 상기 단위 제어 주기 동안 상기 레플리카 출력 노드의 레플리카 출력 전압을 상기 제어 전압으로 인가한 상태에서 상기 카운터를 동작시켜 얻어진 카운트 값을 비교하여 상기 레플리카 풀다운 드라이버의 턴온 임피던스를 조절하는 상기 풀다운 제어 신호를 제어하는 송신기.
  14. 청구항 13에 있어서, 상기 제어 회로는 상기 풀다운 제어 신호를 결정한 후 상기 풀업 제어 신호를 결정하는 송신기.

KR1020200092086A 2020-07-24 2020-07-24 캘리브레이션 회로 및 이를 포함하는 송신기 KR20220013072A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200092086A KR20220013072A (ko) 2020-07-24 2020-07-24 캘리브레이션 회로 및 이를 포함하는 송신기
US17/166,697 US11088676B1 (en) 2020-07-24 2021-02-03 Calibration circuit and transmitter including the same
CN202110256626.9A CN113971967A (zh) 2020-07-24 2021-03-09 校准电路和包括其的传送器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200092086A KR20220013072A (ko) 2020-07-24 2020-07-24 캘리브레이션 회로 및 이를 포함하는 송신기

Publications (1)

Publication Number Publication Date
KR20220013072A true KR20220013072A (ko) 2022-02-04

Family

ID=77179386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200092086A KR20220013072A (ko) 2020-07-24 2020-07-24 캘리브레이션 회로 및 이를 포함하는 송신기

Country Status (3)

Country Link
US (1) US11088676B1 (ko)
KR (1) KR20220013072A (ko)
CN (1) CN113971967A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024080574A1 (ko) * 2022-10-12 2024-04-18 주식회사 퀄리타스반도체 임피던스 캘리브레이션 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116880636B (zh) * 2023-08-10 2024-02-27 合芯科技(苏州)有限公司 自适应电压调节电路、方法及稳压器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307485B1 (en) 2005-11-14 2007-12-11 Cypress Semiconductor Corporation Capacitance sensor using relaxation oscillators
US7990174B2 (en) 2009-06-30 2011-08-02 Hynix Semiconductor Inc. Circuit for calibrating impedance and semiconductor apparatus using the same
KR101846562B1 (ko) 2012-08-14 2018-04-06 에스케이하이닉스 주식회사 반도체 테스트 장치, 반도체 장치 및 반도체 테스트 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8310224B2 (en) * 2010-02-03 2012-11-13 Triquint Semiconductor, Inc. Automatic calibration circuit
KR101116362B1 (ko) * 2010-04-30 2012-03-09 주식회사 하이닉스반도체 반도체 장치
KR101806817B1 (ko) * 2010-10-20 2017-12-11 삼성전자주식회사 데이터 출력 버퍼 및 이를 포함하는 반도체 메모리 장치
JP7200727B2 (ja) * 2019-02-14 2023-01-10 富士電機株式会社 スイッチング電源の制御装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307485B1 (en) 2005-11-14 2007-12-11 Cypress Semiconductor Corporation Capacitance sensor using relaxation oscillators
US7990174B2 (en) 2009-06-30 2011-08-02 Hynix Semiconductor Inc. Circuit for calibrating impedance and semiconductor apparatus using the same
KR101846562B1 (ko) 2012-08-14 2018-04-06 에스케이하이닉스 주식회사 반도체 테스트 장치, 반도체 장치 및 반도체 테스트 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024080574A1 (ko) * 2022-10-12 2024-04-18 주식회사 퀄리타스반도체 임피던스 캘리브레이션 장치

Also Published As

Publication number Publication date
US11088676B1 (en) 2021-08-10
CN113971967A (zh) 2022-01-25

Similar Documents

Publication Publication Date Title
US5696468A (en) Method and apparatus for autocalibrating the center frequency of a voltage controlled oscillator of a phase locked loop
US6249445B1 (en) Booster including charge pumping circuit with its electric power consumption reduced and method of operating the same
US6459314B2 (en) Delay locked loop circuit having duty cycle correction function and delay locking method
JP3323207B2 (ja) 周波数―電圧変換回路、遅延量判定回路、周波数―電圧変換回路を備えたシステム、周波数―電圧変換回路の入出力特性を調整する方法、および周波数―電圧変換回路の入出力特性を自動調整する装置
US7276944B2 (en) Clock generation circuit and clock generation method
EP1398879A1 (en) PLL clock generator circuit and clock generation method
KR20220013072A (ko) 캘리브레이션 회로 및 이를 포함하는 송신기
US7764129B1 (en) Phase-lock loop startup circuit and voltage controlled oscillator reference generator
US6526111B1 (en) Method and apparatus for phase locked loop having reduced jitter and/or frequency biasing
US9197227B2 (en) Semiconductor device
US7081583B2 (en) Digitally controllable oscillator
CN111446959A (zh) 二倍频装置及方法
US6404294B1 (en) Voltage control oscillator (VCO) with automatic gain control
KR101110689B1 (ko) Ｐｌｌ 회로
US7920000B2 (en) PLL circuit and method of controlling the same
US7605621B2 (en) Oscillating apparatus
US10459467B1 (en) Switching regulator with soft start circuit and operation method thereof
KR20080007264A (ko) 분수분주형 ｐｌｌ에서 과도 응답을 감소시키는 시스템 및방법
US20090128243A1 (en) Semiconductor device outputting oscillation signal
EP1180689A2 (en) Frequency determination circuit for a data processing unit
TWI785765B (zh) 時鐘電路及為cpu提供時鐘的方法
US7283070B1 (en) Dynamic calibration of I/O power supply level
US9648414B1 (en) Systems and methods for controlling an audio signal path using redundant uninterruptable clock
KR100370243B1 (ko) 고속 주파수 락 제어회로를 구비하는 위상동기 루프 회로및 이의 주파수 락 시간 감소방법
US6512403B2 (en) Phase-locked loop for reducing frequency lock time

Legal Events

Date Code Title Description
A201 Request for examination