KR101110689B1

KR101110689B1 - Ｐｌｌ 회로

Info

Publication number: KR101110689B1
Application number: KR1020067017258A
Authority: KR
Inventors: 슈지 키무라; 타카시 하시즈메
Original assignee: 산요덴키가부시키가이샤
Priority date: 2004-02-27
Filing date: 2005-02-14
Publication date: 2012-02-24
Also published as: KR20060131855A; CN1922787A; CN100563109C; JP4063779B2; US8031015B2; US20080278248A1; WO2005083887A1; JP2005244876A

Abstract

간소한 구조로 EMI 노이즈를 저감시킨다.

위상 비교기로부터 저역 통과 필터에 대해 공급되는 위상차 신호의 유효/무효를 소정 타이밍에서 스위칭하는 제어부와, 상기 위상 비교기로부터 상기 저역 통과 필터에 대해 상기 위상차 신호를 공급하기 위한 신호선과 소정 전위 사이에 설치된 저항 소자를 가지고, 상기 위상차 신호를 유효로 만들 경우에는 상기 위상차 신호에 따른 전압 신호에 의거해서 발진 회로를 발진 동작시키고, 상기 위상차 신호를 무효로 만들 경우에는 상기 소정 전위가 상기 저항 소자를 통해 상기 저역 통과 필터에 대해 공급되어, 공급된 상기 소정 전위에 따라 생성된 상기 전압 신호에 의거해서 상기 발진 회로를 발진 동작시키는 PLL회로.

PLL 회로

Description

ＰＬＬ 회로{PLL CIRCUIT}

본 발명은 스펙트럼 확산 기술을 채용한 PLL회로에 관한 것이다.

최근, 신호 처리의 고속화나 고밀도 실장화가 진행되는 전자기기에서는 EMI(Electro Magnetic Interference) 노이즈를 저감시키는 것이 중요한 과제가 되고 있다. 또한, EMI라는 것은 전자기기가 발생하는 방사성 노이즈에 의해 주변기기가 오동작을 일으키는 전자파 장해를 말한다.

EMI 노이즈의 주된 요인으로서는 PLL(Phase Locked Loop)회로의 전압 제어 발진 회로(VCO)에 있어서 생성된 시스템 클럭 신호가 알려져 있다. 즉, 일반적으로 고주파 시스템 클럭 신호에 의거해서 전자기기 내에서의 스위칭 동작이 고속으로 행해짐으로써 그 스위칭ㆍ노이즈인 EMI 노이즈가 발생되는 것이다.

이에 따라, 시스템 클럭 신호에 대해 주파수 변조를 시행하여 시스템 클럭 신호의 주파수에 대응된 파워 스펙트럼의 피크 레벨을 감쇠 및 확산시킨, 소위 스펙트럼 확산 기술이 주목받고 있다. 또한, 파워 스펙트럼이란 시간축 상에서 신호의 각 주파수 성분이 나타나는 정도(파워)를 주파수 축 대 파워 축으로 표현한 것이다.

도 6은 종래의 스펙트럼 확산 기술을 채용한 PLL회로의 구성을 도시하는 도 면이다(예를 들면, 특허문헌1 참조).

종래의 PLL회로는 기준 분주기(610), 전압 제어 발진기(이하, VCO)(620), 비교 분주기(630, 631), 셀렉터(632), 위상 비교기(640), 챠지 펌프(charge pump)(650), 저역 통과 필터(이하, LPF)(660)를 가진다.

기준 분주기(610)는 소정의 발진 회로에 있어서 생성된 발진 클럭 신호를 분주하여 위상 비교기(640)에 기준 신호(fr)를 공급하기 위한 분주기이다. VCO(620)는 인가 전압에 따라 발진 주파수가 제어되는 것이다. VCO(620)의 발진 출력(fo)은 통상, PLL회로가 갖추어진 전자기기의 시스템 클럭 신호로서 사용된다.

비교 분주기(630)는 노멀(normal) 동작시에 사용되는 분주기이며, VCO(620)의 발진 출력(fo)을 소정 분주수(1/N1)에 따라 분주해서 셀렉터(632)로 공급한다. 또한, 비교 분주기(630)의 분주수(1/N1)는 VCO(620)의 발진 출력(fo)으로서 요구되는 주파수[이하, 기준 주파수(f1)]에 따라 설정된다.

비교 분주기(631)는 VCO(620)의 발진 출력(fo)의 주파수 변조를 실시할 경우에 사용되는 분주기이며, VCO(620)의 발진 출력(fo)을 소정 분주수(1/N2)에 따라 분주해서 셀렉터(632)로 공급한다. 또한, 비교 분주기(631)의 분주수(1/N2)는 VCO(620)의 발진 출력(fo)의 발진 주파수 변조 후의 주파수[이하, 확산 주파수(f2)]에 따라 설정된다.

셀렉터(632)는 스위칭 신호(SEL)에 의거해서 비교 분주기(630)의 출력 또는 비교 분주기(631)의 출력 중 어느 한쪽을 선택하여 위상 비교기(640)에 비교 신호(fv)를 공급하는 것이다. 위상 비교기(640)는 셀렉터(632)로부터 공급된 비교 신 호(fv)와 기준 신호(fr)의 위상을 비교한다.

여기에서, 셀렉터(632)에 있어서 비교 분주기(630)의 출력이 선택되었을 경우로 한다.

위상 비교기(640)는 기준 신호(fr)의 위상이 비교 신호(fv)의 위상보다 앞서고 있을 때, 그 위상차에 따른 위상차 신호(Φr)를 챠지 펌프(650)에 공급한다. 반대로, 기준 신호(fr)의 위상이 비교 신호(fv)의 위상보다 뒤처져 있을 때, 그 위상차에 따른 위상차 신호(Φv)를 챠지 펌프(650)에 공급한다.

챠지 펌프(650)는 위상차 신호(Φr) 및 (Φv)에 따른 레벨을 가지는 전압 신호(CP)를 LPF(660)에 공급한다. LPF(660)는 전압 신호(CP)로부터 고주파 성분을 제거함과 아울러 전압 신호(CP)을 직류화한 직류 전압(Vr)을 VCO(620)에 공급한다.

그 결과, VCO(620)는 위상차 신호(Φr)에 따른 직류 전압(Vr)이 공급되었을 경우에는 발진 주파수를 높여서 비교 신호(fv)의 위상을 진행시키도록 작용한다. 반대로, 위상차 신호(Φv)에 따른 직류 전압(Vr)이 공급되었을 경우에는 발진 주파수를 낮게 해서 비교 신호(fv)의 위상을 지연시키도록 작용한다. 그리고, 최종적으로는 기준 신호(fr)와 비교 신호(fv)간의 위상차가 생기지 않게 되어, VCO(620)의 발진 출력(fo)의 발진 주파수는 기준 주파수(f1)에 락(lock)된 상태(락 상태)가 된다.

그런데, VCO(620)의 출력(fo)의 발진 주파수에 대응된 파워 스펙트럼은 통상, 위상 락 상태에서의 기준 주파수(f1)에 있어서 피크를 나타내게 된다. 따라서, PLL회로는 기준 주파수(f1)에 있어서의 파워 스펙트럼을 확산시키기 위해 VCO(620) 의 발진 출력(fo)의 발진 주파수 변조를 실시한다.

주파수 변조가 실시될 경우에는 셀렉터(632)에 있어서 비교 분주기(631)의 출력이 선택되어 위상 락 상태가 일시적으로 해제된다. 그리고, PLL회로는 기준 신호(fr)와 비교 분주기(631) 출력의 위상이 락 상태가 되도록 마찬가지의 PLL제어를 행한다. 그 결과, VCO(620)의 발진 출력(fo)의 발진 주파수는 기준 주파수(f1)로부터 벗어나서 일시적으로 불안정한 상태[언락 상태(unlock state)]가 되지만, 최종적으로는 확산 주파수(f2)에 락된 상태가 된다.

이상의 동작이 반복해서 행하여진 결과, VCO(620)의 발진 출력(fo)의 파워 스펙트럼은 기준 주파수(f1)에 집중된 상태가 아니라 기준 주파수(f1)와 확산 주파수(f2) 사이의 대역폭(스펙트럼 폭)에 확산된 상태가 되므로, 기준 주파수(f1)에 있어서의 파워 스펙트럼의 피크 레벨이 감쇠된다. 따라서, VCO(620)의 발진 출력(fo)에 의거하는 EMI 노이즈가 저감되는 것이다.

특허문헌1: 일본 특허 공개 2001-7700호 공보

이 출원은 2004년 2월 27일에 출원한 일본 특허 출원 2004-055280에 의거해서 우선권을 주장하며, 그 내용을 본원에 원용한다.

그런데, 비교 분주기의 분주비의 스위칭 타이밍이 부적절할 경우, 기준 주파수와 확산 주파수 사이의 대역폭이 불안정해져 소망의 파워 스펙트럼의 확산 효과를 얻을 수 없다. 예를 들면, 도 7에 도시한 바와 같이, 분주비 스위칭 타이밍이 최적인 타이밍 보다도 뒤질 경우 파워 스펙트럼의 파형은 기준 주파수(f1)와 확산 주파수(f2)에 있어서 2개의 피크를 나타내게 된다. 이에 따라, 최적인 분주비 스위 칭 타이밍으로 설정하기 위해서는 PLL회로의 루프 시정수를 최적화하는 등이라고 하는 복잡한 조정이 필요하고 또한, 분주비 스위칭 타이밍 설정용으로서 PLL회로에 복잡한 기구를 설치할 필요가 있었다.

상기한 과제를 해결하기 위한 주된 본 발명은 공급 전압에 의거한 발진 주파수를 가진 발진 신호를 생성하는 발진 회로와, 상기 생성된 발진 신호를 소정 분주수에 의거해서 분주한 비교 신호를 생성하는 분주기와, 상기 생성된 비교 신호와 기준 신호의 위상차에 대응하는 위상차 신호를 생성하는 위상 비교기와, 상기 생성된 위상차 신호를 직류화한 전압 신호를 생성해서 상기 발진 회로로 공급하는 저역 통과 필터와, 상기 저역 통과 필터에 상기 위상차 신호를 공급할 때 상기 위상 비교기가 상기 위상차 신호를 출력하여 상기 위상차 신호를 유효로 만드는 상태와, 상기 저역 통과 필터에 상기 위상차 신호를 공급하지 않을 때 상기 위상 비교기가 상기 위상차 신호를 출력하지 않고 상기 위상차 신호를 무효로 만드는 상태를 소정 타이밍에서 스위칭하는 제어부와, 상기 위상 비교기로부터 상기 저역 통과 필터에 대해 상기 위상차 신호를 공급하기 위한 신호선과 소정 전위 사이에 설치된 저항 소자를 가지며, 상기 위상차 신호를 유효로 만들 경우에는 상기 위상차 신호에 따른 상기 전압 신호에 의거해서 상기 발진 회로를 발진 동작시키고, 상기 위상차 신호를 무효로 만들 경우에는 상기 소정 전위가 상기 저항 소자를 통해 상기 저역 통과 필터에 대해서 공급되어 상기 공급된 소정 전위에 따라 생성된 상기 전압 신호에 의거해서 상기 발진 회로를 발진 동작시키는 것으로 한다.

본 발명에 의하면, EMI 노이즈를 간소한 방법으로 저감시킨 PLL회로를 제공할 수 있다.

도 1은 본 발명의 일 실시형태에 의한 PLL회로를 탑재한 시스템의 개략 구성 도이다.

도 2는 본 발명의 일 실시형태에 의한 PLL회로의 구성도이다.

도 3은 본 발명의 일 실시형태에 의한 PLL회로의 동작을 설명하는 타이밍 차트이다.

도 4는 본 발명의 일 실시형태에 의한 저항값에 따른 파워 스펙트럼 파형을 도시하는 도면이다.

도 5는 본 발명의 일 실시형태에 의한 리셋(reset) 기간에 따른 파워 스펙트럼 파형을 도시하는 도면이다.

도 6은 종래의 PLL회로의 구성도이다.

도 7은 종래의 파워 스펙트럼 파형을 도시하는 도면이다.

[부호의 설명]

1O: 기준 분주기 2O: 전압 제어 발진기

30: 비교 분주기 40: 위상 비교기

50: 챠지 펌프 60: 저역 통과 필터

10O: PLL회로 200: 락 검출부

210: 카운터 300: CPU

400: DSP 610: 기준 분주기

620: 전압 제어 발진기 630, 631: 비교 분주기

632: 셀렉터 640: 위상 비교기

650: 챠지 펌프 660: 저역 통과 필터

<정보 처리 장치>

도 1은 본 발명의 실시형태에 의한 PLL회로를 탑재한 정보 처리 장치의 시스템 구성도이다. 또한, 상기 정보 처리 장치는 예를 들면, 텔레비젼 수신기, FM 수신기, 이동체 통신 기기 등 본 발명에 의한 PLL회로를 탑재한 전자기기이다.

정보 처리 장치로는 시스템 전반의 제어를 담당하는 CPU(300)나, 소정의 디지털 신호 처리를 실시하기 위한 DSP(Digital Signal Processor)(400)가 탑재되어 있다. 여기에서, PLL회로(100)는 CPU(300)와 DSP(400)를 동기시키기 위해 설치되어진 것이며, CPU(300) 및 DSP(400)에 대해 전압 제어 발진 회로(이하, VCO)(20)의 발진 출력인 시스템 클럭 신호(SCLK)를 공급하는 것이다.

정보 처리 장치는 VCO(20)로부터 출력되는 시스템 클럭 신호(SCLK)에 의거한 회로 소자의 스위칭ㆍ노이즈 등, PLL회로(100)에 있어서 생성되는 EMI 노이즈의 저감을 도모하기 위해 PLL회로(100)에 대해 스펙트럼 확산 기술을 채용하는 것으로 한다. 이 스펙트럼 확산 기술을 실현하기 위한 기구로서 락(lock) 검출부(200), 카운터(210)가 설치되어 있다.

락 검출부(200)는 위상 비교기(40)에 있어서의 위상 비교의 결과를 나타내는 위상차 신호(Φr, Φv)에 의거하여 PLL회로(100)가 위상 락 상태인지의 여부를 검출한다. 그리고, 위상 락 상태가 검출되었을 경우 락 검출 신호를 카운터(210)에 공급한다.

카운터(210)는 락 검출부(200)로부터 락 검출 신호가 공급되었을 때, 카운트 값을 리셋함과 아울러 소정의 클럭 신호에 의거해서 카운터 동작을 개시한다. 또한, 이 때, 카운터(210)는 위상차 신호를 무효로 하기 위한 리셋 신호(CX)를 위상 비교기(40)에 대해 공급한다.

또한, 카운터(210)에 있어서 미리 설정된 규정 수 만큼 카운트될 때까지 리셋 신호(CX)는 유효하고, 규정 수 만큼 카운트 되었을 때에 리셋 신호(CX)는 해제된다. 여기에서, 위상 락 상태에 있어서 위상 비교기(40)에 대해 리셋 신호(CX)가 공급되고나서 리셋 신호(CX)가 해제될 때까지의 시간을 「리셋 시간」이라고 칭한다.

PLL회로(100)는 위상 비교기(40)에 대해 리셋 신호(CX)가 공급되었을 때, 본 발명에 의한 후술의 주파수 변조가 실시되어 VCO(20)의 발진 주파수가 변동한다. 그리고, 리셋 신호(CX)가 해제된 후 다시, 위상 락 상태가 되고, 락 검출부(200)는 카운터(210)에 있어서의 카운트 값의 리셋 및 카운트 동작을 재개시키기 위해 락 검출 신호를 카운터(210)에 대해 공급하는 것이다.

본 발명의 일 실시형태에 의한 스펙트럼 확산 기술을 채용한 PLL회로(100)의 구성 및 동작에 대해서 도 2의 회로도 및 도 3의 타이밍 차트를 기초로 설명한다.

PLL회로(100)는 기준 분주기(10), 전압 제어 발진기(이하, VCO)(20), 비교 분주기(30), 위상 비교기(40), 챠지 펌프(50), 저역 통과 필터(이하, LPF)(60)와, 풀 업(pull-up) 저항(70)을 가진다. 또한, PLL회로(100)는 통상, LPF(60)를 제외하 고 집적화되어 있으며, LPF(60)는 외장된다.

우선, 카운터(210)로부터 위상 비교기(40)에 대해 리셋 신호(CX)가 공급되지 않을 경우(통상 동작 시)에 대해서 설명한다.

기준 분주기(10)는 발진 클럭 신호(이하, 발진CLK)를 소정 분주수에 따라 분주하여 위상 비교기(40)에 기준 신호(fr)를 공급하기 위한 분주기이다. 또한, 발진CLK는 수정 발진기 등의 발진 회로에 있어서 자려(自勵) 발진에 의해 공급되어도 좋고, 외부로부터의 타려(他勵) 발진에 의해 공급되어도 좋다.

VCO(20)는 인가 전압의 레벨 및 인가 시간에 따라 발진 주파수가 제어되는 것이다. 통상, 바이어스 전압에 따라 정전 용량이 변화되는 가변 용량 다이오드가 채용된다. 또한, VCO(20)의 발진 출력(fo)은 정보 처리 장치의 시스템 클럭 신호(SCLK)로서 사용된다.

비교 분주기(30)는 VCO(20)의 발진 출력(fo)을 소정 분주수(1/N1)에 따라 분주하여 위상 비교기(40)에 비교 신호(fv)를 공급하기 위한 분주기이다. 또한, 비교 분주기(30)의 분주수(1/N1)는 VCO(20)의 발진 출력(fo)으로서 요구되는 발진 주파수[이하, 기준 주파수(f1)]에 따라 설정된다. 또한, 비교 분주기(30)는 분주수를 고정으로 하는 고정 분주기로 해도 좋고, 임의적으로 분주수를 설정가능한 프로그램머블(programmable) 분주기로 해도 좋다.

위상 비교기(40)는 통상 동작의 경우, 기준 신호(fr)와 비교 신호(fv)의 위상을 비교한다. 위상 비교기(40)는 기준 신호(fr)의 위상이 비교 신호(fv)의 위상보다 앞서있을 때[도 3(a), (b)의 기간(Ta)을 참조], 그 위상차에 따른 위상차 신 호(Φr)[도 3(c)의 기간(Ta)을 참조]를 챠지 펌프(50)에 공급한다. 반대로, 기준 신호(fr)의 위상이 비교 신호(fv)의 위상보다 뒤처져 있을 때[도 3(a), (b)의 기간(Tb)을 참조], 그 위상차에 따른 위상차 신호(Φv)[도 3(d)의 기간(Tb)을 참조]를 챠지 펌프(50)에 공급한다. 즉, 통상 동작시에서는 위상차 신호(Φr, Φv)는 유효하다.

챠지 펌프(50)는 예를 들면, 전원 전압(VCC)과 접지(GND) 사이에 PMOSFET 및 NMOSFET를 직렬 접속해서 구성된다. 또한, PMOSFET의 게이트 전극에는 위상차 신호(Φr)의 반전 신호가 공급되고, NMOSFET의 게이트 전극에는 위상차 신호(Φv)가 공급된다. 또한, PMOSFET 및 NMOSFET의 접속점에 발생하는 전압 신호(CP)가 LPF(60)에 공급된다.

챠지 펌프(50)는 위상차 신호(Φr) 및 위상차 신호(Φv)가 모두 L레벨인 경우 PMOSFET 및 NMOSFET는 모두 OFF가 되고, 출력(PMOSFET 및 NMOSFET의 접속점)은 하이ㆍ임피던스(high impedance)를 나타낸다.

또한, 위상차 신호(Φr)가 H레벨 및 위상차 신호(Φv)가 L레벨인 경우 PMOSFET가 ON 및 NMOSFET가 OFF가 되고, 전원 전압(VCC)에 따른 전압 신호(CP)를 출력한다[도 3(e)의 기간(Ta)을 참조]. 또한, 위상차 신호(Φr)가 L레벨 및 위상차 신호(Φv)가 H레벨인 경우 PMOSFET가 OFF 및 NMOSFET가 ON이 되고, 접지(GND)에 따른 전압 신호(CP)를 출력한다[도 3(e)의 기간(Tb)을 참조].

LPF(60)는 위상차 신호(Φr, Φv)가 유효할 경우 챠지 펌프(50)로부터 위상차 신호(Φr, Φv)에 의거하는 전압 신호(CP)가 공급된다. 그리고, LPF(60)는 공급 된 전압 신호(CP)로부터 고주파 성분을 제거함과 아울러 전압 신호(CP)를 직류화한 직류 전압(Vc)을 VCO(20)에 대해 공급한다.

VCO(20)는 위상차 신호(Φr)에 따른 직류 전압(Vcp)이 공급되었을 경우에는 비교 신호(fv)의 위상을 진행시키기 위해 발진 주파수를 높이도록 작용한다. 반대로, 위상차 신호(Φv)에 따른 직류 전압(Vcp)이 공급되었을 경우에는 비교 신호(fv)의 위상을 지연시키기 위해 발진 주파수가 낮아지도록 작용한다. 그 결과, 최종적으로는, 기준 신호(fr)와 비교 신호(fv)간의 위상차가 생기지 않게 되어 VCO(20)의 발진 주파수는 기준 주파수(f1)에 락된 상태(위상 락 상태)가 된다.

이어서, 락 검출부(200)에 있어서 위상 락 상태가 검출되어 카운터(210)로부터 위상 비교기(40)에 대해 리셋 신호(CX)가 공급되었을 경우(주파수 변조 동작시)에 대해서 설명한다.

위상 비교기(40)는 리셋 처리부(41)(『제어부』)를 가진다. 리셋 처리부(41)는 통상 동작의 경우에는 위상차 신호(Φr, Φv)를 유효로 하고, 위상 비교기(40)에 리셋 신호(CX)가 공급되었을 경우에는 위상차 신호(Φr, Φv)를 무효로 만드는 것이다. 또한, 위상차 신호(Φr, Φv)의 무효라는 것은 위상차 신호(Φr, Φv)의 레벨을 챠지 펌프(50)의 출력을 하이ㆍ임피던스로 만들기 위한 레벨(L레벨)로 강제적으로 변환하는 것으로 한다. 또한, 리셋 처리부(41)는 위상 비교기(40)의 외부에 설치해도 좋다.

챠지 펌프(50)의 출력이 하이ㆍ임피던스가 될 경우 챠지 펌프(50)로부터 LPF(60)에 대해 전압 신호(CP)를 공급하는 신호선과 풀 업 전압(VCC) 사이에 설치 된 풀 업 저항(70)에 의해 풀 업 전압(VCC)[풀 업 저항(70)의 전압 강하를 무시했을 경우]이 LPF(60)에 대해 공급된다. 이 때, LPF(60)는 마찬가지로, 풀 업 전압(VCC)으로부터 고주파 성분을 제거함과 아울러 풀 업 전압(VCC)을 직류화한 직류 전압(Vpu)을 VCO(20)에 대해 공급한다.

VCO(20)는 풀 업 전압(VCC)에 따른 직류 전압(Vpu)이 공급되었을 경우 카운터(210)에 의거해 리셋 신호(CX)가 해제될 때까지 직류 전압(Vpu)이 공급되는 시간 즉, 리셋 시간의 경과에 따라 발진 주파수를 향상시키도록 작용한다. 그 후, 리셋 신호(CX)가 해제되었을 때, 리셋 처리부(41)에 의해 위상차 신호(Φr, Φv)가 다시 유효한 상태가 되고, VCO(20)에는 위상차 신호(Φr) 또는 위상차 신호(Φv)에 따른 직류 전압(Vcp)이 공급된다. 그리고, VCO(20)의 발진 주파수를 기준 주파수(f1)에 락 시키기 위해 상기한 통상의 PLL동작이 행하여진다.

이와 같이, 리셋 신호(CX)에 의거해서 통상 동작과 주파수 변조 동작이 반복해서 행해짐으로써 VCO(20)의 발진 출력(fo)의 파워 스펙트럼은 기준 주파수(f1)에 집중된 상태가 아니라 기준 주파수(f1)로부터 고주파 방향으로 확산된 상태가 되므로, 기준 주파수(f1)에 있어서의 파워 스펙트럼의 피크 레벨이 감쇠된다. 따라서, VCO(20)의 발진 출력에 의거하는 EMI 노이즈가 저감되는 것이다.

또한, 종래의 경우와 달리, VCO(2O)의 출력(fo)의 발진 주파수는 리셋 시간의 경과에 따라 발진 주파수가 계속해서 증가한다. 이에 따라, 종래의 경우와 같이, 주파수 변조 후에 파워 스펙트럼이 어떤 특정 주파수(확산 주파수)에 집중되는 것이 없어진다. 따라서, 위상차 신호(Φr, Φv)를 무효로 하는 기구[리셋 처리 부(41)]와 풀 업 저항(70)이라고 하는 간소한 기구를 추가하는 것만으로 EMI 노이즈의 저감 효과를 더욱 향상시킬 수 있는 것이다.

<저항값에 따른 스펙트럼 확산 효과>

도 4는 리셋 시간을 일정하게 했을 경우의 풀 업 저항(70)의 저항값에 따른 파워 스펙트럼 파형의 변화에 대해서 설명하는 도면이다. 또한, 파워 스펙트럼이란 시간축 상에서 신호의 각 주파수 성분이 나타나는 정도(파워)를 주파수 축 대 파워 축으로 표현한 것이다. 또한, 파워 스펙트럼의 레벨은 일반적으로, 시간축 상에서의 신호 레벨의 샘플링 데이터를 기초로 푸리에 급수 전개하여 그 때의 푸리에 계수(Sin, Cos 계수)의 크기로서 구해진다.

도 4에 있어서 실선으로 나타낸 파워 스펙트럼 파형은 PLL회로(100)가 통상의 PLL동작을 행할 경우이다. PLL동작에 의해 VCO(20)의 발진 주파수는 기준 주파수(f1)에 집중되기 때문에, 파워 스펙트럼은 기준 주파수(f1)에 있어서 피크 레벨을 가지게 된다.

도 4에 있어서 파선, 일점 쇄선, 2점 쇄선으로 나타낸 파워 스펙트럼 파형은 리셋 신호(CX)에 의거해서 VCO(20)의 위상 락 시의 발진 주파수[기준 주파수(f1)]를 주파수 변조할 경우이다. 또한, 파선, 일점 쇄선, 2점 쇄선의 순서로 리셋 시간이 일정하다는 조건하에서 풀 업 저항(70)의 저항값이 감소했을 경우이다.

도 4에 도시한 바와 같이, 주파수 변조시의 파워 스펙트럼의 피크 레벨은 풀 업 저항(70)의 저항값에 의하지 않고, PLL 통상 동작시의 파워 스펙트럼의 피크 레벨 보다도 감쇠한다. 한편, 리셋 시간이 일정하기 때문에 풀 업 저항(70)의 저항값 의 변화에 의해 파워 스펙트럼의 피크 레벨의 감쇠량에는 변화가 없다.

한편, 풀 업 저항(70)의 저항값이 작을 경우는 풀 업 저항(70)의 저항값이 클 경우와 비교해서 풀 업 저항(70)에서의 전압 강하가 감소하고, 나아가서는, VCO(20)에 공급되는 직류 전압(Vpu)의 레벨이 커진다. 따라서, VCO(20)의 발진 주파수가 더욱 고주파의 방향으로 변화됨으로써 스펙트럼 폭이 확대되어 파워 스펙트럼이 더욱 확산된다.

이와 같이, 풀 업 저항(7O)의 저항값은 파워 스펙트럼을 확산시키는 정도에 따라 설정됨으로써 파워 스펙트럼의 확산 효과를 더욱 향상시킬 수 있다.

<리셋 시간에 따른 스펙트럼 확산 효과>

도 5는 풀 업 저항(70)의 저항값을 일정하게 했을 경우의 리셋 시간의 길이에 따른 파워 스펙트럼 파형의 변화에 대해서 설명하는 도면이다.

도 5에 있어서 실선으로 나타낸 파워 스펙트럼 파형은 PLL회로(100)가 통상의 PLL동작을 행할 경우이다. PLL 동작에 의해 VCO(20)의 발진 주파수는 기준 주파수(f1)에 집중되기 때문에 파워 스펙트럼은 기준 주파수(f1)에 있어서 피크 레벨을 가지게 된다.

도 5에 있어서 파선, 일점 쇄선, 2점 쇄선으로 나타낸 파워 스펙트럼 파형은 리셋 신호(CX)에 의거해서 VCO(20)의 위상 락 시의 발진 주파수[기준 주파수(f1)]를 주파수 변조할 경우이다. 또한, 파선, 일점 쇄선, 2점 쇄선의 순서로 풀 업 저항(70)의 저항값이 일정하다는 조건하에서 리셋 시간을 길게 했을 경우이다.

도 5에 도시한 바와 같이, 주파수 변조 시의 파워 스펙트럼의 피크 레벨은 PLL 통상 동작시의 파워 스펙트럼의 피크 레벨 보다도 감쇠한다. 또한, 리셋 시간이 길어짐에 따라 기준 주파수(f1)로부터 벗어나는 시간도 길어지기 때문에, 파워 스펙트럼의 피크 레벨의 감쇠량이 더욱 커진다. 또한, 리셋 시간이 길어짐에 따라 VCO(20)의 발진 주파수는 더욱 고주파로 변화되기 때문에 스펙트럼 폭이 확대되어 파워 스펙트럼이 더욱 확산된다.

이와 같이, 리셋 시간의 길이가 파워 스펙트럼의 피크 레벨을 감쇠시키는 정도나 파워 스펙트럼을 확산시키는 정도에 따라 설정됨으로써 파워 스펙트럼의 확산 효과를 더욱 향상시킬 수 있다. 또한, 리셋 시간의 길이의 설정에 맞춰 상기한 풀 업 저항(70)의 저항값을 적당한 값으로 설정함으로써 파워 스펙트럼의 확산 효과를 보다 한층 향상시키는 것은 말할 필요도 없다.

이상, 본 발명의 예시적이고 현시점에서 적절한 실시예를 상세히 설명했지만, 본 발명의 개념은 여러가지로 변경하여 실시해서 적용될 수 있고, 또한 부속의 청구 범위는 선행 기술에 의해 한정되는 것은 별도로 하고 각종 변형예를 포함하는 것이다.

예를 들면, 상기한 실시형태에 있어서 PLL회로의 구성상 챠지 펌프(5O)를 설치하지 않을 경우가 있다. 이 경우, 예를 들면, 위상 비교기(40)의 출력단은 챠지 펌프(50)와 마찬가지의 직렬 접속한 PMOSFET와 NMOSFET가 설치되고, 상기한 전압 신호(CP)에 상당하는 위상차 신호를 출력하는 것으로 한다. 또한, 리셋 처리부(41)는 리셋 신호(CX)가 공급되었을 때, 위상 비교기(40)의 출력단의 PMOSFET 및 NMOSFET를 모두 OFF로 하여 위상 비교기(40)의 출력 레벨을 하이ㆍ임피던스로 만들 도록 제어를 행하는 것으로 한다.

또한, 상기한 실시형태에 있어서 풀 업 저항(70)이 아니라 챠지 펌프(50)와 LPF(60) 사이의 신호선과 접지(GND) 사이에 설치되는 풀 다운(pull-down) 저항을 채용해도 물론 좋다. 풀 다운 저항을 채용할 경우 리셋 신호(CX)에 의거해서 VCO(20)의 위상 락 시의 발진 주파수[기준 주파수(f1)]를 주파수 변조했을 때, VCO(20)에 공급되는 직류 전압(Vpu)의 레벨은 L레벨이 된다. 따라서, VCO(20)의 발진 주파수는 저주파의 방향으로 변화되어 풀 업 저항(70)의 경우와 마찬가지의 파워 스펙트럼의 확산 효과가 얻어지게 된다.

Claims

공급 전압에 의거한 발진 주파수를 가진 발진 신호를 생성하는 발진 회로와,

상기 생성된 발진 신호를 소정 분주수에 의거해서 분주한 비교 신호를 생성하는 분주기와,

상기 생성된 비교 신호와 기준 신호의 위상차에 대응하는 위상차 신호를 생성하는 위상 비교기와,

상기 생성된 위상차 신호를 직류화한 전압 신호를 생성해서 상기 발진 회로로 공급하는 저역 통과 필터와,

상기 저역 통과 필터에 상기 위상차 신호를 공급할 때 상기 위상 비교기가 상기 위상차 신호를 출력하여 상기 위상차 신호를 유효로 만드는 상태와, 상기 저역 통과 필터에 상기 위상차 신호를 공급하지 않을 때 상기 위상 비교기가 상기 위상차 신호를 출력하지 않고 상기 위상차 신호를 무효로 만드는 상태를 소정 타이밍에서 스위칭하는 제어부와,

상기 위상 비교기로부터 상기 저역 통과 필터에 대해 상기 위상차 신호를 공급하기 위한 신호선과 소정 전위 사이에 설치된 저항 소자를 가지며;

상기 위상차 신호를 유효로 만들 경우에는 상기 위상차 신호에 따른 상기 전압 신호에 의거해서 상기 발진 회로를 발진 동작시키고,

상기 위상차 신호를 무효로 만들 경우에는 상기 소정 전위가 상기 저항 소자를 통해 상기 저역 통과 필터에 대해 공급되어 상기 공급된 소정 전위에 따라 생성된 상기 전압 신호에 의거해서 상기 발진 회로를 발진 동작시키는 것을 특징으로 하는 PLL 회로.
제 1 항에 있어서,

상기 위상 비교기와 상기 저역 통과 필터 사이에는 상기 위상차 신호의 레벨을 변환하는 챠지 펌프가 설치되어있고,

상기 제어부는 상기 위상차 신호를 무효로 만드는 제어 신호가 공급되었을 때 상기 위상 비교기가 상기 챠지 펌프의 출력 레벨을 하이 임피던스로 만드는 신호를 출력하는 제어를 행하는 것을 특징으로 하는 PLL 회로.
제 1 항에 있어서,

상기 저항 소자의 저항값은 상기 발진 신호의 발진 주파수에 대응된 파워 스펙트럼을 확산시키는 정도에 따라 설정되는 것을 특징으로 하는 PLL 회로.
제 1 항에 있어서,

상기 위상차 신호를 무효로 만드는 기간은 상기 발진 신호의 발진 주파수에 대응된 파워 스펙트럼의 피크 레벨을 감쇠시키는 정도에 따라 설정되는 것을 특징으로 하는 PLL 회로.
제 1 항에 있어서,

상기 위상차 신호를 무효로 만드는 기간은 상기 발진 신호의 발진 주파수에 대응된 파워 스펙트럼을 확산시키는 정도에 따라 설정되는 것을 특징으로 하는 PLL 회로.