KR100597633B1

KR100597633B1 - 임피던스 컨트롤 장치 및 그에 따른 컨트롤 방법

Info

Publication number: KR100597633B1
Application number: KR1020040000517A
Authority: KR
Inventors: 김태형; 김남석; 조욱래
Original assignee: 삼성전자주식회사
Priority date: 2004-01-06
Filing date: 2004-01-06
Publication date: 2006-07-05
Also published as: JP2005198308A; US7170318B2; JP4690050B2; KR20050072205A; US20050146350A1

Abstract

본 발명은 임피던스 컨트롤 장치 및 그에 따른 컨트롤 방법에 관한 것으로, 본 발명에 따른 임피던스 컨트롤 장치는, 임피던스 전류를 발생시키는 전류미러부와, 트랜지스터 어레이로 구성되어 상기 임피던스 전류에 상응하는 임피던스를 갖도록 코드 발생기에 의해 컨트롤되는 적어도 하나 이상의 디텍터와, 상기 디텍터의 출력과 기준 전압을 비교하여 상기 디텍터를 구성하는 트랜지스터 어레이의 게이트 전압을 조절하기 위한 제1코드를 발생시켜 상기 디텍터의 출력을 조절하고, 상기 임피던스 전류에 근접하거나 일치되는 때에 발생된 제1코드에 응답하는 상기 디텍터의 출력과 기준전압을 비교하여, 상기 디텍터를 구성하는 트랜지스터 어레이의 사이즈를 조절하기 위한 제2코드를 발생시켜 상기 디텍터를 컨트롤하는 적어도 하나 이상의 코드 발생기를 구비함을 특징으로 한다. 본 발명에 따르면, 외부 저항이 다른 경우에도 일정한 임피던스 해상도를 가질 수 있으며, 공정 변화나 환경변화에 관계없이 일정한 임피던스 해상도를 얻을 수 있다.

임피던스, 디더링, 해상도, 게이트 전압, 트랜지스터 어레이

Description

임피던스 컨트롤 장치 및 그에 따른 컨트롤 방법{Impedance controller and method for control therefore}

도 1은 종래의 임피던스 컨트롤 장치의 개략적 블록도

도 2는 상기 도 1에 의한 임피던스 코드를 나타낸 그래프

도 3은 상기 도 1에 의한 임피던스 해상도를 나타낸 그래프

도 4는 본 발명의 일 실시예에 따른 임피던스 컨트롤 장치의 개략적 블록도

도 5는 도 4의 풀다운 코드 발생기의 구체적 블록도

도 6은 도 5의 레퍼런스 래더 및 풀다운 디텍더를 구체화한 블록도

도 7은 도 5의 동작 타이밍도

도 8 및 도 10은 상기 도 4에 따른 임피던스 코드를 나타낸 그래프

도 9 및 도 11은 상기 도 4에 따른 임피던스 해상도를 나타낸 그래프

*도면의 주요 부분에 대한 부호의 설명*

CUR : 전류 미러부 110 : 풀업 디텍터

120 : 풀다운 디텍터 130 : 풀업 코드 발생기

140 : 풀다운 코드 발생기 150 : 코드 전송기

본 발명은 반도체 장치에 관한 것으로, 특히 외부 장치와의 임피던스 매칭(matching)을 위한 임피던스 컨트롤 장치에 관한 것이다.

마이크로 컴퓨터, 메모리 장치 등과 같은 다양한 반도체 장치들은 다양한 전기적 제품들을 이루고 있다. 대부분의 경우에 상기 반도체 장치들은 외부로부터 데이터를 전송하기 위한 입/출력 핀과, 내부 데이터를 외부로 제공하는 출력회로 등을 가지고 있다. 상기와 같은 반도체 장치의 내부 데이터는 전송라인을 통해 또 다른 반도체 장치로 제공되는 경우가 있다. 이 경우에 상기 반도체 장치의 출력 데이터가 상기 전송라인을 통해 최적으로 전송되기 위해서는 상기 입/출력 핀의 출력 임피던스와 전송라인의 임피던스간에 임피던스 매칭이 이루어져야한다.

이러한 임피던스 매칭을 실현하는 방법의 하나는, 설계시에 시스템의 출력 임피던스를 시스템에 사용된 전송라인의 임피던스와 일치하도록 설계하고 입력단에 터미네이션(termination)을 사용하여 반사파를 최소한으로 하는 것이다. 그러나, 이러한 방법은 실제 시스템이 동작하는 환경과 설계상의 환경이 다름으로 인한 온도변화 또는 공정변화 등에 의해 임피던스 차이가 발생하게 된다. 따라서, 외부 환경변화에 관계없이 일정한 임피던스를 제공하는 장치가 필요하게 되었는데, 이를 위해서 전송라인의 특성임피던스를 감지하여 상기 출력회로에 정보를 전달해 줄 수 있는 프로그래머블 임피던스 컨트롤 장치(Programmable Impedance Controller ;PIC)가 고안되었다. 이러한 프로그래머블 임피던스 컨트롤 장치는 사용자가 외부에 저항을 연결하면 그 저항값에 맞게 임피던스를 매칭시켜주는 역할을 하며, 더욱이 전압과 온도 변화에 능동적으로 디지털 코드를 일정기간에 업데이트시킴으로써 외부 임피던스에 내부 임피던스를 매칭 시킬 수 있는 역할을 수행한다.

이러한 종래의 프로그래머블 임피던스 컨트롤 장치의 일 예가, 김 남석(Nam-Seog Kim)외 1인을 발명자로 하고 삼성전자(주)(Samsung Electronic Co.,Ltd.)를 특허권자로 하여 특허 허여된 대한민국 등록특허번호 제10-0394586호가 제목 '임피던스 컨트롤 회로(Impedance control circuit)' 하에 개시되어 있고, 이를 우선권으로 하여 미국에서 특허 출원되어 특허 허여된 미국 특허번호 제6,573,746호에도 개시되어 있다.

도 1은 종래의 임피던스 컨트롤 장치의 일 예를 나타낸 블록도 이다.

도 1에 도시된 바와 같이, 종래의 임피던스 컨트롤 장치는, 패드(ZQ PAD)에 연결된 외부 임피던스(RQ)를 전류의 형태로 변환하는 전류 미러부(CUR), 상기 외부 임피던스(RQ)와 동일한 업/다운 임피던스를 갖도록 프로그램되는 트랜지스터 어레이로 구성되는 업/다운 디텍터(UPDET;16, DNDET;15), 상기 디텍터의 출력과 기준전압을 비교하여 카운터(12,14)의 출력을 컨트롤하는 업/다운 셀렉터(UPSEL;18, DNSEL;17), 디지털 임피던스 코드를 발생시키는 카운터 들(12,14), 임피던스 코드를 저장하는 레지스터(IMPREG;20) 및 상기 임피던스 코드를 시리즈(series)로 전송하는 코드 전송기(TRANS;21)로 구성된다.

상기 임피던스 컨트롤 장치의 일반적인 동작은 다음과 같다.

우선 전류미러부에서는 패드(ZQ PAD)에 연결된 외부 임피던스(RQ)를 다음의 과정을 통해 전류의 형태로 변환한다.

상기 전류 미러부(CUR)을 구성하는 비교기(10)는 상기 패드(ZQ PAD)와 연결된 노드 전압(VZQ)과 기준전압(VREF)을 비교하여 피모스(PMOS) 트랜지스터(M0)의 게이트 전압을 컨트롤한다. 상기 노드전압(VZQ)이 상기 기준전압(VREF)보다 큰 경우에는 상기 비교기(10)의 출력이 높아지게 되고 이는 상기 피모스(PMOS) 트랜지스터(M0)에 흐르는 전류의 양을 줄인다. 상기 피모스(PMOS) 트랜지스터(M0)에 흐르는 전류는 모두 상기 외부 임피던스(RQ)를 통해 흐르므로 상기 노드전압(VZQ)는 이전 값보다 줄어들게 된다. 반대로 상기 노드 전압(VZQ)이 상기 기준전압(VREF)보다 작은 경우에는 상기 비교기(10)의 출력이 낮아지게 되고 이는 상기 피모스(PMOS) 트랜지스터(M0)에 흐르는 전류의 양을 늘인다. 상기 피모스(PMOS) 트랜지스터(M0)에 흐르는 전류는 모두 상기 외부 임피던스(RQ)를 통해 흐르므로 상기 노드전압(VZQ)은 이전 값보다 커지게 된다. 이런 과정을 통해 상기 피모스(PMOS) 트랜지스터의 게이트 전압은 상기 노드 전압(VZQ)이 VDDQ/2의 값을 갖도록 컨트롤된다. 이 때 상기 피모스(PMOS) 트랜지스터를 통해 흐르는 전류(I)는 VDDQ/2RQ가 된다.

상기 전류(I)는 다시 전류 미러를 통해 업/다운 디텍터(15,16)에 공급된다. 상기 전류(I)는 피모스(PMOS) 트랜지스터(M3)에 의해서 다운 디텍터(15)로 복사(duplicate)되어 전달된다. 또한, 동일한 전류(I)가 피모스(PMOS) 트랜지스터(M1), 엔모스(NMOS) 트랜지스터(M2) 및 엔모스(NMOS) 트랜지스터(M4)에 의해서 업 디텍터(16)로 복사되어 전달된다.

상기 업/다운 디텍터(15,16)이 상기 외부 임피던스(RQ)와 동일한 임피던스를 갖기 위해서는 상기 업/다운 디텍터의 바이어스 조건(bias condition)이 상기 외부 임피더스(RQ)와 동일해야한다. 즉 상기 업/다운 디텍터의 출력전압(UCUR, DCUR)이 VDDQ/2이고 상기 업/다운 디텍터(15,16)에 흐르는 전류가 VDDQ/2RQ일 때 상기 업/다운 디텍터(15,16)는 상기 외부 임피던스(RQ)와 동일한 임피던스를 갖게 된다.

상기 업/다운 디텍터의 출력과 기준전압을 비교하는 비교기(11,13)는 상기 업/다운 디텍터(15,16)의 출력 전압(UCUR,DCUR)을 기준전압(VREF)인 VDDQ/2와 비교하여 상기 업/다운 디텍터(15,16)를 구성하는 트랜지스터 어레이의 사이즈를 증가시킬지 감소시킬지 여부를 결정한다.

상기 비교기(11,13)의 출력은 카운터1 및 카운터2(12,14)로 전달되며 상기카운터 들(12,14)은 상기 업/다운 디텍터를 프로그램할 임피던스 코드를 발생시킨다.

상기 카운터(12,14)에서 출력된 임피던스 코드는 다시 업/다운 디텍터(15,16)로 전달되어 상기 업/다운 디텍터를 구성하고 있는 트랜지스터 어레이의 사이즈를 컨트롤한다.

이후에, 상기 업/다운 디텍터(15,16)의 출력전압(UCUR,DCUR)은 다시 상기 비교기(11,13)를 통해 상기 기준전압(VREF)와 비교된 후 그 결과를 상기 카운터(12,14)로 전달한다.

상술한 임피던스 컨트롤 장치는 이러한 일련의 과정을 통해 업/다운 디텍터(15,16)의 출력 전압(UCUR, DCUR)을 VDDQ/2로 만들어 상기 업/다운 디텍터(15,16)의 임피던스가 상기 외부 임피던스(RQ)와 동일하도록 만든다.

셀렉터(17,18)는 디더링(dithering) 현상을 검출하여 외부 임피던스(RQ)와 동일한 임피던스 코드를 레지스터(20)에 저장하는 역할을 한다. 여기서, 디더링 현상이란, 상기 카운터(12,14)에서 출력되는 디지털 코드(digital code)에 의해 조절되는 상기 디텍터들(15,16)의 출력 전압(UCUR, DCUR)은 정확히 VDDQ/2로 만들어지지 않고, VDDQ/2를 기준으로 양자화 에러(quantization error)가 있는 진폭을 갖으며 진동하는 현상이 나타나는데 이를 디더링 현상이라 한다. 상기 디더링 현상은 상기 임피던스 컨트롤 장치의 업/다운 디텍터의 임피던스를 상기 외부 임피던스(RQ)와 가장 유사한 두 값으로 만들었다는 것을 의미하므로 이를 검출하여 두 개의 임피던스 코드 중 최적의 코드를 선택해야한다.

이후 상기 셀렉터(17,18)에 의해 레지스터(20)저장된 임피던스 코드는 코드 전송기(21)를 통해 전송되어 출력 임피던스를 조절하게 된다.

도 2 및 도 3은 도 1의 임피던스 컨트롤 장치에 있어서, 외부 임피던스가 다른 경우에 있어서의 임피던스 코드와 임피던스 해상도를 보여주는 그래프이다

도 2는 X축은 임피던스 코드를 나타내고 Y축은 임피던스 값을 나타내도록 하여, 임피던스 값의 변화에 따른 임피던스 코드를 나타낸 그래프로써, 외부 임피던스가 DDR1(50Ω)인 경우와 DDR3(25Ω)인 경우에 있어서의 임피던스 코드는, 임피던스 값이 DDR3(25Ω)인 경우(20)가 임피던스 값이 DDR1(50Ω)인 경우(10)에 비해서 크게 나타난다.

도 3은 X축은 임피던스 코드를 나타내고, Y축은 임피던스 해상도를 나타내도록하여, 외부 임피던스 각각의 임피던스 코드와 임피던스 해상도를 나타낸 그래프 로써, 외부 임피던스가 DDR1(50Ω)인 경우의 와 DDR3(25Ω)인 경우에 있어서의 임피던스 코드에 따른 임피던스 해상도는, 임피던스 값이 DDR3(25Ω)인 경우(40)와 임피던스 값이 DDR1(50Ω)인 경우(30)가 현저히 다르게 나타남을 알 수 있다. 즉, DDR1 및 DDR3에 해당하는 50Ω, 25Ω을 모두 만족하게 설계한 경우 DDR3는 2%정도의 임피던스 해상도를 갖지만 DDR1의 경우는 4.4%의 임피던스 해상도를 갖는다

이는, 상술한 종래의 임피던스 컨트롤 장치가 디텍터를 구성하는 트랜지스터 어레이의 사이즈를 컨트롤하여 임피던스의 범위를 결정하게 되어 있기 때문에, 트랜지스터 어레이의 사이즈가 큰 경우에는 임피던스 해상도(impedance resolution)가 높고 트랜지스터 어레이의 사이즈가 작은 경우에는 임피던스 해상도가 낮게 된다. 따라서, 외부 임피던스가 다른 두 시스템에 적용하는 경우에는 두 시스템 사이에 큰 임피던스 해상도 차이가 존재하게 되는 문제점이 발생된다.

또한, 공정 변화에 의해서도 임피던스 코드가 변하게 되므로 임피던스 해상도에 영향을 미치는 문제점이 발생된다.

따라서, 본 발명의 목적은 종래 기술의 문제점을 극복할 수 있는 임피던스 컨트롤 장치 및 그에 따른 컨트롤 방법을 제공하는 데 있다.

본 발명의 다른 목적은 외부 임피던스가 다를 경우에도 동일한 임피던스 해상도를 얻을 수 있는 임피던스 컨트롤 장치 및 그에 따른 컨트롤 방법을 제공하는 데 있다.

본 발명의 또 다른 목적은 동작 온도 변화, 공정상의 변화 등 외부 환경 변화와 무관하게 일정한 임피던스를 얻을 수 있는 임피던스 컨트롤 장치 및 그에 따른 컨트롤 방법을 제공하는 데 있다.

본 발명의 또 다른 목적은 외부 임피던스가 다른 여러 시스템에 있어서, 회로의 수정없이 동일한 해상도를 얻을 수 있는 임피던스 컨트롤 장치 및 그에 따른 컨트롤 방법을 제공하는 데 있다.

상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 양상(aspect)에 따라, 본 발명에 따른 임피던스 컨트롤 장치는, 상기 임피던스 전류를 발생시키는 전류미러부와; 트랜지스터 어레이로 구성되어 상기 임피던스 전류에 상응하는 임피던스를 갖도록 코드 발생기에 의해 컨트롤되는 적어도 하나 이상의 디텍터와; 상기 디텍터의 출력과 기준 전압을 비교하여 상기 디텍터를 구성하는 트랜지스터 어레이의 게이트 전압을 조절하기 위한 제1코드를 발생시켜 상기 디텍터의 출력을 조절하고, 상기 임피던스 전류에 근접하거나 일치되는 때에 발생된 제1코드에 응답하는 상기 디텍터의 출력과 기준전압을 비교하여, 상기 디텍터를 구성하는 트랜지스터 어레이의 사이즈를 조절하기 위한 제2코드를 발생시켜 상기 디텍터를 컨트롤하는 적어도 하나 이상의 코드 발생기를 구비한다.

상기 디텍터는 풀업 디텍터 및 풀다운 디텍터로 구성되고, 상기 코드 발생기는 상기 풀업 디텍터를 컨트롤하는 풀업 코드 발생기 및 상기 풀다운 디텍터를 컨트롤하는 풀다운 코드 발생기로 구성될 수 있다. 또한, 상기 풀업 또는 풀다운 코드 발생기는, 상기 디텍터의 출력과 상기 기준전압을 비교하는 비교기와; 상기 비 교기의 출력에 응답하여 제1코드 및 제2코드를 발생시키는 카운터와; 상기 제1코드에 응답하여 정전압원과 그라운드 사이에 서로 직렬 연결된 복수 개의 저항소자 들의 각각의 노드전압 중 어느 하나를 선택함에 의하여 상기 디텍터를 구성하는 트랜지스터 어레이의 게이트 전압을 조절하는 레퍼런스 래더와; 상기 래퍼런스 래더에 의해 조절되는 디텍터 출력이 상기 임피던스 전류에 근접하거나 일치되는 경우에 상기 제1코드를 고정시키는 제어신호 및 상기 제2코드에 의해 조절되는 상기 디텍터의 출력이 상기 임피던스 전류에 근접하거나 일치되는 경우에 업데이트 제어신호를 발생하는 디더링 검출기와; 상기 업데이트 신호에 응답하여 상기 제2코드를 저장하는 레지스터를 구비할 수 있다.

상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 다른 양상(aspect)에 따라, 본 발명에 따른 임피던스 컨트롤 방법은, 외부 설정저항에 연결된 패드의 패드 전압과 기준전압을 비교하여 출력된 임피던스 제어전압에 상응하는 임피던스 전류를 디지털 코딩하는 임피던스 컨트롤 방법에 있어서: 트랜지스터 어레이의 사이즈를 고정한 채로, 상기 트랜지스터 어레이의 게이트 전압을 조절함에 의하여, 상기 트랜지스터 어레이의 출력전압을 상기 임피던스 전류에 상응하는 전압에 근접 또는 일치할때까지 컨트롤하는 단계; 및 상기 트랜지스터 어레이의 출력전압이 상기 임피던스 전류에 상응하는 전압에 근접 또는 일치하면, 상기 트랜지스터 어레이의 게이트 전압을 고정한 채로 상기 트랜지스터 어레이의 사이즈를 컨트롤함에 의하여, 상기 임피던스 전류에 상응하는 임피던스에 해당되는 임피던스 코드를 발생시키는 단계를 포함한다.

상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 또 다른 양상(aspect)에 따라, 본 발명에 따른 임피던스 컨트롤 방법은, 외부 설정저항에 연결된 패드의 패드 전압과 기준전압을 비교하여 출력된 임피던스 제어전압에 상응하는 임피던스 전류를 디지털 코딩하는 임피던스 컨트롤 방법에 있어서: 미리 레지스터에 저장된 제2코드에 응답하여 상기 제2코드에 상응하는 전압을 디텍터에서 출 력하는 단계와; 상기 디텍터의 출력전압을 기준전압과 비교하여 상기 디텍터를 구성하는 트랜지스터 어레이의 게이트 전압을 조절하기 위한 제1코드를 출력하고 상기 제1코드에 응답하여 발생된 상기 디텍터의 출력전압을 비교하는 제1피드백 과정을 상기 임피던스 전류에 상응하는 전압에 근접하거나 일치될 때까지 행하여, 출력된 제1코드를 저장하는 단계; 및 상기 저장된 제1코드에 의해 동작되는 디텍터의 출력전압과 기준전압을 비교하여 상기 디텍터를 구성하는 트랜지스터 어레이의 사이즈를 조절하기 위한 제2코드를 출력하고 상기 제2코드에 응답하여 발생된 상기 디텍터의 출력전압을 비교하는 제2피드백 과정을 상기 임피던스 전류에 상응하는 전압에 근접하거나 일치될 때까지 행하여, 출력된 제2코드를 임피던스 코드로 하여 전송하는 단계를 포함한다.

상기 게이트 전압은, 상기 제1코드에 응답하여 정 전압원과 그라운드 사이에 직렬 연결된 복수개의 저항 소자들의 각각의 노드 중 어느 하나를 선택하여 상기 트랜지스터 어레이의 게이트로 인가함에 의하여 조절될 수 있으며, 상기 기준전압은 정전압 또는 전원전압의 1/2배의 레벨을 가질 수 있다.

상기한 본 발명의 장치적ㆍ방법적 구성에 따르면, 서로 다른 외부 임피던스 하에서도 동일한 임피던스 해상도가 얻어질 수 있으며, 공정변화 또는 환경변화 등에 관계없이 일정하게 임피던스를 컨트롤 할 수 있다.

이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 도 4 내지 도 11을 참조로 설명되어질 것이다.

도 4는 본 발명의 일 실시예에 따른 임피던스 컨트롤 장치의 개략적 블록도를 나타낸 것이다.

도 4에 도시된 바와 같이, 상기 본 발명의 일 실시예에 따른 임피던스 컨트롤 장치는, 임피던스 전류를 발생시키는 전류미러부(CUR), 트랜지스터 어레이로 구성되어 상기 트랜지스터 어레이의 게이트 전압 또는 사이즈를 조절하는 코드에 의해 컨트롤되는 풀업 디텍터(110) 및 풀다운 디텍터(120), 상기 풀업 디텍터(110) 및 풀다운 디텍터(120)를 컨트롤하는 코드들을 발생하는 풀업 코드 발생기(130) 및 풀다운 코드 발생기(140) 및 상기 임피던스 전류에 상응하는 임피던스 코드를 전송하는 코드 전송기(150)를 구비한다. 추가적으로, 상기 임피던스 컨트롤 장치에 사용되는 클럭을 발생하는 클럭 발생기(160)가 구비된다.

전류 미러부(CUR)는, 그라운드와 칩의 패드(ZQ PAD)사이에 연결되며 외부 임피던스에 상응하는 저항값을 갖는 외부저항(RQ), 상기 패드(ZQ PAD)에 나타나는 전압(VZQ)을 인가되는 기준전압(VREF)과 비교하여 임피던스 제어전압(UPX)을 출력하는 비교기(101), 정전압원(VDDQ)과 상기 패드(ZQ PAD)간에 연결되며, 상기 비교기(101)로부터의 임피던스 제어전압(UPX)을 게이트로 수신하여 상기 임피던스 제어전압(UPX)에 상응하는 임피던스 전류(I)를 상기 패드로 인가하는 피모스 트랜지스터(M100), 상기 피모스 트랜지스터(M100)의 전류(I)를 복사(duplicate)하여, 풀업 디텍터(110)로 전류(I)를 인가하는 피모스 트랜지스터(M101) 및 엔모스 트랜 지스터들(M102,M104)의 전류미러 및 상기 피모스 트랜지스터(M100)의 전류(I)를 복사(duplicate)하여, 풀다운 디텍터(120)로 전류를 인가하는 피모스 트랜지스터(M103)의 전류미러로 구성된다.

풀업 디텍터(110) 및 풀다운 디텍터(120)는 트랜지스터 어레이로 구성되어 있으며 각각의 풀업 또는 풀다운 코드 발생기(130,140)에 의해서, 외부 임피던스(RQ)와 동일한 임피던스를 갖도록 상기 트랜지스터 어레이의 게이트 전압 및 사이즈가 컨트롤된다.

풀업 코드 발생기(130) 및 풀다운 코드 발생기(140)는 상기 풀업 디텍터(110) 및 풀다운 디텍터(120)의 출력 노드 전압(UCUR, DCUR)과 기준전압(VDDQ/2)을 비교하여 상기 풀업 디텍터(110) 및 풀다운 디텍터(120)의 임피던스를 증가시킬지 감소시킬지를 결정한다. 상기 풀업 디텍터(110) 및 풀다운 디텍터(120)의 출력 노드 전압(DCUR, UCUR)이 상기 디지털 컨트롤에 의해 디더링(dithering)현상을 일으키면 코드 전송기(150)로 게이트 전압조절 코드 및 임피던스 코드를 전달한다.

코드 전송기(150)는 상기 코드 발생기(130,140)에서 전달된 게이트 전압 코드와 임피던스 코드를 전송 클럭에 동기시켜 시리즈(series)로 전달한다.

클럭 발생기(160)는 상기 임피던스 컨트롤 장치에 사용될 클럭을 발생시킨다.

도 5는 상기 풀다운 코드 발생기(140)에 대한 구체적인 블록도를 나타낸 것이며, 도 6은 상기 코드 발생기(140)를 구성하는 레퍼런스 래더(161) 및 상기 풀다 운 디텍터(120)의 블록도를 나타낸 것이다.

도 5에 도시된 바와 같이, 풀다운 코드 발생기(140)는, 상기 풀다운 디텍터의 출력과 상기 기준전압을 비교하는 비교기(166), 상기 비교기(166)의 출력에 응답하여 상기 풀다운 디텍터(120)를 구성하는 트랜지스터 어레이의 게이트 전압을 조절하기 위한 제1코드 및 상기 트랜지스터 어레이의 사이즈를 조절하는 제2코드를 발생시키는 카운터(165), 상기 제1코드를 저장하는 레지스터(N-bit Reg(A);162) 및 제2코드를 저장하는 레지스터(N-bit Reg(B);163), 상기 제1코드에 응답하여 상기 풀다운 디텍터(120)를 구성하는 트랜지스터 어레이의 게이트 전압을 조절하는 레퍼런스 래더와(161), 상기 래퍼런스 래더(161)에 의해 조절되는 풀다운 디텍터(120) 출력이 상기 임피던스 전류에 근접하거나 일치되는 경우에 상기 제1코드를 고정시키는 제어신호(1st Lock) 및 상기 제2코드에 의해 조절되는 상기 풀다운 디텍터(120)의 출력에서 상기 임피던스 전류에 근접하거나 일치되는 경우에 업데이트 제어신호(Update)를 발생하는 디더링 검출기(164) 및 상기 업데이트 제어신호(Update)에 응답하여 상기 제2코드를 저장하는 레지스터(N-bit Reg(D);171) 및 상기 고정된 제1코드를 저장하는 레지스터(N-bit Reg(C);170)로 구성된다.

도 6에 도시된 바와 같이, 상기 풀다운 코드발생기(140)를 구성하는 상기 레퍼런스 래더(161)는 상기 레지스터(162)에서 인가되는 제1코드에 응답하여, 정 전압원(VDDQ)과 그라운드 사이에 직렬로 연결된 복수 개의 저항 소자들의 각각의 노드 중에서 어느 하나를 선택하여 상기 풀다운 디텍터(120)를 구성하는 트랜지스 터 어레이의 게이트에 연결됨에 의하여 상기 게이트 전압을 조절한다.

상술한 정전압원에서 발생되는 정전압(VDDQ)은 전원전압의 레벨일수 있으며, 상기 기준전압(VREF)는 상기 정전압의 1/2배의 레벨(VDDQ/2)을 가질 수 있다.

도 7은 상기 풀다운 코드 발생기(140)의 동작 타이밍도를 나타낸 것이다.

이하에서는 상기 본발명의 일 실시예에 따른 임피던스 컨트롤 장치의 동작을 도 2내지 도 7을 참고로 하여 설명될 것이다.

우선 전류미러부(CUR)에서는 패드(ZQ PAD)에 연결된 외부 임피던스(RQ)를 다음의 과정을 통해 전류의 형태로 변환한다.

상기 전류 미러부(CUR)을 구성하는 비교기(101)는 상기 패드(ZQ PAD)와 연결된 노드 전압(VZQ)과 기준전압(VREF)을 비교하여 피모스 트랜지스터(M100)의 게이트 전압을 컨트롤한다. 상기 노드전압(VZQ)이 상기 기준전압(VREF)보다 큰 경우에는 상기 비교기(101)의 출력이 높아지게 되고 이는 상기 피모스 트랜지스터(M100)에 흐르는 전류의 양을 줄인다. 상기 피모스 트랜지스터(M100)에 흐르는 전류는 모두 상기 외부 임피던스(RQ)를 통해 흐르므로 상기 노드전압(VZQ)는 이전 값보다 줄어들게 된다. 반대로 상기 노드 전압(VZQ)이 상기 기준전압(VREF)보다 작은 경우에는 상기 비교기(101)의 출력이 낮아지게 되고 이는 상기 피모스 트랜지스터(M100)에 흐르는 전류의 양을 늘인다. 상기 피모스 트랜지스터(M100)에 흐르는 전류는 모두 상기 외부 임피던스(RQ)를 통해 흐르므로 상기 노드전압(VZQ)은 이전 값보다 커지게 된다. 이런 과정을 통해 상기 피모스(PMOS) 트랜지스터(M100)의 게이트 전압은 상기 노드 전압(VZQ)이 VDDQ/2의 값을 갖도록 컨트롤된다. 이 때 상기 피모스(PMOS) 트랜지스터를 통해 흐르는 전류(I)는 VDDQ/2RQ가 된다.

상기 전류(I)는 피모스 트랜지스터(M103)에 의해서 풀다운 디텍터(120)로 복사되어 전달된다. 또한, 상기 전류(I)는 피모스 트랜지스터(M101) 및 엔모스 트랜지스터들(M102,M104)에 의해서 풀업 디텍터(110)로 복사되어 전달된다.

상기 풀다운 디텍터(120)는 상기 풀다운 디텍터(120)로 전달된 전류(I)에 상응하는 임피던스를 갖도록 풀다운 코드 발생기(140)에 의해서 컨트롤된다. 상기 풀다운 코드 발생기(140)의 제2코드 즉, 임피던스 코드를 저장하는 레지스터(163)는 미리 저장된 초기 값을 유지한다. 상기 제2코드의 초기 값에 의하여 상기 풀다운 디텍터(120)의 트랜지스터 어레이의 사이즈가 유지되고 이에 의해 발생되는 상기 풀다운 디텍터의 출력전압(DCUR)이 비교기(166)로 전달된다.

상기 비교기(166)는 클럭 신호(COMP_CK)에 의해서 동작되며, 상기 기준전압과 상기 풀다운 디텍터(120)의 출력(DCUR)을 비교하여, 상기 비교기(166)의 출력(COMP_O)을 상기 카운터(165)로 전달한다. 상기 카운터(165)는 클럭신호(CNT_CK)에 동기되어 상기 비교기(166)의 출력을 샘플링한다. 예를 들어, 상기 풀다운 디텍터(120)의 출력(DCUR)이 기준전압(VREF)보다 크면 상기 비교기(166)의 출력은 논리값 '1'이 되고, 이는 상기 카운터(165)로 전달되어 상기 카운터(165)의 출력을 증가시킨다. 또한, 상기 풀다운 디텍터(120)의 출력(DCUR)이 기준전압(VREF)보다 작으면 상기 비교기(166)의 출력은 논리값 '0'이 되고, 이는 상기 카운터(165)로 전달되어 상기 카운터(165)의 출력을 감소시킨다.

상기 증가 또는 감소된 카운터(165)의 출력은 샘플링 클럭 신호(SAM_CK)에 의해서 레지스터(162)에 저장되고, 상기 레지스터(162)에 저장된 제1코드는 레퍼런스 래더(161)를 컨트롤하여 상기 풀다운 디텍터로 인가되는 트랜지스터 어레이의 게이트 전압을 조절한다. 예를 들어, 상기 카운터(165)의 출력이 증가되면, 상기 풀다운 디텍터(120)에 전달되는 전압을 상승시킨다. 상기 풀다운 디텍터(120)의 입력 전압이 상승하면 동일한 트랜지스터 어레이의 사이즈에 대해서 전류의 양이 증가되고, 이는 상기 풀다운 디텍터(120)의 출력을 낮추는 역할을 한다.

상기 풀다운 디텍터(120)의 출력은 다시 비교기(166)에 의해서 기준전압과 비교된다. 이런 일련의 제1피드백 과정은 디더링 현상이 일어날 때까지 계속된다.

디더링 현상이 발생되면 상기 풀다운 디텍터(120)의 출력(DCUR)은 VDDQ/2로 근접하게 되고 디더링 검출기(164)는 제1코드를 고정시키는 제어신호(1st Lock) 및 업데이트 신호(Update)신호를 발생시키고 카운터(165)에서 출력된 제1코드는 레지스터(170)에 저장된다. 이러한 피드백 과정에 의해 상기 풀다운 디텍터(120)을 구성하는 트랜지스터 어레이의 게이트 전압이 조절된다.

처음으로 디더링 현상이 발생된 후에는 상기 제1코드를 고정시키는 제어신호(1st Lock)신호가 활성화된 후 계속 논리 'high' 상태를 유지하므로, 상기 제1코드를 고정시키는 제어신호가 불활성화 상태에서 동작되는 상기 레퍼런스 래더(161), 레지스터(162) 및 레지스터(170)는 이후에 더 이상 동작되지 않는다.

제2피드백 과정은, 위의 동작을 마친 후 정해진 게이트 전압에 대해서 상기 풀다운 디텍터(120)의 트랜지스터 어레이의 사이즈를 조절하여 원하는 임피던스 코드를 만드는 과정이다.

상기 게이트 전압이 정해진 후, 상기 카운터(165)의 출력은 임피던스 코드를 저장하는 레지스터(163)로 연결되어 저장된다. 상기 레지스터(163)에 저장된 임피던스 코드 즉 제2코드는 상기 풀다운 디텍터(120)의 트랜지스터 어레이를 조절하여 사이즈를 조절하여 상기 풀다운 디텍터의 출력(DCUR)을 변화시킨다.

상기 비교기(166)는 상기 풀다운 디텍터(120)의 출력(DCUR)과 기준전압을 비교하여 그 출력을 상기 카운터(165)로 전달하고 상기 카운터(165)에서는 제2코드를 발생시켜 다시 풀다운 디텍터(120)의 출력(DCUR)을 조절한다. 이러한 피드백 과정은 두 번째 디더링현상이 일어날 때까지 지속된다. 이 때 이미 제1피드백 과정을 통하여 임피던스 코드의 초기값에 대하여 디더링 현상이 발생된 후이므로 두 번째 피드백 과정을 통해서 만들어지는 임피던스 코드는 초기값에서 크게 벗어나지 않는다. 두 번째 디더링 현상이 발생되면 디더링 검출기(164)에서는 업데이트제어신호(Update)신호가 만들어져서 상기 카운터(165)의 출력을 코드 전송기(150)로 전달하기 위해 임피던스 코드용 레지스터(171)에 저장한다. 상기 레지스터(171)는 상기 제1코드를 고정시키는 제어신호(1st Lock)가 'high'로 상승한 후에는 디더링 현상이 발생될 때마다 인가되는 업데이트 제어신호(Update)에 의해 새로운 임피던스 코드를 저장한다.

상술한 구성 및 동작 설명은 풀다운 디텍터(120) 및 풀다운 코드 발생기(140)의 구성 및 동작을 위주로 설명하였지만 풀업 디텍터(110) 및 풀업 코드 발생기(130)의 구성이나 동작이 상기 설명한 바와 동일하거나 유사함은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어서 명백하다.

상술한 임피던스 컨트롤 장치는, 이러한 일련의 과정을 통하여, 외부 임피던스 값에 관계없이 유사 또는 동일한 임피던스 코드가 발생되므로, 이를 통해 다양한 외부 임피던스에 대하여 일정한 임피던스 해상도를 갖도록 할 수 있다. 또한, 시스템에 따라 다른 외부 임피던스를 요구하는 경우에는 상기 디텍터들(110,120)을 구성하는 트랜지스터 어레이의 게이트 전압만을 자동으로 조절함에 의하여 임피던스 해상도를 동일하게 유지하는 것이 가능하다.

도 8 내지 도 11은 상술한 본 발명의 일 실시예에 따른 임피던스 컨트롤 장치에 있어서, 외부 임피던스가 다른 경우에 있어서의 임피던스 코드와 임피던스 해상도를 보여주는 그래프이다

도 8 및 도 10은 X축은 임피던스 코드를 나타내고 Y축은 임피던스 값을 나타내도록 하여, 임피던스 값의 변화에 따른 임피던스 코드를 나타낸 그래프이고, 도 9 및 도 11은 X축은 임피던스 코드를 나타내고, Y축은 임피던스 해상도를 나타내도록 하여, 외부 임피던스에 대한 임피던스 코드와 임피던스 해상도의 관계를 나타낸 그래프이다.

도 8내지 도 11에 도시된 바와 같이, 본 발명에서는 외부 임피더스 값에 따라 임피던스가 자동으로 컨트롤되므로, DDR1(50Ω) 또는 DDR3(25Ω)에 관계없이 모두 2.5% 의 임피던스 해상도(200,400)를 갖는 것을 알 수 있다. 또한 유사한 임피던스 코드(100,300)가 얻어짐을 알 수 있다. 상기와 같은 임피던스 해상도는 상술한 본발명의 일 실시예에 따른 임피던스 컨트롤 장치에서 레지스터(162,163)의 초기값을 변화시킴에 의해서 더욱 향상된 임피던스 해상도를 얻을 수 있다.

상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다. 예컨대, 사안이 다른 경우에 회로의 내부 구성을 변경하거나, 회로의 내부 구성 소자들을 다른 등가적 소자들로 대치할 수 있음은 명백하다.

이상 설명한 바와 같이, 본 발명에 따른 임피던스 컨트롤 장치는 외부 임피던스가 다를 경우에도 동일한 임피던스 해상도를 얻을 수 있으며, 동작 온도 변화, 공정상의 변화 등 외부 환경 변화와 무관하게 일정한 임피던스를 얻을 수 있게 된다. 또한, 외부 임피던스가 다른 여러 시스템에 있어서 회로의 수정 없이 동일한 임피던스 해상도를 얻을 수 있게 된다.

Claims

외부 설정저항에 연결된 패드의 패드 전압과 기준전압을 비교하여 임피던스 제어전압을 출력하고, 상기 임피던스 제어전압에 상응하는 임피던스 전류를 디지털 코딩하는 임피던스 컨트롤 장치에 있어서:

상기 임피던스 전류를 발생시키는 전류미러부와;

트랜지스터 어레이로 구성되어 상기 임피던스 전류에 상응하는 임피던스를 갖도록 코드 발생기에 의해 컨트롤되는 적어도 하나 이상의 디텍터와;

상기 디텍터의 출력과 기준 전압을 비교하여 상기 디텍터를 구성하는 트랜지스터 어레이의 게이트 전압을 조절하기 위한 제1코드를 발생시켜 상기 디텍터의 출력을 조절하고, 상기 임피던스 전류에 근접하거나 일치되는 때에 발생된 제1코드에 응답하는 상기 디텍터의 출력과 기준전압을 비교하여, 상기 디텍터를 구성하는 트랜지스터 어레이의 사이즈를 조절하기 위한 제2코드를 발생시켜 상기 디텍터를 컨트롤하는 적어도 하나 이상의 코드 발생기를 구비함을 특징으로 하는 임피던스 컨트롤 장치.
제1항에 있어서,

상기 디텍터는 풀업 디텍터 및 풀다운 디텍터로 구성되고, 상기 코드 발생기는 상기 풀업 디텍터를 컨트롤하는 풀업 코드 발생기 및 상기 풀다운 디텍터를 컨트롤하는 풀다운 코드 발생기로 구성됨을 특징으로 하는 임피던스 컨트롤 장치.
제2항에 있어서, 상기 전류 미러부는,

그라운드와 칩의 패드 사이에 연결되며 외부 임피던스에 상응하는 저항값을 갖는 외부저항과;

상기 패드에 나타나는 전압을 인가되는 기준전압과 비교하여 임피던스 제어전압을 출력하는 비교기와;

정전압원과 패드간에 연결되며, 상기 비교기로부터의 임피던스 제어전압을 게이트로 수신하여 상기 임피던스 제어전압에 상응하는 임피던스 전류를 상기 패드로 인가하는 피모스 트랜지스터와;

상기 피모스 트랜지스터의 전류를 복사하여, 풀업 디텍터 및 풀다운 디텍터로 전류를 인가하는 엔모스 트랜지스터들 및 피모스 트랜지스터들로 구성된 전류미러를 구비함을 특징으로 하는 임피던스 컨트롤 장치.
제3항에 있어서, 상기 풀업 코드 발생기는,

상기 풀업 디텍터의 출력과 상기 기준전압을 비교하는 제1비교기와;

상기 제1비교기의 출력에 응답하여 제1코드 및 제2코드를 발생시키는 제1카운터와;

상기 제1코드에 응답하여 정전압원과 그라운드 사이에 서로 직렬 연결된 복 수 개의 저항소자 들의 각각의 노드전압 중 어느 하나를 선택함에 의하여 상기 풀업 디텍터를 구성하는 트랜지스터 어레이의 게이트 전압을 조절하는 제1레퍼런스 래더와;

상기 제1래퍼런스 래더에 의해 조절되는 풀업 디텍터 출력이 상기 임피던스 전류에 근접하거나 일치되는 경우에 상기 제1코드를 고정시키는 제어신호 및 상기 제2코드에 의해 조절되는 상기 풀업 디텍터의 출력이 상기 임피던스 전류에 근접하거나 일치되는 경우에 업데이트 제어신호를 발생하는 제1디더링 검출기와;

상기 업데이트 신호에 응답하여 상기 제2코드를 저장하는 제1레지스터를 구비함을 특징으로 하는 임피던스 컨트롤 장치.
제4항에 있어서, 상기 풀다운 코드 발생기는,

상기 풀다운 디텍터의 출력과 상기 기준전압을 비교하는 제2비교기와;

상기 제2비교기의 출력에 응답하여 제1코드 및 제2코드를 발생시키는 제2카운터와;

상기 제1코드에 응답하여, 정전압원과 그라운드 사이에 서로 직렬 연결된 복수 개의 저항소자 들의 각각의 노드전압 중 어느 하나를 선택하여 상기 트랜지스터 어레이의 게이트에 인가함에 의하여 상기 풀다운 디텍터를 구성하는 트랜지스터 어레이의 게이트 전압을 조절하는 제2레퍼런스 래더와;

상기 제2래퍼런스 래더에 의해 조절되는 풀다운 디텍터 출력이 상기 임피던 스 전류에 근접하거나 일치되는 경우에 상기 제1코드를 고정시키는 제어신호 및 상기 제2코드에 의해 조절되는 상기 풀다운 디텍터의 출력에서 상기 임피던스 전류에 근접하거나 일치되는 경우에 업데이트 제어신호를 발생하는 제2디더링 검출기와;

상기 업데이트 제어신호에 응답하여 상기 제2코드를 저장하는 제2레지스터를 구비함을 특징으로 하는 임피던스 컨트롤 장치.
제5항에 있어서,

상기 임피던스 컨트롤 장치는 상기 제1 및 제2 레지스터에 저장된 코드들을 전송하는 코드 전송기가 더 구비됨을 특징으로 하는 임피던스 컨트롤 장치.
제6항에 있어서,

상기 정전압원에서 인가되는 정전압은 전원전압임을 특징으로 하는 임피던스 컨트롤 장치.
제7항에 있어서,

상기 기준전압은 상기 정전압의 1/2배의 레벨을 가짐을 특징으로 하는 임피 던스 컨트롤 장치.
외부 설정저항에 연결된 패드의 패드 전압과 기준전압을 비교하여 출력된 임피던스 제어전압에 상응하는 임피던스 전류를 디지털 코딩하는 임피던스 컨트롤 방법에 있어서:

트랜지스터 어레이의 사이즈를 고정한 채로, 상기 트랜지스터 어레이의 게이트 전압을 조절함에 의하여, 상기 트랜지스터 어레이의 출력전압을 상기 임피던스 전류에 상응하는 전압에 근접 또는 일치할 때까지 컨트롤하는 단계; 및

상기 트랜지스터 어레이의 출력전압이 상기 임피던스 전류에 상응하는 전압에 근접 또는 일치하면, 상기 트랜지스터 어레이의 게이트 전압을 고정한 채로 상기 트랜지스터 어레이의 사이즈를 컨트롤함에 의하여, 상기 임피던스 전류에 상응하는 임피던스에 해당되는 임피던스 코드를 발생시키는 단계를 포함함을 특징으로 하는 임피던스 컨트롤 방법.
제9항에 있어서,

상기 임피던스 코드 발생 후에 상기 임피던스 코드를 전송하는 단계를 더 포함함을 특징으로 하는 임피던스 컨트롤 방법.
제10항에 있어서,

상기 게이트 전압은, 정 전압원과 그라운드 사이에 직렬 연결된 복수개의 저항 소자들의 각각의 노드 중 어느 하나를 선택하여 상기 트랜지스터 어레이의 게이트로 인가함에 의하여 조절됨을 특징으로 하는 임피던스 컨트롤 방법.
제11항에 있어서,

상기 기준전압은 정전압 또는 전원전압의 1/2배의 레벨을 가짐을 특징으로 하는 임피던스 컨트롤 방법.
외부 설정저항에 연결된 패드의 패드 전압과 기준전압을 비교하여 출력된 임피던스 제어전압에 상응하는 임피던스 전류를 디지털 코딩하는 임피던스 컨트롤 방법에 있어서:

미리 레지스터에 저장된 제2코드에 응답하여 상기 제2코드에 상응하는 전압을 디텍터에서 출력하는 단계;

상기 디텍터의 출력전압을 기준전압과 비교하여 상기 디텍터를 구성하는 트랜지스터 어레이의 게이트 전압을 조절하기 위한 제1코드를 출력하고 상기 제1코드에 응답하여 발생된 상기 디텍터의 출력전압을 비교하는 제1피드백 과정을 상기 임 피던스 전류에 상응하는 전압에 근접하거나 일치될 때까지 행하여, 출력된 제1코드를 저장하는 단계; 및

상기 저장된 제1코드에 의해 동작되는 디텍터의 출력전압과 기준전압을 비교하여 상기 디텍터를 구성하는 트랜지스터 어레이의 사이즈를 조절하기 위한 제2코드를 출력하고 상기 제2코드에 응답하여 발생된 상기 디텍터의 출력전압을 비교하는 제2피드백 과정을 상기 임피던스 전류에 상응하는 전압에 근접하거나 일치될 때까지 행하여, 출력된 제2코드를 임피던스 코드로 하여 전송하는 단계를 포함함을 특징으로 하는 임피던스 컨트롤 방법.
제13항에 있어서,

상기 게이트 전압은, 상기 제1코드에 응답하여 정 전압원과 그라운드 사이에 직렬 연결된 복수개의 저항 소자들의 각각의 노드 중 어느 하나를 선택하여 상기 트랜지스터 어레이의 게이트로 인가함에 의하여 조절됨을 특징으로 하는 임피던스 컨트롤 방법.
제14항에 있어서,

상기 기준전압은 정전압 또는 전원전압의 1/2배의 레벨을 가짐을 특징으로 하는 임피던스 컨트롤 방법.