JP4690050B2 - インピーダンスコントロール装置及び方法 - Google Patents

Description

本発明は、半導体装置に係るもので、特に外部装置とのインピーダンスマッチングのためのインピーダンスコントロール装置及び方法に関する。

マイクロコンピューター、メモリ装置などのような多様な半導体装置は、種々の電気製品に用いられている。通常、半導体装置は、外部との間でデータをやり取りするための入出力ピンと、内部データを外部に提供する出力回路などを備える。このような半導体装置の内部データは、伝送ラインを通じて別の半導体装置に提供される場合がある。この場合、半導体装置の出力データが伝送ラインを通じて最適状態で伝送されるためには、入出力ピンの出力インピーダンスと伝送ラインのインピーダンスとの間にインピーダンスマッチングがなされなければならない。

このようなインピーダンスマッチングを実現する方法の一つは、設計段階においてシステムの出力インピーダンスとシステムに使用される伝送ラインのインピーダンスとを一致させ、入力端にターミネーションを用いて反射波を最小限にすることである。しかし、このような方法は、実際にシステムが動作する環境と設計上の環境とが違うことに起因する温度変化または工程変化などによりインピーダンスの差が発生する。そこで、外部環境変化にかかわらずに一定のインピーダンスを提供する装置が必要とされ、このため、伝送ラインの特性インピーダンスを感知して出力回路に情報を伝達できるプログラマブルインピーダンスコントロール装置PIC（Programmable Impedance Controller：PIC）が提案された。

プログラマブルインピーダンスコントロール装置は、使用者が外部に抵抗を連結すると、その抵抗値に合うようにインピーダンスをマッチングさせる機能を有し、さらに電圧と温度変化に対して能動的にデジタルコードを一定期間の間にアップデートさせることにより、外部インピーダンスに内部インピーダンスをマッチングさせる機能も有する。

このような従来のプログラマブルインピーダンスコントロール装置の一例は、キムナムソク（Namseog Kim）等を発明者とし、三星電子（株）に付与された大韓民国特許第１０−３９４５８６号（特許文献１）において題目「インピーダンスコントロール回路」として開示され、当該出願に基づく優先権を主張した米国特許第６，５７３，７４６号（特許文献２）にも開示されている。

図９は、従来のインピーダンスコントロール装置の一例を示したブロック図である。図９に示すように、従来のインピーダンスコントロール装置は、パッドZQ PADに連結された外部インピーダンスRQを電流に変換する電流ミラー部CURと、外部インピーダンスRQと同じアップ/ダウンインピーダンスを有するようにプログラムされるトランジスタアレイからなるアップディテクター（UPDET）１６及びダウンディテクター（DNDET）１５と、ディテクター１６、１５の出力と基準電圧を比較してカウンター１２、１４の出力をコントロールするアップセレクタ（SPSEL）１８及びダウンセレクタ（DNSEL）１７と、デジタルインピーダンスコードを発生するカウンター１２、１４と、インピーダンスコードを保持するレジスタ（IMPREG）２０と、インピーダンスコードを直列で伝送するコード伝送器（TRANS）２１と、から構成される。

以下、このようなインピーダンスコントロール装置の一般的な動作を説明する。

まず、電流ミラー部CURでは、パッドZQ PADに連結された外部インピーダンスRQを以下のような過程を通じて電流に変換する。

電流ミラー部CURを構成する比較器１０は、パッドZQ PADに連結されたノード電圧VZQと基準電圧VREFとを比較してPMOSトランジスタM0のゲート電圧をコントロールする。ノード電圧VZQが基準電圧VREFよりも大きい場合は、比較器１０の出力が高くなり、これはPMOSトランジスタM0に流れる電流の量を減少させる。PMOSトランジスタM0に流れる電流は全て外部インピーダンスRQを通じて流れるため、ノード電圧VZQは以前の値よりも小さくなる。反対に、ノード電圧VZQが基準電圧VREFよりも小さい場合は、比較器１０の出力が低くなり、これはPMOSトランジスタM0に流れる電流の量を増加させる。PMOSトランジスタM0に流れる電流は全て外部インピーダンスRQを通じて流れるため、ノード電圧VZQは以前の値よりも大きくなる。このような過程を通じてPMOSトランジスタのゲート電圧はノード電圧VZQがVDDQ/２の値を有するようにコントロールされる。このとき、PMOSトランジスタMOを通じて流れる電流IはVDDQ/2RQとなる。

電流Iは、再び電流ミラーを通じてアップ/ダウンディテクター１５、１６に供給される。電流Iは、PMOSトランジスタM3により複写されてダウンディテクター１５に伝達される。また、同じ電流IがPMOSトランジスタM1、NMOSトランジスタM2及びNMOSトランジスタM４により複写されてアップディテクター１６に伝達される。

アップ/ダウンディテクター１５、１６が外部インピーダンスRQと同じインピーダンスを有するためには、アップ/ダウンディテクターのバイアス条件が外部インピーダンスRQと同じでなければならない。即ち、アップ/ダウンディテクター１５、１６の出力電圧UCUR、DCURがVDDQ/2で、アップ/ダウンディテクター１５、１６に流れる電流がVDDQ/2RQであるとき、アップ/ダウンディテクター１５、１６は外部インピーダンスRQと同じインピーダンスを有するようになる。

アップ/ダウンディテクター１５、１６の出力と基準電圧とを比較する比較器１１、１３は、アップ/ダウンディテクター１５、１６の出力電圧UCUR、DCURを基準電圧VREFのVDDQ/2と比較してアップ/ダウンディテクター１５、１６を構成するトランジスタアレイのサイズを増加させるかまたは減少させるかを決定する。

比較器１１、１３の出力は第１カウンター１２、第２カウンター１４にそれぞれ伝達され、第１、第２カウンター１２、１４はアップ/ダウンディテクターをプログラムするインピーダンスコードを発生させる。

第１、第２カウンタ１２、１４から出力されたインピーダンスコードは、再びアップ/ダウンディテクター１５、１６に伝達されて、アップ/ダウンディテクター１５、１６を構成するトランジスタアレイのサイズをコントロールする。

以後、アップ/ダウンディテクター１５、１６の出力電圧UCUR、DCURは、再び比較器１１、１３を通じて基準電圧VREFと比較され、その結果を第１、第２カウンター１２、１４に伝達する。

インピーダンスコントロール装置は、このような一連の過程を通じてアップ/ダウンディテクター１５、１６の出力電圧UCUR、DCURをVDDQ/2とし、アップ/ダウンディテクター１５、１６のインピーダンスが外部インピーダンスRQと同じにする。

セレクタ１７、１８は、ディザリング（dithering）現象を検出して外部インピーダンスRQと同じインピーダンスコードをレジスタ２０に格納する。ここで、ディザリング現状とは、第１、第２カウンター１２、１４から出力されるデジタルコードにより調節されるディテクター１５、１６の出力電圧UCUR、DCURが正確にVDDQ/2にならず、VDDQ/2を基準にして量子化エラーのある振幅を有しながら振動する現象を意味する。ディザリング現象は、インピーダンスコントロール装置のアップ/ダウンディテクターのインピーダンスを外部インピーダンスRQと最も類似した二つの値にすることを意味するため、これを検出して2個のインピーダンスコードのうち最適のコードを選択すべきである。

以後、セレクタ１７、１８によりレジスタ２０に格納されたインピーダンスコードは、コード伝送器２１を通じて伝送されて出力インピーダンスを調節する。

図１０及び図１１は、図９のインピーダンスコントロール装置において、外部インピーダンスが異なった場合のインピーダンスコードとインピーダンス解像度を示すグラフである。

図１０は、X軸をインピーダンスコードとし、Y軸をインピーダンス値として、インピーダンス値の変化によるインピーダンスコードの変化を示したグラフで、外部インピーダンスがDDR１（５０Ω）の場合とDDR３（２５Ω）の場合のインピーダンスコードは、インピーダンス値がDDR３（２５Ω）の場合２０がDDR１（５０Ω）の場合１０に比べ大きく表われる。

図１１は、X軸をインピーダンスコードとし、Y軸をインピーダンス解像度として、外部インピーダンスのそれぞれのインピーダンスコードと解像度を示したグラフで、外部インピーダンスDDR１（５０Ω）の場合とDDR３（２５Ω）の場合においてインピーダンスコードによるインピーダンス解像度は、インピーダンス値がDDR３（２５Ω）の場合４０とインピーダンス値がDDR１（５０Ω）の場合３０が顕著に異なって表われることがわかる。即ち、DDR１及びDDR３に対応する５０Ω、２５Ωを全て満足するように設計した場合、DDR３は２％程度のインピーダンス解像度を有するが、DDR１の場合は４．４％のインピーダンス解像度を有する。

これは、従来のインピーダンスコントロール装置がディテクターを構成するトランジスタアレイのサイズをコントロールしてインピーダンスの範囲を決定するようになっているため、トランジスタアレイのサイズが大きくなった場合にはインピーダンス解像度が高く、トランジスタアレイのサイズが小さい場合にはインピーダンス解像度が低くなる。従って、外部インピーダンスが異なった２つのシステムに適用する場合には、２つのシステムの間に大きなインピーダンス解像度の差が存在するとの問題点がある。

また、工程変化によってもインピーダンスコードが変化するため、インピーダンス解像度に影響を与えるとの問題点がある。

そこで、本発明の第１の目的は、従来技術の問題点を克服することができるインピーダンスコントロール装置及びそのコントロール方法を提供することにある。

本発明の第２の目的は、外部インピーダンスが異なった場合にも同じインピーダンス解像度が得られるインピーダンスコントロール装置及びそのコントロール方法を提供することにある。

本発明の第３の目的は、動作温度変化、工程上の変化などの外部環境変化と無関係に一定したインピーダンスが得られるインピーダンスコントロール装置及びそのコントロール方法を提供することにある。

本発明の第４の目的は、外部インピーダンスが異なった色々のシステムにおいて、回路の修正なしに同じ解像度が得られるインピーダンスコントロール装置及びそのコントロール方法を提供することにある。

このような目的を達成するため本発明によるインピーダンスコントロール装置は、前記インピーダンス電流を発生する電流ミラー部と、トランジスタアレイを含み前記インピーダンス電流に対応するインピーダンスを有するようにコード発生器によりコントロールされる少なくとも一つのディテクターと、前記ディテクターの出力と基準電圧とを比較して前記ディテクターを構成するトランジスタアレイのゲート電圧を調節するための第１コードを発生して前記ディテクターの出力を調節し、前記インピーダンス電流に近いか一致するときに発生した第１コードに応答する前記ディテクターの出力と基準電圧とを比較し、前記ディテクターを構成するトランジスタアレイのサイズを調節するための第２コードを発生して前記ディテクターをコントロールする少なくとも一つのコード発生器と、を備える。

本発明の望ましい実施形態によれば、前記ディテクターは、プルアップディテクター及びプルダウンディテクターを含む、前記コード発生器は、前記プルアップティテークタをコントロールするプルアップコード発生器及び前記プルダウンディテクターをコントロールするプルダウンコード発生器を含む。また、前記プルアップまたはプルダウンコード発生器は、前記ディテクターの出力と前記基準電圧とを比較する比較器と、前記比較器の出力に応じて第１コード及び第２コードを発生するカウンタと、前記第１コードに応じて正電圧源とグラウンドとの間に互いに直列連結された複数個の抵抗素子のそれぞれのノード電圧のうちいずれか一つを選択することにより、前記ディテクターを構成するトランジスタアレイのゲート電圧を調節するリファレンスラダーと、前記リファレンスラダーにより調節されるディテクター出力が前記インピーダンス電流に近づくか一致する場合に前記第１コードを固定させる制御信号を発生し、また、前記第２コードにより調節される前記ディテクターの出力が前記インピーダンス電流に近づくか一致する場合にアップデート制御信号を発生するディザリング検出器と、前記アップデート信号に応じて前記第２コードを保持するレジスタと、を備える。

また、本発明によるインピーダンスコントロール方法は、インピーダンス電流に対応するインピーダンスを有するようにディテクターを構成するトランジスタアレイのゲート電圧を調節するためのコードを発生して前記ディテクターをコントロールする段階と、前記調節されたゲート電圧により動作する前記トランジスタアレイのサイズをコントロールして、前記電流に対応するインピーダンスに相当するインピーダンスコードを発生する段階と、を含む。

また、本発明による他のインピーダンスコントロール方法は、外部設定抵抗に連結されたパッドのパッド電圧と基準電圧とを比較して出力されたインピーダンス制御電圧に対応するインピーダンス電流をデジタルコーディングするインピーダンスコントロール方法において、予めレジスタに保持された第２コードに応じて前記第２コードに対応する電圧をディテクターから出力する段階と、前記ディテクターの出力電圧と基準電圧とを比較して前記ディテクターを構成するトランジスタアレイのゲート電圧を調節するための第１コードを出力し、前記第１コードに応じて発生された前記ディテクターの出力電圧を比較する第１フィードバック過程を前記インピーダンス電流に対応する電圧に近づくか一致するときまで行い、その出力された第１コードを保持する段階と、前記保持された第１コードにより動作されるディテクターの出力電圧と基準電圧とを比較して、前記ディテクターを構成するトランジスタアレイのサイズを調節するための第２コードを出力し、前記第２コードに応じて発生された前記ディテクターの出力電圧を比較する第２フィードバック過程を前記インピーダンス電流に対応する電圧に近づくか一致されるまで行って、出力された第２コードをインピーダンスコードとして伝送する段階と、を含む。

本発明の望ましい実施形態によれば、前記ゲート電圧は、前記第１コードに応じて正電圧源とグラウンドとの間に直列連結された複数個の抵抗素子のそれぞれのノードのうちいずれか一つを選択して前記トランジスタアレイのゲートに印加することにより調節され、前記基準電圧は正電圧または電源電圧の１/２倍のレベルを有することができる。

このような本発明の装置的及び方法によると、互いに異なった外部インピーダンスの下でも同じ解像度が得られ、工程変化または環境変化などにかかわらずに一定にインピーダンスをコントロールすることができる。また、外部インピーダンスの異なった多様なシステムにおいて回路の修正なしに同じインピーダンス解像度が得られる。

以下、本発明の望ましい実施形態について図面を用いて説明するが、以下の説明は、本発明の属する技術分野において通常の知識を有するものに対して具体例をもって本発明の理解を提供するものであり、本発明の技術的範囲を制限するものではない。

図１は、本発明の一実施形態としてのインピーダンスコントロール装置の概略的ブロック図である。図１に示すように、この実施形態のインピーダンスコントロール装置は、インピーダンス電流Ｉを発生する電流ミラー部CURと、トランジスタアレイを含み該トランジスタアレイのゲート電圧またはサイズを調節するコードによりコントロールされるプルアップディテクター１１０及びプルダウンディテクター１２０と、プルアップディテクター１１０及びプルダウンディテクター１２０をコントロールするコードを発生するプルアップコード発生器１３０及びプルダウンコード発生器１４０と、インピーダンス電流Ｉに対応するインピーダンスコードを伝送するコード伝送器１５０と、を備える。追加的に、このインピーダンスコントロール装置に用いられるクロックを発生するクロック発生器１６０が具備されうる。

電流ミラー部CURは、グラウンドとチップのパッドZQ PASとの間に連結され外部インピーダンスに対応する抵抗値を有する外部抵抗RQと、パッドZQ PADに表われた電圧VZQと印加される基準電圧VREFとを比較してインピーダンス制御電圧UPXを出力する比較器１０１と、正電圧源VDDQとパッドZQ PADとの間に連結され、比較器１０１からのインピーダンス制御電圧UPXをゲートで受けてインピーダンス制御電圧UPXに対応するインピーダンス電流IをパッドZQ PADに供給するPMOSトランジスタM１００と、PMOSトランジスタM１００の電流Iを複写してプルアップディテクター１１０に電流Iを供給するPMOSトランジスタM１０１及びNMOSトランジスタM１０２、M１０４で構成された電流ミラーと、PMOSトランジスタM１００の電流Iを複写してプルダウンティテクター１２０に電流を印加するPMOSトランジスタM１０３の電流ミラーと、を含む。

プルアップディテクター１１０及びプルダウンディテクター１２０は、トランジスタアレイを含み、それぞれのトランジスタアレイは、プルアップまたはプルダウンコード発生器１３０、１４０により外部インピーダンスRQと同じインピーダンスを有するようにゲート電圧及びサイズがコントロールされる。

プルアップコード発生器１３０及びプルダウンコード発生器１４０は、プルアップディテクター１１０及びプルダウンディテクター１２０の出力ノード電圧UCUR、DCURと基準電圧VDDQ/２とを比較し、プルアップディテクター１１０及びプルダウンディテクター１２０のインピーダンスを増加させるか減少させるかを決定する。プルアップディテクター１１０及びプルダウンディテクター１２０の出力ノード電圧DCUR、UCURが前述のようなデジタルコントロールによりディザリング現象を起こすと、コード伝送器１５０にゲート電圧調節コード及びインピーダンスコードを伝達する。

コード伝送器１５０は、コード発生器１３０、１４０から伝達されたゲート電圧コードとインピーダンスコードを伝送クロックに同期させて直列で伝送する。

クロック発生器１６０は、このインピーダンスコントロール装置に用いられるクロックを発生する。

図２は、プルダウンコード発生器１４０の具体的な構成例を示すブロック図であり、図３は、コード発生器１４０を構成するリファレンスラダー１６１及びプルダウンディテクター１２０の構成例を示すブロック図である。

図２に示すように、プルダウンコード発生器１４０は、プルダウンディテクター１２０の出力と基準電圧VREFとを比較する比較器１６６と、比較器１６６の出力に応じてプルダウンディテクター１２０を構成するトランジスタアレイのゲート電圧を調節するための第１コード、及び該トランジスタアレイのサイズを調節する第２コードを発生するカウンター１６５と、前記第１コードを保持するレジスタ(N-bit Reg(A))１６２及び前記第２コードを保持するレジスタ(N-bit Reg(B))１６３と、前記第１コードに応じてプルダウンディテクター１２０を構成するトランジスタアレイのゲート電圧を調節するリファレンスラダー１６１と、リファレンスラダー１６１により調節されるプルダウンディテクター１２０の出力がインピーダンス電流Ｉに近いか一致する場合に、前記第１コードを固定させる制御信号（1st Lock）、及び前記第２コードにより調節されるプルダウンディテクター１２０の出力がインピーダンス電流Ｉに近いか一致される場合にアップデート制御信号Updateを発生するディザリング検出器１６４と、アップデート制御信号Updateに応じて前記第２コードを保持するレジスタ(N-bit Reg(D))１７１及び前記固定された第１コードを保持するレジスタ(N-bit Reg(C))１７０と、を含む。

図３に示すように、プルダウンコード発生器１４０を構成するリファレンスラダー１６１は、レジスタ１６２から印加される第１コードに応じて、正電圧源VDDQとグラウンドとの間に直列に連結された複数個の抵抗素子のそれぞれのノードのうち何れか一つを選択し、プルダウンディテクター１２０を構成するトランジスタアレイのゲートに連結することにより、前記ゲート電圧を調節する。

正電圧源VDDQが発生する正電圧VDDQは電源電圧のレベルであり、基準電圧VREFは正電圧の１/２倍のレベルVDDQ/２を有することができる。

図４は、プルダウンコード発生器１４０の動作タイミング図である。以下、本発明の望ましい実施形態としてのインピーダンスコントロール装置の動作を図１乃至図４を参照して説明する。

まず、電流ミラー部CURを構成する比較器１０１は、パッドZQ PADと連結されたノード電圧VZQと基準電圧VREFとを比較してPMOSトランジスタM１００のゲート電圧をコントロールする。ノード電圧VZQが基準電圧VREFよりも高い場合は比較器１０１の出力が高くなり、これはPMOSトランジスタM１００に流れる電流の量を減らすことになる。PMOSトランジスタM１００に流れる電流は、全て外部インピーダンスRQを通じて流れるため、ノード電圧VZQは以前の値よりも低くなる。反対に、ノード電圧VZQが基準電圧VREFよりも低い場合には比較器１０１の出力が低くなり、これはPMOSトランジスタM１００に流れる電流の量を増やすようになる。PMOSトランジスタM１００に流れる電流は全て外部インピーダンスRQを通じて流れるため、ノード電圧VZQは以前の値よりも高くなる。このような過程を通じてPMOSトランジスタM１００のゲート電圧は、ノード電圧VZQがVDDQ/２の値を有するようにコントロールされる。このとき、PMOSトランジスタを通じて流れる電流IはVDDQ/２RQとなる。

電流Iは、PMOSトランジスタM１０３により複写されてプルダウンディテクター１２０に伝達される。また、電流Iは、PMOSトランジスタM１０１及びNMOSトランジスタM１０２、M１０４により複写されてプルアップディテクター１１０に伝達される。

プルダウンディテクター１２０は、プルダウンディテクター１２０に伝達された電流Iに対応するインピーダンスを有するようにプルダウンコード発生器１４０によりコントロールされる。プルダウンコード発生器１４０の第２コード、即ち、インピーダンスコードを保持するレジスタ１６３は、予め保持された初期値を維持する。第２コードの初期値によりプルダウンディテクター１２０のトランジスタアレイのサイズが維持され、これにより、プルダウンディテクター１２０の出力電圧DCURが比較器１６６に伝達される。

比較器１６６は、クロック信号COMP_CKにより動作され、基準電圧VREFとプルダウンディテクター１２０の出力DCURを比較して、比較器１６６の出力COMP_０をカウンター１６５に伝達する。カウンター１６５は、クロック信号CNT_CKに同期して比較器１６６の出力をサンプリングする。例えば、プルダウンディテクター１２０の出力DCURが基準電圧VREFよりも大きいと、比較器１６６の出力は論理値“１”となり、これはカウンター１６５に伝達されてカウンター１６５の出力を増加させる。また、プルダウンディテクター１２０の出力DCURが基準電圧VREFよりも小さいと、比較器１６６の出力は論理値“０”となり、これはカウンター１６５に伝達されてカウンター１６５の出力を減少させる。

増加または減少したカウンター１６５の出力は、サンプリングクロック信号SAM_CKによりレジスタ１６２に保持され、レジスタ１６２に保持された第１コードは、リファレンスラダー１６１をコントロールして、プルダウンディテクター１２０に印加されるトランジスタアレイのゲート電圧を調節する。例えば、カウンター１６５の出力が増加されると、プルダウンディテクター１２０に伝達される電圧を上昇させる。プルダウンディテクター１２０の入力電圧が上昇すると、同一のトランジスタアレイのサイズに対し電流の量が増加され、これはプルダウンディテクター１２０の出力を低下させる役目をする。

プルダウンディテクター１２０の出力は、再び比較器１６６により基準電圧と比較される。このような一連の第１フィードバック過程はディザリング現象が起こるまで継続される。

ディザリング現象が発生すると、プルダウンディテクター１２０の出力DCURはVDDQ/２に近づき、ディザリング検出器１６４は、第１コードを固定させる制御信号1st Lock及びアップデート信号Updateを発生し、カウンター１６５から出力された第１コードはレジスタ１７０に保持される。このようなフィードバック過程によりプルダウンディテクター１２０を構成するトランジスタアレイのゲート電圧が調節される。

最初にディザリング現象が発生した後は、第１コードを固定させる制御信号1st Lockが活性化されてから続いて論理“ハイ”を維持するため、第１コードを固定させる制御信号1st Lockが非活性化状態で動作するリファレンスラダー１６１、レジスタ１６２及びレジスタ１７０は動作しなくなる。

第２フィードバック過程は、上述の動作を終えた後に決められたゲート電圧に対してプルダウンディテクター１２０のトランジスタアレイのサイズを調節して所望のインピーダンスコードを生成する過程である。

前記ゲート電圧が決められた後、カウンター１６５の出力は、インピーダンスコードを保持するレジスタ１６３に連結されて保持される。レジスタ１６３に保持されたインピーダンスコード、即ち第２コードは、プルダウンディテクター１２０のトランジスタアレイを調節してサイズを調節してプルダウンディテクター１２０の出力DCURを変化させる。

比較器１６６は、プルダウンディテクター１２０の出力DCURと基準電圧VREFとを比較してその出力をカウンター１６５に伝達する。カウンター１６５は、第２コードを発生して再びプルダウンディテクター１２０の出力DCURを調節する。このようなフィードバック過程は、２番目のディザリング現象が起こるまで持続される。このとき、既に第１フィードバック過程を通じてインピーダンスコードの初期値においてディザリングが発生した後であるため、2番目のフィードバック過程を通じて生成されるインピーダンスコードは初期値から大きく外れることはない。2番目のディザリング現象が発生すると、ディザリング検出器１６４ではアップデート制御信号が生成され、カウンター１６５の出力をコード伝送器１５０に伝達するためにインピーダンスコード用レジスタ１７１に保持する。レジスタ１７１は、第１コードを固定させる制御信号1st Lockが“ハイ”に上昇した後は、ディザリング現象が発生する度毎に印加されるアップデート制御信号Updateにより新しいインピーダンスコードを保持する。

上述の構成及び動作説明は、プルダウンディテクター１２０及びプルダウンコード発生器１４０の構成及び動作を主主としてなされたが、プルアップディテクター１１０及びプルアップコード発生器１３０の構成及び動作が上述と同一または類似な内容を有することは、本発明が属する技術分野で通常の知識を有したものには明らかである。

このインピーダンスコントロール装置は、このような一連の過程を通じて外部インピーダンス値にかかわらずに類似または同一のインピーダンスコードを発生するため、これを通じて多様な外部インピーダンスに対し一定したインピーダンス解像度を有するようにすることができる。また、システムに従い別の外部インピーダンスを要求する場合にはディテクター１１０、１２０を構成するトランジスタアレイのゲート電圧だけを自動で調節することにより、インピーダンス解像度を同一に維持することが可能になる。

図５乃至図８は、上述の本発明の望ましい実施形態としてのインピーダンスコントロール装置において、外部インピーダンスが異なった場合のインピーダンスコードとインピーダンス解像度を示すグラフである。

図５及び図７は、X軸をインピーダンスコードとし、Y軸をインピーダンス値として、インピーダンス値の変化によるインピーダンスコードの変化を示すグラフである。図６及び図８は、X軸をインピーダンスコードとし、Y軸をインピーダンス解像度として、外部インピーダンスに対するインピーダンスコードとインピーダンス解像度の関係を示すグラフである。

図５乃至図８に示すように、本発明の望ましい実施形態では、外部インピーダンス値に従ってインピーダンスが自動でコントロールされるため、DDR１（５０Ω）またはDDR３（２５Ω）にかかわらずに全て２．５％のインピーダンス解像度２００、４００を有することがわかる。また、類似したインピーダンスコード１００、３００が得られることがわかる。このようなインピーダンス解像度は、上記の本発明の望ましい実施形態としてのインピーダンスコントロール装置においてレジスタ１６２、１６３の初期値を変化させることにより、一層向上されたインピーダンス解像度が得られる。

上述の説明は、本発明の徹底した理解を助けるために図面を参照して例示したものにすぎず、本発明を限定する意味として解釈されてはならない。また、本発明が属する技術分野において通常の知識を有した者にとって、本発明の基本的原理を逸脱しない範囲内で多様な変形及び変更が可能なのは明らかなことである。例えば、思案の異なった場合において回路の内部構成を変更するか、または回路の内部構成素子を他の等価的素子に置換できるのは明らかなことである。

本発明の望ましい実施形態としてのインピーダンスコントロール装置の概略的ブロック図である。 図１のプルダウンコード発生器の具体的ブロック図である。 図２のリファレンスラダー及びプルダウンディテクターを具体化したブロック図である。 図２の動作タイミング図である。 図１によるインピーダンスコードを示したグラフである。 図１によるインピーダンス解像度を示したグラフである。 図１によるインピーダンスコードを示したグラフである。 図１によるインピーダンス解像度を示したグラフである。 従来のインピーダンスコントロール装置の概略的ブロック図である。 図９によるインピーダンスコードを示したグラフである。 図９によるインピーダンス解像度を示したグラフである。

符号の説明

CUR：電流ミラー部
１１０：プルアップディテクター
１２０：プルダウンディテクター
１３０：プルアップコード発生器
１４０：プルダウンコード発生器
１５０：コード伝送器

Claims (15)

1. 外部設定抵抗に連結されたパッドのパッド電圧と基準電圧とを比較してインピーダンス制御電圧を出力し、前記インピーダンス制御電圧に対応するインピーダンス電流をデジタルコーディングするインピーダンスコントロール装置において、
   前記インピーダンス電流を発生する電流ミラー部と、
   トランジスタアレイを含み前記インピーダンス電流に対応するインピーダンスを有するようにコード発生器によりコントロールされる少なくとも一つのディテクターと、
   前記ディテクターの出力と基準電圧とを比較して前記ディテクターを構成するトランジスタアレイのゲート電圧を調節するための第１コードを発生して前記ディテクターの出力を調節し、前記インピーダンス電流に近いか一致するときに生成された第１コードに応答する前記ディテクターの出力と基準電圧とを比較して、前記ディテクターを構成するトランジスタアレイのサイズを調節するための第２コードを発生して前記ディテクターをコントロールする少なくとも一つコード発生器と、
   を備えることを特徴とするインピーダンスコントロール装置。
2. 前記ディテクターは、プルアップディテクター及びプルダウンディテクターを含み、前記コード発生器は、前記プルアップディテクターをコントロールするプルアップコード発生器及び前記プルダウンディテクターをコントロールするプルダウンコード発生器を含むことを特徴とする請求項１に記載のインピーダンスコントロール装置。
3. 前記電流ミラー部は、グラウンドとチップのパッドとの間に連結され外部インピーダンスに対応する抵抗値を有する外部抵抗と、
   前記パッドに表われる電圧と印加される基準電圧とを比較してインピーダンス制御電圧を出力する比較器と、
   正電圧源とパッドとの間に連結され、前記比較器からのインピーダンス制御電圧をゲートで受けて前記インピーダンス制御電圧に対応するインピーダンス電流を前記パッドに供給するPMOSトランジスタと、
   前記PMOSトランジスタの電流を複写してプルアップディテクター及びプルダウンディテクターに電流を供給するNMOSトランジスタ及びPMOSトランジスタと、
   を含むことを特徴とする請求項２に記載のインピーダンスコントロール装置。
4. 前記プルアップコード発生器は、
   前記プルアップディテクターの出力と前記基準電圧とを比較する第１比較器と、
   前記第１比較器の出力に応じて第１コード及び第２コードを発生する第１カウンターと、
   前記第１コードに応じて正電圧源とグラウンドとの間に直列連結された複数個の抵抗素子のそれぞれのノード電圧のうち何れか一つを選択して、前記プルアップディテクターを構成するトランジスタアレイのゲート電圧を調節する第１リファレンスラダーと、
   前記第１リファレンスラダーにより調節されるプルアップディテクター出力が前記インピーダンス電流に近いか一致する場合に前記第１コードを固定させる制御信号を発生し、また、前記第２コードにより調節される前記プルアップディテクターの出力が前記インピーダンス電流に近いか一致する場合にアップデート制御信号を発生する第１ディザリング検出器と、
   前記アップデート信号に応じて前記第２コードを保持する第１レジスタと、
   を備えることを特徴とする請求項２に記載のインピーダンスコントロール装置。
5. 前記プルダウンコード発生器は、前記プルダウンディテクターの出力と前記基準電圧とを比較する第２比較器と、
   前記第２比較器の出力に応じて第１コード及び第２コードを発生する第２カウンターと、
   前記第１コードに応じて正電圧源とグラウンドとの間に直列連結された複数個の抵抗素子のそれぞれのノード電圧のうちいずれか一つを選択して、前記トランジスタアレイのゲートに印加して前記プルダウンディテクターを構成するトランジスタアレイのゲート電圧を調節する第２リファレンスラダーと、
   前記第２リファレンスラダーにより調節されるプルダウンディテクター出力が前記インピーダンス電流に近いか一致する場合に前記第１コードを固定させる制御信号を発生し、また、前記第２コードにより調節される前記プルダウンディテクターの出力が前記インピーダンス電流に近いか一致する場合にアップデート制御信号を発生する第２ディザリング検出器と、
   前記アップデート制御信号に応じて前記第２コードを保持する第２レジスタと、
   を備えることを特徴とする請求項４に記載のインピーダンスコントロール装置。
6. 前記インピーダンスコントロール装置は、前記第１及び第２レジスタに保持されたコードを伝送するコード伝送器を更に備えることを特徴とする請求項５に記載のインピーダンスコントロール装置。
7. 前記正電圧源から印加される正電圧は電源電圧であることを特徴とする請求項６に記載のインピーダンスコントロール装置。
8. 前記基準電圧は前記正電圧の１/２倍のレベルを有することを特徴とする請求項７に記載のインピーダンスコントロール装置。
9. 外部設定抵抗に連結されたパッドのパッド電圧と基準電圧とを比較して出力されたインピーダンス制御電圧に対応する電流をデジタルコーディングするインピーダンスコントロール方法において、
   前記電流に対応するインピーダンスを有するようにディテクターを構成するトランジスタアレイのゲート電圧を調節するためのコードを発生して前記ディテクターをコントロールする段階と、
   前記調節されたゲート電圧により動作される前記トランジスタアレイのサイズをコントロールして前記電流に対応するインピーダンスに相当するインピーダンスコードを発生させる段階と、
   を含むことを特徴とするインピーダンスコントロール方法。
10. 前記インピーダンスコード発生後に前記ゲート電圧を調節するためのコード及び前記インピーダンスコードを伝送する段階をさらに含むことを特徴とする請求項９に記載のインピーダンスコントロール方法。
11. 前記ゲート電圧は、前記ゲート電圧を調節するためのコードに応じて正電圧源とグラウンドとの間に直列連結された複数個の抵抗素子のそれぞれのノードのうちいずれか一つを選択して前記トランジスタアレイのゲートに印加して調節されることを特徴とする請求項１０に記載のインピーダンスコントロール方法。
12. 前記基準電圧は正電圧または電源電圧の１/２倍のレベルを有することを特徴とする請求項１１に記載のインピーダンスコントロール方法。
13. 外部設定抵抗に連結されたパッドのパッド電圧と基準電圧とを比較して出力されたインピーダンス制御電圧に対応するインピーダンス電流をデジタルコーディングするインピーダンスコントロール方法において、
    予めレジスタに保持された第２コードに応じて前記第２コードに対応する電圧をディテクターから出力する段階と、
    前記ディテクターの出力電圧と基準電圧とを比較して前記ディテクターを構成するトランジスタアレイのゲート電圧を調節するための第１コードを出力し、前記第１コードに応じて発生された前記ディテクターの出力電圧を比較する第１フィードバック過程を前記インピーダンス電流に対応する電圧に近づくか一致するまで行って、出力された第１コードを保持する段階と、
    前記保持された第１コードにより動作するディテクターの出力電圧と基準電圧とを比較して前記ディテクターを構成するトランジスタアレイのサイズを調節するための第２コードを出力し、前記第２コードに応じて発生された前記ディテクターの出力電圧を比較する第２フィードバック過程を前記インピーダンス電流に対応する電圧に近づくか一致するまで行って、出力された第２コードをインピーダンスコードとして伝送する段階と、
    を含むことを特徴とするインピーダンスコントロール方法。
14. 前記ゲート電圧は、前記第１コードに応じて正電圧源とグラウンドとの間に直列連結された複数個の抵抗素子のそれぞれのノードのうち何れか一つを選択し、前記トランジスタアレイのゲートに印加することにより調節されることを特徴とする請求項１３に記載のインピーダンスコントロール方法。
15. 前記基準電圧は正電圧または電源電圧の１/２倍のレベルを有することを特徴とする請求項１４に記載のインピーダンスコントロール方法。
    

Images