JP2005198308A - インピーダンスコントロール装置及び方法 - Google Patents
インピーダンスコントロール装置及び方法 Download PDFInfo
- Publication number
- JP2005198308A JP2005198308A JP2005000861A JP2005000861A JP2005198308A JP 2005198308 A JP2005198308 A JP 2005198308A JP 2005000861 A JP2005000861 A JP 2005000861A JP 2005000861 A JP2005000861 A JP 2005000861A JP 2005198308 A JP2005198308 A JP 2005198308A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- code
- detector
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
【解決手段】インピーダンス電流を発生させる電流ミラー部と、インピーダンス電流に対応するインピーダンスを有するようにコード発生器によりコントロールされるディテクターと、ディテクターの出力と基準電圧とを比較しディテクターを構成するトランジスタアレイのゲート電圧を調節するための第1コードを発生させてディテクターの出力を調節し、インピーダンス電流に近いか一致するときに発生された第1コードに応答するディテクターの出力と基準電圧とを比較し、トランジスタアレイのサイズを調節するための第2コードを発生させてディテクターをコントロールするコード発生器と、を備え、外部設定抵抗に連結されたパッド電圧と基準電圧とを比較しインピーダンス制御電圧を出力し、制御電圧に対応するインピーダンス電流をデジタルコーディングする。
【選択図】図1
Description
110:プルアップディテクター
120:プルダウンディテクター
130:プルアップコード発生器
140:プルダウンコード発生器
150:コード伝送器
Claims (15)
- 外部設定抵抗に連結されたパッドのパッド電圧と基準電圧とを比較してインピーダンス制御電圧を出力し、前記インピーダンス制御電圧に対応するインピーダンス電流をデジタルコーディングするインピーダンスコントロール装置において、
前記インピーダンス電流を発生する電流ミラー部と、
トランジスタアレイを含み前記インピーダンス電流に対応するインピーダンスを有するようにコード発生器によりコントロールされる少なくとも一つのディテクターと、
前記ディテクターの出力と基準電圧とを比較して前記ディテクターを構成するトランジスタアレイのゲート電圧を調節するための第1コードを発生して前記ディテクターの出力を調節し、前記インピーダンス電流に近いか一致するときに生成された第1コードに応答する前記ディテクターの出力と基準電圧とを比較して、前記ディテクターを構成するトランジスタアレイのサイズを調節するための第2コードを発生して前記ディテクターをコントロールする少なくとも一つコード発生器と、
を備えることを特徴とするインピーダンスコントロール装置。 - 前記ディテクターは、プルアップディテクター及びプルダウンディテクターを含み、前記コード発生器は、前記プルアップディテクターをコントロールするプルアップコード発生器及び前記プルダウンディテクターをコントロールするプルダウンコード発生器を含むことを特徴とする請求項1に記載のインピーダンスコントロール装置。
- 前記電流ミラー部は、グラウンドとチップのパッドとの間に連結され外部インピーダンスに対応する抵抗値を有する外部抵抗と、
前記パッドに表われる電圧と印加される基準電圧とを比較してインピーダンス制御電圧を出力する比較器と、
正電圧源とパッドとの間に連結され、前記比較器からのインピーダンス制御電圧をゲートで受けて前記インピーダンス制御電圧に対応するインピーダンス電流を前記パッドに供給するPMOSトランジスタと、
前記PMOSトランジスタの電流を複写してプルアップディテクター及びプルダウンディテクターに電流を供給するNMOSトランジスタ及びPMOSトランジスタと、
を含むことを特徴とする請求項2に記載のインピーダンスコントロール装置。 - 前記プルアップコード発生器は、
前記プルアップディテクターの出力と前記基準電圧とを比較する第1比較器と、
前記第1比較器の出力に応じて第1コード及び第2コードを発生する第1カウンターと、
前記第1コードに応じて正電圧源とグラウンドとの間に直列連結された複数個の抵抗素子のそれぞれのノード電圧のうち何れか一つを選択して、前記プルアップディテクターを構成するトランジスタアレイのゲート電圧を調節する第1リファレンスラダーと、
前記第1リファレンスラダーにより調節されるプルアップディテクター出力が前記インピーダンス電流に近いか一致する場合に前記第1コードを固定させる制御信号を発生し、また、前記第2コードにより調節される前記プルアップディテクターの出力が前記インピーダンス電流に近いか一致する場合にアップデート制御信号を発生する第1ディザリング検出器と、
前記アップデート信号に応じて前記第2コードを保持する第1レジスタと、
を備えることを特徴とする請求項2に記載のインピーダンスコントロール装置。 - 前記プルダウンコード発生器は、前記プルダウンディテクターの出力と前記基準電圧とを比較する第2比較器と、
前記第2比較器の出力に応じて第1コード及び第2コードを発生する第2カウンターと、
前記第1コードに応じて正電圧源とグラウンドとの間に直列連結された複数個の抵抗素子のそれぞれのノード電圧のうちいずれか一つを選択して、前記トランジスタアレイのゲートに印加して前記プルダウンディテクターを構成するトランジスタアレイのゲート電圧を調節する第2リファレンスラダーと、
前記第2リファレンスラダーにより調節されるプルダウンディテクター出力が前記インピーダンス電流に近いか一致する場合に前記第1コードを固定させる制御信号を発生し、また、前記第2コードにより調節される前記プルダウンディテクターの出力が前記インピーダンス電流に近いか一致する場合にアップデート制御信号を発生する第2ディザリング検出器と、
前記アップデート制御信号に応じて前記第2コードを保持する第2レジスタと、
を備えることを特徴とする請求項4に記載のインピーダンスコントロール装置。 - 前記インピーダンスコントロール装置は、前記第1及び第2レジスタに保持されたコードを伝送するコード伝送器を更に備えることを特徴とする請求項5に記載のインピーダンスコントロール装置。
- 前記正電圧源から印加される正電圧は電源電圧であることを特徴とする請求項6に記載のインピーダンスコントロール装置。
- 前記基準電圧は前記正電圧の1/2倍のレベルを有することを特徴とする請求項7に記載のインピーダンスコントロール装置。
- 外部設定抵抗に連結されたパッドのパッド電圧と基準電圧とを比較して出力されたインピーダンス制御電圧に対応する電流をデジタルコーディングするインピーダンスコントロール方法において、
前記電流に対応するインピーダンスを有するようにディテクターを構成するトランジスタアレイのゲート電圧を調節するためのコードを発生して前記ディテクターをコントロールする段階と、
前記調節されたゲート電圧により動作される前記トランジスタアレイのサイズをコントロールして前記電流に対応するインピーダンスに相当するインピーダンスコードを発生させる段階と、
を含むことを特徴とするインピーダンスコントロール方法。 - 前記インピーダンスコード発生後に前記ゲート電圧を調節するためのコード及び前記インピーダンスコードを伝送する段階をさらに含むことを特徴とする請求項9に記載のインピーダンスコントロール方法。
- 前記ゲート電圧は、前記ゲート電圧を調節するためのコードに応じて正電圧源とグラウンドとの間に直列連結された複数個の抵抗素子のそれぞれのノードのうちいずれか一つを選択して前記トランジスタアレイのゲートに印加して調節されることを特徴とする請求項10に記載のインピーダンスコントロール方法。
- 前記基準電圧は正電圧または電源電圧の1/2倍のレベルを有することを特徴とする請求項11に記載のインピーダンスコントロール方法。
- 外部設定抵抗に連結されたパッドのパッド電圧と基準電圧とを比較して出力されたインピーダンス制御電圧に対応するインピーダンス電流をデジタルコーディングするインピーダンスコントロール方法において、
予めレジスタに保持された第2コードに応じて前記第2コードに対応する電圧をディテクターから出力する段階と、
前記ディテクターの出力電圧と基準電圧とを比較して前記ディテクターを構成するトランジスタアレイのゲート電圧を調節するための第1コードを出力し、前記第1コードに応じて発生された前記ディテクターの出力電圧を比較する第1フィードバック過程を前記インピーダンス電流に対応する電圧に近づくか一致するまで行って、出力された第1コードを保持する段階と、
前記保持された第1コードにより動作するディテクターの出力電圧と基準電圧とを比較して前記ディテクターを構成するトランジスタアレイのサイズを調節するための第2コードを出力し、前記第2コードに応じて発生された前記ディテクターの出力電圧を比較する第2フィードバック過程を前記インピーダンス電流に対応する電圧に近づくか一致するまで行って、出力された第2コードをインピーダンスコードとして伝送する段階と、
を含むことを特徴とするインピーダンスコントロール方法。 - 前記ゲート電圧は、前記第1コードに応じて正電圧源とグラウンドとの間に直列連結された複数個の抵抗素子のそれぞれのノードのうち何れか一つを選択し、前記トランジスタアレイのゲートに印加することにより調節されることを特徴とする請求項13に記載のインピーダンスコントロール方法。
- 前記基準電圧は正電圧または電源電圧の1/2倍のレベルを有することを特徴とする請求項14に記載のインピーダンスコントロール方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2004-000517 | 2004-01-06 | ||
KR1020040000517A KR100597633B1 (ko) | 2004-01-06 | 2004-01-06 | 임피던스 컨트롤 장치 및 그에 따른 컨트롤 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005198308A true JP2005198308A (ja) | 2005-07-21 |
JP4690050B2 JP4690050B2 (ja) | 2011-06-01 |
Family
ID=34709312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005000861A Active JP4690050B2 (ja) | 2004-01-06 | 2005-01-05 | インピーダンスコントロール装置及び方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7170318B2 (ja) |
JP (1) | JP4690050B2 (ja) |
KR (1) | KR100597633B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009017196A (ja) * | 2007-07-04 | 2009-01-22 | Elpida Memory Inc | キャリブレーション回路及びこれを備える半導体装置、並びに、データ処理システム |
JP2009206589A (ja) * | 2008-02-26 | 2009-09-10 | Nec Electronics Corp | インピーダンス調整回路 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI319198B (en) * | 2005-08-19 | 2010-01-01 | Via Tech Inc | Adjustable termination resistor device ued in ic chip |
US7339398B2 (en) * | 2005-09-14 | 2008-03-04 | Faraday Technology Corp. | Driver impedance control apparatus and system |
KR100744039B1 (ko) | 2005-09-27 | 2007-07-30 | 주식회사 하이닉스반도체 | 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치 |
JP4973243B2 (ja) * | 2007-03-06 | 2012-07-11 | 富士通セミコンダクター株式会社 | 半導体出力回路及び外部出力信号生成方法並びに半導体装置 |
US8909966B2 (en) * | 2010-03-26 | 2014-12-09 | Advantest Corporation | Wireless power supply apparatus |
US20160179113A1 (en) * | 2014-12-17 | 2016-06-23 | Sandisk Technologies Inc. | Temperature Independent Reference Current Generation For Calibration |
US9704591B2 (en) * | 2014-12-17 | 2017-07-11 | Sandisk Technologies Llc | Temperature independent reference current generation for calibration |
CN106557105B (zh) * | 2015-09-25 | 2018-10-23 | 鸿富锦精密电子(天津)有限公司 | 电压调节电路 |
KR20200016667A (ko) * | 2018-08-07 | 2020-02-17 | 에스케이하이닉스 주식회사 | 입출력 회로와 이를 포함하는 메모리 장치 및 이의 동작 방법 |
CN112118368B (zh) | 2019-06-04 | 2021-08-24 | 宁波飞芯电子科技有限公司 | 栅压调节电路、栅压调节方法及应用其的传感器 |
EP3996095B1 (en) * | 2020-09-24 | 2023-05-03 | Changxin Memory Technologies, Inc. | Equalization circuit |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0832435A (ja) * | 1994-07-18 | 1996-02-02 | Hitachi Ltd | 半導体装置 |
JPH1056370A (ja) * | 1996-08-09 | 1998-02-24 | Nec Corp | 半導体集積回路装置 |
JPH11266150A (ja) * | 1997-12-31 | 1999-09-28 | Samsung Electronics Co Ltd | 半導体装置 |
JP2001094048A (ja) * | 1999-09-22 | 2001-04-06 | Toshiba Corp | 半導体装置 |
JP2002124865A (ja) * | 2000-10-16 | 2002-04-26 | Fujitsu Ltd | ドライバ回路および信号伝送システム |
JP2003069412A (ja) * | 2001-08-10 | 2003-03-07 | Samsung Electronics Co Ltd | インピーダンス制御回路 |
US20030218914A1 (en) * | 2002-05-22 | 2003-11-27 | Samsung Electronics Co., Ltd. | Semiconductor device with impedance control circuit |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030050838A1 (en) | 2000-11-09 | 2003-03-13 | Ken Suzaki | Communication system for managing premium points exchangeable among different virtual shops |
KR100394586B1 (ko) | 2000-11-30 | 2003-08-14 | 삼성전자주식회사 | 임피던스 제어회로 |
KR100465759B1 (ko) * | 2002-06-14 | 2005-01-13 | 삼성전자주식회사 | 반도체 장치 |
US6980020B2 (en) * | 2003-12-19 | 2005-12-27 | Rambus Inc. | Calibration methods and circuits for optimized on-die termination |
US6982610B2 (en) * | 2004-02-19 | 2006-01-03 | Texas Instruments Incorporated | Termination impedance tuning circuit |
-
2004
- 2004-01-06 KR KR1020040000517A patent/KR100597633B1/ko active IP Right Grant
-
2005
- 2005-01-05 JP JP2005000861A patent/JP4690050B2/ja active Active
- 2005-01-06 US US11/031,244 patent/US7170318B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0832435A (ja) * | 1994-07-18 | 1996-02-02 | Hitachi Ltd | 半導体装置 |
JPH1056370A (ja) * | 1996-08-09 | 1998-02-24 | Nec Corp | 半導体集積回路装置 |
JPH11266150A (ja) * | 1997-12-31 | 1999-09-28 | Samsung Electronics Co Ltd | 半導体装置 |
JP2001094048A (ja) * | 1999-09-22 | 2001-04-06 | Toshiba Corp | 半導体装置 |
JP2002124865A (ja) * | 2000-10-16 | 2002-04-26 | Fujitsu Ltd | ドライバ回路および信号伝送システム |
JP2003069412A (ja) * | 2001-08-10 | 2003-03-07 | Samsung Electronics Co Ltd | インピーダンス制御回路 |
US20030218914A1 (en) * | 2002-05-22 | 2003-11-27 | Samsung Electronics Co., Ltd. | Semiconductor device with impedance control circuit |
JP2004007617A (ja) * | 2002-05-22 | 2004-01-08 | Samsung Electronics Co Ltd | 半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009017196A (ja) * | 2007-07-04 | 2009-01-22 | Elpida Memory Inc | キャリブレーション回路及びこれを備える半導体装置、並びに、データ処理システム |
JP2009206589A (ja) * | 2008-02-26 | 2009-09-10 | Nec Electronics Corp | インピーダンス調整回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4690050B2 (ja) | 2011-06-01 |
KR20050072205A (ko) | 2005-07-11 |
US7170318B2 (en) | 2007-01-30 |
US20050146350A1 (en) | 2005-07-07 |
KR100597633B1 (ko) | 2006-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7170318B2 (en) | Impedance controller and impedance control method | |
KR100465759B1 (ko) | 반도체 장치 | |
KR100375986B1 (ko) | 프로그래머블 임피던스 제어회로 | |
JP4916699B2 (ja) | Zqキャリブレーション回路及びこれを備えた半導体装置 | |
US8553471B2 (en) | Data output buffer and memory device | |
US7230448B2 (en) | On-DRAM termination resistance control circuit and method thereof | |
KR100660907B1 (ko) | 스탠바이 전류를 감소시키는 내부 기준전압 발생회로 및이를 구비하는 반도체 메모리장치 | |
JP4618600B2 (ja) | キャリブレーション回路及びこれを備えた半導体装置 | |
US20070094428A1 (en) | Scalable I/O Signaling Topology Using Source-Calibrated Reference Voltages | |
KR101047062B1 (ko) | 임피던스 조정 회로 및 이를 이용한 반도체 장치 | |
CN107978331B (zh) | 阻抗校准电路和包括其的半导体存储器件 | |
US6556038B2 (en) | Impedance updating apparatus of termination circuit and impedance updating method thereof | |
KR20170143127A (ko) | 터미네이션 저항을 보정하는 반도체 메모리 장치 및 그것의 터미네이션 저항 보정 방법 | |
US20080100333A1 (en) | Impedance matching circuit of semiconductor memory device | |
KR20190107340A (ko) | 듀티 싸이클 보정 회로 | |
JPH06260922A (ja) | 自己調節式インピーダンス整合ドライバ | |
JP2007195168A (ja) | オンダイターミネーション制御装置 | |
JP2006345494A (ja) | インピーダンス制御回路 | |
US7800398B2 (en) | Semiconductor integrated circuit and method of controlling the same | |
US20130257491A1 (en) | Driver with resistance calibration capability | |
KR100656461B1 (ko) | 반도체 메모리의 온 다이 터미네이션 장치 및 방법 | |
KR101226273B1 (ko) | 구동 코드 생성회로 | |
KR100980414B1 (ko) | 캘리브레이션 회로 및 이를 이용하는 데이터 출력 회로 | |
JP2007134708A (ja) | 最適化された限界基準電流を生成する方法及び装置 | |
KR20180007407A (ko) | 임피던스 조정 회로 및 이를 포함하는 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071226 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080201 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4690050 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |