CN111416603A

CN111416603A - 传输闸电路

Info

Publication number: CN111416603A
Application number: CN201910007201.7A
Authority: CN
Inventors: 徐薪承; 曹太和; 林柏青
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2019-01-04
Filing date: 2019-01-04
Publication date: 2020-07-14
Anticipated expiration: 2039-01-04
Also published as: CN111416603B

Abstract

本发明公开了一种传输闸电路，其一实施例包含一控制电压产生电路、一高电压传输电路与一低电压传输电路，该高电压与低电压传输电路耦接于一输入端与一输出端之间。该控制电压产生电路依据该输入端的输入电压以及一使能信号产生第一群与第二群控制电压，以分别控制该高电压与低电压传输电路；当该使能信号为高时，上述两群电压的其中一群包含复数个相同电压，另一群的任一电压与该复数个相同电压的电压差不大于一预设电压；当该使能信号为低时，上述两群控制电压的每一群包含复数个递减电压。

Description

传输闸电路

技术领域

本发明是关于传输闸电路，尤其是关于能够避免高电压对传输闸电路的元件造成损害的传输闸电路。

背景技术

图1显示一传统的互补式金氧半导体(CMOS)传输闸电路。图1的传输闸电路100包含一反相器110以及一传输闸120。反相器110耦接于一高电源电压端与一低电源电压端之间，用来于一使能信号EN为高时(例如：使能信号EN等于高电源电压端的电压V_DD)，输出一低电源电压V_SS；反相器110另用来于该使能信号EN为低时(例如：使能信号EN等于低电源电压端的电压V_SS)，输出一高电源电压V_DD。传输闸120用来于使能信号EN为高时导通，以让一输出端的信号V_OUT等于一输入端的信号V_IN；传输闸120另用来于使能信号EN为低时不导通，以让该输出端的信号V_OUT为一浮接信号。更详细地说，传输闸120包含一P型金氧半导体(PMOS)电晶体122与一N型金氧半导体(NMOS)电晶体124，PMOS电晶体122闸极接收反相器110的输出电压，NMOS电晶体124闸极接收使能信号EN，因此，当使能信号EN为高时，反相器110的输出电压为低(V_SS)，从而当该输入电压V_IN为一高准位电压(V_DD)时，PMOS电晶体122依据闸极电压为低而导通，当该输入电压V_IN为一低准位电压(V_SS)时，NMOS电晶体124依据闸极电压为高而导通；当使能信号EN为低时，反相器110的输出电压为高(V_DD)，从而PMOS电晶体122与NMOS电晶体124均不导通。基于上述特性，传输闸电路100可作为开关。

随着CMOS技术的发展，电晶体的尺寸被缩小以减少晶片面积，从而增加操作速度以及节省功耗。然而，随着电晶体尺寸被缩小，闸极氧化层和电晶体通道也缩小，电晶体的任两电极(闸极、汲极、源极与基极的任两者)的最大可允许跨压(maximum allowablevoltage drop)(亦即额定电压(nominal voltage))也随之减少。若一电晶体的任两电极的电压差大于该额定电压，该电晶体可能会受损。由于先进CMOS制程的额定电压趋向下降(trends down)，传统的CMOS传输闸电路(例如：图1的传输闸电路100)面临高电源电压V_DD高于电晶体额定电压而导致电晶体受损的问题。

此外，图1的传输闸电路100有另一问题。当使能信号EN为低时，PMOS电晶体122与NMOS电晶体124均应不导通，换言之，传输闸120应关闭；然而，若是电源没电(即高电源电压V_DD＝0)，PMOS电晶体122的闸极信号会是一浮接信号，PMOS电晶体122将无法关闭，此时传输闸120的输入端的信号V_IN会经由PMOS电晶体122漏到传输闸120的输出端。

发明内容

本发明的一目的在于提供一种传输闸电路，以避免一高电源电压对该传输闸电路的元件造成损害。

本发明的另一目的在于提供一种传输闸电路，以避免电源没电时，传输闸电路的输入端的信号泄漏到传输闸电路的输出端。

本公开了包含一种传输闸电路，其一实施例包含一控制电压产生电路、一高电压传输电路(例如：PMOS电路)与一低电压传输电路(例如：NMOS电路)，其中该高电压传输电路与该低电压传输电路耦接于一输入端与一输出端之间。该控制电压产生电路用来依据该输入端的一输入电压以及一使能信号产生复数个控制电压，其中该复数个控制电压包含一第一群控制电压与一第二群控制电压；当该使能信号对应一使能准位时，该第一群控制电压与该第二群控制电压的其中一群包含复数个相同电压，且该第一群控制电压与该第二群控制电压的另一群的任一电压与该复数个相同电压的一电压差不大于一预设电压(例如：额定电压)；当该使能信号对应一禁能准位时，该第一群控制电压与该第二群控制电压的每一群包含复数个递减电压。该高电压传输电路用来于该使能信号对应该使能准位(例如：高电压准位)以及该输入电压为一高准位电压时，依据该第一群控制电压而导通，从而该输出端的一输出电压等于该输入端的该输入电压，此时该第一群控制电压包含该复数个相同电压；该高电压传输电路另用来于该使能信号对应该禁能准位(例如：低电压准位)时，依据该第一群控制电压而不导通。该低电压传输电路用来于该使能信号对应该使能准位以及该输入电压为一低准位电压时，依据该第二群控制电压而导通，从而该输出电压等于该输入电压，此时该第二群控制电压包含该复数个相同电压；该低电压传输电路另用来于该使能信号对应该禁能准位时，依据该第二群控制电压而不导通。

前述传输闸电路的另一实施例包含一控制电压产生电路、一高电压传输电路(例如：PMOS电路)与一低电压传输电路(例如：NMOS电路)，其中该高电压传输电路与该低电压传输电路并联，且耦接于一输入端与一输出端之间。该控制电压产生电路用来依据该输入端的一输入电压以及一使能信号产生复数个控制电压，其中该复数个控制电压包含一第一群控制电压与一第二群控制电压。该高电压传输电路用来于该使能信号对应一使能准位(例如：高电压准位)以及该输入电压为一高准位电压时，依据该第一群控制电压而导通，从而该输出端的一输出电压等于该输入端的该输入电压，此时该低电压传输电路依据该第二群控制电压而不导通；该高电压传输电路另用来于该使能信号对应一禁能准位(例如：低电压准位)时，依据该第一群控制电压而不导通。该低电压传输电路用来于该使能信号对应该使能准位以及该输入电压为一低准位电压时，依据该第二群控制电压而导通，从而该输出电压等于该输入电压，此时该高电压传输电路依据该第一群控制电压而不导通；该低电压传输电路另用来于该使能信号对应该禁能准位时，依据该第二群控制电压而不导通。

有关本发明的特征、实作与功效，兹配合图式作较佳实施例详细说明如下。

附图说明

[图1]显示一传统的传输闸电路；

[图2]显示本发明的传输闸电路的一实施例；

[图3]显示图2的一示范性的实施态样；

[图4]显示图2的一示范性的实施态样；

[图5]显示图2的一示范性的实施态样；

[图6]显示图2的控制电压产生电路的一实施例；

[图7]显示图6的一实施态样；

[图8]显示图6的一实施态样；以及

[图9]显示图6的一实施态样。

具体实施方式

以下说明内容的用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。

本公开包含一种传输闸电路，能够避免一高电压(例如：高电源电压及/或高输入电压)对该传输闸电路的元件造成损害，并能避免电源没电时(例如：高电源电压为零伏特时)，该传输闸电路的输入端的信号泄漏到该传输闸电路的输出端。

图2显示本发明的传输闸电路的一实施例。图2的传输闸电路200包含一控制电压产生电路210、一高电压传输电路220以及一低电压传输电路230，其中高电压传输电路220与低电压传输电路230并联，并耦接于一输入端与一输出端之间，该输入端的输入电压为V_IN，该输出端的输出电压为V_OUT。

请参阅图2。控制电压产生电路210用来依据该输入电压V_IN以及一使能信号EN产生复数个控制电压，该复数个控制电压包含一第一群控制电压与一第二群控制电压。当该使能信号EN对应一使能准位时(例如：高电压准位)，该第一群控制电压与该第二群控制电压的其中一群包含复数个相同电压，另一群包含复数个无差异或小差异电压；更精确地说，当该第一群控制电压与该第二群控制电压的其中一群包含该复数个相同电压，另一群的任一电压与该输入电压V_IN的一电压差不大于一预设电压，该预设电压于本实施例中为额定电压(nominal voltage)，但不以此为限。当该使能信号EN对应一禁能准位时(例如：低电压准位)，该第一群控制电压与该第二群控制电压的每一群包含复数个递减电压(例如：V_DD、(V_DD-V_NOMINAL)、(V_DD-2×V_NOMINAL)、…、[V_DD-(N-1)×V_NOMINAL]以及V_SS，其中V_DD为一高电源电压，V_SS为一低电源电压，N为大于1的整数，{[V_DD-(N-1)×V_NOMINAL]-V_SS}≤V_NOMINAL；或V_DD、[V_SS+(N-1)×V_NOMINAL]、…、(V_SS+2×V_NOMINAL)、(V_SS+V_NOMINAL)以及V_SS，其中{V_DD-[V_SS+(N-1)×V_NOMINAL]}≤V_NOMINAL)；值得注意的是，该第一群控制电压的复数个递减电压可以等于或不等于该第二群控制电压的复数个递减电压。

请参阅图2。高电压传输电路220用来于该使能信号EN对应该使能准位以及该输入电压V_IN为一高准位电压(其可等于该高电源电压V_DD或是源自于该高电源电压V_DD，或是其它适用于本实施例的高电压像是N×V_NOMINAL)时，依据该第一群控制电压而导通，从而该输出电压V_OUT等于该输入电压V_IN，此时该第一群控制电压包含该复数个相同电压(例如：前述(V_DD-V_NOMINAL)，其中当V_DD＝N×V_NOMINAL时，如图3所示该复数个相同电压为(V_DD-V_NOMINAL)＝(N-1)×V_NOMINAL)。为易于了解，本实施例的高准位电压等于V_DD，然此并非本发明的实施限制。

请参阅图2。低电压传输电路230用来于该使能信号EN对应该使能准位以及该输入电压V_IN为一低准位电压(其可等于该低电源电压V_SS或是源自于该低电源电压V_SS，或是其它适用于本实施例的低电压像是0伏特)时，依据该第二群控制电压而导通，从而该输出电压V_OUT等于该输入电压V_IN，此时该第二群控制电压包含该复数个相同电压(例如：前述[V_DD-(N-1)×V_NOMINAL]，其中当V_DD＝N×V_NOMINAL，如图4所示该复数个相同电压为[V_DD-(N-1)×V_NOMINAL]＝V_NOMINAL)。为易于了解，本实施例的低准位电压等于V_SS，然此并非本发明的实施限制。

请参阅图2。当该使能信号EN对应该禁能准位时，该第一群控制电压等于该第二群控制电压(如图5与图9所示)；该高准位电压V_DD不小于该额定电压V_NOMINAL的N倍但不大于该额定电压的(N+1)倍(N×V_NOMINAL≤V_DD≤(N+1)×V_NOMINAL)，该N为大于1的整数；高电压传输电路220包含复数个第一型电晶体(例如：PMOS电晶体)，低电压传输电路230包含复数个第二型电晶体(例如：NMOS电晶体)，该复数个第一型电晶体与该复数个第二型电晶体的每一个对应前述额定电压V_NOMINAL，若该些电晶体的其中之一具有不大于其它电晶体的额定电压的额定电压，该最小的额定电压是作为本实施例中的额定电压V_NOMINAL；高电压传输电路220的复数个第一型电晶体的数目等于(N+1)，低电压传输电路230的复数个第二型电晶体的数目也等于(N+1)，该N为大于1的整数；高电压传输电路220的复数个第一型电晶体与低电压传输电路230的复数个第二型电晶体的每一个的任两端点的电压差不大于前述额定电压V_NOMINAL，其中每一电晶体的基极可短路至该电晶体的源极，或是接收控制电压产生电路210所产生的电压(例如：与该源极的电压相同或相仿的电压)。

图3显示图2的一示范性的实施态样。图3中，该输入电压V_IN＝V_DD＝N×V_NOMINAL，该使能信号EN对应该使能准位，高电压传输电路220包含复数个PMOS电晶体，低电压传输电路230包含复数个NMOS电晶体，该些PMOS电晶体与NMOS电晶体的每一个对应前述额定电压V_NOMINAL；此时，控制电压产生电路210产生该第一群控制电压包含该复数个相同电压等于(N-1)×V_NOMINAL，控制电压产生电路210另产生该第二群控制电压包含该复数个无差异电压或该复数个小差异电压(其中每一小差异电压介于(N-1)×V_NOMINAL与N×V_NOMINAL之间)。由图3可知，由于该输入电压V_IN＝N×V_NOMINAL大于PMOS电晶体的闸极电压(N-1)×V_NOMINAL，因此PMOS电晶体导通，从而该输出电压V_OUT等于该输入电压V_IN＝N×V_NOMINAL；另外，由于该输入电压V_IN＝N×V_NOMINAL不小于NMOS电晶体的闸极电压(N-1)×V _NOMINAL～N×V_NOMINAL，因此NMOS电晶体不导通。图3中，每一电晶体的任两端点的电压差不大于该额定电压V_NOMINAL。

图4显示图2的一示范性的实施态样。图4中，该输入电压V_IN等于V_SS＝0伏特，该使能信号EN对应该使能准位；此时，控制电压产生电路210产生该第二群控制电压包含该复数个相同电压等于V_SS+V_NOMINAL＝V_NOMINAL，控制电压产生电路210另产生该第一群控制电压包含该复数个无差异电压或该复数个小差异电压(V_NOMINAL～V_SS)。由图4可知，由于该输入电压V_IN＝V_SS＝0小于NMOS电晶体的闸极电压V_NOMINAL，因此NMOS电晶体导通，从而该输出电压V_OUT等于该输入电压V_IN＝V_SS＝0；另外，由于该输入电压V_IN＝V_SS＝0不大于PMOS电晶体的闸极电压V_NOMINAL～V_SS，因此PMOS电晶体不导通。图4中，每一电晶体的任两端点的电压差不大于该额定电压V_NOMINAL。

图5显示图2的一示范性的实施态样。图5中，该输入电压V_IN＝V_DD＝N×V_NOMINAL，该使能信号EN对应该禁能准位；此时，控制电压产生电路210产生该第一群控制电压包含该复数个递减电压(N×V_NOMINAL、(N-1)×V_NOMINAL、(N-2)×V_NOMINAL、…、V_NOMINAL以及V_SS＝0)作为PMOS电晶体的闸极电压，控制电压产生电路210另产生该第二群控制电压也包含该复数个递减电压作为NMOS电晶体的闸极电压。由图5可知，由于该输入电压V_IN不大于该些PMOS电晶体的最大闸极电压N×V_NOMINAL，因此至少有一PMOS电晶体(即图5的PMOS电晶体P_N)不导通，；另外，由于该输入电压V_IN不小于该些NMOS电晶体的最小闸极电压V_SS＝0，因此至少有一NMOS电晶体(即图5的NMOS电晶体N₀)不导通，从而该输出电压V_OUT等于该浮接电压。图5中，每一电晶体的任两端点的电压差不大于该额定电压V_NOMINAL。

图6显示图2的控制电压产生电路210的一实施例。图6中，高电压传输电路220包含复数个PMOS电晶体P2、P1、P0，低电压传输电路230包含复数个NMOS电晶体N2、N1、N0，该些PMOS电晶体与NMOS电晶体的每一个的额定电压为V_NOMINAL；另外，控制电压产生电路210包含一分压电路610、一第一比较电路620、一低准位电压输出电路630、一输入电压输出电路640以及一第二比较电路650。分压电路610包含二相同电阻R，用来依据该输入电压V_IN与该低准位电压V_SS＝0产生一分压

第一比较电路620用来输出该分压

与该第一使能信号EN1的较大者(或两者相当时的其中之一)作为低准位电压输出电路630、输入电压输出电路640以及电晶体P1、N1的闸极电压。低准位电压输出电路630用来依据该一第一使能信号EN1来决定是否输出该低准位电压V_SS作为该参考信号V_REF。输入电压输出电路640用来依据该一第二使能信号EN2来决定是否输出该输入电压V_IN作为该参考信号V_REF。第二比较电路650用来输出第一比较电路620的输出以及该参考信号V_REF中较大者作为电晶体P2、N2的闸极电压。该第一使能信号EN1进一步作为电晶体P0、N0的闸极电压。

图7显示图6的一实施态样。如图7所示，当该输入电压V_IN＝V_DD＝2×V_NOMINAL以及该使能信号EN包含该第一使能信号EN1＝V_NOMINAL与该第二使能信号EN2＝2×V_NOMINAL均为高电压准位而对应该使能准位时，分压电路610输出该分压

第一比较电路620输出该分压

与该第一使能信号EN1的其中的一(即

)作为低准位电压输出电路630、输入电压输出电路640以及电晶体P1、N1的闸极电压。低准位电压输出电路630依据该第一使能信号EN1＝V_NOMINAL输出该低准位电压V_SS＝0作为该参考信号V_REF。输入电压输出电路640依据该第二使能信号EN2＝2×V_NOMINAL不输出该输入电压V_IN。第二比较电路650输出第一比较电路620的输出以及该参考信号V_REF中较大者(即V_NOMINAL)作为电晶体P2、N2的闸极电压。该第一使能信号EN1进一步作为电晶体P0、N0的闸极电压(即V_NOMINAL)。根据上述，由于该输入电压V_IN＝2×V_NOMINAL大于PMOS电晶体P2、P1、P0的闸极电压(V_NOMINAL)，因此PMOS电晶体P2、P1、P0导通；另外，由于该输入电压V_IN＝2×V_NOMINAL大于NMOS电晶体N2、N1、N0的闸极电压(V_NOMINAL)，因此NMOS电晶体N2、N1、N0不导通。图7中，每一电晶体的任两端点的电压差不大于该额定电压V_NOMINAL。

图8显示图6的一实施态样。如图8所示，当该输入电压V_IN＝V_SS＝0以及该使能信号EN包含该第一使能信号EN1＝V_NOMINAL与该第二使能信号EN2＝2×V_NOMINAL均为高电压准位而对应该使能准位时，分压电路610输出该分压

第一比较电路620输出该分压

与该第一使能信号EN1的较大者(即EN1＝V_NOMINAL)作为低准位电压输出电路630、输入电压输出电路640以及电晶体P1、N1的闸极电压。低准位电压输出电路630依据该第一使能信号EN1＝V_NOMINAL输出该低准位电压V_SS＝0作为该参考信号V_REF。输入电压输出电路640依据该第二使能信号EN2＝2×V_NOMINAL不输出该输入电压V_IN。第二比较电路650输出第一比较电路620的输出以及该参考信号V_REF中较大者(即V_NOMINAL)作为电晶体P2、N2的闸极电压。该第一使能信号EN1进一步作为电晶体P0、N0的闸极电压(即V_NOMINAL)。根据上述，由于该输入电压V_IN＝0小于PMOS电晶体P2、P1、P0的闸极电压(V_NOMINAL)，因此PMOS电晶体P2、P1、P0不导通；另外，由于该输入电压V_IN＝0小于NMOS电晶体N2、N1、N0的闸极电压(V_NOMINAL)，因此NMOS电晶体N2、N1、N0导通。图8中，每一电晶体的任两端点的电压差不大于该额定电压V_NOMINAL。

图9显示图6的一实施态样。如图9所示，当该输入电压V_IN＝V_DD＝2×V_NOMINAL以及该使能信号EN包含该第一使能信号EN1＝V_SS＝0与该第二使能信号EN2＝V_SS＝0均为低电压准位而对应该禁能准位时，分压电路610输出该分压

第一比较电路620输出该分压

与该第一使能信号EN1的较大者(即该分压

)作为低准位电压输出电路630、输入电压输出电路640以及电晶体P1、N1的闸极电压。低准位电压输出电路630依据该第一使能信号EN1＝V_SS＝0不输出该低准位电压V_SS。输入电压输出电路640依据该第二使能信号EN2＝V_SS＝0输出该输入电压V_IN＝2×V_NOMINAL作为该参考信号V_REF。第二比较电路650输出第一比较电路620的输出以及该参考信号V_REF中较大者(即2×V_NOMINAL)作为电晶体P2、N2的闸极电压。该第一使能信号EN1进一步作为电晶体P0、N0的闸极电压(即EN1＝V_SS＝0)。根据上述，由于该输入电压V_IN＝2×V_NOMINAL不大于PMOS电晶体P2的闸极电压2×V_NOMINAL，因此PMOS电晶体P2不导通；另外，由于该输入电压V_IN＝2×V_NOMINAL不小于NMOS电晶体N0的闸极电压V_SS＝0，因此NMOS电晶体N0不导通，从而该输出电压V_OUT为一浮接电压。图9中，每一电晶体的任两端点的电压差不大于该额定电压V_NOMINAL。

请注意，在实施为可能的前提下，本技术领域具有通常知识者可选择性地实施前述任一实施例中部分或全部技术特征，或选择性地实施前述复数个实施例中部分或全部技术特征的组合，藉此增加本发明实施时的弹性。

综上所述，本发明的传输闸电路能够避免一高电压(例如：相当于元件额定电压的数倍的电源电压)对该传输闸电路的元件造成损害，并能避免电源没电时，该传输闸电路的输入端的信号泄漏到该传输闸电路的输出端。

虽然本发明的实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域具有通常知识者可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围须视本说明书的申请专利范围所界定者为准。

【符号说明】

100 传输闸电路

110 反相器

120 传输闸

122 PMOS电晶体

124 NMOS电晶体

EN 使能信号

V_DD 高电源电压

V_SS 低电源电压

V_OUT 输出端的信号

V_IN 输入端的信号

200 传输闸电路

210 控制电压产生电路

220 高电压传输电路

230 低电压传输电路

V_IN 输入电压

V_OUT 输出电压

EN 使能信号

N 大于1的整数

V_DD 高电源电压作为输入电压的高准位电压

V_NOMINAL 额定电压

V_SS 低电源电压作为输入电压的低准位电压

P_N PMOS电晶体

N₀ NMOS电晶体

610 分压电路

620 第一比较电路

630 低准位电压输出电路

640 输入电压输出电路

650 第二比较电路

P2、P1、P0PMOS 电晶体

N2、N1、N0NMOS 电晶体

R 电阻

分压

EN1 第一使能信号

V_REF 参考信号

EN2 第二使能信号

Claims

1.一种传输闸电路，包含：

一控制电压产生电路，用来依据一输入端的一输入电压以及一使能信号产生复数个控制电压，其中该复数个控制电压包含一第一群控制电压与一第二群控制电压；当该使能信号对应一使能准位时，该第一群控制电压与该第二群控制电压的其中一群包含复数个相同电压，且该第一群控制电压与该第二群控制电压的另一群的任一电压与该复数个相同电压的一电压差不大于一预设电压；当该使能信号对应一禁能准位时，该第一群控制电压与该第二群控制电压的每一群包含复数个递减电压；

一高电压传输电路，耦接于该输入端与一输出端之间；该高电压传输电路用来于该使能信号对应该使能准位以及该输入电压为一高准位电压时，依据该第一群控制电压而导通，从而该输出端的一输出电压等于该输入端的该输入电压，此时该第一群控制电压包含该复数个相同电压；该高电压传输电路另用来于该使能信号对应该禁能准位时，依据该第一群控制电压而不导通；以及

一低电压传输电路，耦接于该输入端与该输出端之间；该低电压传输电路用来于该使能信号对应该使能准位以及该输入电压为一低准位电压时，依据该第二群控制电压而导通，从而该输出电压等于该输入电压，此时该第二群控制电压包含该复数个相同电压；该低电压传输电路另用来于该使能信号对应该禁能准位时，依据该第二群控制电压而不导通。

2.如权利要求1所述的传输闸电路，其中当该使能信号对应该使能准位以及该输入电压为该高准位电压时，该低电压传输电路依据该第二群控制电压而不导通；当该使能信号对应该使能准位以及该输入电压为该低准位电压时，该高电压传输电路依据该第一群控制电压而不导通。

3.如权利要求2所述的传输闸电路，其中该高电压传输电路与该低电压传输电路并联。

4.如权利要求1所述的传输闸电路，其中该高电压传输电路包含复数个第一型电晶体，该低电压传输电路包含复数个第二型电晶体，该复数个第一型电晶体与该复数个第二型电晶体的每一个对应一额定电压。

5.如权利要求4所述的传输闸电路，其中该高准位电压不小于该额定电压的N倍但不大于该额定电压的(N+1)倍，该N为大于1的整数。

6.如权利要求5所述的传输闸电路，其中该复数个第一型电晶体的数目等于(N+1)，该复数个第二型电晶体的数目也等于(N+1)。

7.如权利要求4所述的传输闸电路，其中该复数个第一型电晶体与该复数个第二型电晶体的每一个的任两端点的电压差不大于该额定电压。

8.如权利要求4所述的传输闸电路，其中该复数个递减电压的任两个最相近电压的一电压差等于该额定电压。

9.一种传输闸电路，包含：

一控制电压产生电路，用来依据一输入端的一输入电压以及一使能信号产生复数个控制电压，其中该复数个控制电压包含一第一群控制电压与一第二群控制电压；

一高电压传输电路，耦接于该输入端与一输出端之间；该高电压传输电路用来于该使能信号对应一使能准位以及该输入电压为一高准位电压时，依据该第一群控制电压而导通，从而该输出端的一输出电压等于该输入端的该输入电压，此时一低电压传输电路依据该第二群控制电压而不导通；该高电压传输电路另用来于该使能信号对应一禁能准位时，依据该第一群控制电压而不导通；以及

该低电压传输电路，与该高电压传输电路并联，且耦接于该输入端与该输出端之间；该低电压传输电路用来于该使能信号对应该使能准位以及该输入电压为一低准位电压时，依据该第二群控制电压而导通，从而该输出电压等于该输入电压，此时该高电压传输电路依据该第一群控制电压而不导通；该低电压传输电路另用来于该使能信号对应该禁能准位时，依据该第二群控制电压而不导通。

10.如权利要求9所述的传输闸电路，其中该高电压传输电路包含复数个第一型电晶体，该低电压传输电路包含复数个第二型电晶体，该复数个第一型电晶体与该复数个第二型电晶体的每一个对应一额定电压，该高准位电压不小于该额定电压的N倍但不大于该额定电压的(N+1)倍，该N为大于1的整数。