CN108089627A - 参考电压缓冲电路 - Google Patents

参考电压缓冲电路 Download PDF

Info

Publication number
CN108089627A
CN108089627A CN201611033346.7A CN201611033346A CN108089627A CN 108089627 A CN108089627 A CN 108089627A CN 201611033346 A CN201611033346 A CN 201611033346A CN 108089627 A CN108089627 A CN 108089627A
Authority
CN
China
Prior art keywords
reference voltage
driving element
circuit
bias
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611033346.7A
Other languages
English (en)
Other versions
CN108089627B (zh
Inventor
张哲维
刘凯尹
雷良焕
黄诗雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201611033346.7A priority Critical patent/CN108089627B/zh
Publication of CN108089627A publication Critical patent/CN108089627A/zh
Application granted granted Critical
Publication of CN108089627B publication Critical patent/CN108089627B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种参考电压缓冲电路，其一实施例包含：一第一偏压产生电路，用来产生一第一偏压；一第二偏压产生电路，用来产生一第二偏压，其中该第二偏压不同于该第一偏压；一第一驱动元件，耦接一高电位端、该第一偏压产生电路以及一参考电压输出端，该第一驱动元件用来依据该第一偏压控制该参考电压输出端的一参考电压；以及一第二驱动元件，耦接该参考电压输出端、该第二偏压产生电路以及一低电位端，该第二驱动元件用来依据该第二偏压控制该参考电压输出端与该第二驱动元件之间的电流。本发明采用多个驱动元件以增进流出电流与流入电流的能力，从而能够快速地建立或恢复一参考电压。

Description

参考电压缓冲电路
技术领域
本发明涉及一种缓冲电路，尤其涉及一种参考电压缓冲电路。
背景技术
参考电压缓冲器(voltage reference buffer)的设计影响到参考电压的精度及建立时间，且会影响一参考电压接收电路的讯杂比(signal-to-noise ratio,SNR)与稳定(settling)速度，更会影响该参考电压缓冲器本身的耗电多寡及电路面积的大小。
一般的参考电压缓冲器的参考电压输出端仅具有单一驱动元件，因此驱动能力较弱，尤其是流入(sink)电流的能力较弱，此类的参考电压缓冲器可见于下列文献：Wei-HsinTseng,Wei-Liang Lee,Chang-Yang Huang,and Pao-Cheng Chiu,“A 12-bit 104 MS/sSAR ADC in 28 nm CMOS for Digitally-Assisted Wireless Transmitters”,IEEEJOURNAL OF SOLID-STATE CIRCUITS.
另有一种现有技术是低压差线性稳压器(Low dropout regulator,LDO)，其是一种常见的直流转直流稳压器(DC-DC Regulator)，LDO的输出电压通过一系统中负反馈机制与一输入电压作比较，进而控制一输出晶体管(Output Transistor)的电流供应，从而提供一稳定的直流电位。然而，一般而言，当LDO的输入电压或是负载有一快速变化时，由于前述负反馈系统的有限回路频宽的限制，前述输出晶体管无法实时反应该快速变化，造成LDO的输出电压有一暂态响应，从而使得该输出电压突然变化，此短暂的输出电压变化可能对该系统造成伤害，过高的该输出电压可能使一后级元件毁损，过低的该输出电压可能影响一后级系统正常功能，因此，LDO必须有一过电压保护机制来抑制此输出电压突波。基于上述，已知的某些LDO使用电压检测电路检测前述输入电压或负载的快速变化，并于检测到该快速变化时开启电荷排放电路，举例而言，美国专利(专利号：5864227)的图2的比较器C1用来检测过电压状况以及晶体管MPD用来于该过电压状况存在时排放电流(5864227专利：第2栏第52行至第3栏第5行)，值得注意的是，该图2的输出晶体管MPX与晶体管MPD为同一型的晶体管(即PMOS)；另举例而言，美国专利(专利号：6201375)的图2的过电压比较器9用来检测输出电压VOUT是否处于过电压位阶(overvoltage level)以开启放电晶体管10(6201375专利：第5栏第41行至第6栏第19行)，值得注意的是，该图2的输出晶体管4与该放电晶体管10均为同一型的晶体管(即NMOS)。更多关于LDO的现有技术可见于下列文献：美国专利号7221213；美国专利号7450354；美国专利号8072198；美国专利号9141121；美国专利号9236732；美国专利号9323258。
承上所述，虽然某些LDO于电压输出端使用二同型的晶体管，但其中一晶体管(例如前述晶体管MPD或放电晶体管10)仅于过电压发生时导通，于正常操作下没有流出(source)电流至负载端或从负载端流入(sink)电流的作用，故该些LDO无法通过额外的晶体管来改善驱动能力。
还有一种现有技术是反相器型的功率放大器，其包括一高电位端的晶体管、一低电位端的晶体管、耦接该二晶体管的栅极端的一电压输入端以及耦接该二晶体管的源极端的一电压输出端，虽然此种功率放大器于电压输出端采用二晶体管，但该高电位端的晶体管是在一输入信号为低时导通，该低电位端的晶体管是在该输入信号为高时导通，因此该二晶体管正常而言不会同时导通来提供驱动作用，换言之，此种功率放大器未改善驱动能力。值得注意的是，上述二晶体管是由同一输入信号控制，或说由同一信号偏压控制。
发明内容
本发明的一目的在于提供一种采用多个驱动元件的参考电压缓冲电路，藉此增进驱动能力。
本发明公开了一种参考电压缓冲电路，其一实施例一第一偏压产生电路、一第二偏压产生电路、一第一驱动元件与一第二驱动元件，其中该第一与第二驱动元件为不同型的晶体管。所述第一偏压产生电路用来产生一第一偏压。所述第二偏压产生电路用来产生一第二偏压，其中该第二偏压不同于该第一偏压。所述第一驱动元件耦接一高电位端、该第一偏压产生电路以及一参考电压输出端，该第一驱动元件用来依据该第一偏压控制该参考电压输出端的一参考电压。所述第二驱动元件耦接该参考电压输出端、该第二偏压产生电路以及一低电位端，该第二驱动元件用来依据该第二偏压控制该参考电压输出端与第二驱动元件之间的电流。
有关本发明的特征、实作与技术效果，兹配合附图作较佳实施例详细说明如下。
附图说明
图1显示本发明的参考电压缓冲电路的一实施例；
图2显示图1的第一偏压产生电路的一实施例；
图3显示图1的第一偏压产生电路的另一实施例；
图4显示图1的第二偏压产生电路的一实施例；
图5显示本发明的参考电压缓冲电路的另一实施例；
图6显示本发明的参考电压缓冲电路的另一实施例；
图7显示图1的第二偏压产生电路的另一实施例；
图8显示本发明的参考电压缓冲电路的另一实施例；
图9显示本发明与现有技术的流入电流的技术效果比较；以及
图10显示本发明与现有技术的流出电流的技术效果比较。
附图标记说明：
100 参考电压缓冲电路
110 第一偏压产生电路
120 第二偏压产生电路
130 第一驱动元件
140 第二驱动元件
210 负反馈电路
220 第三驱动元件
310 电压产生电路
410 电流源
420 电流镜电路
422 电流源端
424 映射电流端
430 第四驱动元件
510 电阻电路
610 电阻负载
710 负反馈电路
720 第四驱动元件
730 电阻电路
810 第三偏压电路
820 第四偏压电路
830 第三驱动元件
840 第四驱动元件
850 电阻负载
Vb1 第一偏压
Vb2 第二偏压
VDD 高电位端
VR 参考电压输出端
VSS 低电位端
V+ 电压输入端
VOP 负反馈电路输出端
V- 负反馈端
I1、I2、I3 电流
VR+、VR- 参考电压
Vb3 第三偏压
Vb4 第四偏压
具体实施方式
以下说明内容的技术用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。另外，在实施为可能的前提下，本说明书所描述的元件间的耦接关系，其涵义可包含直接或间接的关系，所谓「间接」是指二元件间尚有中间元件的存在。再者，图示中元件的形状、尺寸、比例等仅为示意，是供本技术领域技术人员了解本发明之用，非对本发明的实施范围加以限制。
本发明公开了一种参考电压缓冲电路，其采用多个驱动元件以增进流出电流与流入电流的能力，同时达到运作快速与低耗电的技术效果。
请参阅图1，其是本发明的参考电压缓冲电路的一实施例的示意图。图1的参考电压缓冲电路100包含一第一偏压产生电路110、一第二偏压产生电路120、一第一驱动元件130与一第二驱动元件140。本实施例中，于正常输出参考电压的状态下第一驱动元件130与第二驱动元件140同时提供驱动作用，或者说于参考电压缓冲电路100的运作期间内，第一驱动元件130与第二驱动元件140均持续提供驱动作用。第一驱动元件130的一实施例为一第一晶体管(例如一NMOS晶体管，但不以此为限)，第二驱动元件140的一实施例为一第二晶体管(例如一PMOS晶体管，但不以此为限)。
详言之，第一偏压产生电路110用来产生一第一偏压Vb1。第二偏压产生电路120用来产生一第二偏压Vb2，其不同于第一偏压Vb1。第一驱动元件130包含三个第一电极端(例如一NMOS的漏极、栅极与源极)，其分别耦接一高电位端VDD、第一偏压产生电路110以及一参考电压输出端VR，第一驱动元件130用来依据第一偏压Vb1控制参考电压输出端VR的一参考电压。第二驱动元件140包含三个第二电极端(例如一PMOS的源极、栅极与漏极)，其分别耦接参考电压输出端VR、第二偏压产生电路120以及一低电位端VSS，第二驱动元件140用来依据第二偏压Vb2控制参考电压输出端VR与第二驱动元件140之间的电流。于本实施例的一实施方式中，第一驱动元件130与第二驱动元件140为不同型的晶体管。于本实施例的一实施方式中，第一偏压产生电路110与第一驱动元件130所构成的电路包含一第一电流镜如图2所示，第二偏压产生电路120与第二驱动元件140所构成的电路包含一第二电流镜如图4或图7所示。
请参阅图2，其显示图1的第一偏压产生电路110的一实施例。图2中，第一偏压产生电路包含一负反馈电路(例如一运算放大器)210与一第三驱动元件220。负反馈电路210包含一电压输入端V+、一负反馈电路输出端VOP与一负反馈端V-。第三驱动元件220包含三个第三电极端(例如一NMOS的漏极、栅极与源极)，其分别耦接高电位端VDD、负反馈电路输出端VOP与负反馈端V-，第三驱动元件220用来依据负反馈电路输出端VOP的电压控制负反馈端V-的电压。本实施例中，第三驱动元件220耦接负反馈电路输出端VOP的一端耦接第一驱动元件130以形成一第一电流镜，且负反馈电路输出端VOP的电压为第一偏压Vb1，从而第一驱动元件130依据第一偏压Vb1控制参考电压输出端VR的参考电压；换言之，通过控制负反馈电路输出端VOP的电压(即第一偏压Vb1)与第一驱动元件130的导通条件(例如栅极至源极电压VGS等)，参考电压输出端VR的参考电压得以被控制。
请参阅图3，其显示图1的第一偏压产生电路110的另一实施例。相较于图2，图3的第一偏压产生电路进一步包含一电压产生电路310，用来输出电压输入端V+的电压(此时电路310是一定电压产生电路或一可调电压产生电路)，或用来调整及输出电压输入端V+的电压(此时电路310是一可调电压产生电路)。由于负反馈电路输出端VOP的电压(即第一偏压Vb1)会通过负反馈机制而趋近电压输入端V+的电压，因此通过控制电压输入端V+的电压，负反馈电路输出端VOP的电压得以被控制。本领域技术人员能够了解电压产生电路310本身可通过现有技艺来实现，例如通过一电流源与一电阻的组合来实现，因此电压产生电路310的细节在此予以省略。
请参阅图4，其显示图1的第二偏压产生电路120的一实施例。图4的第二偏压产生电路包含一电流源410、一电流镜电路420与一第四驱动元件430。电流镜电路420包含一电流源端422与一映射电流端424，电流源端422耦接电流源410，映射电流端424的电压为第二偏压Vb2。第四驱动元件430包含三个第四电极端(例如一PMOS的源极、栅极与漏极)，其分别耦接第一偏压产生电路110(例如图3的负反馈端V-)、第二驱动元件140与映射电流端424。本实施例中，第四驱动元件430耦接第二驱动元件140以形成一第二电流镜，从而第二驱动元件140依据第二偏压Vb2控制参考电压输出端VR与第二驱动元件140之间的电流；换言之，电流源410的电流与映射电流端424的电流成比例，映射电流端424的电流与流过第二驱动元件140的电流成比例，因此，通过控制电流源410的电流，参考电压输出端VR与第二驱动元件140之间的电流得以被控制。上述电流源410是一定电流源或一可调式电流源。
请参阅图5。于一实施例中，为进一步控制第一偏压Vb1(例如图2的负反馈电路输出端VOP的电压)，一电阻电路510被设置于第一偏压电路110与前述低电位端VSS之间(例如图2的负反馈端V-与低电位端VSS之间)，然而，电阻电路510的设置并非实施本发明的必要条件。
请参阅图6。于一实施例中，为进一步控制参考电压输出端VR的电压，一电阻负载610被设置于参考电压输出端VR与低电位端VSS之间，然而，电阻负载610的设置并非实施本发明的必要条件。本实施例中，电阻负载610包含至少一电阻，当该至少一电路包含多个串联的电阻时，电阻负载610分别提供参考电压输出端VR的参考电压以及小于该参考电压的至少一分压，若本实施例应用于一特定电路像是连续趋近暂存器模拟至数字转换器(successive approximation register analog-to-digital converter,SAR ADC)时，通过选用具有适当阻值的该多个串联的电阻，该参考电压可以是该至少一分压的每一个的2M倍(该M为正整数)，然此并非本实施例的实施限制。
于一实施例中，为了确保参考电压缓冲电路100的效能，流过第一驱动元件130的电流(简称为电流I1)应相近于流过第二驱动元件140的电流(简称为电流I2)。举例而言，请参阅图6，参考电压输出端VR与第二驱动元件140之间的电流(即电流I2)应大于参考电压输出端VR与电阻负载610之间的电流(简称为电流I3)，使得电流I1相近于电流I2，本例中，通过选用具有较高电阻值的电阻负载610，电流I2不小于电流I3的二倍，或者电流I2为电流I3的六倍或六倍以上，当电流I2与电流I3的比例(即I2/I3)愈高，参考电压缓冲电路100的电流驱动能力(包含流入电流的能力)就愈好。另举例而言，请参阅图1或图6，通过控制第一驱动元件130(例如为一NMOS晶体管)与第二驱动元件140(例如为一PMOS晶体管)的比例，电流I1得以近似于电流I2；更详细地说，通过适当地设计或制造驱动元件，第二驱动元件140的通道宽度与通道长度的比例为该第一驱动元件130的通道宽度与通道长度的比例的N倍，该N为正数，例如是不小于2且不大于4的数，或是等于或近似于3。
请参阅图7，其显示图1的第二偏压产生电路120的另一实施例。图7的第二偏压产生电路包含一负反馈电路710与一第四驱动元件720。负反馈电路710包含一电压输入端V+、一负反馈电路输出端VOP与一负反馈端V-，其中负反馈端V-耦接第一偏压产生电路110(例如耦接图2的第一偏压产生电路110的负反馈端V-)。第四驱动元件720耦接负反馈端V-、，负反馈电路输出端VOP与低电位端VSS，用来依据负反馈电路输出端VOP的电压(即第二偏压Vb2)控制负反馈端V-的电压。本实施例中，第四驱动元件720耦接负反馈电路输出端VOP的一端也耦接到第二驱动元件140以形成一第二电流镜，第二驱动元件140依据第二偏压Vb2控制参考电压输出端VR与第二驱动元件140之间的电流；换言之，流过第四驱动元件720的电流会与流过第二驱动元件140的电流成比例。
图7还包含一电阻电路730，电阻电路730耦接于第一偏压产生电路110与负反馈端V-之间，用来进一步控制负反馈端V-的电压与流过第四驱动元件720的电流。电阻电路730的设置是选择性的。
请参阅图8，其显示本发明的参考电压缓冲电路的另一实施例。为提供二参考电压给一特定电路(例如SAR ADC)，参考电压缓冲电路800包含前述第一偏压电路110、第二偏压电路120、第一驱动元件130与第二驱动元件140以提供一参考电压VR+，并进一步包含一第三偏压电路810、一第四偏压电路820、一第三驱动元件830与一第四驱动元件840以提供另一参考电压VR-，其中第三偏压电路810提供一第三偏压Vb3，第四偏压电路820提供不同于该第三偏压Vb3的一第四偏压Vb4，且第三驱动元件830与第二驱动元件840为不同型的晶体管。另外，参考电压缓冲电路800另包含一电阻负载850，耦接于第二驱动元件140与第三驱动元件830之间，以界定该二不同的参考电压VR+、VR-。
由于本领域技术人员能够将前述每一实施例的技术特征以合理的方式应用于其它实施例中，因此，在不影响公开要求与可实施性的前提下，重复及冗余的说明在此予以省略。
综上所述，本发明采用多个驱动元件以增进流出电流与流入电流的能力，从而能够快速地建立或恢复(recover)一参考电压。举例而言，如图9所示，相较于现有的参考电压缓冲器，本发明的架构于流入电流后能够较快地恢复一参考电压(该参考电压先上升再下降)，这是因为于耦接一参考电压接收电路(例如一SAR ADC)后，本发明的架构(基于前述第二驱动元件的设置)能够从该参考电压接收电路汲取较多电流以较快地恢复参考电压，如图9的实线所示，现有的参考电压缓冲器(尤其是其中用来建立该参考电压的电阻负载)从该参考电压接收电路汲取较少电流，故较慢地恢复参考电压，如图9的虚线所示。另举例而言，如图10所示，本发明的架构于流出电流后能够较快地恢复一参考电压(该参考电压先下降再上升)，这是因为于耦接一参考电压接收电路(例如一SAR ADC)后，本发明的架构(基于前述第二驱动元件的设置)能够流出较多电流至该参考电压接收电路以较快地恢复参考电压，如图10的实线所示，现有的参考电压缓冲器(尤其是其中用来建立该参考电压的电阻负载)流出较少电流至该参考电压接收电路，故较慢地恢复参考电压，如图10的虚线所示。由于本领域技术人员能够从本发明的架构推导出本发明的特性与优点，冗余的说明在此予以省略。
虽然本发明的实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围须视本说明书的权利要求所界定者为准。

Claims (10)

1.一种参考电压缓冲电路，其特征在于，包含：
一第一偏压产生电路，用来产生一第一偏压；
一第二偏压产生电路，用来产生一第二偏压，其中该第二偏压不同于该第一偏压；
一第一驱动元件，耦接一高电位端、该第一偏压产生电路以及一参考电压输出端，该第一驱动元件用来依据该第一偏压控制该参考电压输出端的一参考电压；以及
一第二驱动元件，耦接该参考电压输出端、该第二偏压产生电路以及一低电位端，该第二驱动元件用来依据该第二偏压控制该参考电压输出端与该第二驱动元件之间的电流，
其中该第一与第二驱动元件为不同型的晶体管。
2.如权利要求1所述的参考电压缓冲电路，其中该第一偏压产生电路与该第一驱动元件所构成的电路包含一第一电流镜，该第二偏压产生电路与该第二驱动元件所构成的电路包含一第二电流镜。
3.如权利要求1所述的参考电压缓冲电路，其中该第一偏压产生电路包含：
一负反馈电路，包含一电压输入端、一负反馈电路输出端与一负反馈端；以及
一第三驱动元件，耦接该高电位端、该负反馈电路输出端与该负反馈端，用来依据该负反馈电路输出端的电压控制该负反馈端的电压，
其中该第三驱动元件耦接该负反馈电路输出端的一端耦接该第一驱动元件以形成一第一电流镜，该负反馈电路输出端的电压为该第一偏压。
4.如权利要求3所述的参考电压缓冲电路，其中该第一偏压产生电路进一步包含：一电压产生电路，用来输出该电压输入端的电压，或用来调整及输出该电压输入端的电压。
5.如权利要求3所述的参考电压缓冲电路，其中该第二偏压产生电路包含：
一电流源；
一电流镜电路，包含一电流源端与一映射电流端，该电流源端耦接该电流源，该映射电流端的电压为该第二偏压；以及
一第四驱动元件，耦接该负反馈端、该第二驱动元件与该映射电流端，
其中该第四驱动元件耦接该第二驱动元件以形成一第二电流镜。
6.如权利要求1所述的参考电压缓冲电路，其中该第二偏压产生电路包含：
一电流源；
一电流镜电路，包含一电流源端与一映射电流端，该电流源端耦接该电流源，该映射电流端的电压为该第二偏压；以及
一第四驱动元件，耦接该第一偏压产生电路、该第二驱动元件与该映射电流端，
其中该第四驱动元件耦接该第二驱动元件以形成一第二电流镜。
7.如权利要求1所述的参考电压缓冲电路，其中该第二偏压产生电路包含：
一负反馈电路，包含一电压输入端、一负反馈电路输出端与一负反馈端，该负反馈端耦接该第一偏压产生电路；以及
一第四驱动元件，耦接该负反馈端、该负反馈电路输出端与该低电位端，用来依据该负反馈电路输出端的电压控制该负反馈端的电压，
其中该第四驱动元件耦接该负反馈电路输出端的一端耦接该第二驱动元件以形成一第二电流镜，该负反馈电路输出端的电压为该第二偏压。
8.如权利要求1所述的参考电压缓冲电路，其中该第一驱动元件为一第一晶体管，该第二驱动元件为一第二晶体管，该第二晶体管的通道宽度与通道长度的比例为该第一晶体管的通道宽度与通道长度的比例的N倍，该N不小于2且不大于4。
9.如权利要求1所述的参考电压缓冲电路，其特征在于，进一步包含：
一电阻负载，耦接于该参考电压输出端与该低电位端之间，用来控制该参考电压，
其中该参考电压输出端与该第二驱动元件之间的电流大于该参考电压输出端与该电阻负载之间的电流。
10.如权利要求9所述的参考电压缓冲电路，其中该电阻负载包含多个串联的电阻，以提供该参考电压以及小于该参考电压的至少一分压，该参考电压为该至少一分压的每一个的2M倍，该M为正整数。
CN201611033346.7A 2016-11-22 2016-11-22 参考电压缓冲电路 Active CN108089627B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611033346.7A CN108089627B (zh) 2016-11-22 2016-11-22 参考电压缓冲电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611033346.7A CN108089627B (zh) 2016-11-22 2016-11-22 参考电压缓冲电路

Publications (2)

Publication Number Publication Date
CN108089627A true CN108089627A (zh) 2018-05-29
CN108089627B CN108089627B (zh) 2020-09-18

Family

ID=62168478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611033346.7A Active CN108089627B (zh) 2016-11-22 2016-11-22 参考电压缓冲电路

Country Status (1)

Country Link
CN (1) CN108089627B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108563278A (zh) * 2018-07-03 2018-09-21 北京华大九天软件有限公司 一种降低参考电压缓冲电路功耗的方法及电路
CN112433555A (zh) * 2019-08-26 2021-03-02 华邦电子股份有限公司 稳压装置及稳压装置的控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037811A (en) * 1997-10-10 2000-03-14 International Microcircuits, Inc. Current-controlled output buffer
CN1757157A (zh) * 2003-01-30 2006-04-05 桑迪士克股份有限公司 用于电容负载的电压缓冲器
CN101588172A (zh) * 2008-05-20 2009-11-25 联发科技股份有限公司 参考缓冲电路
CN101615048A (zh) * 2008-06-24 2009-12-30 联发科技股份有限公司 参考电压产生电路
TW201537893A (zh) * 2014-03-28 2015-10-01 Himax Tech Ltd 高速參考緩衝器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037811A (en) * 1997-10-10 2000-03-14 International Microcircuits, Inc. Current-controlled output buffer
CN1757157A (zh) * 2003-01-30 2006-04-05 桑迪士克股份有限公司 用于电容负载的电压缓冲器
CN101588172A (zh) * 2008-05-20 2009-11-25 联发科技股份有限公司 参考缓冲电路
CN101615048A (zh) * 2008-06-24 2009-12-30 联发科技股份有限公司 参考电压产生电路
TW201537893A (zh) * 2014-03-28 2015-10-01 Himax Tech Ltd 高速參考緩衝器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108563278A (zh) * 2018-07-03 2018-09-21 北京华大九天软件有限公司 一种降低参考电压缓冲电路功耗的方法及电路
CN108563278B (zh) * 2018-07-03 2020-05-12 北京华大九天软件有限公司 一种降低参考电压缓冲电路功耗的方法及电路
CN112433555A (zh) * 2019-08-26 2021-03-02 华邦电子股份有限公司 稳压装置及稳压装置的控制方法
CN112433555B (zh) * 2019-08-26 2022-07-12 华邦电子股份有限公司 稳压装置及稳压装置的控制方法

Also Published As

Publication number Publication date
CN108089627B (zh) 2020-09-18

Similar Documents

Publication Publication Date Title
CN1848019B (zh) 恒压电源电路和测试恒定电压源的方法
CN101388605B (zh) 开关稳压器
CN101097456B (zh) 电压调节器
CN107656124B (zh) 无需外部采样电阻的Boost负载电流检测电路及方法
CN103091526B (zh) 电压检测电路
CN101943925B (zh) 一种用于电压调节器的放电电路
TW201210187A (en) Differential amplifier circuit
CN101901019B (zh) 一种高压恒流启动的内部电源电路
CN106787626A (zh) 斜坡补偿电路及功率变换装置
CN101505094B (zh) 一种便携式设备的电源模块
CN108508953A (zh) 新型摆率增强电路、低压差线性稳压器
CN101557164B (zh) 一种低压电源生成电路及装置
CN104467415B (zh) 一种多模式转换电路及其控制方法
CN105915042A (zh) 一种用于Buck变换器的软启动和软关断电路
CN102025269B (zh) 电荷泵
CN108646837A (zh) 一种用于低压差线性稳压器的瞬态响应改善电路
WO2020024212A1 (zh) 稳压器、稳压器的控制电路以及稳压器的控制方法
CN108089627A (zh) 参考电压缓冲电路
CN104035465A (zh) 电压调节器
CN107704005A (zh) 负电压线性稳压源
CN102931833B (zh) 一种模拟电路中的高压转低压电路
CN102931834B (zh) 一种模拟电路中的高压转低压电路
CN108462388B (zh) 自举电源的实现电路
JP2013207861A (ja) 充放電回路
CN101364797B (zh) 一种有源电压箝制栅极驱动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant