CN1757157A - 用于电容负载的电压缓冲器 - Google Patents

用于电容负载的电压缓冲器 Download PDF

Info

Publication number
CN1757157A
CN1757157A CNA2004800030389A CN200480003038A CN1757157A CN 1757157 A CN1757157 A CN 1757157A CN A2004800030389 A CNA2004800030389 A CN A2004800030389A CN 200480003038 A CN200480003038 A CN 200480003038A CN 1757157 A CN1757157 A CN 1757157A
Authority
CN
China
Prior art keywords
transistor
voltage
current
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800030389A
Other languages
English (en)
Inventor
沙阿扎德·哈立德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Corp
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of CN1757157A publication Critical patent/CN1757157A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/028—Current mode circuits, e.g. switched current memories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/297—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/366—Multiple MOSFETs are coupled in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F2203/5021—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a controlled source circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F2203/5027—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a current mirror output circuit in its source circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

一种用于电容负载的电压缓冲器将所述负载与所述反馈回路隔离。使用跟随器配置(follower arrangement)的一变化引入所述反馈回路外的一第二晶体管(15)。电流通过所述第二晶体管(15)供应到负载(31)，所述第二晶体管(15)经连接以具有与所述反馈电路中的晶体管(13)相同的控制栅极电平，并基于所述参考输入电压提供一输出电压。所述输出电压取决于所述输入电压，但所述负载从所述反馈回路移除。通过将所述负载从所述反馈回路移除，在仅具有一个小补偿电容器或无补偿电容器的情况下，所述回路是稳定的，从而允许减小所述缓冲器的静态电流并提高建立时间。本发明的一个优选用途为驱动一非易失性存储器的数据存储元件。

Description

用于电容负载的电压缓冲器
技术领域
本发明涉及驱动模拟电压的电压缓冲器，且具体而言，涉及用于较大并潜在可变的电容负载的电压缓冲器。
背景技术
一种用于一电容负载的常规驱动电路或驱动器通常包括一模拟电压缓冲器的一信号输入、一信号输出和一放大器，以驱动所述负载。图1a中显示了此一电路的一普通实例。当想要将一参考电压Vin施加到一负载，但所述参考电压源不能充分驱动所述负载时，使用这种类型的驱动器。这种特殊的实例使用一具有一源极跟随器输出级的放大器。其它实例包括使用一具有一A类或一A/B类输出级的放大器。在所有情况下，所述输出电压Vout从所述反馈回路中的一节点获得以用于所述运算放大器(op-amp)或微分增益级(differential gain stage)11，且因此，负载Cload 31为所述反馈回路的一部分。
详细考虑图1a，将一输入电压Vin供应给一包括微分增益级11的缓冲器，所述微分增益级11通过限流21连接于一电压源与地面之间，其中清楚显示了晶体管13(此处为一NMOS)。从晶体管13与限流器之间的一节点关闭到放大器11的反馈回路，也从所述节点供应输出电压Vout。因此，被施加输出电压的负载Cload 31为所述反馈回路的一部分。(以下讨论所述电容器Ccomp)。如此项技术中所已知的，对于输出晶体管13而言，此源极跟随器配置的变化也可使用PMOS、npn、pnp或MESFET晶体管代替图1a中所示的NMOS晶体管。例如，可将一PMOS晶体管用于输出晶体管13，在此情况下，将如图1b中所示改变图1a的其余部分，现在将限流器21置于电压源与地面之间，且到所述微分增益级或运算放大器11的输出和反馈回路来自PMOS上方但在所述限流器下方的节点。如已注意，A类和A/B类输出级可代替图1a或1b所示的源极跟随器装配(setup)。另外，所述电路一般可连接于两个任意电压电平之间，其中以下将所述较低的电压电平视为接地以简化讨论。
图4显示了作为图1a或图1b所示驱动器和以下所述的本发明驱动器的应用的一特定实例。这些图式的驱动器在一非易失性存储器系统尤其有用，例如其中具有若干用于存储数据的存储元件或单元的电可擦除可编程只读存储器(EEPROM)或快闪存储器。图4显示了一存储器系统中的一存储元件的一实例。为了清晰的目的，已省略了广为熟知的且与本发明无关的存储元件的很多细节。在(例如)以引用的方式并入本文的美国专利第5,862,080号中更详细描述了存储元件。参看图4，一存储器系统通常包括若干存储元件175，每一存储元件具有一个或一个以上场效晶体管(FET 180)，每一场效晶体管具有一个或一个以上控制栅极或栅极185和隔离栅或浮栅190，所述隔离栅或浮栅190与FET的源极195和漏极200电隔离。因为栅极185与浮栅190电容耦合，所以存储元件175对于所述驱动器好似一电容负载。因为所述非易失性存储器系统(未显示)中的大量存储元件通常被同时编程，且因为存储元件175中的大量栅极185必须在一编程电压与一校验电压之间同时转换以编程所述存储元件，所以所述栅极对于驱动器100好似一单个的、较大的电容负载。基于输入电压Vin供应到所述存储器存储的电压Vout可为任何不同编程(读取/校验)电压或在所述存储器的操作期间从电源或一高压泵(未显示)供应到存储元件的其它电压，所述电源或高压泵位于与存储器阵列相同的芯片上或来自所述存储器系统中的另一芯片。在以下美国专利和申请中的申请案中给出了可使用所述电压缓冲器的此类系统的其它实例：专利第5,095,344号、第5,172,338号、第5,602,987号、第5,663,901号、第5,430,859号、第5,657,332号、第5,712,180号、第5,890,192号、第6,151,248号和第6,426,893号，及2000年9月22日申请的第09/667,344号和2001年6月27日申请的第09/893,277号，所述专利和申请案以引用的方式全部并入本文中。
尽管相对于图1a和图1b所讨论的设计提供了一单位增益缓冲器以用于驱动一模拟电压，如在一非易失性存储器中所发现的电容负载，但其具有一些缺点。对于稳定性而言，所述反馈回路应具有一主极点。在图1a或图1b的配置中，其对回路有两个影响：一种来自微分增益级11的输出节点，其连接到晶体管13的栅极；且另一种位于节点Vout，其连接到Cload 31。在很多应用中，如图4所示的EEPROM实例，所述驱动负载具有一可变值，使得在所述回路中不存在清楚的主极点。因此，图1所示的那种现有技术设计倾向于振荡和较慢的建立时间。一使所述电路稳定的标准现有技术的技术为将补偿电容器Ccomp 12引入微分增益级11的输出与地面之间，其中使Ccomp的值足够大以维持相应极点的支配。
尽管所述补偿电容器将稳定所述驱动器电路，但由于在一些应用中所述负载Cload可相当大，因此Ccomp的值需按比例增加。由于须为Ccomp充电，这导致所述电路反应较慢。除较长的建立时间外，这也可导致较大的静态电流穿过所述微分增益级或运算放大器11以为Ccomp充电。
发明内容
根据本发明的一个主要方面，简要地并一般地说，本发明通过为将所述负载与所述反馈回路隔离的电容负载提出一电压缓冲器而克服这些问题。使用所述源极跟随器配置的一变化，其中代替从一反馈回路中的一晶体管的源极侧获得的输出电压，引入所述反馈回路外的一第二晶体管。所述电流相反通过所述第二晶体管供应到所述负载，所述第二晶体管经连接以具有与所述反馈回路中的晶体管相同的控制栅极电平，并基于所述参考输入电压提供一输出电压。这样，所述输出电压取决于所述输入电压，而所述负载被从所述反馈回路移除。所述示范性实施例提供单位增益。
在一示范性实施例中，所述缓冲器电路含有一在一个输入处接收所述参考电压的微分增益级，并具有一连接到一晶体管的所述控制栅极的输出。所述输出晶体管通过一限流电路连接于一电源与地面之间。将所述微分增益级的第二输入连接到所述输出晶体管与所述限流器之间的一节点完成一反馈回路。所述微分增益级的输出也连接到一第二晶体管，所述第二晶体管又通过所述限流器连接于电源与地面之间。接着，从第二晶体管与限流器之间的一节点获得所述输出电压。所述限流电路使用一电流镜，其中所述输出晶体管和所述第二晶体管通过所述电流镜的不同引线连接到地面。尽管讨论了其它实施例，所述示范性实施例基于NMOS晶体管。在另一实施例中，将若干所述电路串联连接以驱动每一负载基于一不同参考电压的多个负载。
在本发明的一主要方面，通过从所述反馈回路移除负载使所述回路稳定。在本发明的另一方面，在不需要补偿电容器或具有一比现有技术的补偿电容器更小的补偿电容器的情况下达到所述稳定性，允许减小所述缓冲器的静态电流并提高所述建立时间。本发明的一个优选用途为驱动一非易失性存储器的数据存储元件。
在以下示范性实施例的描述中包括本发明的额外方面、特征和优点，其描述应结合附图来阅读。
附图说明
图1a和图1b为一用于驱动电容负载的电压缓冲器的现有技术实例。
图2说明本发明的一第一实施例。
图3显示本发明的一替代实施例。
图4为一其中可采用根据本发明一实施例的一驱动器的非易失性存储器中的一存储元件的方框图。
具体实施方式
图2显示了本发明的一第一示范性实施例。如下文中所描述，这提供一单位增益缓冲器，其能够借助小静态电流和快速的建立时间驱动较大且潜在可变电容负载上的模拟电压。具体而言，在图2的设计中，尽管参考电压Vin仍决定连接到负载Cload 31的节点Vout上的电平，但这个节点已与通到微分增益级11的反馈回路相隔离。尽管图2的设计使用了源极跟随器输出级的变化形式，但在存在较大负载且无需增加较大补偿电容器(如图1a和图1b中的Ccomp 12)以在所述回路中引入一主极点的情况下，所述负载的此绝缘允许所述反馈回路稳定。
图2又显示了一施加到微分增益级或运算放大器11的一第一输入的参考电压Vin，所述微分增益级或运算放大器11的输出连接到通过一限流器连接于一电压源与地面之间的晶体管13的控制栅极。所述微分增益级11的另一输入连接到晶体管13与限流器之间的一节点，借此完成所述反馈回路。不像图1中那样，施加到负载Cload 31的输出电压Vout不再从所述反馈回路获得。相反，一第二晶体管15通过一限流器与晶体管13并联设置于电压源与地面之间。晶体管15的所述控制栅极也与晶体管13的控制栅极一起连接到微分增益级11的输出，且现在相反从晶体管15与所述限流器之间的一节点获得所述输出Vout。例如，在1997年David A.Johns和Ken Martin、JohnWiley & Sons所著“Analog Integrated Circuit Design”的图3.19或6.10中描述了适合用作元件11的微分增益级或运算放大器的实例，其以引用的方式并入本文中。
示范性实施例中的限流器用作一电流镜，而晶体管13通过引线以晶体管43连接到地面，且晶体管15通过引线以晶体管45连接到地面。所述镜面中的电流电平由通过晶体管41连接到地面且也连接到所述晶体管的控制栅极的电流源21设置。所述电流经配置使得晶体管13的宽度W13与晶体管15的宽度W15的比率等于晶体管43的宽度W43与晶体管45的宽度W45的比率：(W13/W15)＝(W43/W45)。例如，这可通过使W13＝αW15且W43＝αW45实现，其中α为某一常数。这样，将输出电压设置为与节点A处的电压(其中，所述输出在图1a中获得)相同的值Vout＝VA，且因此，将所述负载驱动到与Vin的参考电压相同的电压值，其中由于实际电路中的不同偏移(offset)，这些关系有些近似。尽管所述示范性实施例是用于一单位增益缓冲器，但如此项技术中所已知的，本发明描述的实施例通过(例如)将电阻引入到所述反馈回路中而容易适合其它数量的增益。
尽管图2的电路将输出Vout驱动到参考电压Vin，但Cload从所述反馈回路去耦，因此所述反馈回路是稳定的。此外，所述建立时间比图1a和图1b电路的建立时间更快速，因为不再需要引入将相反增加建立时间的现有技术中所需的量值的补偿电容Ccomp，且穿过所述微分增益级或运算放大器的静态电流减少，因为此电流不再需要为Ccomp充电。以下讨论将用于不存在图1a和图1b的Ccomp 12的情况，尽管可存在一较小补偿电容也与本发明的不同实施例一起使用的情况。然而，本发明的一优点为即使当包括一补偿电容器时，其与现有技术所需的补偿电容器相比将是很小的。
在本发明的另一方面，由于只要维持比率(W13/W15)＝(W43/W45)即可独立选择所述晶体管的相对宽度，因此其可根据应用及其特定功能而最佳化。可将晶体管15的尺寸选择为足够大，以供应足够的电流来驱动电容负载Cload，同时通过输出晶体管13将电流保持为低于晶体管15所需的电流，因此低于图1设计中的晶体管13所需的电流。接着，所述限流镜与晶体管43和45的不等引线一起以为正确的输出电平维持所需的比率。一示范性实施例使用宽度约为左引线中的晶体管的十倍的右引线中的晶体管：W13＝W43＝W且W15＝W45＝10W。(在很多应用中，电流源21及晶体管41对电路的很多元件是通用的，且因此大约固定为如图2电路所见。接着，根据晶体管43和45所需的电流选择其相对于晶体管41的尺寸，同时维持晶体管13、15、43和45的比率)。
图2驱动器的一尤其有用的应用又为在一非易失性存储器系统中，如在图4中所示。在此情况下，可基于需要多少电流来驱动字线而选择供应输出电压的晶体管的尺寸。这里，如以上以引用的方式并入本文中的不同专利和申请案中所详细描述，所述电压缓冲器是可连接的以供应所需的不同电压从而驱动所述非易失性数据存储元件。在图4所示的实施例中，如在快闪EEPROM存储器中所发现，所述数据存储元件为一浮栅场效晶体管。当将所述缓冲器连接到存储器单元175时，所述基于一输入参考电压施加到控制栅极185的输出电压为在读取、写入或擦除过程中所使用的任意不同电压。因此，连接到所述缓冲器的电源须足以满足这些电压需要。其中可使用图2所示类型驱动器的更特定实例如美国专利第6,486,715号中的缓冲器，所述专利以引用的方式并入本文中。
尽管图2的示范性实施例使用NMOS晶体管以用于输出晶体管13及其它晶体管，但如图1a，这些晶体管可以PMOS、npn、pnp、MESFET或其它实施代替。例如，在PMOS晶体管的情况下，可以背景技术部分所描述的用于图1b PMOS型式的方式“倒逆”(flip over)所述电路。一般地说，在图2的实施例中，所述晶体管13和15通过一包括晶体管43和45的限流电路连接于一第一电压电平与一第二电压电平之间。节点A(对于反馈回路而言)和Vout节点位于各自晶体管13及晶体管15与限流器之间。在所示的NMOS实施例中，将所述第二参考电平视为接地。在一PMOS实施例中，所述第一参考电平将接地(或至少低于所述两个参考电平)，其通过晶体管13与节点A分开，且通过晶体管15与Vout节点分开，而这两个节点现在通过所述限流器连接到高电压电平。
本发明的一第二实施例允许使用一串联链路中的多个缓冲器。图3中所示的一具有三个缓冲器的实例又显示于一NMOS实施中。一般地说，可存在以此方式连接的任何数目的缓冲器，并可使用PMOS、npn、pnp、MESFET或其它实施例变化。排列所述输入电压，使得V3＞V2＞V1，或一般地说Vn＞V(n-i)＞...＞V2＞V1。如果所希望的输出电压不满足Voutn＞Vout(n-1)＞…＞Vout2＞Vout1，那么可相应地重新排列其连接。
将左侧的输出晶体管13a-c都串联连接，也将右引线的驱动晶体管15a-c都串联连接，同时在每一输出晶体管的限流器侧上关闭各自的反馈回路，并在每一驱动晶体管的限流器侧上获得各自的输出电压。接着，两侧的电流趋向由晶体管41、43和45及电流源21所组成的电流镜的引线(一般不相等)。在所有缓冲器中，所述输出晶体管13a-c与驱动晶体管15a-c及所述两个镜像(mirroring)晶体管43和45各自成比率，使得输出电压Vout1-Vout3分别对应于输入电压V1-V3。例如，这可为W15a＝W15b＝W15c＝W45＝αW13a＝αW13b＝αW13c＝αW43，其中所述比例因数又为α＝10或某一其它适当的值。这又允许基于负载C1-C3 31a-c所需的电流选择所述驱动晶体管15a-c的宽度，同时通过输出晶体管13a-c维持较低的电流电平。
图3的设计尤其适用于个别负载C1-Cn是可变的但其总和(C1+C2+...+Cn)＝Ctotal是常数的情况。尽管如图2中的三个单独电路可驱动图3的负载31a-c，但图3的配置可具有多个优点。如果使用三个个别缓冲器，那么每个需能驱动最大负载Ctotal。因此，如果在每一缓冲器中驱动最大负载所需的电流为Imax，那么所需的总电流将为nImax，而图3的设计仅需(忽略其它变化)Imax电流来驱动所有负载。因此，由于右引线和左引线中的晶体管每一均串联连接，因此在图3设计中流动的电流相对于图2设计的三个副本(copy)所需的电流而减小因数～1/n。同样，鉴于使用单独驱动器用于负载31a-c将导致电容C1-C3以不同速率充电，图3的设计允许这些负载一起充电。应注意，所述静态电流也相对于一将为每一反馈回路引入一补偿电容的设计而相应减小。
尽管已相对于不同示范性实施例描述了本发明，但将了解本发明受到随附权利要求书的整个范畴的保护。

Claims (22)

1.一种从一输入电压供应一输出电压的电路，其包含：
一第一晶体管和一第二晶体管，其并联连接于一第一电压源与一参考电压之间并通过一限流电路并联连接于一第二电压源与一参考电压之间；和
一微分增益级，其具有一经连接以接收所述输入电压的第一输入、一连接到所述第一晶体管与所述限流电路之间的一节点的第二输入和一连接到所述第一和所述第二晶体管的所述控制栅极的输出，其中所述输出电压从所述第二晶体管与所述限流电路之间的一节点供应。
2.根据权利要求1所述的电路，其中所述电路是单位增益型。
3.根据权利要求1所述的电路，其中所述参考电压为地电压，且所述第一和所述第二晶体管为通过所述限流电路连接到所述电压源的PMOS晶体管。
4.根据权利要求1所述的电路，其中所述参考电压为地电压，且所述第一和所述第二晶体管为通过所述限流电路接地的NMOS晶体管。
5.根据权利要求4所述的电路，其中所述限流电路为一电流镜，所述电流镜包含控制栅极彼此连接的一第三NMOS晶体管和一第四NMOS晶体管，其中所述第一晶体管通过所述第三晶体管接地，且所述第二晶体管通过所述第四晶体管接地。
6.根据权利要求1所述的电路，其中所述第二晶体管具有一通道宽度，所述通道宽度约为所述第一晶体管的通道宽度的十倍。
7.一种用于驱动一负载的电压缓冲器，其包含：
一微分增益级，其经连接以接收一输入电压，并具有一包含一第一晶体管的反馈回路，所述第一晶体管的控制栅极连接到所述微分增益级的所述输出；和
一第二晶体管，其连接于所述反馈回路外部以将一电流供应到所述负载，其中所述微分增益级的所述输出经连接以根据所述输入电压将一电压设置于所述负载上。
8.根据权利要求7所述的电压缓冲器，其中所述电压缓冲器是单位增益型。
9.根据权利要求7所述的电路，其中所述第二晶体管具有一通道宽度，所述通道宽度约为所述第一晶体管的所述通道宽度的十倍。
10.一种从相应一组输入电压供应一组输出电压的电路，其包含：
复数个N型第一晶体管，其串联连接于一第一电压源与一参考电压之间并通过一限流电路串联连接于一第二电压源与一参考电压之间；
复数个N型第二晶体管，其串联连接并与所述第一晶体管并联连接于所述第一电压源与所述参考电压之间且通过一限流电路并联连接于所述第二电压源与所述参考电压之间；和
复数个N型微分增益级，其每个具有：一第一输入，其经连接以接收所述输入电压的一相应电压；一第二输入，其连接到所述第一晶体管的一相应晶体管的限流电路侧上所述终端处的一节点；和一输出，其连接到所述第一晶体管的所述一相应晶体管和所述第二晶体管的一相应晶体管的所述控制栅极，其中所述相应输出电压从所述第二晶体管的所述限流电路侧上的所述终端的一节点供应。
11.根据权利要求10所述的电路，其中所述电路是单位增益型。
12.根据权利要求10所述的电路，其中所述参考电压为地电压，且所述第
一和所述第二晶体管为通过所述限流电路连接到所述电压源的PMOS晶体管。
13.根据权利要求10所述的电路，其中所述参考电压为地电压，且所述第一和所述第二晶体管为通过所述限流电路接地的NMOS晶体管。
14.根据权利要求13所述的电路，其中所述限流电路为一电流镜，所述电流镜包含控制栅极彼此连接的一第三NMOS晶体管和一第四NMOS晶体管，其中所述第一晶体管通过所述第三晶体管接地，且所述第二晶体管通过所述第四晶体管接地。
15.根据权利要求10所述的电路，其中所述第二晶体管具有一通道宽度，所述通道宽度约为所述第一晶体管的所述通道宽度的十倍。
16.一种存储器系统，其包含：
一个或一个以上非易失性数据存储元件；
一电压源；和
一电压缓冲器，其可连接以将一输出电压供应给所述数据存储元件，其包含：
一限流电路；
一第一晶体管和一第二晶体管，其并联连接于一第一电压源与一参考电压之间且通过所述限流电路并联连接于一第二电压源和所述参考电压之间；和
一微分增益级，其具有一可连接以接收一参考电压的第一输入、一连接到所述第一晶体管与所述限流电路之间的一节点的第二输入和一连接到所述第一和所述第二晶体管的所述控制栅极的输出，其中所述输出电压从所述第二晶体管与所述限流电路之间的一节点供应。
17.根据权利要求16所述的存储器，其中所述数据存储元件为晶体管，且其中当所述电压缓冲器连接到所述数据存储元件时，所述输出电压供应到所述数据存储元件的所述控制栅极。
18.根据权利要求17所述的存储器系统，其中所述数据存储元件为浮栅场效晶体管。
19.根据权利要求16所述的存储器系统，其中所述输出电压为一用于一编程过程的电压。
20.根据权利要求16所述的存储器系统，其中所述输出电压为一用于一读取过程的电压。
21.根据权利要求16所述的存储器系统，其中所述输出电压为一用于一擦除过程的电压。
22.一种用于驱动一负载的电压缓冲器，其包含：
一微分增益级，其经连接以接收一输入电压并具有一包含一第一晶体管的反馈回路，所述第一晶体管的控制栅极连接到所述微分增益级的所述输出；和
构件，连接到所述反馈回路并可连接到所述负载以根据所述输入电压将一输出电压供应到所述负载，借此，在不增加所述微分增益级中的所述静态电流的情况下，所述反馈回路是稳定的。
CNA2004800030389A 2003-01-30 2004-01-16 用于电容负载的电压缓冲器 Pending CN1757157A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/356,098 US7002401B2 (en) 2003-01-30 2003-01-30 Voltage buffer for capacitive loads
US10/356,098 2003-01-30

Publications (1)

Publication Number Publication Date
CN1757157A true CN1757157A (zh) 2006-04-05

Family

ID=32770714

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800030389A Pending CN1757157A (zh) 2003-01-30 2004-01-16 用于电容负载的电压缓冲器

Country Status (6)

Country Link
US (3) US7002401B2 (zh)
EP (1) EP1588485A1 (zh)
JP (1) JP2006516863A (zh)
KR (1) KR20050103213A (zh)
CN (1) CN1757157A (zh)
WO (1) WO2004070944A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101533285B (zh) * 2009-03-31 2011-10-19 炬力集成电路设计有限公司 一种基准电压缓冲电路
CN101501986B (zh) * 2006-08-04 2012-02-22 美国亚德诺半导体公司 堆叠式缓冲器
CN101615049B (zh) * 2008-06-24 2012-05-30 联发科技股份有限公司 参考缓冲电路
CN103106916A (zh) * 2012-12-21 2013-05-15 上海宏力半导体制造有限公司 存储器及其读取电路、一种比较电路
CN103677040A (zh) * 2012-09-25 2014-03-26 清华大学 一种参考电压的驱动电路
CN104135273A (zh) * 2014-07-28 2014-11-05 中国电子科技集团公司第二十四研究所 线性度大于96dB的BiCMOS缓冲器
CN104702268A (zh) * 2015-02-04 2015-06-10 芯原微电子(上海)有限公司 电压缓冲电路及具有其的驱动负载随时序切换的电路
CN107505976A (zh) * 2017-08-15 2017-12-22 中国科学技术大学 一种全差分电压缓冲器电路
CN108089627A (zh) * 2016-11-22 2018-05-29 瑞昱半导体股份有限公司 参考电压缓冲电路
CN108415499A (zh) * 2017-02-10 2018-08-17 中芯国际集成电路制造(上海)有限公司 参考电压驱动器
US11567522B2 (en) 2016-11-15 2023-01-31 Realtek Semiconductor Corporation Voltage reference buffer circuit

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3993473B2 (ja) * 2002-06-20 2007-10-17 株式会社ルネサステクノロジ 半導体集積回路装置
US7002401B2 (en) * 2003-01-30 2006-02-21 Sandisk Corporation Voltage buffer for capacitive loads
US20050068077A1 (en) * 2003-09-30 2005-03-31 Intel Corporation Local bias generator for adaptive forward body bias
US7026824B2 (en) * 2003-10-31 2006-04-11 Faraday Technology Corp. Voltage reference generator with negative feedback
JP4397255B2 (ja) * 2004-03-08 2010-01-13 Ｏｋｉセミコンダクタ株式会社 振幅制限回路
US7250812B2 (en) * 2004-05-05 2007-07-31 International Business Machines Corporation Integrated circuit current regulator
JP2006072817A (ja) * 2004-09-03 2006-03-16 Koito Mfg Co Ltd ピーク検出回路及び放電灯点灯装置
US7319314B1 (en) * 2004-12-22 2008-01-15 Cypress Semiconductor Corporation Replica regulator with continuous output correction
US7173401B1 (en) * 2005-08-01 2007-02-06 Integrated System Solution Corp. Differential amplifier and low drop-out regulator with thereof
TW200717215A (en) * 2005-10-25 2007-05-01 Realtek Semiconductor Corp Voltage buffer circuit
JP5001584B2 (ja) 2006-06-06 2012-08-15 ソニー株式会社 オーサリング装置、オーサリング方法、オーサリングプログラム、記録装置、記録方法および記録プログラム、検証装置、検証方法および検証プログラム、ならびに、記録媒体の製造装置および製造方法
JP4854410B2 (ja) * 2006-07-14 2012-01-18 ルネサスエレクトロニクス株式会社 半導体装置
US7567119B2 (en) * 2007-01-10 2009-07-28 Standard Microsystems Corporation Current limiting protection circuit
CN100452647C (zh) * 2007-03-23 2009-01-14 清华大学 一种小输出电阻、大输出幅度的电压跟随器
US7859240B1 (en) 2007-05-22 2010-12-28 Cypress Semiconductor Corporation Circuit and method for preventing reverse current flow into a voltage regulator from an output thereof
US7573323B2 (en) * 2007-05-31 2009-08-11 Aptina Imaging Corporation Current mirror bias trimming technique
CN101595638B (zh) * 2007-06-04 2012-07-18 松下电器产业株式会社 偏压电路和具有该偏压电路的半导体集成电路
US8164386B2 (en) * 2007-06-29 2012-04-24 Texas Instruments Incorporated Methods and apparatus to control rail-to-rail class AB amplifiers
KR20090010686A (ko) * 2007-07-24 2009-01-30 삼성전기주식회사 기준 전압 생성회로 및 이를 이용한 오프셋이 보상된전류-전압 변환 회로
US8786359B2 (en) * 2007-12-12 2014-07-22 Sandisk Technologies Inc. Current mirror device and method
US20090195302A1 (en) * 2008-02-04 2009-08-06 Mediatek Inc. Reference buffer
US20090278515A1 (en) * 2008-05-07 2009-11-12 Rodney Broussard Multiple output voltage regulator
US7719345B2 (en) * 2008-06-24 2010-05-18 Mediatek Inc. Reference buffer circuits
ITMI20081230A1 (it) * 2008-07-04 2010-01-05 St Microelectronics Srl Dispositivio di inseguimento di tensione ad alta velocità per sistemi di conversione analogico digitale
US7911262B2 (en) * 2009-03-29 2011-03-22 Nanya Technology Corp. External compensation for input current source
US8022730B2 (en) * 2009-10-13 2011-09-20 Himax Technologies Limited Driving circuit with slew-rate enhancement circuit
US20120106216A1 (en) * 2010-04-29 2012-05-03 Victor Tzinker Ac-dc converter with unity power factor
TWI437293B (zh) * 2010-08-13 2014-05-11 Nat Univ Tsing Hua 具有接地共平面波導之光通信系統
US20120049951A1 (en) * 2010-08-31 2012-03-01 Texas Instruments Incorporated High speed switched capacitor reference buffer
KR101153651B1 (ko) * 2010-12-30 2012-06-18 삼성전기주식회사 멀티 전압 레귤레이터
WO2016029341A1 (en) * 2014-08-25 2016-03-03 Micron Technology, Inc. Apparatuses and methods for voltage buffering
JP6563313B2 (ja) * 2014-11-21 2019-08-21 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US9343966B1 (en) 2015-03-02 2016-05-17 Freescale Semiconductor, Inc. Voltage switching system for integrated circuit
US10585447B1 (en) * 2018-11-09 2020-03-10 Dialog Semiconductor (Uk) Limited Voltage generator
US11616505B1 (en) * 2022-02-17 2023-03-28 Qualcomm Incorporated Temperature-compensated low-pass filter
US11757459B2 (en) * 2022-02-17 2023-09-12 Caelus Technologies Limited Cascode Class-A differential reference buffer using source followers for a multi-channel interleaved Analog-to-Digital Converter (ADC)

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3895238A (en) 1974-02-25 1975-07-15 Bell Telephone Labor Inc Driver circuit for high speed gating of a field effect transistor
US4263519A (en) * 1979-06-28 1981-04-21 Rca Corporation Bandgap reference
US4684824A (en) 1985-04-02 1987-08-04 Eastman Kodak Company Capacitive load driver circuit
JPS62283717A (ja) 1986-05-31 1987-12-09 Mitsubishi Electric Corp 容量性負荷のドライブ回路
JPS62283714A (ja) 1986-05-31 1987-12-09 Mitsubishi Electric Corp 容量性負荷のドライブ回路
JPS62283716A (ja) 1986-05-31 1987-12-09 Mitsubishi Electric Corp 容量性負荷のドライブ回路
NL8901170A (nl) * 1989-05-10 1990-12-03 Philips Nv Geintegreerde schakeling met een signaalniveauconverter.
JP2805973B2 (ja) 1990-05-11 1998-09-30 日本電気株式会社 ブートストラップ回路
JPH05291834A (ja) 1992-04-09 1993-11-05 Pioneer Electron Corp 電力増幅器
DE4236430C1 (de) 1992-10-28 1994-02-17 Siemens Ag Schaltstufe in Stromschaltertechnik
US5475339A (en) 1994-05-06 1995-12-12 National Semiconductor Corporation Op amp with rail to rail output swing and employing an improved current mirror circuit
GB9417265D0 (en) 1994-08-26 1994-10-19 Inmos Ltd Controlling capacitive load
JPH08154022A (ja) * 1994-11-29 1996-06-11 Nec Corp 過電流保護回路付き増幅回路
FR2752344B1 (fr) 1996-08-08 1998-09-11 Commissariat Energie Atomique Circuit de generation d'impulsions de courant a haute tension delivre dans un circuit de charge et procede de mise en oeuvre
EP0887933A1 (en) 1997-06-24 1998-12-30 STMicroelectronics S.r.l. Turn off circuit for an LDMOS in presence of a reverse current
JPH11184430A (ja) 1997-12-22 1999-07-09 Sanyo Electric Co Ltd 容量性負荷の駆動回路
US5959475A (en) * 1998-01-13 1999-09-28 Xerox Corporation Complementary push-pull CMOS source follower analog video buffer
JP3894523B2 (ja) 1998-02-17 2007-03-22 松下電器産業株式会社 容量性負荷の駆動回路
US6114843A (en) * 1998-08-18 2000-09-05 Xilinx, Inc. Voltage down converter for multiple voltage levels
US6150872A (en) * 1998-08-28 2000-11-21 Lucent Technologies Inc. CMOS bandgap voltage reference
JP3342425B2 (ja) 1998-11-25 2002-11-11 三洋電機株式会社 駆動回路
JP3439142B2 (ja) 1998-12-15 2003-08-25 三洋電機株式会社 駆動回路
US6157255A (en) 1999-01-28 2000-12-05 Agilent Technologies High performance operational amplifier
EP1110671A3 (de) 1999-12-20 2003-10-29 Reishauer Ag. Abricht-, Hon und Schleifwerfzeug
US6529066B1 (en) * 2000-02-28 2003-03-04 National Semiconductor Corporation Low voltage band gap circuit and method
US6381491B1 (en) * 2000-08-18 2002-04-30 Cardiac Pacemakers, Inc. Digitally trimmable resistor for bandgap voltage reference
US6608472B1 (en) * 2000-10-26 2003-08-19 Cypress Semiconductor Corporation Band-gap reference circuit for providing an accurate reference voltage compensated for process state, process variations and temperature
GB2370704A (en) 2000-12-22 2002-07-03 Motorola Inc Unity gain buffer circuit
US7002401B2 (en) * 2003-01-30 2006-02-21 Sandisk Corporation Voltage buffer for capacitive loads

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101501986B (zh) * 2006-08-04 2012-02-22 美国亚德诺半导体公司 堆叠式缓冲器
CN101615049B (zh) * 2008-06-24 2012-05-30 联发科技股份有限公司 参考缓冲电路
CN101533285B (zh) * 2009-03-31 2011-10-19 炬力集成电路设计有限公司 一种基准电压缓冲电路
CN103677040B (zh) * 2012-09-25 2016-07-20 清华大学 一种参考电压的驱动电路
CN103677040A (zh) * 2012-09-25 2014-03-26 清华大学 一种参考电压的驱动电路
CN103106916A (zh) * 2012-12-21 2013-05-15 上海宏力半导体制造有限公司 存储器及其读取电路、一种比较电路
CN104135273A (zh) * 2014-07-28 2014-11-05 中国电子科技集团公司第二十四研究所 线性度大于96dB的BiCMOS缓冲器
CN104702268A (zh) * 2015-02-04 2015-06-10 芯原微电子(上海)有限公司 电压缓冲电路及具有其的驱动负载随时序切换的电路
CN104702268B (zh) * 2015-02-04 2017-08-08 芯原微电子(上海)有限公司 电压缓冲电路及具有其的驱动负载随时序切换的电路
US11567522B2 (en) 2016-11-15 2023-01-31 Realtek Semiconductor Corporation Voltage reference buffer circuit
CN108089627A (zh) * 2016-11-22 2018-05-29 瑞昱半导体股份有限公司 参考电压缓冲电路
CN108415499A (zh) * 2017-02-10 2018-08-17 中芯国际集成电路制造(上海)有限公司 参考电压驱动器
CN107505976A (zh) * 2017-08-15 2017-12-22 中国科学技术大学 一种全差分电压缓冲器电路
CN107505976B (zh) * 2017-08-15 2019-06-11 中国科学技术大学 一种全差分电压缓冲器电路

Also Published As

Publication number Publication date
WO2004070944A1 (en) 2004-08-19
EP1588485A1 (en) 2005-10-26
US7002401B2 (en) 2006-02-21
KR20050103213A (ko) 2005-10-27
US20060007726A1 (en) 2006-01-12
US20070103227A1 (en) 2007-05-10
US7167041B2 (en) 2007-01-23
US20040150464A1 (en) 2004-08-05
US7471139B2 (en) 2008-12-30
JP2006516863A (ja) 2006-07-06

Similar Documents

Publication Publication Date Title
CN1757157A (zh) 用于电容负载的电压缓冲器
US5394372A (en) Semiconductor memory device having charge-pump system with improved oscillation means
CN101176166A (zh) 具有对源极线偏置误差的控制栅极补偿的非易失性存储器及方法
CN101176164A (zh) 具有源极线偏置误差补偿的非易失性存储器及方法
KR930703518A (ko) 소거특성을 개량한 플래쉬메모리 및 그것에 대한 회로
US20070171727A1 (en) Flash Memory Device with Program Current Compensation
US7535281B2 (en) Reduced time constant charge pump and method for charging a capacitive load
US20050231265A1 (en) Voltage generating circuit
CN1679111A (zh) 同时向存储矩阵中的多个行进行写入的装置
US6744673B2 (en) Feedback biasing integrated circuit
US4903237A (en) Differential sense amplifier circuit for high speed ROMS, and flash memory devices
US7355903B2 (en) Semiconductor device including memory cells and current limiter
US5038327A (en) Decoder circuit of erasable programmable read only memory for avoiding erroneous operation caused by parasitic capacitors
KR100360759B1 (ko) 집적회로장치 및 이를 이용한 액정표시장치
KR100260604B1 (ko) 집적회로 아날로그신호 기록 및 재생용 선형화된 기억셀
CN1124617C (zh) 非易失的半导体存储装置的控制电路
JPH0785685A (ja) 半導体装置
US5353249A (en) Non-volatile semiconductor memory device
EP1453059B1 (en) Gate voltage regulation system for a non volatile memory cells and a programming and soft programming phase
CN114429779A (zh) 字线电压产生电路及存储器
US8780667B2 (en) Semiconductor memory device
US6999348B2 (en) Nonvolatile semiconductor storage unit
CN1174380A (zh) 存储电路块写入操作期间的电流限定
US6980473B1 (en) Memory device and method
CN100351950C (zh) 非易失性半导体存储设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication