CN103106916A

CN103106916A - 存储器及其读取电路、一种比较电路

Info

Publication number: CN103106916A
Application number: CN2012105643978A
Authority: CN
Inventors: 杨光军
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2012-12-21
Filing date: 2012-12-21
Publication date: 2013-05-15
Anticipated expiration: 2032-12-21
Also published as: CN103106916B

Abstract

本发明涉及一种存储器及其读取电路、一种比较电路。所述读取电路包括译码单元、比较电路及输出单元；所述比较电路包括阈值产生模块、第一比较模块、第二比较模块、电流镜模块、至少一个控制节点及至少一个限流管；其中，所述电流镜模块，适于为所述第二比较模块提供偏置电流；至少一个控制节点，适于传递所述偏置电流至所述第二比较模块；至少一个限流管，设于所述电流镜模块与对应控制节点之间，适于限制所述电流镜模块所产生的耦合电流。本发明技术方案使用了限流管限制电流镜模块产生的耦合电流，能够满足电流镜模块内部晶体管卸载耦合电流的能力，使其晶体管上累积的耦合电流相对减少，避免耦合电流对偏置电流幅值的影响。

Description

存储器及其读取电路、一种比较电路

技术领域

本发明涉及存储器技术领域，特别涉及一种存储器及其读取电路、一种比较电路。

背景技术

存储器是数字集成电路中重要的组成部分，它更是构建基于微处理器的应用系统不可缺少的一部分。近年来，人们将各种存储器嵌入在处理器内部以提高处理器的集成度与工作效率，因此，存储器阵列及其外围电路的性能就在很大程度上决定了整个系统的工作状况。

读取电路是存储器的外围电路的重要组成部分，由于读取电路通常被用来在对存储器的存储单元进行读操作时对存储单元位线(Bit-Line)上的微小信号进行采样变换并进行放大，从而确定存储单元内的存储信息，因此读取电路的工作性能对于存储器的应用效果有决定性的影响。

读取电路的工作机制是通过将存储器的存储单元位线上的电流/电压与基准电流/电压比较而读取存储单元中的数据。更具体地说，读取电路在存储器中的作用主要体现在以下几方面。首先是放大作用，它将位线电流/电压与基准电流/电压的微小信号差放大为标准的逻辑“0”和“1”，然后输出；其次，读取电路能通过加快位线状态转换，补偿存储单元的扇出驱动能力，从而改善性能、提高速度；此外，读取电路能够有效减小位线上的电压幅值，进而减小位线充放电的功耗。读取电路的工作分为两个阶段，一是对位线预充电，二是将位线电流/电压与基准电流/电压比较。在前一过程中，将位线的电位提升至能够在存储单元中产生足够大小位线电流的水平；在后一过程中，将位线电流/电压与基准电流/电压进行比较并输出标准逻辑电平，从而起到放大位线信号的作用，便于读出数据。

如图1所示的一种传统的存储器读取电路，对选中的存储单元101进行读取，存储单元101的字线WL适于连接存储单元101和读取电路；该读取电路包括：预充单元(图中未示出)，适于对存储单元101的位线BL电压进行预充；译码单元102，适于选择读取的位线BL，图中即选择了存储单元101的位线BL；比较电路，包括第一比较模块103，适于读取位线BL上的位线电流IBL并通过与预设电流(即标准电流)Iref进行比较输出第一读取信号，该第一读取信号也作位线电压VBL；第二比较模块104，适于将位线电压VBL与阈值信号Vref比较形成第二读取信号；输出单元105，适于根据第二读取信号输出从存储单元101上读取的“0”或“1”数据。

上述读取电路至少存在以下问题：

第二比较模块104的偏置电流Ic是由晶体管构成的模块提供的，第二比较模块104内部控制节点上因存在电压震荡波形，晶体管内的寄生电容会产生能够叠加于偏置电流Ic的耦合电流；耦合电流积聚到一定程度，该耦合电流于是无法及时卸除，此时偏置电流Ic的电流幅值不断上升，会造成读取电路无法正常工作的问题。

发明内容

本发明所解决的技术问题是：如何消除耦合电流对比较电路或读取电路的影响。

为解决上述技术问题，本发明技术方案提供了一种读取电路，适于对存储器的存储单元进行选择读取，包括：

译码单元，适于选择存储单元并读取该存储单元的位线电流；

比较电路，包括阈值产生模块、第一比较模块、第二比较模块、电流镜模块、至少一个控制节点及至少一个限流管；

所述阈值产生模块，适于提供阈值信号；

所述第一比较模块，适于将被选择存储单元的位线电流与预设电流进行比较输出第一读取信号；

所述第二比较模块，适于将所述第一读取信号与阈值信号比较并输出第二读取信号；

所述电流镜模块，适于为所述第二比较模块提供偏置电流；

所述控制节点，适于传递所述偏置电流至所述第二比较模块；

所述限流管，设于所述电流镜模块与对应控制节点之间，适于限制所述电流镜模块所产生的耦合电流；

输出单元，适于根据所述第二读取信号输出被选择存储单元内的数据。

可选的，所述限流管通过其控制端接入的驱动电压限制所述电流镜模块所产生的耦合电流，所述驱动电压与所述阈值信号相关。

可选的，所述限流管的控制端接入所述阈值信号。。

可选的，所述阈值产生模块包括第一电流源、第二电流源和第一钳位电路；

所述的第一钳位电路包括：

第一PMOS管，其漏极接入所述第一电流源，源极接第一电平；

第一NMOS管，其源极接入所述第二电流源，漏极接第二电平；

第一调整放大器，其输入端接入所述第一NMOS管的源极，输出端与所述第一PMOS管和第一NMOS管的栅极相接；

由所述第一PMOS管的漏极输出所述阈值信号。

可选的，所述第一电平由外部电源直接提供；所述阈值产生模块还包括与第一NMOS管漏漏相接的第二PMOS管，所述第二PMOS管的源极接所述外部电源，该第二PMOS管的栅极接入使能信号。

可选的，所述电流镜模块，包括：

第三电流源；

输入晶体管，适于接入所述第三电流源输出的电流；

至少一个输出晶体管，适于镜像流经所述输入晶体管的电流并输出所述偏置电流至对应控制节点；

所述控制节点适于传递所述偏置电流至所述第二比较模块；所述限流管设于对应输出晶体管与控制节点之间。

可选的，所述输入晶体管为第四NMOS管，所述输出晶体管为若干个第五NMOS管，所述限流管为若干个第六NMOS管；所述第四NMOS管漏栅相接、源极接地，其漏极接所述第三电流源的输出端，并分别与所述第五NMOS管共栅；所述第五NMOS管源极接地，其漏极与对应第六NMOS管的源极相接；所述第六NMOS管的漏极与对应控制节点相接，其栅极接入所述驱动电压，所述驱动电压与所述阈值信号相关。

可选的，所述第一比较模块输入位线电流的一端设有第二钳位电路，适于对所述位线电流限幅。

可选的，所述第二钳位电路包括：

第八NMOS管，其漏极传递经限幅后的位线电流至所述第一比较模块，其源极接入所述译码单元读取的位线电流；

第二调整放大器，其输入端与所述第八NMOS管的源极相接，其输出端与所述第八NMOS管的栅极相接。

可选的，所述第二调整放大器包括第六PMOS管、第七PMOS管及第九NMOS管；所述第六PMOS管的栅极与第九NMOS管的栅极相连并形成所述第二调整放大器的输入端，所述第六PMOS管的漏极与第九NMOS管的漏极相连并形成所述第二调整放大器的输出端，所述第七PMOS管的栅漏相连并与该输出端相接。

可选的，所述第一调整放大器包括第八PMOS管、第九PMOS管及第十NMOS管；所述第八PMOS管的栅极与第十NMOS管的栅极相连并形成所述第一调整放大器的输入端，所述第八PMOS管的漏极与第十NMOS管的漏极相连并形成所述第一调整放大器的输出端，所述第九PMOS管的栅漏相连并与该输出端相接。

为解决上述技术问题，本发明技术方案还提供了一种比较电路，包括：

阈值产生模块，适于提供阈值信号；

比较模块，适于将待检测信号与阈值信号比较并输出比较结果；

电流镜模块，适于为所述比较模块提供偏置电流；

至少一个控制节点，适于传递所述偏置电流至所述比较模块；

至少一个限流管，设于所述电流镜模块与对应控制节点之间，适于限制所述电流镜模块所产生的耦合电流。

可选的，所述限流管的控制端接入所述阈值信号。

可选的，所述阈值产生模块包括第一电流源、第二电流源和钳位电路；

所述的钳位电路包括：

第一PMOS管，其漏极接入所述第一电流源，源极接第一电平；

第一NMOS管，其源极接入所述第二电流源，漏极接第二电平；

调整放大器，其输入端接入所述第一NMOS管的源极，输出端与所述第一PMOS管和第一NMOS管的栅极相接；

由所述第一PMOS管的漏极输出所述阈值信号。

可选的，所述调整放大器包括第八PMOS管、第九PMOS管及第十NMOS管；所述第八PMOS管的栅极与第十NMOS管的栅极相连并形成所述调整放大器的输入端，所述第八PMOS管的漏极与第十NMOS管的漏极相连并形成所述调整放大器的输出端，所述第九PMOS管的栅漏相连并与该输出端相接。

可选的，所述电流镜模块，包括：

第三电流源；

输入晶体管，适于接入所述第三电流源输出的电流；

所述控制节点适于传递所述偏置电流至所述比较模块；所述限流管设于对应输出晶体管与控制节点之间。

为解决上述技术问题，本发明技术方案还提供了一种存储器，包括至少一个存储单元，还包括上述读取电路。

本发明的技术方案至少包括以下技术效果：

使用限流管限制了电流镜模块输出晶体管所产生的耦合电流，能够满足晶体管卸载耦合电流的能力，使晶体管上累积的耦合电流相对减少，减小耦合电流对偏置电流幅值的影响；

在优选方案中，在比较模块(第二比较模块)的阈值产生模块中设置两个电流源能够提高阈值产生模块输出阈值信号的驱动能力，使限流管控制端输入的驱动电压的驱动能力大大增强，不易受外界噪声干扰。通过增强限流管控制端驱动电压的驱动能力，使限流管及输出晶体管的本身的耦合性能进一步显著降低，保证了比较电路或读取电路的正常工作。

附图说明

图1为现有技术一种读取电路的结构示意图；

图2为现有技术的读取电路在工作过程中控制节点X1、X2与偏置电流Ic的波形比较示意图；

图3为本发明实施例一种读取电路的结构示意图；

图4为本发明实施例读取电路的比较电路的结构示意图；

图5为本发明实施例读取电路的第一调整放大器的结构示意图；

图6为本发明实施例读取电路的第二调整放大器的结构示意图；

图7为本发明实施例一种比较电路的结构示意图。

具体实施方式

在本申请的背景技术中，发明人发现，在如图1所示读取电路内部的第二比较模块104中，其偏置电流Ic是由电流镜模块106提供的，电流镜模块106的偏置电流由一电流源经电流镜像形成的输出电流，具体是由输入晶体管接入所述电流源，再由对应于控制节点(包括节点X1、X2，但不限于上述两个控制节点)的输出晶体管镜像输出并传递至所述控制节点(X1、X2)。由于第二比较模块104内部接收偏置电流Ic的相应控制节点(X1、X2)在读取电路工作过程中存在震荡电压，电流镜模块106内的晶体管(输出晶体管)会因其存在寄生电容而产生能够叠加在其输出的偏置电流Ic上的耦合电流，该耦合电流在累积的过程中不能及时卸除，便使偏置电流Ic的电流幅值不断上升，造成比较电路和包括该比较电路的读取电路无法正常工作。

参加图2，图2中的波形X1、波形X2依次为控制节点X1、X2处的波形示意图，波形X1、波形X2为第二比较模块104在正常工作状态时控制节点X1、X2处检测到的波形，波形Ic为电流镜模块提供的偏置电流所形成的波形(仅选择了其中一个输出晶体管输出电流的波形图，但由于是示意图，实际每一个输出晶体管的波形与该波形图所示类似)，在第二比较模块104工作的过程中，波形Ic随时间变化的波形为波形Ic(t)。其中，因电流镜模块内部耦合电流的产生，波形Ic(t)的幅值会逐渐提高ΔI，使Ic逐渐增大难以卸除，从而影响读取电路的正常工作。

发明人意识到，耦合电流产生的原因是晶体管内存在寄生电容，耦合电流是不可避免的；但若能够对耦合电流的产生进行限制，从而使电流镜模块中的晶体管能够将耦合电流及时卸除是解决上述问题的关键。基于上述技术原理及思路：

本实施例提供了如图3所示的一种读取电路，适于对存储器的存储单元进行选择读取，图中默认对存储单元201进行读取，该读取电路包括：

预充单元(图中未示出)，适于对存储单元201的位线BL电压进行预充；

译码单元202，适于选择存储单元201并读取存储单元201的位线电流IBL；

比较电路，包括阈值产生模块206、第一比较模块203、第二比较模块204、电流镜模块207、至少一个控制节点(Y1、Y2)及至少一个限流管(208a、208b)。图3中为了说明控制节点与限流管及电流镜模块的结构关系，仅对控制节点Y1、控制节点Y2、对应于控制节点Y1的限流管208a、对应于控制节点Y2的限流管208b与电流镜模块207的关系作出了说明，其他控制节点、限流管与电流镜模块207的关系则类似。更为具体地：

阈值产生模块206，适于提供阈值信号Vref；

第一比较模块203，适于将被选择存储单元201的位线电流IBL与预设电流Iref进行比较输出第一读取信号VBL；

第二比较模块204，适于将第一读取信号VBL与阈值信号Vref比较并输出第二读取信号OUT1；

电流镜模块207，适于为第二比较模块204提供偏置电流Ic；

控制节点，控制节点是第二比较模块204所客观存在的且需要对该点提供偏置电流的节点，其数量及连接关于与第二比较模块204的结构相关，即第二比较模块204中需要加载偏置电流的节点即为控制节点。图3中的控制节点Y1和Y2仅为控制节点选取的示意图。另外，从图2可知，由于在读取电路进行工作时，控制节点的电流变化(控制节点Y1和Y2处的波形同波形X1、X2)使得构成电流镜模块207的晶体管中产生耦合电流，该耦合电流可叠加在上述晶体管所输出的偏置电流上，使偏置电流的幅值增大；

限流管，设于电流镜模块与对应控制节点之间，适于限制电流镜模块207所产生的耦合电流，这里的限制是对产生进行限制，即限制电流镜模块207产生幅值相对较小的耦合电流，而不是对产生后的耦合电流的幅值进行限制；图3中，限流管208a设于控制节点Y1与电流镜模块207之间，限流管208b设于控制节点Y2与电流镜模块207之间。

输出单元205，适于根据第二读取信号OUT1输出被选择存储单元内的数据OUT2。输出单元适用于对第二读取信号OUT1所携带读取数据进行加强，OUT2为加强后的读取数据。

在上述结构中，第一读取信号VBL是根据位线电流IBL与标准电流Iref在节点E上的比较结果输出的相应电压，也作位线电压VBL。第二读取信号OUT1是将位线电压VBL与阈值信号Vref比较形成的，携带了存储单元201中的“0”或“1”数据，输出单元205则将第二读取信号OUT1中的“0”或“1”数据进行加强，作为读取电路最终输出的读取数据。

在图3中，限流管是通过其控制端接入的驱动电压限制所述电流镜模块所产生的耦合电流，该驱动电压可以是外部设备提供的驱动信号，也可以是阈值产生模块206所产生阈值信号的相关值，在本实施例中，该驱动电压即为该阈值信号。

下面进一步说明以上电路结构：

图3中第一比较模块203的具体结构包括：第四电流源A4，提供电流Iref，成电流镜连接的PMOS管P231及PMOS管P232，二者将第四电流源A4输出的电流Iref镜像至比较节点E，而节点E则与PMOS管P232的漏极相接，并且接入译码单元202读取的存储单元201的位线电流IBL，使节点E输出的第一读取电压VBL为Iref-IBL的等效电压值，依据Iref-IBL的比较结果，输出低电平信号或高电平信号作为所述第一读取信号VBL。

在图3中，可知本实施例的第一比较模块203与译码单元202之间还可以设有对译码单元202输出的位线电流IBL限幅的第二钳位电路209，第二钳位电路209也即设于节点E与译码单元的输出端之间。第二钳位电路209具体包括：

第八NMOS管N108，其漏极传递经限幅后的位线电流IBL’至第一比较模块203(节点E)，其源极接入译码单元202读取的位线电流IBL；

第二调整放大器C102，其输入端与所述第八NMOS管N108的源极相接，其输出端与第八NMOS管N108的栅极相接。

设置第二钳位电路的目的为：预充单元在对存储单元201的位线BL电压进行预充时，位线电流IBL的幅值可能过大，而图3中节点E的输出电流为Iref-IBL，必须保持位线电流IBL不大于标准电流Iref。因此第一比较模块203输入位线电流IBL的一端设有第二钳位电路，适于对位线电流IBL限幅。当IBL大于Iref时，IBL电流越大，第二钳位电路的输入端电压越低，使IBL电流相应减小；当IBL不大于Iref时，则第二钳位电路的输入端电压为固定值且不作位线电流IBL的限幅操作。

参考图4，可知第二比较模块204的具体结构为：

包括由第二NMOS管N102、第三NMOS管N103、第三PMOS管P103、第四PMOS管P104构成的比较部分，由第五PMOS管P105、第六PMOS管P106构成的增益调整部分。

第二比较模块204的比较部分的结构为：

第二NMOS管N102的栅极接入阈值信号Vref，源极与第三NMOS管N103的源极相连，二者共源形成控制节点Y1；第三NMOS管N103的栅极接入第一读取信号Vref；第三PMOS管P103、第四PMOS管P104构成电流镜结构，且第三PMOS管P103的漏极与第二NMOS管N102的漏极相接，第四PMOS管P104的漏极与第三NMOS管N103的的漏极相接并形成节点Y3；第三PMOS管P103的漏极将第二NMOS管N102上由阈值信号Vref转换而来的电流经镜像后在节点Y3与第三NMOS管N103上由第一读取信号VBL转换而来的电流比较输出比较结果；

第二比较模块204的增益调整部分的结构为：

节点Y3分别与第五PMOS管P105的栅极及第六PMOS管P106的漏极相接，其中，第五PMOS管P105的漏极即为第二比较模块204的输出端(输出第二读取信号OUT1)，节点Y3输出的比较结果经第六PMOS管P106的增益调整，在第五PMOS管P105的漏极得到放大并形成第二读取信号OUT1；第六PMOS管P106的增益是由其栅极外接的使能信号EN控制的，使能信号EN在读取电路工作时有效。此外，第五PMOS管P105的漏极也为控制节点Y2。

参考图4，阈值产生模块206包括：

第一电流源A1、第二电流源A2和第一钳位电路；

第一钳位电路具体包括：

第一PMOS管P101，其漏极接入第一电流源A1，源极接第一电平；

第一NMOS管N101，其源极接入第二电流源A2，漏极接第二电平；

第一调整放大器C101，其输入端接入第一NMOS管N101的源极，输出端与第一PMOS管P101和第一NMOS管N101的栅极相接；

由第一PMOS管P101的漏极输出阈值信号Vref。

图4中，第一电平是由外部电源直接提供；阈值产生模块206还包括与第一NMOS管N101漏漏相接的第二PMOS管P102，第二PMOS管P102的源极接外部电源(第一电平)，第二PMOS管P102的栅极接入使能信号EN。

电流镜模块207输出偏置电流Ic的输出端有多个，同时向第二比较模块204对应的控制节点传递偏置电流Ic，电流镜模块207具体包括：

第三电流源A3；

输入晶体管，适于接入第三电流源输出的电流；

多个输出晶体管，适于镜像流经输入晶体管的电流并输出偏置电流Ic至对应控制节点；输出晶体管的输出端对应于电流镜模块207的输出端。

控制节点适于传递电流镜模块207输出的偏置电流至第二比较模块204，其中所述偏置电流叠加了对应的输出晶体管产生的耦合电流；所述限流管设于对应输出晶体管与控制节点之间。

其中，输入晶体管为第四NMOS管N104，输出晶体管为若干个第五NMOS管，图4中仅示出第五NMOS管N105a及第五NMOS管N105b(其他输出晶体管的连接结构同N105a、N105b)：第四NMOS管N104漏栅相接、源极接地，其漏极接第三电流源A3的输出端，并与第五NMOS管N105a及第五NMOS管N105b同时共栅；第五NMOS管N105a及第五NMOS管N105b源极都接地，二者的漏极都输出偏置电流Ic至对应控制节点，具体第五NMOS管N105a的漏极传递形成的偏置电流Ic至控制节点Y1、第五NMOS管N105b的漏极传递形成的偏置电流Ic至控制节点Y2。限流管具体对应于控制节点设置，其在本实施例中限流管为NMOS管，该NMOS管的源极与对应第五NMOS管N105的漏极相接，漏极与对应控制节点相接，栅极接入驱动电压，在本实施例中由于驱动电压由阈值信号Vref提供，故限流管的栅极都接入阈值信号Vref。

图4中所标明的限流管208a、限流管208b、控制节点Y1及控制节点Y2仅为示意，以上述结构为例：限流管208a为第六NMOS管N106，限流管208b为第七NMOS管N107；第六NMOS管N106的源极与第五NMOS管N105a的漏极相接、漏极与对应的控制节点Y1相接，栅极接入驱动电压(具体栅极与第一PMOS管的漏极相接)；类似的，第七NMOS管N107的源极与第五NMOS管N105b的漏极相接、漏极与对应的控制节点Y2相接，栅极接入驱动电压(其栅极具体也与第一PMOS管的漏极相接)。其他限流管、控制节点的结构则与上述结构相同。

关于上述第一调整放大器C101及第二调整放大器C102的结构具体可参考图5及图6。

第一调整放大器C101包括：

第八PMOS管P108、第九PMOS管P109及第十NMOS管N110；其中，第八PMOS管P108的栅极与第十NMOS管N110的栅极相连并形成第一调整放大器C101的输入端，第八PMOS管P108的漏极与第十NMOS管N110的漏极相连并形成第一调整放大器C101的输出端，第九PMOS管P109的栅漏相连并与该输出端相接。

第二调整放大器C102包括：

第六PMOS管P106、第七PMOS管P107及第九NMOS管N109；其中，第六PMOS管P106的栅极与第九NMOS管N109的栅极相连并形成第二调整放大器C102的输入端，第六PMOS管P106的漏极与第九NMOS管N109的漏极相连并形成第二调整放大器C102的输出端，第七PMOS管P107的栅漏相连并与该输出端相接。

图3所示的读取电路的读取过程如下：

首先，当译码单元202选择存储单元201并读取其位线电流IBL，此时由第二钳位电路209对位线电流IBL进行钳位，使其电流幅值不大于第一比较模块提供的电流Iref；

其次，通过第一比较模块203对第二钳位电路209控制形成的位线电流IBL’与第一比较模块203提供的电路Iref在比较节点E比较并输出第一读取信号VBL(即电流Iref-IBL’在比较节点E上形成的电压)；

接下来，由第二比较模块204通过比较第一比较模块203提供的第一读取信号VBL及阈值产生模块206提供的阈值信号并将该比较结果调整放大输出第二读取信号OUT1；在上述过程中，由于第二比较模块204的控制节点(如Y1、Y2)上的震荡波形使得为第二比较模块204提供偏置电流的晶体管结构(电流镜模块207)产生耦合电流，会导致偏置电流幅值增大比较模块无法正常工作，因此，在控制节点与上述晶体管结构(电流镜模块207)之间设置了限流管(如208a、208b)，当控制节点上的波形震荡时，限流管(如208a、208b)可以为提供偏置电流的晶体管结构(电流镜模块207)分担一部分耦合电流，使电流镜模块产生能够叠加在偏置电流上的耦合电流的能力减弱，这样晶体管结构(电流镜模块207)能够及时卸载产生的耦合电流，读取电路因而能够保持正常状态的工作模式；

最后，由输出单元205通过增强第二读取信号OUT1上述数据信号，输出标准逻辑“0”或“1”。

基于上述读取电路，本实施例还提供一种存储器，包括多个由存储单元组成的存储阵列及存储阵列的外围电路，所述外围电路包括上述读取电路，该读取电路能够对存储阵列的存储单元进行选择读取。

基于上述读取电路，本实施例还提供一种如图7所示的比较电路，与上述读取电路内部的第二比较模块(图4)类似。图7的比较电路包括：

阈值产生模块301，适于提供阈值信号Vref0；

比较模块302，适于将待检测信号V与阈值信号Vref0比较并输出比较结果；

电流镜模块303，适于为所述比较模块提供偏置电流Ic0；

至少一个控制节点(Z1、Z2)，适于传递偏置电流Ic0至所述比较模块并使所述电流镜模块产生耦合电流；

至少一个限流管(304a、304b)，设于电流镜模块303与对应控制节点(Z1、Z2)之间，适于限制电流镜模块303所产生的耦合电流。

上述限流管(304a、304b)，通过其控制端接入的驱动电压限制所述电流镜模块所产生的耦合电流，该驱动电压与阈值产生模块301产生的阈值信号Vref0相关，在本实施例中，驱动电压即为阈值信号Vref0。

参见图7，阈值产生模块301具体包括第一电流源A201、第二电流源A202和钳位电路，其中：

钳位电路具体包括：

第一PMOS管P201，其漏极接入第一电流源A201，源极接第一电平；

第一NMOS管N201，其源极接入第二电流源A202，漏极接第二电平；

调整放大器C201，其输入端接入第一NMOS管N201的源极，输出端与第一PMOS管P201和第一NMOS管N201的栅极相接；

由第一PMOS管P201的漏极输出阈值信号Vref0。

在上述结构中，第一电平是由外部电源直接提供；阈值产生模块301还包括与第一NMOS管N201漏漏相接的第二PMOS管P202，第二PMOS管P202的源极接外部电源(第一电平)，第二PMOS管P202的栅极接入使能信号(EN)。阈值产生模块301之所以设置两个电流源，是为了提高阈值产生模块输出阈值信号的驱动能力，使限流管控制端输入的驱动电压的驱动能力大大增强，不易受外界噪声干扰，从而使限流管及输出晶体管的本身的耦合性能进一步显著降低，以保证比较电路或读取电路的正常工作。在其他实施例中，阈值产生模块301理论上也可以设置多个电流源，但实际中，一般选择两个电流源，其驱动能力已满足实际要求。

调整放大器C201的具体结构可参考图5，调整放大器C201的结构与第一调整放大器C101的结构一致，此处不再赘述。

电流镜模块303同样在本实施例的比较电路内为比较模块302中所有控制节点提供偏置电流Ic0，其输出偏置电流Ic0的输出端有多个，各输出端同时向对应控制节点传递偏置电流Ic，图7中，电流镜模块303具体包括：

第三电流源A203；

输入晶体管N204，适于接入第三电流源A203输出的电流；

多个输出晶体管(N205a、N205b)，适于镜像流经输入晶体管的电流并输出偏置电流Ic至对应控制节点；输出晶体管的输出端对应于电流镜模块303的各输出端。

控制节点适于传递比较模块302产生的能够叠加在偏置电流Ic0上的耦合电流至对应输出晶体管；所述限流管设于对应输出晶体管与控制节点之间。

更进一步，图7的输入晶体管为第四NMOS管N204，输出晶体管为若干个第五NMOS管，图7同样仅给出第五NMOS管N205a及第五NMOS管N205b(其他输出晶体管的连接结构同N205a、N205b)：第四NMOS管N204漏栅相接、源极接地，其漏极接第三电流源A203的输出端，并与第五NMOS管N205a及第五NMOS管N205b同时共栅；第五NMOS管N205a及第五NMOS管N205b源极都接地，二者的漏极都输出偏置电流Ic0至对应控制节点，具体为：第五NMOS管N205a的漏极传递形成的偏置电流Ic0至控制节点Z1、第五NMOS管N205b的漏极传递形成的偏置电流Ic0至控制节点Z2。

从上述结构可知，限流管304a、304b具体是对应于控制节点Z1、Z2设置的，在本实施例中限流管为NMOS管，该NMOS管的源极与对应第五NMOS管N205a、N205b的漏极相接，其漏极与对应控制节点Z1、Z2相接，栅极接入驱动电压，在本实施例中由于驱动电压是由阈值信号Vref提供，限流管304a、304b的栅极都接入阈值信号Vref0。

图7中所标明的限流管208a、限流管208b、控制节点Y1及控制节点Y2仅为部分相对应限流管与控制节点的示意图：限流管304a为第六NMOS管N206，限流管304b为第七NMOS管N207；第六NMOS管N206的源极与第五NMOS管N205a的漏极相接、漏极与对应的控制节点Z1相接，栅极接入驱动电压(其栅极与第一PMOS管P201的漏极相接)；类似的，第七NMOS管N207的源极与第五NMOS管N205b的漏极相接、漏极与对应的控制节点Z2相接，栅极接入驱动电压(其栅极具体也与第一PMOS管的漏极相接)。其他相对应限流管与控制节点的结构同上所述。

在如图7所示的比较电路中，比较模块302包括由第二NMOS管N202、第三NMOS管N203、第三PMOS管P203、第四PMOS管P204构成的比较部分，由第五PMOS管P205、第六PMOS管P206构成的增益调整部分。上述晶体管的连接关系同图4的第二比较模块204(第二比较模块204包括由第二NMOS管N102、第三NMOS管N103、第三PMOS管P103、第四PMOS管P104构成的比较部分，由第五PMOS管P105、第六PMOS管P106构成的增益调整部分；上述晶体管与本实施例比较模块302中的晶体管一一对应)，此处不再赘述。

如图7所示的本实施例的比较电路通过比较待检测信号V及阈值产生模块301提供的阈值信号Vref0并将该比较结果调整放大并在节点Z3处输出比较结果OUT3。在上述过程中，由于比较模块302的控制节点Z1、Z2上的震荡波形使得为比较模块302提供偏置电流的电流镜模块303产生耦合电流，会导致偏置电流幅值增大且比较模块无法正常工作的问题，因此，在控制节点Z1、Z2与电流镜模块303的输出端之间设置了限流管304a、304b，当控制节点Z1、Z2的波形震荡时，限流管304a、304b可以为提供偏置电流的电流镜模块303分担部分耦合电流，使电流镜模块303产生能够叠加在偏置电流上的耦合电流的能力减弱，这样电流镜模块303能够及时卸载产生的耦合电流，读取电路因而能够保持正常状态的工作模式。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种读取电路，适于对存储器的存储单元进行选择读取，其特征在于，包括：

所述阈值产生模块，适于提供阈值信号；

所述电流镜模块，适于为所述第二比较模块提供偏置电流；

2.如权利要求1所述的读取电路，其特征在于，所述限流管通过其控制端接入的驱动电压限制所述电流镜模块所产生的耦合电流，所述驱动电压与所述阈值信号相关。

3.如权利要求2所述的读取电路，其特征在于，所述限流管的控制端接入所述阈值信号。

4.如权利要求3所述的读取电路，其特征在于，所述阈值产生模块包括第一电流源、第二电流源和第一钳位电路；

所述的第一钳位电路包括：

第一PMOS管，其漏极接入所述第一电流源，源极接第一电平；

第一NMOS管，其源极接入所述第二电流源，漏极接第二电平；

由所述第一PMOS管的漏极输出所述阈值信号。

5.如权利要求4所述的读取电路，其特征在于，所述第一电平由外部电源直接提供；所述阈值产生模块还包括与第一NMOS管漏漏相接的第二PMOS管，所述第二PMOS管的源极接所述外部电源，该第二PMOS管的栅极接入使能信号。

6.如权利要求1所述的读取电路，其特征在于，所述电流镜模块，包括：

第三电流源；

输入晶体管，适于接入所述第三电流源输出的电流；

7.如权利要求6所述的读取电路，其特征在于，所述输入晶体管为第四NMOS管，所述输出晶体管为若干个第五NMOS管，所述限流管为若干个第六NMOS管；所述第四NMOS管漏栅相接、源极接地，其漏极接所述第三电流源的输出端，并分别与所述第五NMOS管共栅；所述第五NMOS管源极接地，其漏极与对应第六NMOS管的源极相接；所述第六NMOS管的漏极与对应控制节点相接，其栅极接入所述驱动电压，所述驱动电压与所述阈值信号相关。

8.如权利要求1所述的读取电路，其特征在于，所述第一比较模块输入位线电流的一端设有第二钳位电路，适于对所述位线电流限幅。

9.如权利要求8所述的读取电路，其特征在于，所述第二钳位电路包括：

10.如权利要求9所述的读取电路，其特征在于，所述第二调整放大器包括第六PMOS管、第七PMOS管及第九NMOS管；所述第六PMOS管的栅极与第九NMOS管的栅极相连并形成所述第二调整放大器的输入端，所述第六PMOS管的漏极与第九NMOS管的漏极相连并形成所述第二调整放大器的输出端，所述第七PMOS管的栅漏相连并与该输出端相接。

11.如权利要求4所述的读取电路，其特征在于，所述第一调整放大器包括第八PMOS管、第九PMOS管及第十NMOS管；所述第八PMOS管的栅极与第十NMOS管的栅极相连并形成所述第一调整放大器的输入端，所述第八PMOS管的漏极与第十NMOS管的漏极相连并形成所述第一调整放大器的输出端，所述第九PMOS管的栅漏相连并与该输出端相接。

12.一种比较电路，其特征在于，包括：

阈值产生模块，适于提供阈值信号；

电流镜模块，适于为所述比较模块提供偏置电流；

13.如权利要求12所述的比较电路，其特征在于，所述限流管通过其控制端接入的驱动电压限制所述电流镜模块所产生的耦合电流，所述驱动电压与所述阈值信号相关。

14.如权利要求13所述的比较电路，其特征在于，所述限流管的控制端接入所述阈值信号。

15.如权利要求14所述的比较电路，其特征在于，所述阈值产生模块包括第一电流源、第二电流源和钳位电路；

所述的钳位电路包括：

第一PMOS管，其漏极接入所述第一电流源，源极接第一电平；

第一NMOS管，其源极接入所述第二电流源，漏极接第二电平；

由所述第一PMOS管的漏极输出所述阈值信号。

16.如权利要求15所述的比较电路，其特征在于，所述调整放大器包括第八PMOS管、第九PMOS管及第十NMOS管；所述第八PMOS管的栅极与第十NMOS管的栅极相连并形成所述调整放大器的输入端，所述第八PMOS管的漏极与第十NMOS管的漏极相连并形成所述调整放大器的输出端，所述第九PMOS管的栅漏相连并与该输出端相接。

17.如权利要求15所述的比较电路，其特征在于，所述第一电平由外部电源直接提供；所述阈值产生模块还包括与第一NMOS管漏漏相接的第二PMOS管，所述第二PMOS管的源极接所述外部电源，该第二PMOS管的栅极接入使能信号。

18.如权利要求12所述的比较电路，其特征在于，所述电流镜模块，包括：

第三电流源；

输入晶体管，适于接入所述第三电流源输出的电流；

19.如权利要求18所述的比较电路，其特征在于，

所述输入晶体管为第四NMOS管，所述输出晶体管为若干个第五NMOS管，所述限流管为若干个第六NMOS管；所述第四NMOS管漏栅相接、源极接地，其漏极接所述第三电流源的输出端，并分别与所述第五NMOS管共栅；所述第五NMOS管源极接地，其漏极与对应第六NMOS管的源极相接；所述第六NMOS管的漏极与对应控制节点相接，其栅极接入所述驱动电压，所述驱动电压与所述阈值信号相关。

20.一种存储器，包括至少一个存储单元，其特征在于，还包括权利要求1～11任一项所述的读取电路。