CN116469424A - 灵敏放大器及其驱动方法、存储器 - Google Patents
灵敏放大器及其驱动方法、存储器 Download PDFInfo
- Publication number
- CN116469424A CN116469424A CN202210027454.2A CN202210027454A CN116469424A CN 116469424 A CN116469424 A CN 116469424A CN 202210027454 A CN202210027454 A CN 202210027454A CN 116469424 A CN116469424 A CN 116469424A
- Authority
- CN
- China
- Prior art keywords
- node
- transistor
- electrode
- bit line
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 230000003321 amplification Effects 0.000 claims abstract description 20
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 20
- 238000002955 isolation Methods 0.000 claims description 20
- 230000008030 elimination Effects 0.000 claims description 6
- 238000003379 elimination reaction Methods 0.000 claims description 6
- 238000002360 preparation method Methods 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 47
- 239000003990 capacitor Substances 0.000 description 7
- 230000006978 adaptation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Dram (AREA)
Abstract
本公开涉及存储技术领域,提出一种灵敏放大器及其驱动方法、存储器,该灵敏放大器包括:放大电路、均压电路,放大电路包括:第一P型晶体管、第二P型晶体管、第一N型晶体管、第二N型晶体管,第一P型晶体管的第一极连接第三节点,第二极连接第一节点,栅极连接第一位线;第二P型晶体管的第一极连接第三节点,第二极连接第二节点,栅极连接第二位线;第一N型晶体管的第一极连接第一节点,第二极连接第四节点,栅极连接第一位线;第二N型晶体管的第一极连接第二节点,第二极连接第四节点,栅极连接第二位线;均压电路连接第一节点和第二节点,均压电路用于在电荷共享阶段连接第一节点和第二节点。该灵敏放大器可以提高信号放大的速度。
Description
技术领域
本公开涉及存储技术领域,尤其涉及一种灵敏放大器及其驱动方法、存储器。
背景技术
相关技术中,灵敏放大器在电荷消除阶段,分别与位线和反位线连接的两个节点之间可能会出现电位差,该电位差会导致灵敏放大器在信号放大阶段放大信号的速度降低。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
根据本公开的一个方面,提供一种灵敏放大器,该灵敏放大器包括:放大电路、均压电路,放大电路包括:第一P型晶体管、第二P型晶体管、第一N型晶体管、第二N型晶体管。第一P型晶体管的第一极连接第三节点,第二极连接第一节点,栅极连接第一位线;第二P型晶体管的第一极连接所述第三节点,第二极连接第二节点,栅极连接第二位线;第一N型晶体管的第一极连接所述第一节点,第二极连接第四节点,栅极连接所述第一位线;第二N型晶体管的第一极连接所述第二节点,第二极连接所述第四节点,栅极连接所述第二位线;均压电路连接所述第一节点和第二节点,所述均压电路用于在电荷共享阶段连接所述第一节点和所述第二节点。
本公开一种示例性实施例中,所述均压电路还连接预充电压端,所述均压电路还用于在预充电阶段,将所述预充电压端的预充电压传输到所述第一节点和所述第二节点。
本公开一种示例性实施例中,所述均压电路包括:第一晶体管、第二晶体管、第三晶体管。第一晶体管的第一极连接所述第一节点,第二极连接所述第二节点,栅极连接第一控制信号端;第二晶体管的第一极连接预充电压端,第二极连接所述第一节点,栅极连接预充控制端;第三晶体管的第一极连接预充电压端,第二极连接所述第二节点,栅极连接预充控制端。
本公开一种示例性实施例中,所述均压电路包括:第一晶体管、第二晶体管、第三晶体管。第一晶体管的第一极连接所述第一节点,第二极连接所述第二节点,栅极连接第一控制信号端;第二晶体管的第一极连接预充电压端,第二极连接所述第一节点,栅极连接所述第一控制信号端;第三晶体管的第一极连接预充电压端,第二极连接所述第二节点,栅极连接所述第一控制信号端。
本公开一种示例性实施例中,所述均压电路包括:第一晶体管、第二晶体管。第一晶体管的第一极连接所述第一节点,第二极连接所述第二节点,栅极连接第一控制信号端;第二晶体管的第一极连接预充电压端,第二极连接所述第一节点,栅极连接预充控制端。
本公开一种示例性实施例中,所述均压电路包括:第一晶体管、第二晶体管。第一晶体管的第一极连接所述第一节点,第二极连接所述第二节点,栅极连接第一控制信号端;第二晶体管的第一极连接预充电压端,第二极连接所述第一节点,栅极连接所述第一控制信号端。
本公开一种示例性实施例中,所述灵敏放大器还包括:偏移消除电路、隔离电路,偏移消除电路连接所述第一位线、第二位线、第一节点、第二节点、第二控制信号端,用于响应所述第二控制信号端的信号以连接所述第一位线和第一节点,以及用于响应所述第二控制信号端的信号以连接所述第二位线和第二节点;隔离电路连接所述第一位线、第二位线、第一节点、第二节点、第三控制信号端,用于响应所述第三控制信号端的信号以连接所述第一位线和第二节点,以及用于响应所述第三控制信号端的信号以连接所述第二位线和第一节点。
本公开一种示例性实施例中,所述偏移消除电路包括:第四晶体管、第五晶体管。第四晶体管的第一极连接所述第一节点,第二极连接所述第一位线,栅极连接所述第二控制信号端;第五晶体管的第一极连接所述第二节点,第二极连接所述第二位线,栅极连接所述第二控制信号端。
本公开一种示例性实施例中,所述隔离电路包括:第六晶体管、第七晶体管。第六晶体管的第一极连接所述第一位线,第二极连接所述第二节点,栅极连接所述第三控制信号端;第七晶体管的第一极连接所述第二位线,第二极连接所述第一节点,栅极连接所述第三控制信号端。
本公开一种示例性实施例中,所述第四晶体管、第五晶体管同为N型晶体管或同为P型晶体管。
本公开一种示例性实施例中,所述第六晶体管、第七晶体管同为N型晶体管或同为P型晶体管。根据本公开的一个方面,提供一种灵敏放大器驱动方法,用于驱动上述的灵敏放大器,当所述均压电路连接预充电压端时,所述驱动方法包括:
在预充电阶段,利用所述均压电路向所述第一节点、第二节点提供所述预充电压端的预设电压,利用所述偏移消除电路连接所述第一节点和第一位线,以及连接所述第二节点和第二位线,利用所述隔离电路连接所述第一节点和第二位线,以及连接所述第二节点和第一位线,同时向所述第三节点、第四节点提供所述预设电压;
在偏移消除阶段,利用所述偏移消除电路连接所述第一节点和第一位线,以及连接所述第二节点和第二位线,同时向所述第三节点提供第一电平,向所述第四节点提供第二电平;
在电荷共享阶段,利用所述均压电路连接所述第一节点和第二节点,同时向所述第三节点、第四节点提供所述预设电压;
在信号放大阶段,利用所述隔离电路连接所述第一节点和第二位线,以及连接所述第二节点和第一位线,同时向所述第三节点提供第一电平,向所述第四节点提供第二电平。
本公开一种示例性实施例中,所述驱动方法还包括:
在电荷消除阶段,向所述第三节点、第四节点写入所述预设电压,所述电荷消除阶段位于所述偏移消除阶段和所述电荷共享阶段之间。
本公开一种示例性实施例中,所述驱动方法还包括:
在放大准备阶段,利用所述隔离电路连接所述第一节点和第二位线,以及连接所述第二节点和第一位线,所述放大准备阶段位于所述电荷共享阶段和所述信号放大阶段之间。
根据本公开的一个方面,提供一种存储器,该存储器包括上述的灵敏放大器。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本公开一种示例性实施例中灵敏放大器的结构示意图;
图2为图1所示灵敏放大器一种示例性驱动方法中各个节点的时序图;
图3为本公开灵敏放大器另一种示例性实施例的结构示意图;
图4为本公开灵敏放大器一种示例性实施例中均压电路的结构示意图;
图5为图3所示灵敏放大器一种示例性驱动方法中各个节点的时序图;
图6为灵敏放大器在预充电阶段的等效状态图;
图7为灵敏放大器在偏移消除阶段的等效状态图;
图8为灵敏放大器在电荷共享阶段的等效状态图;
图9为灵敏放大器在信号放大阶段的等效状态图;
图10为灵敏放大器在电荷消除阶段的等效状态图;
图11为本公开灵敏放大器另一种示例性实施例中均压电路的结构示意图;
图12为本公开灵敏放大器另一种示例性实施例中均压电路的结构示意图;
图13为本公开灵敏放大器另一种示例性实施例中均压电路的结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而,示例实施例能够以多种形式实施,且不应被理解为限于在此阐述的范例;相反,提供这些实施例使得本公开将更加全面和完整,并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构,因而将省略它们的详细描述。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等;用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
如图1所示,为本公开一种示例性实施例中灵敏放大器的结构示意图。该灵敏放大器可以包括放大电路1、隔离电路2、偏移消除电路3。放大电路1可以包括:第一P型晶体管PM1、第二P型晶体管PM2、第一N型晶体管NM1、第二N型晶体管NM2。第一P型晶体管PM1的第一极连接第三节点N3,第二极连接第一节点SABLB,栅极连接第一位线BLT;第二P型晶体管PM2的第一极连接所述第三节点N3,第二极连接第二节点SABLT,栅极连接第二位线BLB;第一N型晶体管NM1的第一极连接所述第一节点SABLB,第二极连接第四节点N4,栅极连接所述第一位线BLT;第二N型晶体管NM2的第一极连接所述第二节点SABLT,第二极连接所述第四节点N4,栅极连接所述第二位线BLB。
偏移消除电路3可以包括:第四晶体管T4、第五晶体管T5。第四晶体管T4的第一极连接所述第一节点SABLB,第二极连接所述第一位线BLT,栅极连接所述第二控制信号端OC,用于接收偏移消除信号;第五晶体管T5的第一极连接所述第二节点SABLT,第二极连接所述第二位线BLB,栅极连接所述第二控制信号端OC,用于接收偏移消除信号。
隔离电路2可以包括:第六晶体管T6、第七晶体管T7。第六晶体管T6的第一极连接所述第一位线BLT,第二极连接所述第二节点SABLT,栅极连接所述第三控制信号端ISO,用于接收隔离信号;第七晶体管T7的第一极连接所述第二位线BLB,第二极连接所述第一节点SABLB,栅极连接所述第三控制信号端ISO,用于接收隔离信号。此外,第一位线BLT可以通过第八晶体管T8连接第一电容C1,第八晶体管T8的栅极连接第一字线WL-UP,第二位线BLB可以通过第九晶体管T9连接第二电容C2,第九晶体管T9的栅极连接第二字线WL-DN。第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9均可以为N型晶体管。
如图2所示,为图1所示灵敏放大器一种示例性驱动方法中各个节点的时序图。其中,OC表示第二控制信号端的时序图,ISO表示第三控制信号端的时序图,WL-UP表示第一字线的时序图,N3(虚线)表示第三节点的时序图,N4(实线)表示第四节点的时序图,SABLB(虚线)表示第一节点的时序图,SABLT(实线)表示第二节点的时序图,BLB(虚线)表示第二位线的时序图,BLT(实线)表示第一位线的时序图。该灵敏放大器的驱动方法可以包括四个阶段:预充电阶段t1、偏移消除阶段t2、电荷共享阶段t3、信号放大阶段t4。
在预充电阶段t1,向第二控制信号端OC提供偏移消除信号,以导通第四晶体管T4、第五晶体管T5,向第三控制信号端ISO提供隔离信号,以使第六晶体管T6、第七晶体管T7导通。预充电单元(未示出)可以向第一节点SABLB、第二节点SABLT、第三节点N3、第四节点N4提供相同的预充电压V1,以使得第一位线BLT、第二位线BLB、第一节点SABLB、第二节点SABLT、第三节点N3、第四节点N4的电压均等于预充电压V1。其中,预充电压V1可以为电源电压VDD的一半。
在偏移消除阶段t2,向第三节点N3提供第一电平,向第四节点N4提供第二电平。其中,第一电平可以为高电平,第二电平可以为低电平,例如,第一电平可以为电源电压VDD,第二电平可以为接地端的电压。同时,向第二控制信号端OC提供偏移消除信号,在一些实施例中,当第二控制信号端OC为N型晶体管时,向第二控制信号端OC提供的偏移消除信号为高电平电压,此时,第四晶体管T4、第五晶体管T5导通,第六晶体管T6、第七晶体管T7关断。在一些实施例中,当向第三节点N3提供的第一电平为高电平,向第四节点N4提供的第二电平为低电平时,由于第一P型晶体管PM1和第二P型晶体管PM2的放大差异,以及第一N型晶体管NM1和第二N型晶体管NM2的放大差异,第一节点SABLB和第二节点SABLT的电压会偏离预充电压V1。同时在一些情况下,第一节点SABLB的电压不等于第二节点SABLT的电压,例如,如图2所示,第一节点SABLB的电压小于第二节点SABLT的电压,且由于第一节点SABLB通过第四晶体管T4连接到第一位线BLT,第二节点SABLT通过第五晶体管T5连接到第二位线,因此,在t2阶段,第一位线BLT的电压也小于第二位线BLB的电压,从而可以有效取消由第一P型晶体管PM1和第二P型晶体管PM2的放大差异以及第一N型晶体管NM1和第二N型晶体管NM2的放大差异导致的偏移噪声。
在电荷共享阶段t3,将第三节点N3、第四节点N4恢复至预设电压,第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7均关断,同时,向第一字线WL-UP提供开启电压,第八晶体管T8导通,存储于第一电容C1的电平信号传输到第一位线BLT,第一电容C1的电平信号可以为低电平或高电平,在一些实施例中,当第一电容C1的电平信号为低电平时,第一位线BLT的电压被进一步拉低,如图2所示。
在信号放大阶段t4,向第三节点N3提供第一电平,向第四节点N4提供第二电平;第一位线BLT在电荷共享阶段被进一步拉低后,第一P型晶体管PM1开启,第一节点SABLB与第三节点N3导通,相应的,第二N型晶体管NM2开启,第二节点SABLT与第四节点N4导通,在一些实施例中,如图2所示,第一节点SABLB被上拉至第一电平,第二节点SABLT被下拉至第二电平,实现数据的放大。此时,向第三控制信号端ISO提供隔离信号,第六晶体管T6、第七晶体管T7导通,第四晶体管T4、第五晶体管T5关断,第一位线BLT与第二节点SABLT导通,第二位线BLB与第一节点SABLB导通,实现被放大数据的读出。
在一些实施例中,如图2所示,在电荷共享阶段t3,第一节点SABLB的电压小于第二节点SABLT的电压,在信号放大阶段t4初期第三节点N3对第一节点SABLB的上拉作用,以及第四节点对第二节点SABLT的下拉作用需要克服第一节点SABLB和第二节点SABLT本身的电压差h1,才能使得第一节点SABLB的电压大于第二节点SABLT的电压。因此,第一节点SABLB和第二节点SABLT本身的电压差h1会降低信号放大阶段t4初期第一节点SABLB和第二节点SABLT的电压差h2,从而导致放大电路1对信号的放大速度降低。
基于此,本示例性实施例还提供另一种灵敏放大器,如图3所示,为本公开灵敏放大器另一种示例性实施例的结构示意图。该灵敏放大器可以包括:放大电路1、均压电路4,放大电路1包括:第一P型晶体管PM1、第二P型晶体管PM2、第一N型晶体管NM1、第二N型晶体管NM2。第一P型晶体管PM1的第一极连接第三节点N3,第二极连接第一节点SABLB,栅极连接第一位线BLT;第二P型晶体管PM2的第一极连接所述第三节点N3,第二极连接第二节点SABLT,栅极连接第二位线BLB;第一N型晶体管NM1的第一极连接所述第一节点SABLB,第二极连接第四节点N4,栅极连接所述第一位线BLT;第二N型晶体管NM2的第一极连接所述第二节点SABLT,第二极连接所述第四节点N4,栅极连接所述第二位线BLB;均压电路4连接所述第一节点SABLB和第二节点SABLT,所述均压电路4用于在电荷共享阶段连接所述第一节点SABLB和所述第二节点SABLT。
本示例性实施例提供的灵敏放大器可以利用均压电路4在电荷共享阶段连接第一节点SABLB和所述第二节点SABLT,以使第一节点SABLB和所述第二节点SABLT的电压相等,从而降低了信号放大阶段初期第一节点SABLB对第二位线BLB的下拉作用,以及第二节点SABLT对第一位线BLT的上拉作用,从而提高了放大电路的信号放大速度。
本示例性实施例中,如图3所示,所述均压电路4还可以连接预充电压端VBLP,所述均压电路4还可以用于在预充电阶段,将所述预充电压端VBLP的预充电压传输到所述第一节点SABLB和所述第二节点SABLT,以实现对第一节点SABLB和第二节点SABLT的预充电。
本示例性实施例中,如图4所示,为本公开灵敏放大器一种示例性实施例中均压电路的结构示意图。所述均压电路4可以包括:第一晶体管T1、第二晶体管T2、第三晶体管T3。第一晶体管T1的第一极连接所述第一节点SABLB,第二极连接所述第二节点SABLT,栅极连接第一控制信号端EQ;第二晶体管T2的第一极连接预充电压端VBLP,第二极连接所述第一节点SABLB,栅极连接预充控制端PRE;第三晶体管T3的第一极连接预充电压端VBLP,第二极连接所述第二节点SABLT,栅极连接预充控制端PRE。
本示例性实施例中,如图3所示,所述灵敏放大器还可以包括:偏移消除电路3、隔离电路2,偏移消除电路3连接所述第一位线BLT、第二位线BLB、第一节点SABLB、第二节点SABLT、第二控制信号端OC,用于响应所述第二控制信号端OC的信号以连接所述第一位线BLT和第一节点SABLB,以及用于响应所述第二控制信号端OC的信号以连接所述第二位线BLB和第二节点SABLT;隔离电路2连接所述第一位线BLT、第二位线BLB、第一节点SABLB、第二节点SABLT、第三控制信号端ISO,用于响应所述第三控制信号端ISO的信号以连接所述第一位线BLT和第二节点SABLT,以及用于响应所述第三控制信号端ISO的信号以连接所述第二位线BLB和第一节点SABLB。
本示例性实施例中,如图3所示,所述偏移消除电路3可以包括:第四晶体管T4、第五晶体管T5。第四晶体管T4的第一极连接所述第一节点SABLB,第二极连接所述第一位线BLT,栅极连接所述第二控制信号端OC,用于接收偏移消除信号;第五晶体管T5的第一极连接所述第二节点SABLT,第二极连接所述第二位线BLB,栅极连接所述第二控制信号端OC,用于接收偏移消除信号。
本示例性实施例中,如图3所示,所述隔离电路2可以包括:第六晶体管T6、第七晶体管T7。第六晶体管T6的第一极连接所述第一位线BLT,第二极连接所述第二节点SABLT,栅极连接所述第三控制信号端ISO,用于接收隔离信号;第七晶体管T7的第一极连接所述第二位线BLB,第二极连接所述第一节点SABLB,栅极连接所述第三控制信号端ISO,用于接收隔离信号。
如图5所示,为图3所示灵敏放大器一种示例性驱动方法中各个节点的时序图。其中,EQ为第一控制信号端的时序图,PRE为预充控制端的时序,OC表示第二控制信号端的时序图,ISO表示第三控制信号端的时序图,WL-UP表示第一字线的时序图,N3(虚线)表示第三节点的时序图,N4(实线)表示第四节点的时序图,SABLB(虚线)表示第一节点的时序图,SABLT(实线)表示第二节点的时序图,BLB(虚线)表示第二位线的时序图,BLT(实线)表示第一位线的时序图。该灵敏放大器的驱动方法可以包括四个阶段:预充电阶段t1、偏移消除阶段t2、电荷共享阶段t3、信号放大阶段t4。
在预充电阶段t1,向第一控制信号端EQ提供均衡信号,以导通第一晶体管T1、第二晶体管T2,向第二控制信号端OC提供偏移消除信号,以导通第四晶体管T4、第五晶体管T5,向第三控制信号端ISO输入高电平电压提供隔离信号,以使第六晶体管T6、第七晶体管T7导通。如图6所示,为灵敏放大器在预充电阶段的等效状态图。第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7均导通。预充电压端VBLP可以向第一节点SABLB、第二节点SABLT提供预设电压,同时向第三节点N3、第四节点N4提供相同的预设电压,以使得第一位线BLT、第二位线BLB、第一节点SABLB、第二节点SABLT、第三节点N3、第四节点N4的电压均等于预设电压。
在偏移消除阶段t2,向第三节点N3提供第一电平,向第四节点N4提供第二电平,第一电平可以为高电平,第二电平可以为低电平。向第二控制信号端OC供偏移消除信号,在一些实施例中,当第二控制信号端OC为N型晶体管时,向第二控制信号端OC提供的偏移消除信号为高电平电压,此时,如图7所示,为灵敏放大器在偏移消除阶段的等效状态图。第四晶体管T4、第五晶体管T5导通,第一晶体管T1、第二晶体管T2、第三晶体管T3、第六晶体管T6、第七晶体管T7关断。在一些实施例中,当向第三节点N3提供的第一电平为高电平,向第四节点N4提供的第二电平为低电平时,由于第一P型晶体管PM1和第二P型晶体管PM2的放大差异,以及第一N型晶体管NM1和第二N型晶体管NM2的放大差异,第一节点SABLB和第二节点SABLT的电压会偏离预充电压V1。同时在一些情况下,第一节点SABLB的电压不等于第二节点SABLT的电压,例如,如图7所示,第一节点SABLB的电压小于第二节点SABLT的电压,且由于第一节点SABLB通过第四晶体管T4连接到第一位线BLT,第二节点SABLT通过第五晶体管T5连接到第二位线,因此,在t2阶段,第一位线BLT的电压也小于第二位线BLB的电压,从而可以有效取消由第一P型晶体管PM1和第二P型晶体管PM2的放大差异以及第一N型晶体管NM1和第二N型晶体管NM2的放大差异导致的偏移噪声。
在电荷共享阶段t3,将第三节点N3、第四节点N4恢复至预设电压,向第一控制信号端EQ提供均衡信号,如图8所示,为灵敏放大器在电荷共享阶段的等效状态图。第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7均关断。第一晶体管T1导通以连接第一节点SABLB和第二节点SABLT,从而使得第一节点SABLB和第二节点SABLT的电压相等。同时,第一电容C1的电平信号可以为低电平或高电平,在一些实施例中,当第一电容C1的电平信号为低电平时,第一位线BLT的电压被进一步拉低。
在信号放大阶段t4,向第三节点N3提供第一电平,向第四节点N4提供第二电平,向第三控制信号端ISO提供隔离信号。如图9所示,为灵敏放大器在信号放大阶段的等效状态图。第四晶体管T4、第五晶体管T5关断,第六晶体管T6、第七晶体管T7导通。第一P型晶体管PM1接收第一位线BLT的电压后导通,第一节点SABLB被上拉至高电位;第二N型晶体管NM2接收第二位线BLB的电压后导通,第二节点SABLT被下拉至低电位,放大电路根据第一节点SABLB和第二节点SABLT的电位感测放大后,读出存储数据至第一位线BLT和第二位线BLB,并对存储单元的电位进行数据恢复。
如图5所示,该灵敏放大器驱动方法还可以包括位于偏移消除阶段t2和所述电荷共享阶段t3之间的电荷消除阶段t5。如图10所示,为灵敏放大器在电荷消除阶段的等效状态图。在电荷消除阶段t5,可以向所述第三节点N3、第四节点N4提供预设电压,以使第三节点N3、第四节点N4的电压在电荷共享阶段t3前预充电至预设电压。
如图5所示,该灵敏放大器驱动方法还可以包括位于所述电荷共享阶段t3和所述信号放大阶段t4之间的放大准备阶段t6,灵敏放大器在放大准备阶段的等效状态图可以如图9所示。
在其他示例性实施例中,均压电路还可以为其他结构,例如,如图11所示,为本公开灵敏放大器另一种示例性实施例中均压电路的结构示意图。所述均压电路4可以包括:第一晶体管T1、第二晶体管T2、第三晶体管T3。第一晶体管T1的第一极连接所述第一节点SABLB,第二极连接所述第二节点SABLT,栅极连接第一控制信号端EQ;第二晶体管T2的第一极连接预充电压端VBLP,第二极连接所述第一节点SABLB,栅极连接所述第一控制信号端EQ;第三晶体管T3的第一极连接预充电压端VBLP,第二极连接所述第二节点SABLT,栅极连接所述第一控制信号端EQ,该均压电路中的预充电压端VBLP在电荷共享阶段不提供预充电压。
再例如,如图12所示,为本公开灵敏放大器另一种示例性实施例中均压电路的结构示意图。所述均压电路4可以包括:第一晶体管T1、第二晶体管T2。第一晶体管T1的第一极连接所述第一节点SABLB,第二极连接所述第二节点SABLT,栅极连接第一控制信号端EQ;第二晶体管T2的第一极连接预充电压端VBLP,第二极连接所述第一节点SABLB,栅极连接预充控制端PRE,本实施例中的电路结构能够有效降低晶体管的数量,同时有利于在对应版图设计中缩小电路元件占用的面积。
再例如,如图13所示,为本公开灵敏放大器另一种示例性实施例中均压电路的结构示意图。所述均压电路4可以包括:第一晶体管T1、第二晶体管T2。第一晶体管T1的第一极连接所述第一节点SABLB,第二极连接所述第二节点SABLT,栅极连接第一控制信号端EQ;第二晶体管T2的第一极连接预充电压端VBLP,第二极连接所述第一节点SABLB,栅极连接所述第一控制信号端EQ。该均压电路中的预充电压端VBLP在电荷共享阶段不提供预设电压,本实施例中的电路结构不需要额外设置预充控制端PRE,通过第一控制信号端EQ即可实现对电路的预充电,同时降低了输入端口的数量,并且也降低了晶体管的数量,有利于在对应版图设计中缩小电路元件占用的面积。
本示例性实施例还提供一种灵敏放大器驱动方法,用于驱动上述的灵敏放大器,当所述均压电路连接预充电压端时,所述驱动方法包括:
在预充电阶段,利用所述均压电路向所述第一节点、第二节点提供所述预充电压端的预设电压,利用所述偏移消除电路连接所述第一节点和第一位线,以及连接所述第二节点和第二位线,利用所述隔离电路连接所述第一节点和第二位线,以及连接所述第二节点和第一位线,同时向所述第三节点、第四节点提供所述预设电压;
在偏移消除阶段,利用所述偏移消除电路连接所述第一节点和第一位线,以及连接所述第二节点和第二位线,同时向所述第三节点提供第一电平,向所述第四节点提供第二电平;
在电荷共享阶段,利用所述均压电路连接所述第一节点和第二节点,同时向所述第三节点、第四节点提供所述预充电压;
在信号放大阶段,利用所述隔离电路连接所述第一节点和第二位线,以及连接所述第二节点和第一位线,同时向所述第三节点提供第一平电,向所述第四节点提供第二电平。
本示例性实施例提供灵敏放大器驱动方法在上述内容中已经做出详细说明,此处不再赘述。
本示例性实施例还提供一种存储器,该存储器包括上述的灵敏放大器。
本领域技术人员在考虑说明书及实践这里公开的内容后,将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由权利要求指出。
应当理解的是,本公开并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。
Claims (15)
1.一种灵敏放大器,其特征在于,包括:
放大电路,包括:
第一P型晶体管,第一极连接第三节点,第二极连接第一节点,栅极连接第一位线;
第二P型晶体管,第一极连接所述第三节点,第二极连接第二节点,栅极连接第二位线;
第一N型晶体管,第一极连接所述第一节点,第二极连接第四节点,栅极连接所述第一位线;
第二N型晶体管,第一极连接所述第二节点,第二极连接所述第四节点,栅极连接所述第二位线;
均压电路,连接所述第一节点和第二节点,所述均压电路用于在电荷共享阶段连接所述第一节点和所述第二节点。
2.根据权利要求1所述的灵敏放大器,其特征在于,所述均压电路还连接预充电压端,所述均压电路还用于在预充电阶段,将所述预充电压端的预充电压传输到所述第一节点和所述第二节点。
3.根据权利要求2所述的灵敏放大器,其特征在于,所述均压电路包括:
第一晶体管,第一极连接所述第一节点,第二极连接所述第二节点,栅极连接第一控制信号端;
第二晶体管,第一极连接预充电压端,第二极连接所述第一节点,栅极连接预充控制端;
第三晶体管,第一极连接预充电压端,第二极连接所述第二节点,栅极连接所述预充控制端。
4.根据权利要求2所述的灵敏放大器,其特征在于,所述均压电路包括:
第一晶体管,第一极连接所述第一节点,第二极连接所述第二节点,栅极连接第一控制信号端;
第二晶体管,第一极连接预充电压端,第二极连接所述第一节点,栅极连接所述第一控制信号端;
第三晶体管,第一极连接预充电压端,第二极连接所述第二节点,栅极连接所述第一控制信号端。
5.根据权利要求2所述的灵敏放大器,其特征在于,所述均压电路包括:
第一晶体管,第一极连接所述第一节点,第二极连接所述第二节点,栅极连接第一控制信号端;
第二晶体管,第一极连接预充电压端,第二极连接所述第一节点,栅极连接预充控制端。
6.根据权利要求2所述的灵敏放大器,其特征在于,所述均压电路包括:
第一晶体管,第一极连接所述第一节点,第二极连接所述第二节点,栅极连接第一控制信号端;
第二晶体管,第一极连接预充电压端,第二极连接所述第一节点,栅极连接所述第一控制信号端。
7.根据权利要求1或2所述的灵敏放大器,其特征在于,所述灵敏放大器还包括:
偏移消除电路,连接所述第一位线、第二位线、第一节点、第二节点、第二控制信号端,用于响应所述第二控制信号端的信号以连接所述第一位线和第一节点,以及用于响应所述第二控制信号端的信号以连接所述第二位线和第二节点;
隔离电路,连接所述第一位线、第二位线、第一节点、第二节点、第三控制信号端,用于响应所述第三控制信号端的信号以连接所述第一位线和第二节点,以及用于响应所述第三控制信号端的信号以连接所述第二位线和第一节点。
8.根据权利要求7所述的灵敏放大器,其特征在于,所述偏移消除电路包括:
第四晶体管,第一极连接所述第一节点,第二极连接所述第一位线,栅极连接所述第二控制信号端;
第五晶体管,第一极连接所述第二节点,第二极连接所述第二位线,栅极连接所述第二控制信号端。
9.根据权利要求7所述的灵敏放大器,其特征在于,所述隔离电路包括:
第六晶体管,第一极连接所述第一位线,第二极连接所述第二节点,栅极连接所述第三控制信号端;
第七晶体管,第一极连接所述第二位线,第二极连接所述第一节点,栅极连接所述第三控制信号端。
10.根据权利要求8所述的灵敏放大器,其特征在于,所述第四晶体管、第五晶体管同为N型晶体管或同为P型晶体管。
11.根据权利要求9所述的灵敏放大器,其特征在于,所述第六晶体管、第七晶体管同为N型晶体管或同为P型晶体管。
12.一种灵敏放大器驱动方法,用于驱动权利要求7-11任一项所述的灵敏放大器,其特征在于,当所述均压电路连接预充电压端时,所述驱动方法包括:
在预充电阶段,利用所述均压电路向所述第一节点、第二节点提供所述预充电压端的预设电压,利用所述偏移消除电路连接所述第一节点和第一位线,以及连接所述第二节点和第二位线,利用所述隔离电路连接所述第一节点和第二位线,以及连接所述第二节点和第一位线,同时向所述第三节点、第四节点提供所述预设电压;
在偏移消除阶段,利用所述偏移消除电路连接所述第一节点和第一位线,以及连接所述第二节点和第二位线,同时向所述第三节点提供第一电平,向所述第四节点提供第二电平;
在电荷共享阶段,利用所述均压电路连接所述第一节点和第二节点,同时向所述第三节点、第四节点提供所述预设电压;
在信号放大阶段,利用所述隔离电路连接所述第一节点和第二位线,以及连接所述第二节点和第一位线,同时向所述第三节点提供第一电平,向所述第四节点写入第二电平。
13.根据权利要求12所述的灵敏放大器驱动方法,其特征在于,所述驱动方法还包括:
在电荷消除阶段,向所述第三节点、第四节点写入所述预设电压,所述电荷消除阶段位于所述偏移消除阶段和所述电荷共享阶段之间。
14.根据权利要求12所述的灵敏放大器驱动方法,其特征在于,所述驱动方法还包括:
在放大准备阶段,利用所述隔离电路连接所述第一节点和第二位线,以及连接所述第二节点和第一位线,所述放大准备阶段位于所述电荷共享阶段和所述信号放大阶段之间。
15.一种存储器,其特征在于,包括权利要求1-11任一项所述的灵敏放大器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210027454.2A CN116469424A (zh) | 2022-01-11 | 2022-01-11 | 灵敏放大器及其驱动方法、存储器 |
PCT/CN2022/104447 WO2023134138A1 (zh) | 2022-01-11 | 2022-07-07 | 灵敏放大器及其驱动方法、存储器 |
US18/166,476 US20230223072A1 (en) | 2022-01-11 | 2023-02-08 | Sense amplifier, method for driving sense amplifier, and memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210027454.2A CN116469424A (zh) | 2022-01-11 | 2022-01-11 | 灵敏放大器及其驱动方法、存储器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116469424A true CN116469424A (zh) | 2023-07-21 |
Family
ID=87179365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210027454.2A Pending CN116469424A (zh) | 2022-01-11 | 2022-01-11 | 灵敏放大器及其驱动方法、存储器 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN116469424A (zh) |
WO (1) | WO2023134138A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117174137A (zh) * | 2023-10-31 | 2023-12-05 | 长鑫存储技术有限公司 | 灵敏放大器及其修补方法、存储器 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116994616B (zh) * | 2023-08-17 | 2024-02-27 | 合芯科技(苏州)有限公司 | 灵敏放大器、静态随机存储器及灵敏放大器的控制方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8928357B1 (en) * | 2013-10-11 | 2015-01-06 | Nanya Technology Corporation | Sense amplifier with cross-coupled transistor pair |
CN105225688B (zh) * | 2015-11-09 | 2018-01-23 | 中国人民解放军国防科学技术大学 | 一种超低功耗高速强适应性的灵敏放大器结构 |
KR102431351B1 (ko) * | 2017-09-13 | 2022-08-11 | 주식회사 디비하이텍 | 반전력 버퍼 증폭기 |
CN109257024B (zh) * | 2018-09-29 | 2022-06-17 | 上海华虹宏力半导体制造有限公司 | 灵敏放大器电路 |
-
2022
- 2022-01-11 CN CN202210027454.2A patent/CN116469424A/zh active Pending
- 2022-07-07 WO PCT/CN2022/104447 patent/WO2023134138A1/zh unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117174137A (zh) * | 2023-10-31 | 2023-12-05 | 长鑫存储技术有限公司 | 灵敏放大器及其修补方法、存储器 |
CN117174137B (zh) * | 2023-10-31 | 2024-02-06 | 长鑫存储技术有限公司 | 灵敏放大器及其修补方法、存储器 |
Also Published As
Publication number | Publication date |
---|---|
WO2023134138A1 (zh) | 2023-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112767975B (zh) | 灵敏放大器及其控制方法 | |
KR0177776B1 (ko) | 고집적 반도체 메모리 장치의 데이타 센싱회로 | |
CN111863052A (zh) | 灵敏放大器、存储器和灵敏放大器的控制方法 | |
CN116469424A (zh) | 灵敏放大器及其驱动方法、存储器 | |
CN113470705B (zh) | 灵敏放大器、存储器和数据读出方法 | |
US8295112B2 (en) | Sense amplifiers and exemplary applications | |
US4370737A (en) | Sense amplifier and sensing methods | |
US5982689A (en) | Amplifier circuit of latch type which is used for semiconductor memory device | |
CN112447208A (zh) | 灵敏放大器及其驱动方法、存储器 | |
CN111863050A (zh) | 灵敏放大器、存储器和灵敏放大器的控制方法 | |
JPH03283194A (ja) | 半導体記憶装置 | |
CN114400029B (zh) | 读出电路及其方法 | |
JP2001043682A (ja) | 半導体装置 | |
CN109166598B (zh) | 灵敏放大器电路、存储器及信号放大方法 | |
KR0161881B1 (ko) | 메모리의 데이타 읽기회로 | |
US10522215B2 (en) | Reading circuit and method | |
US6292418B1 (en) | Semiconductor memory device | |
JPH0462437B2 (zh) | ||
KR100195633B1 (ko) | 출력하한값에 대한 리미트기능을 갖는 증폭회로 및 상보형 증폭 회로 | |
KR100641855B1 (ko) | 반도체 기억장치 | |
JP2001216785A (ja) | ラッチ型センスアンプ及びその作動方法 | |
US20230223072A1 (en) | Sense amplifier, method for driving sense amplifier, and memory | |
KR100484255B1 (ko) | 감지증폭기의 동작시 노이즈가 감소된 반도체 메모리 장치 | |
KR0165565B1 (ko) | 데이터 판독회로 | |
JP2000048574A (ja) | センスアンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |