CN115065358B - Io驱动电路及芯片 - Google Patents

Abstract

本发明提供了一种IO驱动电路及芯片，通过在第一驱动模块中增加第一至第二选择开关，控制输入输出单元的四个输入端的输入数据的来源，并通过在第一驱动模块中增加第三至第四选择开关，控制输入输出单元形成单端输出推挽结构或差分输出结构，进而达到单端输出和差分输出共用同一个输入输出单元的目的，节省了面积。进一步设置第二驱动模块，以实现单端模式和片内端接电阻模式的复用，进而可以将单端驱动电路、差分驱动电路及片内终端电阻三种电路进行合并，以进一步有效的节省芯片面积，降低芯片成本。

Description

IO驱动电路及芯片

技术领域

本发明涉及IO端口电路技术领域，特别涉及一种IO驱动电路及芯片。

背景技术

IO(input-output，输入输出)端口电路是芯片中的基本模块之一，它的主要作用是提供封装引脚到芯片内部之间的接口，将外部信号引入芯片内部进行逻辑功能的实现并把结果输出给芯片外部的电路，并且根据需要可以进行配置来支持多种不同的接口标准。

IO端口电路根据信号的传输方向的不同可以分为驱动电路和接收电路，其中，IO驱动电路根据协议标准的不同又可以分为单端驱动电路(用于支持LVCMOS等单端传输协议)以及差分驱动电路(用于支持LVDS协议等传输协议)。与此同时，为了保证高速数据传输时的信号完整性并降低片外设计的复杂度，通常在芯片内部还为IO端口设置片内终端电阻(ODT)，以减小传输线的反射，解决信号在传输过程中遇到阻抗突变产生的反射。

目前的IO驱动电路中，单端驱动电路、差分驱动电路及片内终端电阻，通常被设计为三个相互独立的电路，电路复杂，而且该IO驱动电路在实际工作时，在某一时刻只会工作在特定的模式下，且IO驱动电路的MOS管尺寸较大，因此三个相互独立的电路设计会造成芯片面积的浪费，特别是近年来随着芯片IO端口的数目不断增加，IO端口电路占据芯片的面积也越来越大，增加了芯片的成本。

发明内容

本发明的目的在于提供一种IO驱动电路及芯片，可以至少能够通过同一驱动电路模块支持单端驱动模式和差分驱动模式，以简化电路结构，并有效的节省芯片面积，降低芯片成本。

为实现上述目的，本发明提供一种IO驱动电路，所述IO驱动电路具有第一驱动模块，所述第一驱动模块包括：

第一至第四电平移位器，第一电平移位器和第四电平移位器均为单端输出的电平移位器且均接入第二数据信号，第二电平移位器和第三电平移位器为差分输出的电平移位器，均接入第一数据信号；

第一输出驱动电路，包括输入输出单元、第一至第四镜像MOS管以及第一至第二电流源，第一镜像MOS管耦接在所述输入输出单元和电源之间，第二镜像MOS管耦接在所述输入输出单元和地之间，第三镜像MOS管耦接在所述电源和第一电流源之间，第四镜像MOS管耦接在第二电流源和地之间，所述输入输出单元的第一输入端耦接所述第二电平移位器的一差分输出端，所述输入输出单元的第二输入端耦接所述第三电平移位器的一差分输出端；

第一至第四选择开关，第一选择开关的一端耦接所述输入输出单元的第三输入端且另一端选择性耦接所述第一电平移位器的输出端或所述第二电平移位器的另一差分输出端，第二选择开关的一端耦接所述输入输出单元的第四输入端且另一端选择性耦接所述第四电平移位器的输出端或所述第三电平移位器的另一差分输出端，第三选择开关的一端耦接所述第一镜像MOS管的栅极且另一端选择接地或者耦接所述第三镜像MOS管的栅极，第四选择开关的一端耦接所述第二镜像MOS管的栅极且另一端选择性耦接所述第四镜像MOS管的栅极或者接所述电源。

可选的，在单端模式下，所述第一选择开关的另一端耦接所述第一电平移位器的输出端，所述第二选择开关的另一端耦接所述第四电平移位器的输出端，所述第三选择开关的另一端接地，所述第四选择开关的另一端接电源；在差分模式下，所述第一选择开关的另一端耦接所述第二电平移位器的另一差分输入端，所述第二选择开关的另一端耦接所述第三电平移位器的另一差分输入端，所述第三选择开关的另一端耦接所述第三镜像MOS管的栅极，所述第四选择开关的另一端耦接所述第四镜像MOS管的栅极。

可选的，所述输入输出单元包括第一至第四输出MOS管；其中，第一输出MOS管的栅极为所述输入输出单元的第一输入端，第二输出MOS管的栅极为所述输入输出单元的第二输入端，第三输出MOS管的栅极为所述输入输出单元的第三输入端，第四输出MOS管的栅极为所述输入输出单元的第四输入端；所述第一输出MOS管和所述第二输出MOS管的漏极相互耦接；所述第三输出MOS管和所述第四输出MOS管的漏极相互耦接；所述第一输出MOS管的源极和所述第三输出MOS管的源极相互耦接且耦接所述第一镜像MOS管的漏极；所述第二输出MOS管的源极和所述第四输出MOS管的源极相互耦接且耦接所述第二镜像MOS管的漏极。

可选的，所述第一驱动模块还包括：

第一预驱动电路，耦接在所述第一选择开关的一端和所述输入输出单元的第三输入端之间；

第二预驱动电路，耦接在所述第二电平移位器的一差分输出端和所述输入输出单元的第一输入端之间；

第三预驱动电路，耦接在所述第三电平移位器的一差分输出端和所述输入输出单元的第二输入端之间；

第四预驱动电路，耦接在所述第二选择开关的一端和所述输入输出单元的第四输入端之间。

可选的，所述IO驱动电路还具有第二驱动模块，所述第二驱动模块接入所述第一数据信号并用于实现单端模式和片内端接电阻模式的复用。

可选的，在所述第一驱动模块被配置为所述单端模式时，所述第一驱动模块为所述第二驱动模块的一个分支电路。

可选的，所述第二驱动模块包括：

第五至第六电平移位器，均接入所述第一数据信号；

第二输出驱动电路，耦接第五至第六电平移位器且具有至少一支输出驱动支路，且其中至少一支所述输出驱动支路被所述单端模式和所述片内端接电阻模式复用。

可选的，所述第二输出驱动电路中，被复用的输出驱动支路包括上输出MOS管、下输出MOS管、与逻辑电路、或逻辑电路，所述上输出MOS管和所述下输出MOS管的漏极相互耦接并耦接至所述第二输出驱动电路的输出端，所述上输出MOS管的源极接所述电源，所述下输出MOS管的源极接地；所述与逻辑电路的输出端耦接所述上输出MOS管的栅极，所述与逻辑电路的一输入端耦接所述第五电平移位器的输出端，所述与逻辑电路的另一输入端接入一使能信号；所述或逻辑电路的输出端耦接所述下输出MOS管的栅极，所述或逻辑电路的一输入端耦接所述第六电平移位器的输出端，所述或逻辑电路的另一输入端接入所述使能信号的反相信号。

可选的，所述第二输出驱动电路中，未被复用的输出驱动支路包括上输出MOS管和下输出MOS管，所述上输出MOS管和所述下输出MOS管的漏极相互耦接并耦接至所述第二输出驱动电路的输出端，所述上输出MOS管的源极接所述电源，所述下输出MOS管的源极接地，所述上输出MOS管的栅极耦接所述第五电平移位器，所述下输出MOS管的栅极耦接所述第六电平移位器。

可选的，所述第二驱动模块还包括第五预驱动电路和第六预驱动电路，所述第五预驱动电路耦接第五电平移位器的输出端，所述第六预驱动电路耦接第六电平移位器的输出端；所述第二输出驱动电路中的多个输出驱动支路由同一所述第五预驱动电路和所述第六预驱动电路驱动，或者，所述第二输出驱动电路中的各个输出驱动支路由一一对应设置的所述第五预驱动电路和所述第六预驱动电路驱动。

基于同一发明构思，本发明还提供一种芯片，其包括如本发明所述的IO驱动电路。

与现有技术相比，本发明的技术方案，至少具有以下有益效果之一：

1、通过在第一驱动模块(例如传统的差分)中增加第一至第二选择开关，控制输入输出单元的四个输入端的输入数据的来源，并通过在第一驱动模块中增加第三至第四选择开关，控制输入输出单元形成单端输出推挽结构或差分输出结构，进而达到单端输出和差分输出共用同一个输入输出单元的目的，节省了面积。

2)进一步设置第二驱动模块，以实现单端模式和片内端接电阻模式的复用，进而可以将单端驱动电路、差分驱动电路及片内终端电阻三种电路进行合并，一方面简化了设计，另一方面也能够进一步有效的节省芯片面积，降低芯片成本。

3)在第二驱动模块中被复用的输出驱动支路中增加与逻辑电路和或逻辑电路，实现相应的输出MOS管的栅极电压的控制，且在需要第二驱动模块配置为单端输出时，与逻辑电路和或逻辑电路的输出仍然来自前级的驱动电路，在需要第二驱动模块配置为片内终端电阻时，与逻辑电路的输出为低电平，从而使其连接的上输出MOS管的栅极接地形成电阻，或逻辑电路的输出为高电平，从而使其连接的下输出MOS管的栅极接高电平形成电阻。

附图说明

图1是本发明第一实施例的IO驱动电路的结构示意图。

图2是本发明第二实施例的IO驱动电路的结构示意图。

其中，附图标记如下:

101-第一电平移位器，102-第二电平移位器，103-第三电平移位器，104-第四电平移位器，201-第五电平移位器，202-第六电平移位器，105-第一预驱动电路，106-第二预驱动电路，107-第三预驱动电路，108-第四预驱动电路，203-第五预驱动电路，204-第六预驱动电路，110-第一选择开关，111-第二选择开关，130-第一输出MOS管，131-第二输出MOS管，132-第三输出MOS管，133-第四输出MOS管，120-第一镜像MOS管，121-第二镜像MOS管，122-第三镜像MOS管，123-第四镜像MOS管，124-第一电流源，124-第二电流源，205-第一输出驱动支路的上输出MOS管，206-第一输出驱动支路的下输出MOS管，207-第二输出驱动支路的上输出MOS管，208-第二输出驱动支路的下输出MOS管，209-第三输出驱动支路的上输出MOS管，210-第三输出驱动支路的下输出MOS管，211-第二输出驱动支路的与逻辑电路，212-第二输出驱动支路的或逻辑电路，213-第三输出驱动支路的与逻辑电路，214-第三输出驱动支路的或逻辑电路，PAD A-第一输出端，PAD B-第二输出端，Data PADA-第一数据信号，Data PADB-第二数据信号。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。自始至终相同附图标记表示相同的元件。应当明白，当元件被称为"耦接到"、“耦接”其它元件时，其可以直接地耦接其它元件，或者可以存在居间的元件。相反，当元件被称为"直接耦接到"其它元件时，则不存在居间的元件。在此使用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚的指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任何及所有组合。

以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

第一实施例

请参考图1，本实施例提供一种IO驱动电路，该IO驱动电路具有第一驱动模块100，所述第一驱动模块100可以实现差分输出模式(简称差分模式)或者单端输出模式(简称单端模式)的复用。

本实施例的IO驱动电路，信号总体方向沿着图1中从左侧至右，最左端是从芯片内部进入IO驱动电路的数据信号，分为第一数据信号Data PADA和第二数据信号Data PADB。右端的PAD A和PAD B分别代表芯片的两个输入输出端口，这两个输入输出端口可以作为独立的单端输入输出端口，也可以作为互补端口形成一对差分的输入输出端口，这取决于第一驱动模块100被配置为单端模式还是差分模式。

其中，第一驱动模块100的电路结构，可以通过对现有的差分输出驱动电路的结构进行改进而获得。

本实施例中，所述第一驱动模块100包括三级结构，第一级为第一至第四电平移位器101～104，第二级为第一至第四预驱动电路105～108，第三级为第一输出驱动电路。

第一至第四电平移位器101～104用于将芯片内部的低压转换为输出所需要的高压信号。其中，第二电平移位器102和第三电平移位器103均为差分输出的电平移位器且均接入第一数据信号Data PADA，第二电平移位器102和第三电平移位器103均具有两个互补的输出端，这两个互补的输出端可以输出频率相同，相位相反的一组差分信号。第一电平移位器101和第四电平移位器104均为单端输出的电平移位器且均接入第二数据信号DataPADB。

第一至第四预驱动电路105～108用于增强第一支第四电平移位器101～104中相应电平移位器的输出驱动能力，以更好地驱动第一输出驱动电路中的输出MOS管。第一至第四预驱动电路105～108可以作为独立电路，也可以合并到第一支第四电平移位器101～104中相应的电平移位器中，本示例以第一至第四预驱动电路105～108均作为独立于第四电平移位器101～104之外的电路进行描述。

第一输出驱动电路用以驱动芯片外的负载电路，其主要由MOS管构建，具体包括输入输出单元100a、第一至第四镜像MOS管120～123、第一至第二电流源124～125。

作为一种示例，输入输出单元100a包括第一至第四输出MOS管130～133。且当第一镜像MOS管120、第三镜像MOS管122、第一输出MOS管130和第三输出MOS管132均为PMOS管时，第二镜像MOS管121、第四镜像MOS管123、第二输出MOS管131和第四输出MOS管133均为NMOS管。

其中，第一输出MOS管130的栅极为所述输入输出单元100a的第一输入端，且耦接第二预驱动电路106的输出端，由此第一输出MOS管130的栅极通过耦接第二预驱动电路106来实现与所述第二电平移位器102的一差分输出端的耦接；第二输出MOS管131的栅极为所述输入输出单元100a的第二输入端，且耦接第三预驱动电路107的输出端，由此第二输出MOS管131的栅极通过耦接第三预驱动电路107来实现与所述第三电平移位器103的一差分输出端的耦接；第三输出MOS管132的栅极为所述输入输出单元100a的第三输入端，且耦接第一预驱动电路105的输出端，由此第三输出MOS管132的栅极通过耦接第一预驱动电路105来实现与第一选择开关111的一端的耦接；第四输出MOS管133的栅极为所述输入输出单元100a的第四输入端，且耦接第四预驱动电路108的输出端，由此第四输出MOS管133的栅极通过耦接第四预驱动电路108来实现与第二选择开关111的一端的耦接。

所述第一输出MOS管130和所述第二输出MOS管131的漏极相互连接接且连接节点耦接至输入输出端口PAD A。所述第三输出MOS管132和所述第四输出MOS管133的漏极相互连接且连接节点耦接至输入输出端口PAD B。所述第一输出MOS管130的源极和所述第三输出MOS管132的源极相互耦接且耦接所述第一镜像MOS管120的漏极。所述第二输出MOS管131的源极和所述第四输出MOS管133的源极相互耦接且耦接所述第二镜像MOS管121的漏极。第一镜像MOS管120的源极耦接电源Vccio，第二镜像MOS管121的源极接地，第三镜像MOS管122的栅极和漏极短接且耦接第一电流源124的一端，第三镜像MOS管122的漏极耦接电源Vccio，第四镜像MOS管123的漏极和栅极短接且耦接第二电流源125的一端，第四镜像MOS管123的源极接地。第一电流源124和第二电流源125在第一至第四镜像MOS管120～123构成电流镜时，用于产生进入电流镜的偏置电流。

本实施例中，所述第一驱动模块IO还包括第一选择开关110、第二选择开关111、第三选择开关126和第四选择开关127。第一选择开关110、第二选择开关111、第三选择开关126和第四选择开关127可以传输管开关的形式实现。

第一选择开关110的一端(即110的“1”端)耦接第一预驱动电路105的输入端，另一端选择性耦接所述第一电平移位器101的输出端(即110的“1”端与“2”端接通)或所述第二电平移位器102的另一差分输出端(即110的“1”端与“3”端接通)。第一选择开关110用于选择实现第三输出MOS管132的栅极的输入信号来自第一电平移位器101的输出端，还是来自第二电平移位器102的互补输出端(即另一差分输出端)，即第一选择开关110能够实现第三输出MOS管132的输入数据选择。

第二选择开关111的一端(即111的“1”端)耦接第四预驱动电路108的输入端，另一端选择性耦接所述第四电平移位器104的输出端(即111的“1”端与“3”端接通)或所述第三电平移位器103的另一差分输出端(即111的“1”端与“2”端接通)。第二选择开关111用于选择实现第四输出MOS管133的栅极的输入信号来自第四电平移位器104的输出端，还是来自第三电平移位器103的互补输出端(即另一差分输出端)，即第二选择开关111能够实现第四输出MOS管133的输入数据选择。

第三选择开关126的一端(即126的“1”端)耦接所述第一镜像MOS管120的栅极，另一端选择接地(即126的“1”端与“2”端接通)或者耦接所述第三镜像MOS管122的栅极(即126的“1”端与“3”端接通)。第三选择开关126用于选择接第三镜像MOS管122的栅极形成电流镜结构，或者接地形成电阻。

第四选择开关127的一端(即127的“1”端)耦接所述第二镜像MOS管121的栅极，另一端选择性耦接所述第四镜像MOS管123的栅极(即127的“1”端与“2”端接通)或者接电源Vccio(即127的“1”端与“3”端接通)。第四选择开关127用于选择接第四镜像MOS管123的栅极形成电流镜结构，或者接电源形成电阻。

应当理解的是，第一至第四输出MOS管130～133，用以驱动芯片外的负载电路，通常尺寸较大。通过第一选择开关110、第二选择开关111、第三选择开关126和第四选择开关127的配置，可以使得输出单元100a实现单端输出模式(即输入输出端口PAD A、PAD B分别为独立单端输出的端口)，或者，使得输出单元100a实现差分输出模式(即形成输入输出端口PAD A、PAD B为差分输出的两个端口)，由此实现了IO驱动电路能够支持单端输出和差分输出两种模式，输出单元100a被单端输出和差分输出两种模式复用，不必再额外增加输出驱动管，节省电路面积。

本实施例的IO驱动电路中的第一驱动模块100的工作原理如下：

在配置为单端模式时，第一选择开关110连接到第一电平移位器101的输出端(即110的“1”端与“2”端接通)，以接通第一电平移位器101和第一预驱动电路105。第二选择开关111连接至第四电平移位器104(即111的“1”端与“3”端接通)，以接通第四电平移位器104和第四预驱动电路108。第三选择开关126连接到地(即126的“1”端与“2”端接通)，第四选择开关127连接到电源Vccio(即127的“1”端与“3”端接通)。此时第一镜像MOS管120和第二镜像MOS管121的栅源电压|Vgs|均为Vccio，处于线性区，相当于小电阻。且第一电平移位器101、第一预驱动电路105、第一输出MOS管130、第二输出MOS管131构成输入输出端口PAD A的单端输出推挽结构，第四电平移位器104、第四预驱动电路108、第三输出MOS管132、第四输出MOS管133构成输入输出端口PAD B的单端推挽输出结构，输入输出端口PAD A和输入输出端口PAD B成为相互独立的单端输入输出端口，由此实现了本实施例IO驱动电路的单端模式。

在配置为差分模式时，第一选择开关110连接第二电平移位器102的互补输出端(即110的“1”端与“3”端接通)，以接通第二电平移位器102和第一预驱动电路105；第二选择开关111连接至第三电平移位器103的互补输出端(即111的“1”端与“2”端接通)，以接通第三电平移位器103和第四预驱动电路105，此时，第一预驱动电路105和第二预驱动电路106构成第二电平移位器102的差分互补输出结构，第三预驱动电路107和第四预驱动电路108构成第三电平移位器103的差分互补输出结构。第三选择开关126连接到第三镜像MOS管122的栅极(即126的“1”端与“3”端接通)，第四选择开关127连接到第四镜像MOS管123的栅极(即127的“1”端与“2”端接通)，形成差分输出结构所需要的尾电流源，即，第一至第四输出MOS管130～133作为差分输出电路的输出驱动管，其偏置电流由第一至第四镜像MOS管120～123组成的电流镜提供。

显然，本实施例的IO驱动电路，可以相对传统的差分输出电路，仅仅增加第一至第四选择开关，从而实现差分模式和单端模式复用同一输出驱动单元(即第一至第四输出MOS管130～133)，由此节省了电路面积。

此外，本实施例还提供一种芯片，其包括如本实施例所述的IO驱动电路。

由于本实施例的芯片采用了如本实施例所述的IO驱动电路，因此其能兼容差分模式和单端模式，且电路面积小。

第二实施例

请参考图2，本实施例提供一种IO驱动电路，其不仅具有第一实施例的第一驱动模块100，还具有第二驱动模块200。该第二驱动模块200接入所述第一数据信号Data PADA并用于实现单端模式和片内端接电阻模式的复用。且在所述第一驱动模块100被配置为所述单端模式时，所述第一驱动模块100为所述第二驱动模块200的一个分支电路。

其中，第二驱动模块200的电路结构，可以通过对现有的单端输出驱动电路的结构进行改进而获得。

本实施例中，所述第二驱动模块200包括三级结构，第一级为第五电平移位器201和第六电平移位器202，第二级为第五预驱动电路203和第六预驱动电路204，第三级为第二输出驱动电路。

第五电平移位器201和第六电平移位器202均为单端输出的电平移位器，且均接入所述第一数据信号，分别用于将芯片内部的低电压转换为输出所需的高电压。第五预驱动电路203的输入端与第五电平移位器201的输出端耦接，用以提高第五电平移位器201的输出驱动能力，第六预驱动电路204的输入端与第六电平移位器202的输出端耦接，用以提高第六电平移位器202的输出驱动能力。

第五预驱动电路203和第六预驱动电路204可以分别作为独立电路，也可以合并到前级相应的电平移位器中，本示例以第五预驱动电路203和第六预驱动电路204作为独立电路进行描述。

第二输出驱动电路用于驱动芯片外部负载电路，其耦接第五电平移位器201和第六电平移位器202，具有输出驱动支路，且其中至少一支所述输出驱动支路被单端模式和片内端接电阻模式复用。

可选的，所述第二输出驱动电路中，被复用的输出驱动支路包括上输出MOS管、下输出MOS管、与逻辑电路、或逻辑电路，所述上输出MOS管和所述下输出MOS管的漏极相互耦接并耦接至所述第二输出驱动电路的输出端，即PAD A，所述上输出MOS管的源极接电源Vccio，所述下输出MOS管的源极接地；所述与逻辑电路的输出端耦接所述上输出MOS管的栅极，所述与逻辑电路的一输入端耦接所述第五预驱动电路203的输出端，所述与逻辑电路的另一输入端接入一使能信号en；所述或逻辑电路的输出端耦接所述下输出MOS管的栅极，所述或逻辑电路的一输入端耦接所述第六预驱动电路204的输出端，所述或逻辑电路的另一输入端接入所述使能信号en的反相信号en_n。

可选的，所述第二输出驱动电路中，未被复用的输出驱动支路包括上输出MOS管和下输出MOS管，所述上输出MOS管和所述下输出MOS管的漏极相互耦接并耦接至所述第二输出驱动电路的输出端PAD A，所述上输出MOS管的源极接电源Vccio，所述下输出MOS管的源极接地，所述上输出MOS管的栅极耦接所述第五预驱动电路203，所述下输出MOS管的栅极耦接所述第六预驱动电路204。

应当理解的是，在实际实施时，通过控制第二输出驱动电路中不同的输出驱动支路的导通，可以提供不同的输出驱动能力。而且，可以根据设计需要从第二输出驱动电路中选取被复用的输出驱动支路的数目，由此来提供相应的单端输出信号或者片内端接电阻。其中，被复用的多个输出驱动支路可以共用同一组使能信号en及其反相信号en_n，以实现这些被复用的多个输出驱动支路的同步控制。或者，被复用的每个输出驱动支路也可以有一一对应的一组独立的使能信号en及其反相信号en_n，以实现单独的控制。

此外，本实施例中，第二输出驱动电路中各个输出驱动支路共用同一第五预驱动电路203和第六预驱动电路204，由此使得第二输出驱动电路中的各个输出驱动支路能够一道被驱动。但是在本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，也可以为第二输出驱动电路中的各个输出驱动支路一一对应地设置相应的第五预驱动电路203和第六预驱动电路204，由此使得第二输出驱动电路中的各个输出驱动支路能够单独的被驱动。

作为一种示例，第二输出驱动电路具有未被复用的第一输出驱动支路200a、被复用的第二输出驱动支路200b、被复用的第三输出驱动支路200c。

其中，第一输出驱动支路200a包括上输出MOS管205和下输出MOS管206。所述上输出MOS管205和所述下输出MOS管206的漏极相互耦接并耦接至所述第二输出驱动电路的输出端PAD A，所述上输出MOS管205的源极接电源Vccio，所述下输出MOS管206的源极接地，所述上输出MOS管205的栅极耦接所述第五预驱动电路203，所述下输出MOS管206的栅极耦接所述第六预驱动电路204。

第二输出驱动支路200b包括上输出MOS管207、下输出MOS管208、与逻辑电路211和或逻辑电路212。所述上输出MOS管207和所述下输出MOS管208的漏极相互耦接并耦接至所述第二输出驱动电路的输出端，即PAD A，所述上输出MOS管207的源极接电源Vccio，所述下输出MOS管208的源极接地。所述与逻辑电路211的输出端耦接所述上输出MOS管207的栅极，所述与逻辑电路211的一输入端耦接所述第五预驱动电路203的输出端，所述与逻辑电路211的另一输入端接入一使能信号en。所述或逻辑电路212的输出端耦接所述下输出MOS管208的栅极，所述或逻辑电路212的一输入端耦接所述第六预驱动电路204的输出端，所述或逻辑电路212的另一输入端接入所述使能信号en的反相信号en_n。

第二输出驱动支路200c包括上输出MOS管209和下输出MOS管210。所述上输出MOS管209和所述下输出MOS管210的漏极相互耦接并耦接至所述第二输出驱动电路的输出端，即PAD A，所述上输出MOS管209的源极接电源Vccio，所述下输出MOS管210的源极接地。所述与逻辑电路213的输出端耦接所述上输出MOS管209的栅极，所述与逻辑电路213的一输入端耦接所述第五预驱动电路203的输出端，所述与逻辑电路213的另一输入端接入一使能信号en。所述或逻辑电路214的输出端耦接所述下输出MOS管210的栅极，所述或逻辑电路214的一输入端耦接所述第六预驱动电路204的输出端，所述或逻辑电路214的另一输入端接入所述使能信号en的反相信号en_n。

其中，当上输出MOS管205、上输出MOS管207和209均为PMOS管时，下输出MOS管206、下输出MOS管208和210均为NMOS管。与逻辑电路211、213的一端分别接前级的第五预驱动电路203的输出，另一端分别接片内端接电阻使能信号en的反相信号en_n；或逻辑电路212、214的一端接前级的第六预驱动电路204的输出，另一端接片内端接电阻使能信号en，其中“en”与“en_n”为反相信号。

可以理解的是，与逻辑电路211、213可以分别为逻辑与门，也可以分别通过能实现“与”逻辑功能的任意合适的电路来实现。或逻辑电路212、214可以分别为逻辑或门，也可以通过能实现“或”逻辑功能的任意合适的电路来实现。

本实施例的IO驱动电路中的第二驱动模块200的工作原理具体如下：

当配置为片内端接电阻模式时，使能信号en接高电平，en_n为en信号的互补信号，为低电平，与逻辑电路211、213的逻辑输出为低，上输出MOS管207、209的栅极为低电平，或逻辑电路212、214的逻辑输出为高，下输出MOS管208、210的栅极为高电平，上输出MOS管207、209以及下输出MOS管209、210等效于片内端接电阻，由此实现了片内端接电阻的模式。

当配置为单端模式(即关闭片内端接电阻模式)时，使能信号en接低电平，反相信号en_n为高电平，与逻辑电路211、213的逻辑输出为高，上输出MOS管207、209的栅极为高电平，或逻辑电路212、214的逻辑输出为低，下输出MOS管208、210的栅极为低电平，上输出MOS管207、209的栅极均由第五预驱动电路203控制，下输出MOS管209、210的栅极由前级的第六预驱动电路204控制，电路恢复为传统单端输出电路且未开启片内端接电阻，由此实现了单端模式。

显然，第二驱动模块200的此种结构，实现了单端输出驱动管和片内端接电阻的复用。

本实施例还提供一种芯片，其包括本实施例的IO驱动电路。

本实施例的IO驱动电路及芯片，具有第一驱动模块100和第二驱动模块200，能够实现差分驱动电路、单端驱动电路、片内端接电阻对输出驱动MOS管的复用，简化了电路设计，节省了芯片面积，降低了芯片成本。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的范围。

Claims (9)

1.一种IO驱动电路，其特征在于，所述IO驱动电路具有第一驱动模块，所述第一驱动模块包括：

第一至第四电平移位器，第一电平移位器和第四电平移位器均为单端输出的电平移位器且均接入第二数据信号，第二电平移位器和第三电平移位器为差分输出的电平移位器，均接入第一数据信号；

第一输出驱动电路，包括输入输出单元、第一至第四镜像MOS管以及第一至第二电流源，第一镜像MOS管耦接在所述输入输出单元和电源之间，第二镜像MOS管耦接在所述输入输出单元和地之间，第三镜像MOS管耦接在所述电源和第一电流源之间，第四镜像MOS管耦接在第二电流源和地之间，所述输入输出单元的第一输入端耦接所述第二电平移位器的一差分输出端，所述输入输出单元的第二输入端耦接所述第三电平移位器的一差分输出端；

第一至第四选择开关，第一选择开关的一端耦接所述输入输出单元的第三输入端且另一端选择性耦接所述第一电平移位器的输出端或所述第二电平移位器的另一差分输出端，第二选择开关的一端耦接所述输入输出单元的第四输入端且另一端选择性耦接所述第四电平移位器的输出端或所述第三电平移位器的另一差分输出端，第三选择开关的一端耦接所述第一镜像MOS管的栅极且另一端选择接地或者耦接所述第三镜像MOS管的栅极，第四选择开关的一端耦接所述第二镜像MOS管的栅极且另一端选择性耦接所述第四镜像MOS管的栅极或者接所述电源；在单端模式下，所述第一选择开关的另一端耦接所述第一电平移位器的输出端，所述第二选择开关的另一端耦接所述第四电平移位器的输出端，所述第三选择开关的另一端接地，所述第四选择开关的另一端接电源；在差分模式下，所述第一选择开关的另一端耦接所述第二电平移位器的另一差分输入端，所述第二选择开关的另一端耦接所述第三电平移位器的另一差分输入端，所述第三选择开关的另一端耦接所述第三镜像MOS管的栅极，所述第四选择开关的另一端耦接所述第四镜像MOS管的栅极。

2.如权利要求1所述的IO驱动电路，其特征在于，所述输入输出单元包括第一至第四输出MOS管；其中，第一输出MOS管的栅极为所述输入输出单元的第一输入端，第二输出MOS管的栅极为所述输入输出单元的第二输入端，第三输出MOS管的栅极为所述输入输出单元的第三输入端，第四输出MOS管的栅极为所述输入输出单元的第四输入端；所述第一输出MOS管和所述第二输出MOS管的漏极相互耦接；所述第三输出MOS管和所述第四输出MOS管的漏极相互耦接；所述第一输出MOS管的源极和所述第三输出MOS管的源极相互耦接且耦接所述第一镜像MOS管的漏极；所述第二输出MOS管的源极和所述第四输出MOS管的源极相互耦接且耦接所述第二镜像MOS管的漏极。

3.如权利要求1所述的IO驱动电路，其特征在于，所述第一驱动模块还包括：

第一预驱动电路，耦接在所述第一选择开关的一端和所述输入输出单元的第三输入端之间；

第二预驱动电路，耦接在所述第二电平移位器的一差分输出端和所述输入输出单元的第一输入端之间；

第三预驱动电路，耦接在所述第三电平移位器的一差分输出端和所述输入输出单元的第二输入端之间；

第四预驱动电路，耦接在所述第二选择开关的一端和所述输入输出单元的第四输入端之间。

4.如权利要求1-3中任一项所述的IO驱动电路，其特征在于，所述IO驱动电路还具有第二驱动模块，所述第二驱动模块接入所述第一数据信号并用于实现单端模式和片内端接电阻模式的复用。

5.如权利要求4所述的IO驱动电路，其特征在于，在所述第一驱动模块被配置为所述单端模式时，所述第一驱动模块为所述第二驱动模块的一个分支电路。

6.如权利要求4所述的IO驱动电路，其特征在于，所述第二驱动模块包括：

第五至第六电平移位器，均接入所述第一数据信号；

第二输出驱动电路，耦接第五至第六电平移位器且具有至少一支输出驱动支路，且其中至少一支所述输出驱动支路被所述单端模式和所述片内端接电阻模式复用。

7.如权利要求6所述的IO驱动电路，其特征在于，所述第二输出驱动电路中，被复用的输出驱动支路包括上输出MOS管、下输出MOS管、与逻辑电路、或逻辑电路，所述上输出MOS管和所述下输出MOS管的漏极相互耦接并耦接至所述第二输出驱动电路的输出端，所述上输出MOS管的源极接所述电源，所述下输出MOS管的源极接地；所述与逻辑电路的输出端耦接所述上输出MOS管的栅极，所述与逻辑电路的一输入端耦接所述第五电平移位器的输出端，所述与逻辑电路的另一输入端接入一使能信号；所述或逻辑电路的输出端耦接所述下输出MOS管的栅极，所述或逻辑电路的一输入端耦接所述第六电平移位器的输出端，所述或逻辑电路的另一输入端接入所述使能信号的反相信号。

8.如权利要求6-7中任一项所述的IO驱动电路，其特征在于，所述第二驱动模块还包括第五预驱动电路和第六预驱动电路，所述第五预驱动电路耦接第五电平移位器的输出端，所述第六预驱动电路耦接第六电平移位器的输出端；所述第二输出驱动电路中的多个输出驱动支路由同一所述第五预驱动电路和所述第六预驱动电路驱动，或者，所述第二输出驱动电路中的各个输出驱动支路由一一对应设置的所述第五预驱动电路和所述第六预驱动电路驱动。

9.一种芯片，其特征在于，包括权利要求1-8中任一项所述的IO驱动电路。