CN117155372B - 输入输出驱动器结构、输入输出控制方法及通信系统 - Google Patents

Abstract

本发明涉及输入输出驱动器技术领域，公开了输入输出驱动器结构、输入输出控制方法及通信系统，输入输出驱动器结构中，第一单端输出模块用于将第一单端信号输出至第一端子，第一单端输入模块用于将第二单端信号向第一目标器件发送，第一差分输入模块用于将第一差分信号和第二差分信号进行差分解码，第一差分输出模块用于对第四差分信号进行差分编码，第二单端输出模块用于将第三单端信号输出至第二端子，第二单端输入模块用于将第四单端信号向第一目标器件发送，第二差分输入模块用于将第七差分信号和第八差分信号进行差分解码。本发明避免了在场景更换的情况下必须要更换输入输出驱动器硬件的问题，降低用户投入成本。

Description

输入输出驱动器结构、输入输出控制方法及通信系统

技术领域

本发明涉及输入输出驱动器技术领域，具体涉及输入输出驱动器结构、输入输出控制方法及通信系统。

背景技术

现场可编程门阵列(Field Programmable Gate Array，FPGA)需要通过输入输出驱动器(IO BUF)与外部器件通信，输入输出驱动器用于将现场可编程门阵列内部的信号转换为外部器件可识别的信号以及用于将外部器件发出的信号转换为现场可编程门阵列可识别的信号。相关技术人员设计输入输出驱动器的过程中，往往需要考虑电压级别、信号速度、功耗等因素，为降低设计难度，相关技术中提供了多种输入输出驱动器架构，但每种输入输出驱动器架构往往只适用于特定场景，在场景更换的情况下，则必须使用另一种输入输出驱动器架构。由此带来的问题是，在外部器件更换或外部器件的通信参数更新等情况下，输入输出驱动器架构也要随之更换，这种情况不仅导致用户投入成本增加的问题，而且会延长项目交付时间。因此，常规输入输出驱动器架构存在使用场景受限的问题，亟需对常规输入输出驱动器架构进行改进或优化。

发明内容

有鉴于此，本发明提供了一种输入输出驱动器结构、输入输出控制方法及通信系统，以解决常规输入输出驱动器架构存在使用场景受限的问题。

第一方面，本发明提供了一种输入输出驱动器结构，包括：

第一单端输出模块，与第一端子连接，第一单端输出模块用于将第一目标器件发出的第一单端信号输出至第一端子，第一端子用于与第二目标器件连接；

第一单端输入模块，与第一端子连接，第一单端输入模块用于将从第一端子输入的第二单端信号向第一目标器件发送，第二单端信号由第二目标器件发出；

第一差分输入模块，与第一端子、第二端子分别连接，第一差分输入模块用于将从第一端子输入的第一差分信号和从第二端子输入的第二差分信号进行差分解码，以及用于将通过差分解码得到的第三差分信号向第一目标器件发送，第一差分信号和第二差分信号均由第二目标器件发出，第二端子用于与第二目标器件连接；

第一差分输出模块，与第一端子、第二端子分别连接，第一差分输出模块用于对第四差分信号进行差分编码，得到通过第一端子输出的第五差分信号和通过第二端子输出的第六差分信号；

第二单端输出模块，与第二端子连接，第二单端输出模块用于将第一目标器件发出的第三单端信号输出至第二端子，第二端子用于与第二目标器件连接；

第二单端输入模块，与第二端子连接，第二单端输入模块用于将从第二端子输入的第四单端信号向第一目标器件发送，第四单端信号由第二目标器件发出；

第二差分输入模块，与第一端子、第二端子分别连接，第二差分输入模块用于将从第一端子输入的第七差分信号和从第二端子输入的第八差分信号进行差分解码，以及用于将通过差分解码得到的第九差分信号向第一目标器件发送，第七差分信号和第八差分信号均由第二目标器件发出。

相比于常规技术中的输入输出驱动器架构只能适用于特定场景的问题，本发明提供了一种全新的输入输出驱动器结构，能够支持基于第一单端输出模块和/或第二单端输出模块提供的单端输出工作模式、基于第一单端输入模块和/或第二单端输入模块提供的单端输入工作模式、基于第一差分输入模块和/或第二差分输入模块提供的差分输入工作模式以及基于第一差分输出模块提供的差分输出工作模式，从而本发明能够在不同的使用场景下使用对应的工作模块，在场景更换的情况下，无需更换输入输出驱动器结构，即避免了相关技术在场景更换的情况下必须要更换输入输出驱动器硬件的问题，从而明显降低用户投入成本，缩短了输入输出驱动器相关项目交付时间。

在一种可选的实施方式中，第一单端输出模块具有第一输入端和第一输出端，第一输入端用于接收第一单端信号，第一输出端用于输出通过第一单端输出模块处理后的第一单端信号，第一输出端与第一端子连接；

第一单端输入模块具有第二输入端和第二输出端，第二输入端用于接收第二单端信号，第二输入端与第一端子连接，第二输出端用于发出通过第一单端输入模块处理后的第二单端信号；

第一差分输入模块具有第三输入端、第四输入端以及第三输出端，第三输入端与第一端子连接，第四输入端与第二端子连接，第三输入端用于接收第一差分信号，第四输入端用于接收第二差分信号，第三输出端用于向第一目标器件发送第三差分信号。

本发明使用第一端子直接连接第一单端输出模块和第一单端输入模块，并使用第一端子和第二端子直接连接第一差分输入模块，可见本发明在使用较少数量的端子的情况下实现单端输出功能、单端输入功能及差分输入功能。

在一种可选的实施方式中，第一差分输出模块具有第五输入端、第四输出端以及第五输出端，第五输入端用于接收第四差分信号，第四输出端与第一端子连接，第五输出端与第二端子连接，第四输出端用于输出第五差分信号至第一端子，第五输出端用于输出第六差分信号至第二端子。

本发明使用第一端子和第二端子直接连接第一差分输出模块，可见本发明还能够在使用较少数量的端子的情况下实现了单端输出功能、单端输入功能、差分输入功能及差分输出功能。

在一种可选的实施方式中，第二单端输出模块具有第六输入端和第六输出端，第六输入端用于接收第三单端信号，第六输出端用于输出通过第二单端输出模块处理后的第三单端信号，第六输出端与第二端子连接；

第二单端输入模块具有第七输入端和第七输出端，第七输入端用于接收第四单端信号，第七输入端与第二端子连接，第七输出端用于发出通过第二单端输入模块处理后的第四单端信号；

第二差分输入模块具有第八输入端、第九输入端以及第八输出端，第八输入端与第一端子连接，第九输入端与第二端子连接，第八输入端用于接收第七差分信号，第九输入端用于接收第八差分信号，第八输出端用于向第一目标器件发送第九差分信号。

本发明使用第二端子直接连接第二单端输出模块和第二单端输入模块，并使用第二端子和第一端子直接连接第二差分输入模块，可见本发明还能够基于上述第一端子和第二端子分别与第一单端输出模块、第一单端输入模块、第一差分输入模块、第一差分输出模块、第二单端输出模块、第二单端输入模块、第二差分输入模块的具体连接方式和整体架构设计，本发明在兼顾了单端输出模式、单端输入模式、差分输出模式及差分输入模式的基础上，仍然只使用两个端子与外部器件连接，即只通过第一端子和第二端子作为第一目标设备与第二目标设备之间的物理连接端子，可见本发明相比于多种常规设计的简单叠加的方案来说，用于对外连接的端子数量更少，整体架构设计更合理。

在一种可选的实施方式中，输入输出驱动器结构，还包括：

第二差分输出模块，具有第十输入端、第九输出端以及第十输出端，第十输入端用于接收第十差分信号，第二差分输出模块用于对第十差分信号进行差分编码，得到第十一差分信号和第十二差分信号，第九输出端与第一端子连接，第十输出端与第二端子连接，第九输出端用于输出第十一差分信号至第一端子，第十输出端用于输出第十二差分信号至第二端子。

本发明还能够额外增加第二差分输出模块，该方式不仅能够实现第一差分输出模块与第二差分输出模块交替地进行工作的方式，而且还能够在第一差分输出模块故障时起到冗余等目的，保证差分输出性能，提高本发明产品可靠性。

在一种可选的实施方式中，第一单端输出模块还具有第一使能端，第一使能端用于接收由第一目标器件发出的第一使能信号，第一使能信号用于控制第一单端输出模块是否输出通过第一单端输出模块处理后的第一单端信号；

第二单端输出模块还具有第二使能端，第二使能端用于接收由第二目标器件发出的第二使能信号，第二使能信号用于控制第二单端输出模块是否输出通过第二单端输出模块处理后的第三单端信号。

本发明还能通过向第一使能端发送的第一使能信号控制第一单端输出模块的使能状态或者通过向第二使能端发送的第二使能信号控制第二单端输出模块的使能状态，从而实现对单端输出功能的有效控制。

在一种可选的实施方式中，第一差分输出模块为LVDS输出驱动器。

通过LVDS(Low-Voltage Differential Signaling，低电压差分信号)输出驱动器作为第一差分输出模块，本发明能够提高差分输出模式下数据传输速率、提高抗干扰能力、降低传输功耗以及实现长距离传输功能。

在一种可选的实施方式中，输入输出驱动器结构，还包括：

第一总线保持模块，与第一端子连接，第一总线保持模块用于在非驱动状态下保持第一端子的电平状态；

第二总线保持模块，与第二端子连接，第二总线保持模块用于在非驱动状态下保持第二端子的电平状态。

本发明通过第一总线保持模块能够在第一端子未连接或输入无效电压时保持第一端子上有效的电平状态，通过第二总线保持模块能够在第二端子未连接或输入无效电压时保持第二端子上有效的电平状态，提高本发明工作的可靠性。

在一种可选的实施方式中，输入输出驱动器结构，还包括：

第一热插拔模块，具有第一连接端、第二连接端以及第三连接端，第一连接端与第一单端输出模块连接，第二连接端与第一端子连接，第三连接端与第二端子连接；第一热插拔模块用于在热插拔操作时抵消或吸收外部输入信号，外部输入信号来自于第一端子和/或第二端子；

第二热插拔模块，具有第四连接端、第五连接端以及第六连接端，第四连接端与第二单端输出模块连接，第五连接端与第二端子连接，第六连接端与第一端子连接；第二热插拔模块用于在热插拔操作时抵消或吸收外部输入信号，外部输入信号来自于第一端子和/或第二端子。

本发明能够通过第一热插拔模块保护第一单端输出模块、第一端子及第二端子，并通过第二热插拔模块保护第二单端输出模块、第一端子及第二端子，从而对本发明输入输出驱动器结构内部的相关电子元件进行有效保护。

在一种可选的实施方式中，输入输出驱动器结构基于鳍式场效应晶体管工艺制造而成。

本发明提供的输入输出驱动器结构能够适于具有更低的晶体管工作电压的特点的鳍式场效应晶体管工艺，从而使得该输入输出驱动器结构在适用于多种使用场景的基础上兼顾小体积、低功耗、高频率、高速率和宽电压等特性。

在一种可选的实施方式中，输入输出驱动器结构集成于现场可编程门阵列上。

相比于现有技术，本发明能够提供包含一种具备单端输出工作模式、单端输入工作模式、差分输入工作模式、差分输出工作模式的IO BUF的FPGA。

在一种可选的实施方式中，第一端子和第二端子均为焊垫。

本发明通过焊垫实现第一单端输出模块、第一单端输入模块、第一差分输入模块、第一差分输出模块、第二单端输出模块、第二单端输入模块、第二差分输入模块与第二目标器件的通信连接，提高了不同器件之间连接的可靠性。

在一种可选的实施方式中，第一目标器件为现场可编程门阵列上的IP核；

第二目标器件为外部器件。

本发明实现了现场可编程门阵列上的IP核与外部器件之间的通信，具体可实现IP核通过单端输出工作模式、单端输入工作模式、差分输入工作模式以及差分输出工作模式中的至少一种工作模式与外部器件之间进行通信。

第二方面，本发明提供了一种输入输出控制方法，该方法应用于上述第一方面或其对应的任一实施方式的输入输出驱动器结构，该方法包括：

在单端输出工作模式下，通过第一单端输出模块向第二目标器件输出第一单端信号，和/或，通过第二单端输出模块向第二目标器件输出第三单端信号；

在单端输入工作模式下，通过第一单端输入模块向第一目标器件输入第二单端信号，和/或，通过第二单端输入模块向第一目标器件输入第四单端信号，

在差分输入工作模式下，通过第一差分输入模块向第一目标器件输入对第一差分信号和第二差分信号进行差分解码得到的第三差分信号，和/或，通过第二差分输入模块向第一目标器件输入对第七差分信号和第八差分信号进行差分解码得到的第九差分信号；

在差分输出工作模式下，通过第一差分输出模块向第二目标器件输出通过对第四差分信号进行差分编码得到的第五差分信号和第六差分信号。

相比于已有输入输出控制方法，本发明的输入输出控制方法能够支持单端输出工作模式、单端输入工作模式、差分输入工作模式以及差分输出工作模式，从而本发明能够在不同的使用场景下使用对应的工作模式，在场景更换的情况下，无需更换输入输出驱动器结构，只需要在本发明的基础上进行功能切换，从而明显降低用户投入成本，缩短了输入输出驱动器相关项目交付时间。

第三方面，本发明提供了一种通信系统，该通信系统包括基于上述第一方面或其对应的任一实施方式的输入输出驱动器结构制造的输入输出驱动器；该通信系统还包括第一目标器件和第二目标器件：

第一目标器件，通过输入输出驱动器与第二目标器件之间进行通信；

第二目标器件，通过输入输出驱动器与第二目标器件之间进行通信。

本发明中的通信系统能够为第一目标器件与第二目标器件之间的通信过程提供可切换使用的单端输出工作模式、单端输入工作模式、差分输入工作模式以及差分输出工作模式，从而使得本发明的通信系统能够应用于更多的场景。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据本发明实施例的输入输出驱动器结构的示意图；

图2是根据本发明实施例的另一输入输出驱动器结构的示意图；

图3是根据本发明实施例的通信系统的示意图；

图4是根据本发明实施例的另一通信系统的示意图；

图5是根据本发明实施例的再一通信系统的示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明一个或多个实施例提供了一种输入输出驱动器结构，该输入输出驱动器结构可包括但不限于第一单端输出模块101、第一单端输入(single-end in)模块102、第一差分输入(diff in)模块103、第一差分输出模块104、第二单端输出模块105、第二单端输入模块106、第二差分输入模块107、第一端子201以及第二端子202，具体说明如下。

第一单端输出模块101与第一端子201连接，第一单端输出模块101用于将第一目标器件501发出的第一单端信号输出至第一端子201，第一端子201用于与第二目标器件502连接。

其中，第一单端输出模块101对第一单端信号进行处理，可包括但不限于电平转换处理(电平抬高)、降噪处理等，降噪处理可包括滤波处理和去抖动处理等，从而实现对输出信号的整形和处理，确保输出信号的准确性和可靠性。

第一单端输入模块102与第一端子201连接，第一单端输入模块102用于将从第一端子201输入的第二单端信号向第一目标器件501发送，第二单端信号由第二目标器件502发出。

其中，第一单端输入模块102对第二单端信号进行处理，可包括但不限于电平转换处理(电平降低)、降噪处理等，降噪处理可包括滤波处理和去抖动处理等，从而实现对输入信号的整形和处理，确保输入信号的准确性和可靠性。

第一差分输入模块103与第一端子201、第二端子202分别连接，第一差分输入模块103用于将从第一端子201输入的第一差分信号和从第二端子202输入的第二差分信号进行差分解码，以及用于将通过差分解码得到的第三差分信号向第一目标器件501发送，第一差分信号和第二差分信号均由第二目标器件502发出，第二端子202用于与第二目标器件502连接。

其中，第一差分信号与第三差分信号同相，第二差分信号与第三差分信号反相，通过对第一差分信号与第二差分信号进行差分解码，可以对共模噪声有更好的抑制作用，提高输入信号的完整性和可靠性。

在一些可选的实施方式中，第二目标器件502的数量可以为两个，该情况下，第一端子201连接其中一个第二目标器件502，第二端子202连接另一个第二目标器件502。

在一些可选的实施方式中，第二目标器件502的数量可以为一个，该情况下的第一端子201、第二端子202均与一个第二目标器件502连接。

第一差分输出模块104与第一端子201、第二端子202分别连接，第一差分输出模块104用于对第四差分信号进行差分编码，得到通过第一端子201输出的第五差分信号和通过第二端子202输出的第六差分信号。

其中，第一差分输出模块104对第四差分信号进行差分编码，并使得第五差分信号与第四差分信号同相，第六差分信号与第四差分信号反相，通过差分编码方式能够提高信号抗干扰能力，更适合信号的长距离传输。

第二单端输出模块105与第二端子202连接，第二单端输出模块105用于将第一目标器件501发出的第三单端信号输出至第二端子202，第二端子202用于与第二目标器件502连接。

其中，第二单端输出模块105对第三单端信号进行处理，可包括但不限于电平转换处理(电平抬高)、降噪处理等，降噪处理可包括滤波处理和去抖动处理等，从而实现对输出信号的整形和处理，确保输出信号的准确性和可靠性。

第二单端输入模块106与第二端子202连接，第二单端输入模块106用于将从第二端子202输入的第四单端信号向第一目标器件501发送，第四单端信号由第二目标器件502发出。

其中，第二单端输入模块106对第四单端信号进行处理，可包括但不限于电平转换处理(电平降低)、降噪处理等，降噪处理可包括滤波处理和去抖动处理等，从而实现对输入信号的整形和处理，确保输入信号的准确性和可靠性。

第二差分输入模块107与第一端子201、第二端子202分别连接，第二差分输入模块107用于将从第一端子201输入的第七差分信号和从第二端子202输入的第八差分信号进行差分解码，以及用于将通过差分解码得到的第九差分信号向第一目标器件501发送，第七差分信号和第八差分信号均由第二目标器件502发出。

其中，第七差分信号与第九差分信号同相，第八差分信号与第九差分信号反相，通过对第七差分信号与第八差分信号进行差分解码，可对共模噪声进行更好地抑制，提高输入信号的完整性和可靠性。

本发明提供了一种通过多模式IO BUF，从而可灵活适应不同的输入/输出要求，而无需使用更多不同的缓冲器或逻辑电路，可见本发明简化了电路设计和减少BOM(Bill ofMaterial，物料清单)成本，并提高系统集成度和灵活性。

相比于常规技术中的输入输出驱动器架构只能适用于特定场景的问题，本发明提供了一种全新的输入输出驱动器结构，能够支持基于第一单端输出模块101和/或第二单端输出模块105提供的单端输出工作模式、基于第一单端输入模块102和/或第二单端输入模块106提供的单端输入工作模式、基于第一差分输入模块103和/或第二差分输入模块107提供的差分输入工作模式以及基于第一差分输出模块104提供的差分输出工作模式，从而本发明能够在不同的使用场景下使用对应的工作模块，在场景更换的情况下，无需更换输入输出驱动器结构，而是可以通过模式切换的方式适用新的场景，即避免了相关技术在场景更换的情况下必须要更换输入输出驱动器硬件的问题，从而明显降低用户投入成本，缩短了输入输出驱动器的相关项目交付时间。

在一些可选的实施方式中，第一单端输出模块101具有第一输入端和第一输出端，第一输入端用于接收第一单端信号，第一输出端用于输出通过第一单端输出模块101处理后的第一单端信号，第一输出端与第一端子201连接。

本发明实施例中，第一单端输出模块101的供电电源例如为第一辅助电源(mvccaux)，第一辅助电源为外接电源。

第一单端输入模块102具有第二输入端和第二输出端，第二输入端用于接收第二单端信号，第二输入端与第一端子201连接，第二输出端用于发出通过第一单端输入模块102处理后的第二单端信号。

本发明实施例中，第一单端输入模块102的供电电源例如为第二辅助电源，第二辅助电源可与第一辅助电源相同。

第一差分输入模块103具有第三输入端、第四输入端以及第三输出端，第三输入端与第一端子201连接，第四输入端与第二端子202连接，第三输入端用于接收第一差分信号，第四输入端用于接收第二差分信号，第三输出端用于向第一目标器件501发送第三差分信号。

本发明实施例中，第一差分输入模块103的供电电源例如为第三辅助电源，第三辅助电源可与第一辅助电源相同。

在实现多种工作模式的IO BUF架构下，本发明实施例具体使用第一端子201直接连接第一单端输出模块101和第一单端输入模块102，并使用第一端子201和第二端子202直接连接第一差分输入模块103，整个IO BUF架构向外连接时只使用了两个端子，可见本发明在使用较少数量的端子的情况下实现单端输出功能、单端输入功能及差分输入功能。

在一些可选的实施方式中，第一差分输出模块104具有第五输入端、第四输出端以及第五输出端，第五输入端用于接收第四差分信号，第四输出端与第一端子201连接，第五输出端与第二端子202连接，第四输出端用于输出第五差分信号至第一端子201，第五输出端用于输出第六差分信号至第二端子202。

本发明实施例中，第一差分输入模块103的供电电源例如为第一输入输出电源(mvccio)。

在实现多种工作模式的IO BUF架构下，本发明实施例具体使用第一端子201和第二端子202直接连接第一差分输出模块104，整个IO BUF架构向外连接时只使用了两个端子，可见本发明还能够在使用较少数量的端子的情况下实现了单端输出功能、单端输入功能、差分输入功能及差分输出功能。

在一些可选的实施方式中，第二单端输出模块105具有第六输入端和第六输出端，第六输入端用于接收第三单端信号，第六输出端用于输出通过第二单端输出模块105处理后的第三单端信号，第六输出端与第二端子202连接。

本发明实施例中，第二单端输出模块105的供电电源例如为第四辅助电源，第四辅助电源可与第一辅助电源相同。

第二单端输入模块106具有第七输入端和第七输出端，第七输入端用于接收第四单端信号，第七输入端与第二端子202连接，第七输出端用于发出通过第二单端输入模块106处理后的第四单端信号。

本发明实施例中，第二单端输入模块106的供电电源例如为第五辅助电源，第五辅助电源可与第一辅助电源相同。

第二差分输入模块107具有第八输入端、第九输入端以及第八输出端，第八输入端与第一端子201连接，第九输入端与第二端子202连接，第八输入端用于接收第七差分信号，第九输入端用于接收第八差分信号，第八输出端用于向第一目标器件501发送第九差分信号。

本发明实施例中，第二差分输入模块107的供电电源例如为第六辅助电源，第六辅助电源可与第一辅助电源相同。

在实现多种工作模式的IO BUF架构下，本发明实施例具体使用第二端子202直接连接第二单端输出模块105和第二单端输入模块106，并使用第二端子202和第一端子201直接连接第二差分输入模块107，可见本发明还能够基于上述第一端子201和第二端子202分别与第一单端输出模块101、第一单端输入模块102、第一差分输入模块103、第一差分输出模块104、第二单端输出模块105、第二单端输入模块106、第二差分输入模块107的具体连接方式和整体架构设计，本发明在兼顾了单端输出模式、单端输入模式、差分输出模式及差分输入模式的基础上，仍然只使用两个端子与外部器件连接，即只通过第一端子201和第二端子202作为第一目标设备与第二目标设备之间的物理连接端子，可见本发明相比于多种常规设计的简单叠加的方案来说，用于对外连接的端子数量更少，整体架构设计更合理。

如图2所示，并可结合图1，本发明一个或多个实施例中的输入输出驱动器结构还可包括：

第二差分输出模块108具有第十输入端、第九输出端以及第十输出端，第十输入端用于接收第十差分信号，第二差分输出模块108用于对第十差分信号进行差分编码，得到第十一差分信号和第十二差分信号，第九输出端与第一端子201连接，第十输出端与第二端子202连接，第九输出端用于输出第十一差分信号至第一端子201，第十输出端用于输出第十二差分信号至第二端子202。

其中，第二差分输出模块108对第十差分信号进行差分编码，并使得第十一差分信号与第十差分信号同相，第十二差分信号与第十差分信号反相，通过差分编码方式能够提高信号抗干扰能力，更适合信号的长距离传输。

本发明实施例中，第二差分输出模块108的供电电源例如为第二输入输出电源，第二输入输出电源可与第一输入输出电源相同。

本发明还能够额外增加第二差分输出模块108，该方式不仅能够实现第一差分输出模块104与第二差分输出模块108交替地进行工作的方式，而且还能够在第一差分输出模块104故障时起到冗余等目的，保证差分输出性能，提高本发明产品可靠性。

如图1和图2所示，在一些可选的实施方式中，第一单端输出模块101还具有第一使能端，第一使能端用于接收由第一目标器件501发出的第一使能信号，第一使能信号用于控制第一单端输出模块101是否输出通过第一单端输出模块101处理后的第一单端信号；其中，本实施例的第一使能端为OE(Output Enable)端子，作用是根据第一使能信号控制第一单端输出模块101的输出状态，输出状态可包括输出处理后的第一单端信号和不输出。例如当OE为高电平时，第一单端输出模块101处于使能状态，可以将内部信号输出到对应的引脚上，或者说，当OE有效时，第一单端输出模块101会根据输入信号的状态将相应的信号输出到IO引脚，本实施例中，该IO引脚为第一端子；当OE为低电平时，第一单端输出模块101处于禁能状态，内部信号不会被输出到引脚上，这种情况通常用于需要控制信号输出的时候，例如在特定时刻或条件下，需要禁止某个引脚的输出信号，就可以通过控制OE信号来实现。

第二单端输出模块105还具有第二使能端，第二使能端用于接收由第二目标器件502发出的第二使能信号，第二使能信号用于控制第二单端输出模块105是否输出通过第二单端输出模块105处理后的第三单端信号。其中，第二使能端也为OE(Output Enable)端子，作用是根据第二使能信号控制第二单端输出模块105的输出状态，，输出状态可包括输出处理后的第三单端信号和不输出，其具体工作细节与第一使能端类似。

本发明还能通过向第一使能端发送的第一使能信号控制第一单端输出模块101的使能状态或者通过向第二使能端发送的第二使能信号控制第二单端输出模块105的使能状态，从而实现对单端输出功能的有效控制。

在一些可选的实施方式中，第一差分输出模块104为LVDS输出驱动器。

通过LVDS(Low-Voltage Differential Signaling，低电压差分信号)输出驱动器作为第一差分输出模块104，本发明能够提高差分输出模式下数据传输速率、提高抗干扰能力、降低传输功耗以及实现长距离传输功能。

如图1至图5所示，在一些可选的实施方式中，输入输出驱动器结构还包括第一热插拔模块301和第二热插拔模块302。

第一热插拔模块301具有第一连接端、第二连接端以及第三连接端，第一连接端与第一单端输出模块101连接，第二连接端与第一端子201连接，第三连接端与第二端子202连接；第一热插拔模块301用于在热插拔操作时抵消或吸收外部输入信号，外部输入信号来自于第一端子201和/或第二端子202；本实施例的第一热插拔模块301是一种热插拔(hotsocket)器件，用于保护集成电路和相关的器件免受热插拔操作时可能产生的电压峰值和电流峰值的影响，具体地，热插拔器件包括用于抵消或吸收电压峰值和电流峰值的电子元件，以有效减小对器件的冲击和损害，通过热插拔器件可有效延长器件的寿命和提高整个器件的可靠性。

第二热插拔模块302具有第四连接端、第五连接端以及第六连接端，第四连接端与第二单端输出模块105连接，第五连接端与第二端子202连接，第六连接端与第一端子201连接；第二热插拔模块302用于在热插拔操作时抵消或吸收外部输入信号，外部输入信号来自于第一端子201和/或第二端子202。本实施例的第二热插拔模块302与第一热插拔模块301的作用和实现方式类似，在此不再进行赘述。

其中，第一热插拔模块301的供电电源例如为第五输入输出电源，第五输入输出电源可与第一输入输出电源相同，第二热插拔模块302的供电电源例如为第六输入输出电源，第六输入输出电源可与第一输入输出电源相同。

本发明能够通过第一热插拔模块301保护第一单端输出模块101、第一端子201及第二端子202，并通过第二热插拔模块302保护第二单端输出模块105、第一端子201及第二端子202，从而对本发明输入输出驱动器结构内部的相关电子元件进行有效保护。

如图1至图5所示，在一些可选的实施方式中，输入输出驱动器结构还包括第一总线保持模块401和第二总线保持模块402。

其中，第一总线保持模块401的供电电源例如为第三输入输出电源，第二输入输出电源可与第一输入输出电源相同，第二总线保持模块402的供电电源例如为第四输入输出电源，第四输入输出电源可与第一输入输出电源相同。

第一总线保持模块401与第一端子201连接，第一总线保持模块401用于在非驱动状态下保持第一端子201的电平状态。本实施例的第一总线保持模块401是一种总线保持器件，总线保持器件可用于实现上拉功能和/或下拉功能，例如，可包括但不限于上拉电阻与供电电源，或包括下拉电阻与地。IO引脚(例如第一端子201)未连接或存在无效电压时，避免产生不确定的信号；具体地，当信号被驱动到IO引脚时，该总线保持器件用于将该电平保持住，直到有新的有效信号更新；在IO引脚未连接时，通常会出现电平漂移的现象，通过总线保持器件避免电平漂移对内部电路的影响；可通过总线保持器件能够使IO引脚具有更高的抗干扰能力，以避免干扰信号对输入信号或输出信号的影响，以提高通信可靠性；通过总线保持器件还可减少无效状态下的功耗，减少器件的无用功耗。

第二总线保持模块402与第二端子202连接，第二总线保持模块402用于在非驱动状态下保持第二端子202的电平状态。

本发明通过第一总线保持模块401能够在第一端子201未连接或输入无效电压时保持第一端子201上有效的电平状态，通过第二总线保持模块402能够在第二端子202未连接或输入无效电压时保持第二端子202上有效的电平状态，提高本发明工作的可靠性。

在一些可选的实施方式中，输入输出驱动器结构基于鳍式场效应晶体管工艺制造而成。

其中，鳍式场效应晶体管(Fin Field Effect Transistor，FinFET)工艺是一种三维晶体管结构，是一种先进集成电路器件制造技术，相比于传统的工艺具有更好的电性能和低功耗的特点。

例如，FinFET采用了垂直方向上的薄膜晶体管结构，相比传统平面结构，FinFET具有更多的控制门电极表面积，从而提供更好的电流控制能力；由于FinFET中的控制门围绕着薄膜晶体管(Fin)结构，电子在通道中运动时受到更好的控制，这样可以减小电流的漏失，提高电子流的质量和效率；FinFET由于具有更好的电流控制能力，可以实现更低的漏电流，从而减小静态功耗，此外，FinFET还可以在较低电压下实现相同的性能，从而降低了器件的动态功耗；FinFET工艺可实现更高的开关频率，更好的高频特性和更短的延迟，这使得FinFET在需要高性能和高速操作的应用中具有优势，例如通信、计算机和移动设备等领域。

在FinFET工艺下，相关技术中的高速IO BUF(最高速率可达2400Mbps)只支持1.8V～1.0V的IO电压范围，高电压IO BUF(电压范围为3.3V～1.2V)的传输速率往往只能达到300Mbps；这就导致相关技术无法兼顾FinFET工艺节点下的IO BUF的高速率和宽电压要求，即存在现有基于FinFET工艺制造的IO BUF存在高速率和宽电压的兼容问题。基于本发明在FinFET工艺下的输入输出驱动器结构制造的输入输出驱动器，由于整体输入输出驱动器架构设计，实现了多模式IO BUF设计，使得同时具备高速率特性和宽电压特性的IO BUF成为了可能，在多次试验结果中，基于本发明制造的IO BUF能够在3.3V～1.0V的电压范围内工作的情况下使得最高速率达到4200Mbps，实现兼顾高速率和宽电压的IO BUF设计。

特别地，由于FinFET工艺下的晶体管需要工作于更低的电压条件下，从而实现更低的功耗。本发明提供的输入输出驱动器结构能够用于将高电压的输入信号转换为低电压的输入信号，将低电压的输出信号转换为高电压的输出信号，所以基于鳍式场效应晶体管工艺制造的输入输出驱动器结构能够适用于宽电压情况，在具体试验中，本发明提供的IOBUF能够在3.3V～1.0V的IO电压范围内进行高传输速率地工作。

本发明提供的输入输出驱动器结构能够适于具有更低的晶体管工作电压的特点的鳍式场效应晶体管工艺，从而使得该输入输出驱动器结构在适用于多种使用场景的基础上兼顾小体积、低功耗、高频率、高速率和宽电压等特性。

结合图4所示，输入输出驱动器结构集成于现场可编程门阵列(FieldProgrammable Gate Array，FPGA)上。

本实施例中，基于输入输出驱动器结构制造的输入输出驱动器可作为一个IP模块，集成于FPGA上。

相比于现有技术，本发明能够提供包含一种具备单端输出工作模式、单端输入工作模式、差分输入工作模式、差分输出工作模式的IO BUF的FPGA。

如图5所示，本发明一些实施例中的输入输出驱动器结构是独立的模块，即独立设置的IO BUF。

在一些可选的实施方式中，第一端子201和第二端子202均为焊垫(PAD)。

例如，第一端子201为PAD A，第二端子202为PAD B。

本发明通过焊垫实现第一单端输出模块101、第一单端输入模块102、第一差分输入模块103、第一差分输出模块104、第二单端输出模块105、第二单端输入模块106、第二差分输入模块107与第二目标器件502的通信连接，提高了不同器件之间连接的可靠性。

在一些可选的实施方式中，第一目标器件501为现场可编程门阵列上的IP核；第二目标器件502为外部器件。

其中，本实施例的IP核(Intellectual Property Core，知识产权核)，具体指已经设计和验证过的、可在FPGA上实现的功能模块或子系统。FPGA上的核是通过硬件描述语言(如Verilog或VHDL)编写并综合到FPGA的逻辑单元中，以实现特定的功能。外部器件例如可为通信领域或工控领域的相关器件，具体为传感器、显示器、存储器件、电机、外部接口设备、开关、按键、舵机等，存储器件可包括但不限于DDR3(Double Data Rate 3，双倍数据率第三代存储器)、DDR4(Double Data Rate 4，双倍数据率第四代存储器)等。

本发明实现了现场可编程门阵列上的IP核与外部器件之间的通信，具体可实现IP核通过单端输出工作模式、单端输入工作模式、差分输入工作模式以及差分输出工作模式中的至少一种工作模式与外部器件之间进行通信。而且，IP核是经过验证和测试的功能模块，可以在不同的项目和应用中进行重复使用，这样可以节省开发时间和设计资源，提高开发效率；IP核可通过参数化和配置来适应不同的需求和规格，并可应用需求对IP核进行定制，以实现特定的功能和性能；通过IP核的可编程性和灵活性，使得可以实现高度优化的电路设计，从而提供更好的功耗性能；IP核可通过并行处理和专门的硬件逻辑来加速特定任务，相比使用软件实现的解决方案，FPGA上的IP核可提供更高的计算效率和数据吞吐量。

第二方面，本发明提供了一种输入输出控制方法，该方法应用于上述第一方面或其对应的任一实施方式的输入输出驱动器结构，其中，输入输出驱动器结构已在前述的实施例中进行了详细的说明，在此不再进行赘述。

结合图1至图5所示，该输入输出控制方法包括如下的一个或多个步骤：

在单端输出工作模式下，通过第一单端输出模块101向第二目标器件502输出第一单端信号，和/或，通过第二单端输出模块105向第二目标器件502输出第三单端信号；在单端输入工作模式下，通过第一单端输入模块102向第一目标器件501输入第二单端信号，和/或，通过第二单端输入模块106向第一目标器件501输入第四单端信号，在差分输入工作模式下，通过第一差分输入模块103向第一目标器件501输入对第一差分信号和第二差分信号进行差分解码得到的第三差分信号，和/或，通过第二差分输入模块107向第一目标器件501输入对第七差分信号和第八差分信号进行差分解码得到的第九差分信号；在差分输出工作模式下，通过第一差分输出模块104向第二目标器件502输出通过对第四差分信号进行差分编码得到的第五差分信号和第六差分信号。

在输入输出驱动器结构包括第二差分输出模块108的情况下，本实施例在差分输出工作模式下，还可以通过第二差分输出模块108向第二目标器件502输出通过对第十差分信号进行差分编码得到的第十一差分信号和第十二差分信号。

相比于已有输入输出控制方法，本发明的输入输出控制方法能够支持单端输出工作模式、单端输入工作模式、差分输入工作模式以及差分输出工作模式，从而本发明能够在不同的使用场景下使用对应的工作模式，在场景更换的情况下，无需更换输入输出驱动器结构，只需要在本发明的基础上进行功能切换，从而明显降低用户投入成本，缩短了输入输出驱动器相关项目交付时间。

如图3、图4或图5所示，本发明提供了一种通信系统，该通信系统包括基于上述第一方面或其对应的任一实施方式的输入输出驱动器结构制造的输入输出驱动器；通信系统还包括但不限于第一目标器件501和第二目标器件502。

其中，输入输出驱动器结构已在前述的实施例中进行了详细的说明，在此不再进行赘述。

在本实施例中，第一目标器件501通过输入输出驱动器与第二目标器件502之间进行通信，第二目标器件502通过输入输出驱动器与第二目标器件502之间进行通信。

具体地，输入输出驱动器上的第一端子201可通过一条传输线与第二目标器件502上的第三端子相连接，输入输出驱动器上的第二端子202可通过另一条传输线与第二目标器件502上的第四端子相连接。

本发明中的通信系统能够为第一目标器件501与第二目标器件502之间的通信过程提供可切换使用的单端输出工作模式、单端输入工作模式、差分输入工作模式以及差分输出工作模式，从而使得本发明的通信系统能够应用于更多的场景。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA，Programmable Gate Array)，现场可编程门阵列(FPGA，Field Programmable Gate Array)等。

在本说明书的描述中，参考术语“本实施例”、“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (15)

1.一种输入输出驱动器结构，其特征在于，包括：

第一单端输出模块，与第一端子连接，所述第一单端输出模块用于将第一目标器件发出的第一单端信号输出至所述第一端子，所述第一端子用于与第二目标器件连接；

第一单端输入模块，与所述第一端子连接，所述第一单端输入模块用于将从所述第一端子输入的第二单端信号向所述第一目标器件发送，所述第二单端信号由所述第二目标器件发出；

第一差分输入模块，与所述第一端子、第二端子分别连接，所述第一差分输入模块用于将从所述第一端子输入的第一差分信号和从所述第二端子输入的第二差分信号进行差分解码，以及用于将通过差分解码得到的第三差分信号向所述第一目标器件发送，所述第一差分信号和所述第二差分信号均由所述第二目标器件发出，所述第二端子用于与所述第二目标器件连接；

第一差分输出模块，与所述第一端子、所述第二端子分别连接，所述第一差分输出模块用于对第四差分信号进行差分编码，得到通过所述第一端子输出的第五差分信号和通过所述第二端子输出的第六差分信号；

第二单端输出模块，与所述第二端子连接，所述第二单端输出模块用于将所述第一目标器件发出的第三单端信号输出至所述第二端子，所述第二端子用于与所述第二目标器件连接；

第二单端输入模块，与所述第二端子连接，所述第二单端输入模块用于将从所述第二端子输入的第四单端信号向所述第一目标器件发送，所述第四单端信号由所述第二目标器件发出；

第二差分输入模块，与所述第一端子、所述第二端子分别连接，所述第二差分输入模块用于将从所述第一端子输入的第七差分信号和从所述第二端子输入的第八差分信号进行差分解码，以及用于将通过差分解码得到的第九差分信号向所述第一目标器件发送，所述第七差分信号和所述第八差分信号均由所述第二目标器件发出。

2.根据权利要求1所述的输入输出驱动器结构，其特征在于，

所述第一单端输出模块具有第一输入端和第一输出端，所述第一输入端用于接收所述第一单端信号，所述第一输出端用于输出通过所述第一单端输出模块处理后的所述第一单端信号，所述第一输出端与所述第一端子连接；

所述第一单端输入模块具有第二输入端和第二输出端，所述第二输入端用于接收所述第二单端信号，所述第二输入端与所述第一端子连接，所述第二输出端用于发出通过所述第一单端输入模块处理后的所述第二单端信号；

所述第一差分输入模块具有第三输入端、第四输入端以及第三输出端，所述第三输入端与所述第一端子连接，所述第四输入端与所述第二端子连接，所述第三输入端用于接收所述第一差分信号，所述第四输入端用于接收所述第二差分信号，所述第三输出端用于向所述第一目标器件发送所述第三差分信号。

3.根据权利要求2所述的输入输出驱动器结构，其特征在于，

所述第一差分输出模块具有第五输入端、第四输出端以及第五输出端，所述第五输入端用于接收所述第四差分信号，所述第四输出端与所述第一端子连接，所述第五输出端与所述第二端子连接，所述第四输出端用于输出所述第五差分信号至所述第一端子，所述第五输出端用于输出所述第六差分信号至所述第二端子。

4.根据权利要求3所述的输入输出驱动器结构，其特征在于，

所述第二单端输出模块具有第六输入端和第六输出端，所述第六输入端用于接收所述第三单端信号，所述第六输出端用于输出通过所述第二单端输出模块处理后的所述第三单端信号，所述第六输出端与所述第二端子连接；

所述第二单端输入模块具有第七输入端和第七输出端，所述第七输入端用于接收所述第四单端信号，所述第七输入端与所述第二端子连接，所述第七输出端用于发出通过所述第二单端输入模块处理后的所述第四单端信号；

所述第二差分输入模块具有第八输入端、第九输入端以及第八输出端，所述第八输入端与所述第一端子连接，所述第九输入端与所述第二端子连接，所述第八输入端用于接收所述第七差分信号，所述第九输入端用于接收所述第八差分信号，所述第八输出端用于向所述第一目标器件发送所述第九差分信号。

5.根据权利要求4所述的输入输出驱动器结构，其特征在于，还包括：

第二差分输出模块，具有第十输入端、第九输出端以及第十输出端，所述第十输入端用于接收第十差分信号，所述第二差分输出模块用于对所述第十差分信号进行差分编码，得到第十一差分信号和第十二差分信号，所述第九输出端与所述第一端子连接，所述第十输出端与所述第二端子连接，所述第九输出端用于输出所述第十一差分信号至所述第一端子，所述第十输出端用于输出所述第十二差分信号至所述第二端子。

6.根据权利要求4所述的输入输出驱动器结构，其特征在于，

所述第一单端输出模块还具有第一使能端，所述第一使能端用于接收由所述第一目标器件发出的第一使能信号，所述第一使能信号用于控制所述第一单端输出模块是否输出通过所述第一单端输出模块处理后的所述第一单端信号；

所述第二单端输出模块还具有第二使能端，所述第二使能端用于接收由所述第二目标器件发出的第二使能信号，所述第二使能信号用于控制所述第二单端输出模块是否输出通过所述第二单端输出模块处理后的所述第三单端信号。

7.根据权利要求1所述的输入输出驱动器结构，其特征在于，

所述第一差分输出模块为LVDS输出驱动器。

8.根据权利要求1所述的输入输出驱动器结构，其特征在于，还包括：

第一总线保持模块，与所述第一端子连接，所述第一总线保持模块用于在非驱动状态下保持所述第一端子的电平状态；

第二总线保持模块，与所述第二端子连接，所述第二总线保持模块用于在非驱动状态下保持所述第二端子的电平状态。

9.根据权利要求1至8中任一项所述的输入输出驱动器结构，其特征在于，还包括：

第一热插拔模块，具有第一连接端、第二连接端以及第三连接端，所述第一连接端与所述第一单端输出模块连接，所述第二连接端与所述第一端子连接，所述第三连接端与所述第二端子连接；所述第一热插拔模块用于在热插拔操作时抵消或吸收外部输入信号，所述外部输入信号来自于所述第一端子和/或第二端子；

第二热插拔模块，具有第四连接端、第五连接端以及第六连接端，所述第四连接端与所述第二单端输出模块连接，所述第五连接端与所述第二端子连接，所述第六连接端与所述第一端子连接；所述第二热插拔模块用于在热插拔操作时抵消或吸收外部输入信号，所述外部输入信号来自于所述第一端子和/或第二端子。

10.根据权利要求1所述的输入输出驱动器结构，其特征在于，

所述输入输出驱动器结构基于鳍式场效应晶体管工艺制造而成。

11.根据权利要求1或10所述的输入输出驱动器结构，其特征在于，

所述输入输出驱动器结构集成于现场可编程门阵列上。

12.根据权利要求1所述的输入输出驱动器结构，其特征在于，

所述第一端子和所述第二端子均为焊垫。

13.根据权利要求1所述的输入输出驱动器结构，其特征在于，

所述第一目标器件为现场可编程门阵列上的IP核；

所述第二目标器件为外部器件。

14.一种输入输出控制方法，其特征在于，所述方法应用于权利要求1至13中任一项所述的输入输出驱动器结构，所述方法包括：

在单端输出工作模式下，通过第一单端输出模块向第二目标器件输出第一单端信号，和/或，通过第二单端输出模块向所述第二目标器件输出第三单端信号；

在单端输入工作模式下，通过第一单端输入模块向第一目标器件输入第二单端信号，和/或，通过第二单端输入模块向所述第一目标器件输入第四单端信号，

在差分输入工作模式下，通过第一差分输入模块向所述第一目标器件输入对第一差分信号和第二差分信号进行差分解码得到的第三差分信号，和/或，通过第二差分输入模块向所述第一目标器件输入对第七差分信号和第八差分信号进行差分解码得到的第九差分信号；

在差分输出工作模式下，通过第一差分输出模块向所述第二目标器件输出通过对第四差分信号进行差分编码得到的第五差分信号和第六差分信号。

15.一种通信系统，其特征在于，所述通信系统包括基于权利要求1至13中任一项所述的输入输出驱动器结构制造的输入输出驱动器；所述通信系统还包括第一目标器件和第二目标器件：

所述第一目标器件，通过所述输入输出驱动器与所述第二目标器件之间进行通信；

所述第二目标器件，通过所述输入输出驱动器与所述第二目标器件之间进行通信。