JPS62283714A - 容量性負荷のドライブ回路 - Google Patents
容量性負荷のドライブ回路Info
- Publication number
- JPS62283714A JPS62283714A JP61126497A JP12649786A JPS62283714A JP S62283714 A JPS62283714 A JP S62283714A JP 61126497 A JP61126497 A JP 61126497A JP 12649786 A JP12649786 A JP 12649786A JP S62283714 A JPS62283714 A JP S62283714A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- capacitive load
- collector
- charged
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
この発明は、定常消費電流の少ない回路で速い立ち上が
り速度を達成する容量性負荷のドライブ回路に関するも
のである。
り速度を達成する容量性負荷のドライブ回路に関するも
のである。
第２図は従来の容量性負荷のドライブ回路を示す図であ
る。この図において、Ｔｗｕは入力端子、Ｔ ｏｕ ｒ
は出力端子、Ｎ、、Ｎ、はＮ Ｐ Ｎ ＋−ランジスタ
、■。は定電流源で、定電流■を供給する。ＣＩＩＬは
その容量がＣＬである容量性負荷、Ｂはその電圧がＶＣ
Ｃである電源である。
る。この図において、Ｔｗｕは入力端子、Ｔ ｏｕ ｒ
は出力端子、Ｎ、、Ｎ、はＮ Ｐ Ｎ ＋−ランジスタ
、■。は定電流源で、定電流■を供給する。ＣＩＩＬは
その容量がＣＬである容量性負荷、Ｂはその電圧がＶＣ
Ｃである電源である。
この回路で容量性負荷ＣＬを充電するための充電電流は
、ＮＰＮＩ−ランジスタＮ１のエミッタ接地電流増幅率
をβ。とすれば、β。・Ｉで制限を受ける。したがって
、出力端子Ｔ ｏｕ丁の立ち上がり速度はβ。・ｌｌｏ
Ｌ以上には速くならない。
、ＮＰＮＩ−ランジスタＮ１のエミッタ接地電流増幅率
をβ。とすれば、β。・Ｉで制限を受ける。したがって
、出力端子Ｔ ｏｕ丁の立ち上がり速度はβ。・ｌｌｏ
Ｌ以上には速くならない。
上記のような従来の容量性負荷のドライブ回路では、立
ち上がりを速くするためには、定電流■を大きくすれば
よいが、定電流Ｉを大きくすれば消費ｆ４流が増える。
ち上がりを速くするためには、定電流■を大きくすれば
よいが、定電流Ｉを大きくすれば消費ｆ４流が増える。
またＮ Ｐ Ｎ ＋−ランジスタＮ２の代わりにダーリ
ントン構成のトランジスタを用いて増幅率を上げる方法
もあるが、出力端子Ｔ ＠ｕτの電圧振幅が下がってし
まうという問題点があった。
ントン構成のトランジスタを用いて増幅率を上げる方法
もあるが、出力端子Ｔ ＠ｕτの電圧振幅が下がってし
まうという問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、低消費電流で立ち上がり速度を速くでき、出力端
子の電圧振幅の大きい容量性負荷のドライブ回路を得る
ことを目的とする。
ので、低消費電流で立ち上がり速度を速くでき、出力端
子の電圧振幅の大きい容量性負荷のドライブ回路を得る
ことを目的とする。
この発明に係る容量性負荷のドライブ回路は、パルス入
力信号が入力される入力端子にベースを、定電流源にコ
レクタを接続したエミッタ接地の第１のトランジスタと
、この第１のトランジスタのコレクタにベースを接続し
た第２のトランジスタと、この第２のトランジスタのエ
ミッタと接地間に接続した容量性負荷と、第２のトラン
ジスタのコレクタに入力を°接続し、第１のトランジス
タのコレクタに出力を接続したカレントミラー回路とか
ら構成し、第２のトランジスタのエミッタと容量性負荷
間に出力端子を設けたものである。
力信号が入力される入力端子にベースを、定電流源にコ
レクタを接続したエミッタ接地の第１のトランジスタと
、この第１のトランジスタのコレクタにベースを接続し
た第２のトランジスタと、この第２のトランジスタのエ
ミッタと接地間に接続した容量性負荷と、第２のトラン
ジスタのコレクタに入力を°接続し、第１のトランジス
タのコレクタに出力を接続したカレントミラー回路とか
ら構成し、第２のトランジスタのエミッタと容量性負荷
間に出力端子を設けたものである。
この発明においては、容量性負荷が充電される時、充電
を制限する第２のトランジスタのコレクタに流れる電流
の一部がカレントミラー回路を介して第２のトランジス
タのベースに加えられ、第２のトランジスタのコレクタ
ーエミッタ間の電流量が増加する。
を制限する第２のトランジスタのコレクタに流れる電流
の一部がカレントミラー回路を介して第２のトランジス
タのベースに加えられ、第２のトランジスタのコレクタ
ーエミッタ間の電流量が増加する。
第１図はこの発明の容量性負荷のドライブ回路の一実施
例を示す図である。この図において、第２図と同一符号
は同一部分を示し、Ｍはカレントミラー回路で、Ｐ Ｎ
Ｐ １．ランジスタｐ、、ｐ、とがら構成されている
。
例を示す図である。この図において、第２図と同一符号
は同一部分を示し、Ｍはカレントミラー回路で、Ｐ Ｎ
Ｐ １．ランジスタｐ、、ｐ、とがら構成されている
。
次に動作について説明する。
入力端子Ｔｘｕｔこ入力されるパルス信号が高レベルか
ら低レベルとなり、ＮＰＮトランジスタＮ１がＯＮ状態
からＯＦＦ状態になった時、容量性負荷ＣＡＬがβ。・
Ｉの電流で充電され始めるが、この電流の一部はカレン
トミラー回路ＭによりＮ Ｐ Ｎ ｌ−ランジスタＮ２
のペース側に戻される。そして次の瞬間には帰還された
ｆ４流と定電流Ｉとの電流の和のほぼβ。倍の電流で容
量性負荷ＣＯＬが充電されるため、出力端子Ｔ ０ＩＪ
Ｔでの立ち上がりが速い。
ら低レベルとなり、ＮＰＮトランジスタＮ１がＯＮ状態
からＯＦＦ状態になった時、容量性負荷ＣＡＬがβ。・
Ｉの電流で充電され始めるが、この電流の一部はカレン
トミラー回路ＭによりＮ Ｐ Ｎ ｌ−ランジスタＮ２
のペース側に戻される。そして次の瞬間には帰還された
ｆ４流と定電流Ｉとの電流の和のほぼβ。倍の電流で容
量性負荷ＣＯＬが充電されるため、出力端子Ｔ ０ＩＪ
Ｔでの立ち上がりが速い。
しかも、この回路の消費電流はＮ Ｐ Ｎ １−ランジ
スタＮ８がＯＮの時および容量性負荷ＣＯＬの充電を完
了した時には定電流Ｉであり、定常消費電流を少なくで
きろ。
スタＮ８がＯＮの時および容量性負荷ＣＯＬの充電を完
了した時には定電流Ｉであり、定常消費電流を少なくで
きろ。
また出力端子Ｔ ｏｕｙの電圧振幅も従来同様ＶＣＣＶ
ａｔまでとることができる。
ａｔまでとることができる。
この発明は以上説明したとおり、パルス入力信号が入力
される入力端子にベースを、定電流源にコレクタを接続
したエミッタ接地の第１のトランジスタと、この第１の
トランジスタのコレクタにベースを接続した第２のトラ
ンジスタと、この第２のトランジスタのエミッタと接地
間に接続した容量性負荷と、第２のトランジスタのコレ
クタに入力を接続し、第１のトランジスタのコレクタに
出力を接続したカレントミラー回路とから構成し、第２
のトランジスタのエミッタと容量性負荷間に出力端子を
設けたので、低消費電流で、立ち上がり速度を速くでき
、出力端子の電圧振幅も大きくできるという効果がある
。
される入力端子にベースを、定電流源にコレクタを接続
したエミッタ接地の第１のトランジスタと、この第１の
トランジスタのコレクタにベースを接続した第２のトラ
ンジスタと、この第２のトランジスタのエミッタと接地
間に接続した容量性負荷と、第２のトランジスタのコレ
クタに入力を接続し、第１のトランジスタのコレクタに
出力を接続したカレントミラー回路とから構成し、第２
のトランジスタのエミッタと容量性負荷間に出力端子を
設けたので、低消費電流で、立ち上がり速度を速くでき
、出力端子の電圧振幅も大きくできるという効果がある
。
第１図はこの発明の容量性負荷のドライブ回路の一実施
例を示す図、第２図は従来の容量性負荷のドライブ回路
を示す図である。 図において、Ｔ’ｚＮは入力端子、ＴＩＩＬＩＴは出力
端子、Ｎ、、Ｎ、はＮ Ｐ Ｎ １．ランジスタ、１．
は定電流源、Ｃ６Ｌは容量性負荷、Ｂは電源、Ｍはカレ
ントミラー回路である。 なお、各図中の同一符号は同一または相当部分を示す。
例を示す図、第２図は従来の容量性負荷のドライブ回路
を示す図である。 図において、Ｔ’ｚＮは入力端子、ＴＩＩＬＩＴは出力
端子、Ｎ、、Ｎ、はＮ Ｐ Ｎ １．ランジスタ、１．
は定電流源、Ｃ６Ｌは容量性負荷、Ｂは電源、Ｍはカレ
ントミラー回路である。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (1)
- パルス入力信号が入力される入力端子にベースを、定電
流源にコレクタを接続したエミッタ接地の第１のトラン
ジスタと、この第１のトランジスタのコレクタにベース
を接続した第２のトランジスタと、この第２のトランジ
スタのエミッタと接地間に接続した容量性負荷と、前記
第２のトランジスタのコレクタに入力を接続し、前記第
１のトランジスタのコレクタに出力を接続したカレント
ミラー回路とから構成し、前記第２のトランジスタのエ
ミッタと前記容量性負荷間に出力端子を設けたことを特
徴とする容量性負荷のドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61126497A JPS62283714A (ja) | 1986-05-31 | 1986-05-31 | 容量性負荷のドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61126497A JPS62283714A (ja) | 1986-05-31 | 1986-05-31 | 容量性負荷のドライブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62283714A true JPS62283714A (ja) | 1987-12-09 |
| JPH0443443B2 JPH0443443B2 (ja) | 1992-07-16 |
Family
ID=14936667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61126497A Granted JPS62283714A (ja) | 1986-05-31 | 1986-05-31 | 容量性負荷のドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62283714A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7002401B2 (en) | 2003-01-30 | 2006-02-21 | Sandisk Corporation | Voltage buffer for capacitive loads |
-
1986
- 1986-05-31 JP JP61126497A patent/JPS62283714A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7002401B2 (en) | 2003-01-30 | 2006-02-21 | Sandisk Corporation | Voltage buffer for capacitive loads |
| US7167041B2 (en) | 2003-01-30 | 2007-01-23 | Sandisk Corporation | Voltage buffer for capacitive loads |
| US7471139B2 (en) | 2003-01-30 | 2008-12-30 | Sandisk Corporation | Voltage buffer for capacitive loads |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0443443B2 (ja) | 1992-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4948991A (en) | Load controlled ECL transient driver | |
| US4092551A (en) | A.C. powered speed up circuit | |
| US4057739A (en) | Electro-chromic display driving circuit | |
| US4289978A (en) | Complementary transistor inverting emitter follower circuit | |
| JPH01288010A (ja) | ドライバ回路 | |
| JPH08222966A (ja) | サンプル・ホールド回路 | |
| US5038058A (en) | BiCMOS TTL output driver | |
| JPS62283714A (ja) | 容量性負荷のドライブ回路 | |
| JP2508488B2 (ja) | バッファ回路 | |
| JPH03227119A (ja) | Ｅｃｌ論理回路 | |
| US6137342A (en) | High efficiency semiconductor substrate bias pump | |
| EP0285068A3 (en) | Logic circuit | |
| JP2914968B2 (ja) | 半導体集積回路装置 | |
| JPS62283717A (ja) | 容量性負荷のドライブ回路 | |
| JPS6419417A (en) | Constant voltage source circuit | |
| JPH01154575A (ja) | Ｌｅｄ駆動用集積回路 | |
| JPS6155200B2 (ja) | ||
| JP3008426B2 (ja) | ＢｉＣＭＯＳゲート回路 | |
| RU1810994C (ru) | Транзисторный ключ | |
| JP2805949B2 (ja) | スイッチング出力回路 | |
| JPS6243367B2 (ja) | ||
| JP2897531B2 (ja) | 半導体集積回路 | |
| JPS6020836B2 (ja) | デコ−ダ回路 | |
| JPH0613872A (ja) | Ｃｍｏｓバッファ回路 | |
| JPH0763137B2 (ja) | 出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |