JPH01154575A - Ｌｅｄ駆動用集積回路 - Google Patents
Ｌｅｄ駆動用集積回路Info
- Publication number
- JPH01154575A JPH01154575A JP62313368A JP31336887A JPH01154575A JP H01154575 A JPH01154575 A JP H01154575A JP 62313368 A JP62313368 A JP 62313368A JP 31336887 A JP31336887 A JP 31336887A JP H01154575 A JPH01154575 A JP H01154575A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- type mos
- gate
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- 230000001133 acceleration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 206010011878 Deafness Diseases 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 231100000895 deafness Toxicity 0.000 description 1
- 208000016354 hearing loss disease Diseases 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Led Devices (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＬＥＤ駆動用集積回路の出力段回路方式に関す
る。
る。
本発明はＬＥＤ駆動用集積回路において、出力ドライバ
トランジスタのゲー）？Ｉｔ極段に容量とスイッチング
素子を付加し、出力トランジスタのスイッチング時に、
ゲート容量と前記の付加容量により電源電圧を分圧し出
力ドライバトランジスタのゲート電極を駆動する事によ
り、出力ドライバトランジスタのスイッチング応答を速
（したものである。
トランジスタのゲー）？Ｉｔ極段に容量とスイッチング
素子を付加し、出力トランジスタのスイッチング時に、
ゲート容量と前記の付加容量により電源電圧を分圧し出
力ドライバトランジスタのゲート電極を駆動する事によ
り、出力ドライバトランジスタのスイッチング応答を速
（したものである。
従来のＬＥＤ駆動用集積回路を第２図に示す。
以下に第２図の従来例について説明する。
端子０は電源電圧のマイナス電位で１はプラス電位であ
る。端子２は出力ドライバ端子であり、外部負荷のＬＥ
Ｄ１ｆ３を駆動する。端子３は、出力Ｐ型ＭＯ８トラン
ジスタ１０のゲートレベルを外部より設定することが可
能とせしめる為の端子であり、外部抵抗４が電源電圧の
マイナス電位に接続されている。内部抵抗５は外部抵抗
４表電源電圧を抵抗分割し、出力Ｐ型ＭＯＳトランジス
タ１０のゲートレベルを決める。外部抵抗４をＲ１、内
部抵抗５をＲ２とし、電源電圧をＶ。０としたときゲー
トレベルＶｃは以下の電位となる。
る。端子２は出力ドライバ端子であり、外部負荷のＬＥ
Ｄ１ｆ３を駆動する。端子３は、出力Ｐ型ＭＯ８トラン
ジスタ１０のゲートレベルを外部より設定することが可
能とせしめる為の端子であり、外部抵抗４が電源電圧の
マイナス電位に接続されている。内部抵抗５は外部抵抗
４表電源電圧を抵抗分割し、出力Ｐ型ＭＯＳトランジス
タ１０のゲートレベルを決める。外部抵抗４をＲ１、内
部抵抗５をＲ２とし、電源電圧をＶ。０としたときゲー
トレベルＶｃは以下の電位となる。
Ｖｃ ”Ｖｏ’ｏ Ｒ２・Ｖｏ ｏ ／
（Ｒ１＋Ｒ２）６は出力ドライバ制御信号であり、電源
電圧系を電源とするインバータ７のゲートに入力される
。インバータ７の出力は次段のＰ型ＭＯ８トランジスタ
８とＮ型ＭＯ８トランジスタ９で構成されるインバータ
のゲート入力となる。このときＮ型Ｍ ＯＳ トランジ
スタのソースは、外部抵抗４と内部抵抗５による分別電
位である端子３に接続されている。このインバータによ
り電源電圧系での信号が、電源電圧の分割電位と電源電
圧のプラス電位との間を振幅する信号に変換される。こ
のように変換された信号が出力Ｐ型ＭＯＳトランジスタ
のゲートに接続されている。
（Ｒ１＋Ｒ２）６は出力ドライバ制御信号であり、電源
電圧系を電源とするインバータ７のゲートに入力される
。インバータ７の出力は次段のＰ型ＭＯ８トランジスタ
８とＮ型ＭＯ８トランジスタ９で構成されるインバータ
のゲート入力となる。このときＮ型Ｍ ＯＳ トランジ
スタのソースは、外部抵抗４と内部抵抗５による分別電
位である端子３に接続されている。このインバータによ
り電源電圧系での信号が、電源電圧の分割電位と電源電
圧のプラス電位との間を振幅する信号に変換される。こ
のように変換された信号が出力Ｐ型ＭＯＳトランジスタ
のゲートに接続されている。
ここで、電源電圧ｙｏｏを５Ｖ、Ｒ１＝Ｒ２、出力Ｐ型
ＭＯＳトランジスタの増幅率をβ、スレッシュホールド
電圧１丁９．、出力ＰｕＭＯ３）ランジスクのドレイン
−ソース間の電圧をＶ。５としたとき、 −ｖｏ Ｄ −ＶＴ ）ｌ ≦ＶＤＳ が成立すると出力Ｐ型ＭＯＳトランジスタの出力′Ｊ１
流Ｉ。Ｌは次式となる。
ＭＯＳトランジスタの増幅率をβ、スレッシュホールド
電圧１丁９．、出力ＰｕＭＯ３）ランジスクのドレイン
−ソース間の電圧をＶ。５としたとき、 −ｖｏ Ｄ −ＶＴ ）ｌ ≦ＶＤＳ が成立すると出力Ｐ型ＭＯＳトランジスタの出力′Ｊ１
流Ｉ。Ｌは次式となる。
１０Ｌ−一β（ＶＱｏ ＶＴＨ）’
ここで、出力Ｐ型ＭＯＳトランジスタは飽和で働く。こ
れは、ＬＥＤの光量が電流量に比例する事及び、ＬＥＤ
の順方向電圧Ｖｒのバラツキが大きいからである。即ち
、出力Ｐ型ＭＯ３）う／ジスクを飽和で動作させる事に
より、Ｖｒのバラツキを出力Ｐ型ＭＯＳトランジスタで
吸収する事ができ、ＬＥＤアレイのチップ内ＶＦバラツ
キによる光量のバラツキを小さくｌ、、ＬＥＤアレイ全
体で安定した均一なＬＥＤ光琶を得る事ができるからで
ある。
れは、ＬＥＤの光量が電流量に比例する事及び、ＬＥＤ
の順方向電圧Ｖｒのバラツキが大きいからである。即ち
、出力Ｐ型ＭＯ３）う／ジスクを飽和で動作させる事に
より、Ｖｒのバラツキを出力Ｐ型ＭＯＳトランジスタで
吸収する事ができ、ＬＥＤアレイのチップ内ＶＦバラツ
キによる光量のバラツキを小さくｌ、、ＬＥＤアレイ全
体で安定した均一なＬＥＤ光琶を得る事ができるからで
ある。
ＬＥＤアレイ駆動用集積回路は、第２図の１５の部分が
出力ドライバの数だけ並べられており、一般にＬＥＤア
レイ駆動用集積回路１チップは、ＬＥＤアレイの１チツ
プに相当する出力ドライバを内蔵する。これは、１チツ
プ内のＬＥＤＱ順方向電圧Ｖｒにバラツキがあまりない
事と、１チツプ内のＬＥＤＦＸ動用出力ドライバ能力に
バラツキが小さい事がらＬＥＤ駆動用集積回路とＬＥＤ
アレイを１セツトとして見たときの光量のバラツキを小
さくする事が可能の為である。
出力ドライバの数だけ並べられており、一般にＬＥＤア
レイ駆動用集積回路１チップは、ＬＥＤアレイの１チツ
プに相当する出力ドライバを内蔵する。これは、１チツ
プ内のＬＥＤＱ順方向電圧Ｖｒにバラツキがあまりない
事と、１チツプ内のＬＥＤＦＸ動用出力ドライバ能力に
バラツキが小さい事がらＬＥＤ駆動用集積回路とＬＥＤ
アレイを１セツトとして見たときの光量のバラツキを小
さくする事が可能の為である。
しかし、前述の従来技術では、ＬＥＤ［動用ドライバの
ゲートレベルは、内部抵抗と外部抵抗の分圧で与えられ
る為、ＬＥＤ［動用出力Ｐ型ＭＯＳトランジスタのゲー
ト容量をＣＧＮ外部抵抗４の抵抗値をＲ１としたとき、
１ビツト分の出力Ｐ型Ｍ ＯＳ トランジスタをスイッ
チングする時間Ｔ１は Ｔ １ ＝ ２ Ｃｃ Ｘ Ｒ１ 又、Ｎビットの出力Ｐ型ＭＯＳトランジスタをスイッチ
ングする時間Ｔ２は次のようになる。
ゲートレベルは、内部抵抗と外部抵抗の分圧で与えられ
る為、ＬＥＤ［動用出力Ｐ型ＭＯＳトランジスタのゲー
ト容量をＣＧＮ外部抵抗４の抵抗値をＲ１としたとき、
１ビツト分の出力Ｐ型Ｍ ＯＳ トランジスタをスイッ
チングする時間Ｔ１は Ｔ １ ＝ ２ Ｃｃ Ｘ Ｒ１ 又、Ｎビットの出力Ｐ型ＭＯＳトランジスタをスイッチ
ングする時間Ｔ２は次のようになる。
Ｔ ２ ＝２ Ｘ Ｎ Ｘ Ｃｃ Ｘ Ｒ１例えば、Ｎ
＝８４、Ｒ１＝１０にΩ、ｃｃ ＝＝２、Ｆとすると、
Ｔ２ ＝２．５８μ’ｓ、Ｔ１＝４０ｎｓとなり、スイ
ッチングするＰ型ＭＯＳトランジスタのビット数により
出力の応答時間が変化してしまう。第３図は従来例の出
力電流波形図である。１７は出力イネーブル信号、１８
は１ビツトスイッチング時の出力電流波形、１９は６４
ビットスイッチング時の出力電流波形である。出力電流
波形がＯＦＦするのが速いのは、出力Ｐ型Ｍ ＯＳトラ
ンジスタのゲートを駆動するＰ型Ｎｉｏ、ｓトランジス
タのソースが直接電源のプラス電位に接続されているか
らである。このように出力波形が出力スイッチングトラ
ンジスタ数により変化してしまうとＬＥＤプリンタとし
て使用したときに印字むらとなってしまう。又、スイッ
チング応答時間の変化が無視できる程出カイネーブル時
間を大きくすると、ＬＥＤプリンタの特徴である高速性
がそこなわれてしまう。
＝８４、Ｒ１＝１０にΩ、ｃｃ ＝＝２、Ｆとすると、
Ｔ２ ＝２．５８μ’ｓ、Ｔ１＝４０ｎｓとなり、スイ
ッチングするＰ型ＭＯＳトランジスタのビット数により
出力の応答時間が変化してしまう。第３図は従来例の出
力電流波形図である。１７は出力イネーブル信号、１８
は１ビツトスイッチング時の出力電流波形、１９は６４
ビットスイッチング時の出力電流波形である。出力電流
波形がＯＦＦするのが速いのは、出力Ｐ型Ｍ ＯＳトラ
ンジスタのゲートを駆動するＰ型Ｎｉｏ、ｓトランジス
タのソースが直接電源のプラス電位に接続されているか
らである。このように出力波形が出力スイッチングトラ
ンジスタ数により変化してしまうとＬＥＤプリンタとし
て使用したときに印字むらとなってしまう。又、スイッ
チング応答時間の変化が無視できる程出カイネーブル時
間を大きくすると、ＬＥＤプリンタの特徴である高速性
がそこなわれてしまう。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、出力ドライバのスイッチングト
ランジスタ数による出力の応答の変化を小さくしたＬＥ
Ｄ駆動用集積回路を提供するところにある。
の目的とするところは、出力ドライバのスイッチングト
ランジスタ数による出力の応答の変化を小さくしたＬＥ
Ｄ駆動用集積回路を提供するところにある。
本発明のＬＥＤ駆動用集積回路は、Ｐ型Ｍ ＯＳトラン
ジスタの飽和特性をＬＥＤの電流源として利用するＬ
Ｅ Ｄ ＱＫ動動用集口回路おいて、出力ドライバであ
る前記Ｐ型ＭＯＳトランジスタのゲート電極に第１のス
イッチング素子を通して容量が接続され、前記スイッチ
ング素子の接続されている容量の一端か電源端子のマイ
ナス電位に、第２のスイッチング素子を通して接続され
、前記容量の他方が電源端子のマイナス電位に接続され
ており前記第１のスイッチング素子は前記Ｐ型Ｍ ＯＳ
トランジスタのオン、オフと同相でスイッチングされ、
前：己第２のスイッチング素子は前記Ｐ型ＭＯＳトラン
ジスタのオン、オフと逆相でスイッチングされる事を特
徴とする。
ジスタの飽和特性をＬＥＤの電流源として利用するＬ
Ｅ Ｄ ＱＫ動動用集口回路おいて、出力ドライバであ
る前記Ｐ型ＭＯＳトランジスタのゲート電極に第１のス
イッチング素子を通して容量が接続され、前記スイッチ
ング素子の接続されている容量の一端か電源端子のマイ
ナス電位に、第２のスイッチング素子を通して接続され
、前記容量の他方が電源端子のマイナス電位に接続され
ており前記第１のスイッチング素子は前記Ｐ型Ｍ ＯＳ
トランジスタのオン、オフと同相でスイッチングされ、
前：己第２のスイッチング素子は前記Ｐ型ＭＯＳトラン
ジスタのオン、オフと逆相でスイッチングされる事を特
徴とする。
本光明の上記の構成によれば、付加された容量の−ｎＪ
が電源電圧のマイナス電位に接続され容量の片一方は電
源電圧のマイナス電位に接続されていて、出力Ｐ型Ｍ
ＯＳ トランジスタがオンするときだけ出力１”ｌ、Ｍ
ＯＳトランジスタのゲートに接続する為、ゲートに接続
した瞬間出力Ｐ型Ｍ ＯＳトランジスタのゲート容量と
、付加された容量により、電源電圧が容量分割され出力
Ｐ型ＭＯＳトランジスタのゲートレベルが容量分割した
電位に〆Ｊる為出力Ｐ型ＭＯＳトランジスタは高速にス
イッチングする。
が電源電圧のマイナス電位に接続され容量の片一方は電
源電圧のマイナス電位に接続されていて、出力Ｐ型Ｍ
ＯＳ トランジスタがオンするときだけ出力１”ｌ、Ｍ
ＯＳトランジスタのゲートに接続する為、ゲートに接続
した瞬間出力Ｐ型Ｍ ＯＳトランジスタのゲート容量と
、付加された容量により、電源電圧が容量分割され出力
Ｐ型ＭＯＳトランジスタのゲートレベルが容量分割した
電位に〆Ｊる為出力Ｐ型ＭＯＳトランジスタは高速にス
イッチングする。
第１図は本発明の実施例におけるＬＥＤ駆動用集積回路
図であって以下に構成を説明する。
図であって以下に構成を説明する。
０は電源電圧マイナス電位で１はプラス電位である。２
は出力ドライバ端子であり外部負荷の１゜ＥＤ１６を駆
動する。３は出力Ｐ型ＭＯＳ）う／ジスク１０のゲート
レベルを外部より設定することが可能とせしめる為の端
子であり外部抵抗４が電源電圧のマイナス電位に接続さ
れている。内部抵抗５は外部抵抗４と電源電圧を抵抗分
割し、出力Ｐ型Ｎ、１０ Ｓ トランジスタ１０のゲー
トレベルを決める。６は出力Ｐ型ＭＯＳトランジスタ１
０のスイッチング制御を行なう制御信号であり、電源電
圧系を電源とするインバータ７に入力される。
は出力ドライバ端子であり外部負荷の１゜ＥＤ１６を駆
動する。３は出力Ｐ型ＭＯＳ）う／ジスク１０のゲート
レベルを外部より設定することが可能とせしめる為の端
子であり外部抵抗４が電源電圧のマイナス電位に接続さ
れている。内部抵抗５は外部抵抗４と電源電圧を抵抗分
割し、出力Ｐ型Ｎ、１０ Ｓ トランジスタ１０のゲー
トレベルを決める。６は出力Ｐ型ＭＯＳトランジスタ１
０のスイッチング制御を行なう制御信号であり、電源電
圧系を電源とするインバータ７に入力される。
インパーク７の出力は、次段のＰ型ＭＯＳトランジスタ
８とＮ型Ｍ ＯＳ トランジスタ９で構成される内部抵
抗と外部抵抗で定められる電位とプラス電位とが与えら
れる電源系のインバータに入力されるとともに、容量１
１の一端を出力ＰｕＭＯＳトラノジスタ１０のゲートに
接続する為のスイッチ１２のゲート及び、容ｆｆｉ １
１の一端をマイナス電位に接続する為のスイッチ１３の
ゲートをスイノヂ１２と位相反転で動作させる為のゲー
ト位相反転用のインバータ１４のゲート接続している。
８とＮ型Ｍ ＯＳ トランジスタ９で構成される内部抵
抗と外部抵抗で定められる電位とプラス電位とが与えら
れる電源系のインバータに入力されるとともに、容量１
１の一端を出力ＰｕＭＯＳトラノジスタ１０のゲートに
接続する為のスイッチ１２のゲート及び、容ｆｆｉ １
１の一端をマイナス電位に接続する為のスイッチ１３の
ゲートをスイノヂ１２と位相反転で動作させる為のゲー
ト位相反転用のインバータ１４のゲート接続している。
破線部１５は１ビット分の回路でありピット数だけＩＣ
に内蔵される。
に内蔵される。
以下に動作について述べる。以上の構成の為、容量１１
は出力Ｐ型ＭＯＳトランジスタがＯＮのときには出力Ｐ
型ＭＯＳトランジスタ１０のゲートに接続され、一方Ｏ
ＦＦのときはマイナス電位源０に接続される。ここで電
源電圧をＶ。。、出力Ｐ型ＭＯＳトランジスタのゲート
容量をＣＧｓ容量１１の容量Ｃｏとする。
は出力Ｐ型ＭＯＳトランジスタがＯＮのときには出力Ｐ
型ＭＯＳトランジスタ１０のゲートに接続され、一方Ｏ
ＦＦのときはマイナス電位源０に接続される。ここで電
源電圧をＶ。。、出力Ｐ型ＭＯＳトランジスタのゲート
容量をＣＧｓ容量１１の容量Ｃｏとする。
出力Ｐ型Ｍ ＯＳ トランジスタがオフからオンする瞬
間のゲート電位でＶ′は容ｆｆｉ ＣａとＣ８により電
源電圧が容量分割される事より、 ここで、ｖ’ ＜Ｖｃのとき、Ｐ型ＭＯＳトランジスタ
８を通して電荷がぬかれる為比較的速く出力Ｐ型ＭＯＳ
トランジスタのゲートレベルは内部抵抗と外部抵抗によ
る決められた電位になり出力電流は速く定常状聾となる
。
間のゲート電位でＶ′は容ｆｆｉ ＣａとＣ８により電
源電圧が容量分割される事より、 ここで、ｖ’ ＜Ｖｃのとき、Ｐ型ＭＯＳトランジスタ
８を通して電荷がぬかれる為比較的速く出力Ｐ型ＭＯＳ
トランジスタのゲートレベルは内部抵抗と外部抵抗によ
る決められた電位になり出力電流は速く定常状聾となる
。
Ｖ′くＶＣ，のとき、Ｎ型ＭＯＳ）う７ジスタ９と外部
抵抗４をとおし電荷をぬかれる為ｖ’ ＞ｖ６よりは遅
いが定常状態となる。
抵抗４をとおし電荷をぬかれる為ｖ’ ＞ｖ６よりは遅
いが定常状態となる。
第４図は本実施例の出力電流波形図である。１７は出力
イネーブル信号、２０はｖ’ ＜ｖＣのとき６４ｂｉｔ
の出力電流波形２１はｖ’ ＞ＶＧのとき６４ｂｉｔの
出力波形である。
イネーブル信号、２０はｖ’ ＜ｖＣのとき６４ｂｉｔ
の出力電流波形２１はｖ’ ＞ＶＧのとき６４ｂｉｔの
出力波形である。
以下述べたように発明によれば、出力Ｐ型Ｍ ＯＳトラ
ンジスタのゲートがオンする瞬間に容量が接続され、電
源電圧を、出力Ｐ型ＭＯＳトランジスタのゲート容量と
接続された容量により分割され、出力Ｐ型Ｍ ＯＳ ト
ランジスタのゲートレベルが容量分割した電位になる為
出力Ｐ型Ｍ ＯＳ ）ランンスタは高速にスイッチング
する。
ンジスタのゲートがオンする瞬間に容量が接続され、電
源電圧を、出力Ｐ型ＭＯＳトランジスタのゲート容量と
接続された容量により分割され、出力Ｐ型Ｍ ＯＳ ト
ランジスタのゲートレベルが容量分割した電位になる為
出力Ｐ型Ｍ ＯＳ ）ランンスタは高速にスイッチング
する。
各ビットに高速化の容量がついている為、出力Ｐ型ＭＯ
Ｓトランジスタのオンするビット数に関係する事なく一
定のスイッチフグ波形を得る事ができ、ＬＥＤプリンタ
ヘッドとしてのデータによる色むらを無くす事ができる
。
Ｓトランジスタのオンするビット数に関係する事なく一
定のスイッチフグ波形を得る事ができ、ＬＥＤプリンタ
ヘッドとしてのデータによる色むらを無くす事ができる
。
パルス幅変調によるＬＥＤプリンタの階調を考えたとき
、出力立ち上がり時間が速くなる為、階調重みづけされ
たパルス幅を忠実に出力のオン時間かえられる為階調制
御を行ないやすいという効果も育する。
、出力立ち上がり時間が速くなる為、階調重みづけされ
たパルス幅を忠実に出力のオン時間かえられる為階調制
御を行ないやすいという効果も育する。
第１図は本発明の一実施例を示す回路図。
第２図は従来例を示す回路図。
第３図（ａ）（ｂ）は従来例における出力波形図Ｏ
第４図（ａ）（ｂ）は本発明におコ、で、出力波形図。
０・・・マイナス電源
１・・・プラス電源
２・・・出力端子
４・・・外部抵抗
１７・・・出力イネーブル信号
以 上
出願人 セイコーエプソン株式会社
代理人 弁理士 最 上 務 他１名１１１゜
°−１、Ｑ−１
＋１，１
Claims (1)
- （１）Ｐ型ＭＯＳトランジスタの飽和特性をＬＥＤの電
流源として利用するＬＥＤ駆動用集積回路において、出
力ドライバである前記Ｐ型ＭＯＳトランジスタのゲート
電極に第１のスイッチング素子を通して容量が接続され
、前記スイッチング素子の接続されている容量の一端が
電源端子のマイナス電位に、第２のスイッチング素子を
通して接続され、前記容量の他方が電源端子のマイナス
電位に接続されており、前記第１のスイッチング素子は
前記Ｐ型ＭＯＳトランジスタのオン、オフと同相でスイ
ッチングされ、前記第２のスイッチング素子は前記Ｐ型
ＭＯＳトランジスタのオン、オフと逆相でスイッチング
される事を特徴としたＬＥＤ駆動用集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62313368A JPH01154575A (ja) | 1987-12-11 | 1987-12-11 | Ｌｅｄ駆動用集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62313368A JPH01154575A (ja) | 1987-12-11 | 1987-12-11 | Ｌｅｄ駆動用集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01154575A true JPH01154575A (ja) | 1989-06-16 |
Family
ID=18040417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62313368A Pending JPH01154575A (ja) | 1987-12-11 | 1987-12-11 | Ｌｅｄ駆動用集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01154575A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036235A (ja) * | 2005-07-22 | 2007-02-08 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | マルチステージ発光ダイオードドライバ回路 |
| JP2009517856A (ja) * | 2005-11-25 | 2009-04-30 | オスラム ゲゼルシャフト ミット ベシュレンクテル ハフツング | ハイサイドバック・トランジスタを備えた回路装置 |
| JP2018103556A (ja) * | 2016-12-28 | 2018-07-05 | 京セラディスプレイ株式会社 | 発光装置 |
-
1987
- 1987-12-11 JP JP62313368A patent/JPH01154575A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036235A (ja) * | 2005-07-22 | 2007-02-08 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | マルチステージ発光ダイオードドライバ回路 |
| JP2009517856A (ja) * | 2005-11-25 | 2009-04-30 | オスラム ゲゼルシャフト ミット ベシュレンクテル ハフツング | ハイサイドバック・トランジスタを備えた回路装置 |
| JP2018103556A (ja) * | 2016-12-28 | 2018-07-05 | 京セラディスプレイ株式会社 | 発光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2585284B2 (ja) | 電力ｍｏｓｆｅｔゲ−ト駆動回路 | |
| US4272834A (en) | Data line potential setting circuit and MIS memory circuit using the same | |
| US4289978A (en) | Complementary transistor inverting emitter follower circuit | |
| US4967100A (en) | Capacitive load driving apparatus | |
| EP0189564A2 (en) | High to low transition speed up circuit for TTL-type gates | |
| JPH01154575A (ja) | Ｌｅｄ駆動用集積回路 | |
| JP2737444B2 (ja) | 高速論理回路 | |
| US20040145918A1 (en) | Inverter device capable of reducing through-type current | |
| JPH02230815A (ja) | 回路装置 | |
| US7362142B2 (en) | Current source apparatus, light-emitting-device apparatus and digital-analog converting apparatus | |
| JPH01154574A (ja) | Ｌｅｄ駆動用集積回路 | |
| JPH03227119A (ja) | Ｅｃｌ論理回路 | |
| JPS6474598A (en) | Thin film el display device | |
| JP3181387B2 (ja) | 容量性負荷用高耐圧駆動回路 | |
| JP4581231B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| JP2760047B2 (ja) | エミッタ結合型論理回路 | |
| JP2008519305A (ja) | 電界発光ディスプレイ装置 | |
| JPH0354914A (ja) | 駆動用半導体集積回路装置 | |
| JPH0340292A (ja) | 半導体出力回路 | |
| JPS62283714A (ja) | 容量性負荷のドライブ回路 | |
| JP2753560B2 (ja) | 出力バッファ回路 | |
| JPH0462497B2 (ja) | ||
| KR940002276Y1 (ko) | Gto 다이리스터의 구동제어회로 | |
| JPH03248619A (ja) | 半導体出力回路 | |
| JPH02202222A (ja) | 出力回路 |