JPH02202222A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPH02202222A JPH02202222A JP1021679A JP2167989A JPH02202222A JP H02202222 A JPH02202222 A JP H02202222A JP 1021679 A JP1021679 A JP 1021679A JP 2167989 A JP2167989 A JP 2167989A JP H02202222 A JPH02202222 A JP H02202222A
- Authority
- JP
- Japan
- Prior art keywords
- output
- channel
- transistor
- signal
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置を用いた出力回路における特性向
上に関するものである。
上に関するものである。
第３図は、従来の出力回路を示す回路図である。
図において（１）は入力信号、（２）は出力信号、（３
）はゞＨ′駆動用Ｎ型出力トランジスタ、（４）はＳＬ
？駆動用Ｎ型出力トランジスタ、（５）は１Ｅ源、（６
）はＧＮＤである。
）はゞＨ′駆動用Ｎ型出力トランジスタ、（４）はＳＬ
？駆動用Ｎ型出力トランジスタ、（５）は１Ｅ源、（６
）はＧＮＤである。
次に動作について説明する。入力信号（１）としてゞＬ
＃信号が入力されると４Ｌ＃駆動用Ｎ型出力トランジス
タ（４）がＯＮ状態となり、出力信号（２）はＧＮＤレ
ベルが出力される。また、入力信号（すとしてゞＨ＃信
号が入力されると、５Ｈ＃駆動用Ｎ型出力トランジスタ
（３）がＯＮ状態となり、出力信号（２）トＬテＶｏｏ
−ＶＴＨ（Ｖｏｏ 二％Ｑ電圧、 ＶＴＨ：しきい値
電圧）分の電位が出力される。
＃信号が入力されると４Ｌ＃駆動用Ｎ型出力トランジス
タ（４）がＯＮ状態となり、出力信号（２）はＧＮＤレ
ベルが出力される。また、入力信号（すとしてゞＨ＃信
号が入力されると、５Ｈ＃駆動用Ｎ型出力トランジスタ
（３）がＯＮ状態となり、出力信号（２）トＬテＶｏｏ
−ＶＴＨ（Ｖｏｏ 二％Ｑ電圧、 ＶＴＨ：しきい値
電圧）分の電位が出力される。
出力信号′ｈ′出力時、電源電圧に対し、しきい値電圧
分電圧降下が起こるため、Ｐ型トランジスタに比べ、出
力波形が鈍る。また、電源電圧下限動作マージンが無く
なる。
分電圧降下が起こるため、Ｐ型トランジスタに比べ、出
力波形が鈍る。また、電源電圧下限動作マージンが無く
なる。
この発明は、上記のような問題点を解決するためになさ
れたもので、出力信号が変ったときに、また％ １２１
Ｍ電圧が下がり出力レベルが下がったとき、電源電圧を
出力する回路を付加することにより、出力ドライバーの
スイッチング特性及び、低電源電圧時の動作特性を向上
させると共に、高い電源電圧時には、しきい値電圧分、
電圧を下げることにより、ノイズなどの防止に役立てら
れるように構成されている。
れたもので、出力信号が変ったときに、また％ １２１
Ｍ電圧が下がり出力レベルが下がったとき、電源電圧を
出力する回路を付加することにより、出力ドライバーの
スイッチング特性及び、低電源電圧時の動作特性を向上
させると共に、高い電源電圧時には、しきい値電圧分、
電圧を下げることにより、ノイズなどの防止に役立てら
れるように構成されている。
この発明に関する出力回路は、ゞＨ〃駆動用Ｎ型出力ト
ランジスタと並列にＰ型トランジスタを設け、出力電圧
が低い時のみに動作するようにする。
ランジスタと並列にＰ型トランジスタを設け、出力電圧
が低い時のみに動作するようにする。
この発明に係る出力回路は、出力電圧が低いときに動作
するＰ型トランジスタを挿入することにより、Ｎ型トラ
ンジスタのみ使用による電圧降下をなくシ、出力トラン
ジスタのスイッチング特性及び、低電源電圧時の動作特
性を向上できる。
するＰ型トランジスタを挿入することにより、Ｎ型トラ
ンジスタのみ使用による電圧降下をなくシ、出力トラン
ジスタのスイッチング特性及び、低電源電圧時の動作特
性を向上できる。
以下、この発明の一実施例を図で説明する。第１図は出
力回路を示す回路図である。図において（１）〜（６）
は第３図の従来伝に示したものと同等であるので説明を
省略する。（７月よゞＨ〃駆動用Ｐ型出カトランジスタ
、（８）はゞｈ〃出力制御用Ｐ型トランジスタ、（９）
は補助トランジスタである。
力回路を示す回路図である。図において（１）〜（６）
は第３図の従来伝に示したものと同等であるので説明を
省略する。（７月よゞＨ〃駆動用Ｐ型出カトランジスタ
、（８）はゞｈ〃出力制御用Ｐ型トランジスタ、（９）
は補助トランジスタである。
次に動作について説明する。
まず、出力ドライバーのスイッチング特性について説明
する。第３図の従来例で説明したように、入力信号（１
）が５Ｌ′のとき、出力信号（２）は４ｈＬ″であるの
で、ゞＨ＃出力制御用Ｐ型トランジスタ（８）はＧＮＤ
ている。ここで、入力信号（１）がゞＬ＆→ゞＨ＃に変
化すると、４ ）（＃駆動用Ｎ型出力トランジスタ（３
）と、ＳＲ＃＆動用Ｐ型出力トランジスタ（７）がＯＮ
Ｌ、、出力信号（２）が５Ｈ′になる。出力信号（２
ンが４Ｈ”出力制御用Ｐ型トランジスタ（８）のしきい
値電圧■、まで上がると、ｔＨタ出出力制御用型型トラ
ンジスタ８）はＯＦＦ Ｌ、、補助トランジスタ（９）
がＯＦＦする。
する。第３図の従来例で説明したように、入力信号（１
）が５Ｌ′のとき、出力信号（２）は４ｈＬ″であるの
で、ゞＨ＃出力制御用Ｐ型トランジスタ（８）はＧＮＤ
ている。ここで、入力信号（１）がゞＬ＆→ゞＨ＃に変
化すると、４ ）（＃駆動用Ｎ型出力トランジスタ（３
）と、ＳＲ＃＆動用Ｐ型出力トランジスタ（７）がＯＮ
Ｌ、、出力信号（２）が５Ｈ′になる。出力信号（２
ンが４Ｈ”出力制御用Ｐ型トランジスタ（８）のしきい
値電圧■、まで上がると、ｔＨタ出出力制御用型型トラ
ンジスタ８）はＯＦＦ Ｌ、、補助トランジスタ（９）
がＯＦＦする。
次に電源電圧下限であるが、入力信号（１）がちＨタの
とき、電源電圧が下がり、出力信号（２）の電位■１ｆ
ｃ （ＶＯＯ−ＶＴＨ） カ’ Ｈ”出力制御用Ｐ型ト
ランジスタ（８）のしきい値電圧Ｖ、より下がると、補
助トランジスタ（９）がＧＮＤ、電圧を供給する。第２
図は出力波形を示すグラフで、Ａは第１図の出力回路の
出力波形を示す。比較のためＢに第３図の従来の出力回
路の出力波形を示す。またＣはゞＨ′出力制御用Ｐ型ト
ランジスタ（８）のＯＮ期間、Ｄｌ、ｔゞＨ夕駆動駆動
用Ｎ型トランジスタ）のみのＯＮ期間を示す。
とき、電源電圧が下がり、出力信号（２）の電位■１ｆ
ｃ （ＶＯＯ−ＶＴＨ） カ’ Ｈ”出力制御用Ｐ型ト
ランジスタ（８）のしきい値電圧Ｖ、より下がると、補
助トランジスタ（９）がＧＮＤ、電圧を供給する。第２
図は出力波形を示すグラフで、Ａは第１図の出力回路の
出力波形を示す。比較のためＢに第３図の従来の出力回
路の出力波形を示す。またＣはゞＨ′出力制御用Ｐ型ト
ランジスタ（８）のＯＮ期間、Ｄｌ、ｔゞＨ夕駆動駆動
用Ｎ型トランジスタ）のみのＯＮ期間を示す。
以上のようにこの発明は、出力駆動用Ｎ型トランジスタ
のみに比べ、出力信号がゞＬ〃→ｔＨ〃に変わるとき、
補助トランジスタをＯＮさせ、スイッチング特性を改善
し、また低電源電圧時の特性も改善する効果が得られる
。
のみに比べ、出力信号がゞＬ〃→ｔＨ〃に変わるとき、
補助トランジスタをＯＮさせ、スイッチング特性を改善
し、また低電源電圧時の特性も改善する効果が得られる
。
第１図は、この発明の一実施例による出力回路を示す回
路図、第２図は、第１図の出力回路の出力波形を示す図
、第３図は従来の出力回路を示す回路図である。 図において、（１）は入力信号、（２）は出力信号、（
３）はゞＨ’／駆動用Ｎ型出力トランジスタ、（４）は
＜″Ｌ〃駆動用Ｎ型出力トランジスタ、（５月よ電源、
（６）はＧＮＤ、（７）はＩＨ”駆動用Ｐ型出力トラン
ジスタ、（８）はゞＨ′Ｐ出力制御用Ｐ型トランジスタ
、（９）は補助トランジスタである。 なお、図中、同一符号は同一、又は相当部分を示す。
路図、第２図は、第１図の出力回路の出力波形を示す図
、第３図は従来の出力回路を示す回路図である。 図において、（１）は入力信号、（２）は出力信号、（
３）はゞＨ’／駆動用Ｎ型出力トランジスタ、（４）は
＜″Ｌ〃駆動用Ｎ型出力トランジスタ、（５月よ電源、
（６）はＧＮＤ、（７）はＩＨ”駆動用Ｐ型出力トラン
ジスタ、（８）はゞＨ′Ｐ出力制御用Ｐ型トランジスタ
、（９）は補助トランジスタである。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 出力ドライバートランジスタにおいて、電源−出力間に
Ｎ型トランジスタを使用するとき、上記Ｎ型トランジス
タと並列にＰ型トランジスタを２個直列に設置し、その
入力として、１つには、出力ドライバートランジスタ入
力信号と逆の信号、他の１つには、出力ドライバートラ
ンジスタ出力を使用することによって、出力信号が“Ｌ
”→“Ｈ”に変わるときの出力レベルが低いときにＯＮ
し、出力を速く“Ｈ”にすると共に、電源電圧下限動作
マージンを改善する機能を有する出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1021679A JPH02202222A (ja) | 1989-01-31 | 1989-01-31 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1021679A JPH02202222A (ja) | 1989-01-31 | 1989-01-31 | 出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02202222A true JPH02202222A (ja) | 1990-08-10 |
Family
ID=12061749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1021679A Pending JPH02202222A (ja) | 1989-01-31 | 1989-01-31 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02202222A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996034458A1 (de) * | 1995-04-28 | 1996-10-31 | Siemens Aktiengesellschaft | Gtl-ausgangsverstärker zum einkoppeln eines am eingang anliegenden eingangssignales in eine am ausgang anliegende übertragungsleitung |
-
1989
- 1989-01-31 JP JP1021679A patent/JPH02202222A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996034458A1 (de) * | 1995-04-28 | 1996-10-31 | Siemens Aktiengesellschaft | Gtl-ausgangsverstärker zum einkoppeln eines am eingang anliegenden eingangssignales in eine am ausgang anliegende übertragungsleitung |
| US6075383A (en) * | 1995-04-28 | 2000-06-13 | Siemens Aktiengesellschaft | GTL output amplifier for coupling an input signal present at the input into a transmission line present at the output |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100210716B1 (ko) | 반도체 집적 회로 장치 | |
| JPH06162772A (ja) | 電源電圧降圧回路 | |
| US7463236B2 (en) | Driver circuit | |
| JPH01288010A (ja) | ドライバ回路 | |
| JPH0563962B2 (ja) | ||
| US5126603A (en) | Circuit utilizes N-channel mos transistors having reduced area dimension for effectively detecting output current of a H-bridge circuit | |
| US6043970A (en) | High voltage driving circuit reducing a transient current | |
| JP2002271145A (ja) | 半導体集積回路装置 | |
| JPH02202222A (ja) | 出力回路 | |
| JP2820980B2 (ja) | 論理回路 | |
| JPH02230815A (ja) | 回路装置 | |
| US5670908A (en) | Circuit for controlling output voltage from charge pump | |
| JP4600012B2 (ja) | ドライバ回路 | |
| JP3299071B2 (ja) | 出力バッファ回路 | |
| JP4362973B2 (ja) | 電圧レベル変換回路 | |
| JPH07105709B2 (ja) | 電圧変換回路 | |
| US7733154B2 (en) | Semiconductor device | |
| JP2858503B2 (ja) | Ｍｏｓ型半導体集積回路 | |
| JPH03248619A (ja) | 半導体出力回路 | |
| JP3263145B2 (ja) | 半導体集積回路における出力バッファ回路 | |
| JPH0462497B2 (ja) | ||
| JP2677045B2 (ja) | 貫通電流防止回路 | |
| JPH01154575A (ja) | Ｌｅｄ駆動用集積回路 | |
| JP2006025071A (ja) | 駆動回路 | |
| JP2874244B2 (ja) | メモリ駆動回路 |