JPH01154574A - Ｌｅｄ駆動用集積回路 - Google Patents
Ｌｅｄ駆動用集積回路Info
- Publication number
- JPH01154574A JPH01154574A JP62313367A JP31336787A JPH01154574A JP H01154574 A JPH01154574 A JP H01154574A JP 62313367 A JP62313367 A JP 62313367A JP 31336787 A JP31336787 A JP 31336787A JP H01154574 A JPH01154574 A JP H01154574A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- gate
- type mos
- capacity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 abstract description 2
- 230000001133 acceleration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 206010011878 Deafness Diseases 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 231100000895 deafness Toxicity 0.000 description 1
- 208000016354 hearing loss disease Diseases 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Control Of El Displays (AREA)
- Led Devices (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＬＥＤ駆動用集積回路の出力段回路方式に関す
る。
る。
（発明の概要〕
本発明はＬＥＤ駆動用集積回路において、出力ドライバ
トランジスタのゲート電極段に容量とスイッチング素子
を付加し、出力トランジスタのスイッチング時に、ゲー
ト容量と前記の付加容■により電源電圧を分圧し出力ド
ライバトランジスタのゲート電極を駆動する事により、
出力ドライバトランジスタのスイッチング応答を速くし
たものである。
トランジスタのゲート電極段に容量とスイッチング素子
を付加し、出力トランジスタのスイッチング時に、ゲー
ト容量と前記の付加容■により電源電圧を分圧し出力ド
ライバトランジスタのゲート電極を駆動する事により、
出力ドライバトランジスタのスイッチング応答を速くし
たものである。
従来のＬＥＤ駆動用集積回路を第２図に示す。
以下に第２図の従来例について説明する。
端子０は電７ｖｉＴＬ圧のマイナス電位で１はプラス電
位である。端子２は出力ドライバｒＪ子であり、外部負
荷のＬ Ｅ Ｄ １を駆動する。端子３は、出力Ｐ型Ｍ
ＯＳ トランジスタ１０のゲートレベルを外部より設
定することが可能とせしめる為の端子であり、外部抵抗
４が電源電圧のマイナス電位に接続されている。内部抵
抗５は外部抵抗４と電源電圧を抵抗分割し、出力Ｐ型Ｍ
ＯＳ トランジスタ１０のゲートレベルを決める。外
部抵抗４をＲ１、内部抵抗５をＲ２とし、電源電圧をＶ
。０としたときゲートレベルＶ６は以下の電位となる。
位である。端子２は出力ドライバｒＪ子であり、外部負
荷のＬ Ｅ Ｄ １を駆動する。端子３は、出力Ｐ型Ｍ
ＯＳ トランジスタ１０のゲートレベルを外部より設
定することが可能とせしめる為の端子であり、外部抵抗
４が電源電圧のマイナス電位に接続されている。内部抵
抗５は外部抵抗４と電源電圧を抵抗分割し、出力Ｐ型Ｍ
ＯＳ トランジスタ１０のゲートレベルを決める。外
部抵抗４をＲ１、内部抵抗５をＲ２とし、電源電圧をＶ
。０としたときゲートレベルＶ６は以下の電位となる。
Ｖ ｃ ” Ｖ ｏ ｏ Ｒ２・Ｖ ｏ ｏ ／ （
Ｒｌ ＋Ｒ２）６は出力ドライバ制御信号であり、電源
電圧系をＴＬ源としたインバータ７のゲートに入力され
る。インバータ７の出力は次段のＰ型ＭＯＳトランジス
タ８とＮ型ＭＯＳトランジスタ９で構成されるインバー
タのゲート入力となる。このとき、Ｎ型Ｍ ＯＳ Ｉ・
ランジスタのソースは、外部抵抗４と内部抵抗５による
分割電位である端子３に接続されている。このインバー
タにより電源電圧系での信号が、電源電圧の分割電位と
電源電圧のプラス電位との間を振幅する信号に変換され
る。このように変換された信号が出力Ｐ型Ｍｉｓトラン
ジスタのゲートに接続されている。
Ｒｌ ＋Ｒ２）６は出力ドライバ制御信号であり、電源
電圧系をＴＬ源としたインバータ７のゲートに入力され
る。インバータ７の出力は次段のＰ型ＭＯＳトランジス
タ８とＮ型ＭＯＳトランジスタ９で構成されるインバー
タのゲート入力となる。このとき、Ｎ型Ｍ ＯＳ Ｉ・
ランジスタのソースは、外部抵抗４と内部抵抗５による
分割電位である端子３に接続されている。このインバー
タにより電源電圧系での信号が、電源電圧の分割電位と
電源電圧のプラス電位との間を振幅する信号に変換され
る。このように変換された信号が出力Ｐ型Ｍｉｓトラン
ジスタのゲートに接続されている。
ここで、電ｌ！Ｘｆｆ１圧Ｖｏｏを５■、Ｒ１＝Ｒ２、
出力Ｐ型ＭＯＳトランジスタの増幅率をβ、スレッシュ
ホールド電圧７丁ＩＩ Ｎ出力Ｐ型ＭＯＳトランジスタ
のドレイン−ソース間の電圧を■。５としたとき、 −Ｖ ００ Ｖ ７ Ｂ≦ＶＤＳ が成立すると出力Ｐ型ＭＯＳトランジスタの出力電流Ｉ
。Ｌは次式となる。
出力Ｐ型ＭＯＳトランジスタの増幅率をβ、スレッシュ
ホールド電圧７丁ＩＩ Ｎ出力Ｐ型ＭＯＳトランジスタ
のドレイン−ソース間の電圧を■。５としたとき、 −Ｖ ００ Ｖ ７ Ｂ≦ＶＤＳ が成立すると出力Ｐ型ＭＯＳトランジスタの出力電流Ｉ
。Ｌは次式となる。
１０Ｌ−一β（Ｖｏｏ Ｖｒｎ）’
ここで、出力Ｐ型ＭＯＳトランジスタは飽和で働く。こ
れは、ＬＥＤの光量が電流量に比例する事及び、ＬＥＤ
Ｑ順方向電圧ＶＦのバラツキが大きいからである。即ち
、出力Ｐ型へ１０８トランンスタを飽和で動作させる事
により、ｖｒのバラツキを出力Ｐ型ＭＯＳトランジスタ
で吸収する事ができ、ＬＥＤアレイのチップ内Ｖ「バラ
ツギによる光量のバラツキを小さくＬ、ＬＥＤアレイ全
体で安定した均一なＬＥＤ光量を得る事ができるからで
ある。
れは、ＬＥＤの光量が電流量に比例する事及び、ＬＥＤ
Ｑ順方向電圧ＶＦのバラツキが大きいからである。即ち
、出力Ｐ型へ１０８トランンスタを飽和で動作させる事
により、ｖｒのバラツキを出力Ｐ型ＭＯＳトランジスタ
で吸収する事ができ、ＬＥＤアレイのチップ内Ｖ「バラ
ツギによる光量のバラツキを小さくＬ、ＬＥＤアレイ全
体で安定した均一なＬＥＤ光量を得る事ができるからで
ある。
ＬＥＤアレイ駆動用集積回路は、第２図の１５の部分が
出力ドライバの数だけ並べられており、一般にＬＥＤア
レイ駆動用集積回路１チップは、ＬＥＤアレイの１チツ
プに相当する出力ドライバを内蔵する。これは、１チツ
プ内のＬＥＤの順方向電圧ｖｒにバラツキがあまりない
事と、■チップ内のＬＥＤ駆動用出力ドライバ能力にバ
ラツキが小さい事からＬＥＤ駆動用集積回路とＬＥＤア
レイを１セツトとして見たときの光量のバラツキを小さ
くする事が可能の為である。
出力ドライバの数だけ並べられており、一般にＬＥＤア
レイ駆動用集積回路１チップは、ＬＥＤアレイの１チツ
プに相当する出力ドライバを内蔵する。これは、１チツ
プ内のＬＥＤの順方向電圧ｖｒにバラツキがあまりない
事と、■チップ内のＬＥＤ駆動用出力ドライバ能力にバ
ラツキが小さい事からＬＥＤ駆動用集積回路とＬＥＤア
レイを１セツトとして見たときの光量のバラツキを小さ
くする事が可能の為である。
しかし、前述の従来技術では、ＬＥＤ駆動用ドライバの
ゲートレベルは、内部抵抗と外部抵抗の分圧で与えられ
る為、ＬＥＤ駆動用出力Ｐ型ＭＯＳトランジスタのゲー
ト容量をＣＣ，１外部抵抗４の抵抗値をＲ１としたとき
、１ビット分の出力Ｐ型〜ｌ０３トランジスタをスイッ
チングする時間Ｔ１は、 Ｔ １ ＝ ２ Ｃｃ Ｘ Ｒ１又、Ｎビ
ットの出力Ｐ型ＭＯＳトランジスタをスイッチングする
時間Ｔ２は次のようになる。
ゲートレベルは、内部抵抗と外部抵抗の分圧で与えられ
る為、ＬＥＤ駆動用出力Ｐ型ＭＯＳトランジスタのゲー
ト容量をＣＣ，１外部抵抗４の抵抗値をＲ１としたとき
、１ビット分の出力Ｐ型〜ｌ０３トランジスタをスイッ
チングする時間Ｔ１は、 Ｔ １ ＝ ２ Ｃｃ Ｘ Ｒ１又、Ｎビ
ットの出力Ｐ型ＭＯＳトランジスタをスイッチングする
時間Ｔ２は次のようになる。
Ｔ２＝２ＸＮＸＣｃ ＸＲＩ
例えば、Ｎ＝６４、Ｒ１＝１０にΩ、Ｃ６＝２、Ｆとし
たと、Ｔ２＝２．５Ｅｉμｓ、 Ｔ Ｉ ＝４０ｎｓと
なり、スイッチングするＰ型ＭＯＳトランジスタのビッ
ト数により出力の応答時間が変化してしまう。第３図（
ａ）（ｂ）は従来例の出力電流波形図である。（ａ）の
１７は出力イネーブル信号、（ｂ）の１８は１ビットス
イッチング時の出力電流波形、（ｂ）の１９は６４ビッ
トスイッチング時の出力電流波形である。出力電流波形
がＯＦＦするのが速いのは、出力Ｐ型ＭＯＳトランジス
タのゲートを駆動するＰ型ＭＯＳトランジスタのソース
が直接電源のプラス電位に接続されているからである。
たと、Ｔ２＝２．５Ｅｉμｓ、 Ｔ Ｉ ＝４０ｎｓと
なり、スイッチングするＰ型ＭＯＳトランジスタのビッ
ト数により出力の応答時間が変化してしまう。第３図（
ａ）（ｂ）は従来例の出力電流波形図である。（ａ）の
１７は出力イネーブル信号、（ｂ）の１８は１ビットス
イッチング時の出力電流波形、（ｂ）の１９は６４ビッ
トスイッチング時の出力電流波形である。出力電流波形
がＯＦＦするのが速いのは、出力Ｐ型ＭＯＳトランジス
タのゲートを駆動するＰ型ＭＯＳトランジスタのソース
が直接電源のプラス電位に接続されているからである。
このように出力波形が出力スイッチングトランジスタ数
により変化してしまうとＬＥＤプリンタとして使用した
ときに印字むらとなってしまう。又、スイッチング応答
時間の変化が無視できる程出カイネーブル時間を太き（
すると、ＬＥＤプリンタの特徴である高速性がそこなわ
れてしまう。
により変化してしまうとＬＥＤプリンタとして使用した
ときに印字むらとなってしまう。又、スイッチング応答
時間の変化が無視できる程出カイネーブル時間を太き（
すると、ＬＥＤプリンタの特徴である高速性がそこなわ
れてしまう。
そこで本発明はこのような問題点を解決するもので、そ
の目的としたところは、出力ドライバのスイッチングト
ランジスタ数による出力の応答の変化を小さくした■、
ＥＤ駆動用集積回路を提供するところにある。
の目的としたところは、出力ドライバのスイッチングト
ランジスタ数による出力の応答の変化を小さくした■、
ＥＤ駆動用集積回路を提供するところにある。
本発明のＬＥＤ駆動用集積回路は、Ｐ型Ｍ ＯＳトラン
ジスタの飽和特性をＬＥＤの電流源として利用するＬＥ
Ｄ駆動用集積回路において、出力ドライバである前記Ｐ
型ＭＯＳトランジスタのゲー） ＴＬ甑に第１のスイッ
チング素子を通して容量が接続され、前記スイッチング
素子の接続されている容量の一端が電源端子のマイナス
電位に、第２のスイッチング素子を通して接続され、前
記容量の他方が電源端子のプラス電位に接続されており
前３己第１のスイッチング素子は前記Ｐ型Ｍ ＯＳ ト
ランジスタのオン、オフと同相でスイッチングさし、前
記第２のスイッチング素子は前記Ｐ型〜１０Ｓトランジ
スタのオン、オフと逆相でスイッチングされる事を特徴
とした。又、前記構成における容量をＰ型ＭｏＳトラン
ジスタのゲート容量を用いる事を特徴とした。
ジスタの飽和特性をＬＥＤの電流源として利用するＬＥ
Ｄ駆動用集積回路において、出力ドライバである前記Ｐ
型ＭＯＳトランジスタのゲー） ＴＬ甑に第１のスイッ
チング素子を通して容量が接続され、前記スイッチング
素子の接続されている容量の一端が電源端子のマイナス
電位に、第２のスイッチング素子を通して接続され、前
記容量の他方が電源端子のプラス電位に接続されており
前３己第１のスイッチング素子は前記Ｐ型Ｍ ＯＳ ト
ランジスタのオン、オフと同相でスイッチングさし、前
記第２のスイッチング素子は前記Ｐ型〜１０Ｓトランジ
スタのオン、オフと逆相でスイッチングされる事を特徴
とした。又、前記構成における容量をＰ型ＭｏＳトラン
ジスタのゲート容量を用いる事を特徴とした。
本発明の上記の構成によれば、付加された容量の一端が
電源電圧のプラス電位に接続され容量の片一方は電源電
圧のマイナス電位に接続されていて、出力Ｐ型ＭＯＳト
ランジスタがオンするときだけ出力Ｐ型ＭＯＳトランジ
スタのゲートに接続する為、ゲートに接続した瞬間出力
Ｐ型ＭＯＳトランジスタのゲート容量と、付加された容
量により、付加された容量に蓄積されていた電荷が分τ
りされ、出力Ｐ型ＭＯＳトランジスタのゲートレベルが
容量分割した電位になる為出力Ｐ型ＭＯ３）う／ジスタ
は高速にスイッチングする。
電源電圧のプラス電位に接続され容量の片一方は電源電
圧のマイナス電位に接続されていて、出力Ｐ型ＭＯＳト
ランジスタがオンするときだけ出力Ｐ型ＭＯＳトランジ
スタのゲートに接続する為、ゲートに接続した瞬間出力
Ｐ型ＭＯＳトランジスタのゲート容量と、付加された容
量により、付加された容量に蓄積されていた電荷が分τ
りされ、出力Ｐ型ＭＯＳトランジスタのゲートレベルが
容量分割した電位になる為出力Ｐ型ＭＯ３）う／ジスタ
は高速にスイッチングする。
第１図は本発明の実施例におけるＬＥＤ駆動用集積回路
図であって以下に構成を説明する。
図であって以下に構成を説明する。
０は電源電圧マイナス電位で１はプラス電位である。２
は出力ドライバ端子であり外部負荷のＬＥＤｌｅを駆動
する。３は出力Ｐ型ＭＯＳトランジスタ１０のゲートレ
ベルを外部より設定することを可能とせしめる為の端子
であり外部抵抗４が電源電圧のマイナス電位に接続され
ている。内部抵抗５は外部抵抗４と電源電圧を抵抗分割
し、出力Ｐ型ＭＯＳトランジスタ１０のゲートレベルを
決める。６は出力Ｐ型ＭＯＳトランジスタ１０のスイッ
チング制御を行なう制御信号であり、電源電圧系を電源
としたインバータ７に入力される。
は出力ドライバ端子であり外部負荷のＬＥＤｌｅを駆動
する。３は出力Ｐ型ＭＯＳトランジスタ１０のゲートレ
ベルを外部より設定することを可能とせしめる為の端子
であり外部抵抗４が電源電圧のマイナス電位に接続され
ている。内部抵抗５は外部抵抗４と電源電圧を抵抗分割
し、出力Ｐ型ＭＯＳトランジスタ１０のゲートレベルを
決める。６は出力Ｐ型ＭＯＳトランジスタ１０のスイッ
チング制御を行なう制御信号であり、電源電圧系を電源
としたインバータ７に入力される。
インバータ７の出力は、次段のＰＷＭＯＳトランジスタ
８とＮ型ＭＯ３）う／ラスタ９で構成される内部抵抗と
外部抵抗で定められる電位とプラス電位とが与えられる
電源系のインバータに入力されるとともに、容量１１の
一端を出力Ｐ型ＭＯＳトランジスタ１０のゲートに接続
される為のスイッチ１２のゲート及び、容量１１の一端
をマイナス電位に接続する為のスイッチ１３のゲートを
スイッチ１２と位相反転で動作させる為のゲート位相反
転用のインバータ１４のゲートに接続している。
８とＮ型ＭＯ３）う／ラスタ９で構成される内部抵抗と
外部抵抗で定められる電位とプラス電位とが与えられる
電源系のインバータに入力されるとともに、容量１１の
一端を出力Ｐ型ＭＯＳトランジスタ１０のゲートに接続
される為のスイッチ１２のゲート及び、容量１１の一端
をマイナス電位に接続する為のスイッチ１３のゲートを
スイッチ１２と位相反転で動作させる為のゲート位相反
転用のインバータ１４のゲートに接続している。
破１ｉ１部１５は１ビット分の回路でありビット数だけ
ＩＣに内蔵される。
ＩＣに内蔵される。
以下に動作について述べる。以上の構成の為、容量１１
は出力Ｐ型ＭＯＳトランジスタがＯＮのときには出力Ｐ
型ＭＯＳトランジスタ１０のゲートに接続され、一方Ｏ
ＦＦのときはマイナス電源０に接続される。ここでＷｉ
電源電圧Ｖ。Ｄ１内部抵抗と外部抵抗とで分圧された出
力Ｐ型ＭＯＳトランジスタがＯＮするときのゲート電圧
をＶ６、出力Ｐ型ＭＯＳトランジスタのゲート容量を０
６、容１１の容ｆｆｉ Ｃｏとし、各々の電荷をｑ６、
Ｑｏ とした。
は出力Ｐ型ＭＯＳトランジスタがＯＮのときには出力Ｐ
型ＭＯＳトランジスタ１０のゲートに接続され、一方Ｏ
ＦＦのときはマイナス電源０に接続される。ここでＷｉ
電源電圧Ｖ。Ｄ１内部抵抗と外部抵抗とで分圧された出
力Ｐ型ＭＯＳトランジスタがＯＮするときのゲート電圧
をＶ６、出力Ｐ型ＭＯＳトランジスタのゲート容量を０
６、容１１の容ｆｆｉ Ｃｏとし、各々の電荷をｑ６、
Ｑｏ とした。
■ 出力ＰＷＭＯＳトランジスタオフのとき、Ｑｃ＋ｏ
ｒｒ＋＝Ｏ Ｑｏ＋ｏｒｒ ＋＝ＣｏＶｏ。
ｒｒ＋＝Ｏ Ｑｏ＋ｏｒｒ ＋＝ＣｏＶｏ。
■ 出力Ｐ型ＭＯ３）ランドスタオンのとき、Ｑｃ ＋
ＯＮ ｌ ＝Ｃに （Ｖｏ ｏ Ｖｃ ）Ｑｏ＋
ｏ 〜 ＋＝Ｃｏ （Ｖｏｏ Ｖｃ）■ ■
→■となる瞬間 Ｑｏ ” Ｃｏ （Ｖｏ ｏ Ｖ’ ）Ｑｃ ”Ｃ
ａ （Ｖｏ ｏ Ｖ’ ）Ｑｏ ＋Ｑｃ ”（Ｉｏ
（ｏｒｒ ＋ここでＶ′は出力Ｐ型Ｍ ＯＳ トラン
ジスタがオフからオンする瞬間のゲート電位である。こ
の電位は容量Ｃ６とＣ８により出力Ｐ型へ１０３）う／
ジスタがオフのときにＣ８に蓄えられた電荷が容量分割
される事により生じる。これらの式より、ココテ、Ｖ
’ ＜ ＶＧ （７）とき、Ｐ型Ｍ ＯＳ ） ラ／ジ
スタ８を通して電荷がぬかれる為比較的速く出力Ｐ型Ｍ
ＯＳ ）う／ジスタのゲートレベルは内部抵抗と外部
抵抗により決められた電位になり出力電流は速く定常状
態となる。
ＯＮ ｌ ＝Ｃに （Ｖｏ ｏ Ｖｃ ）Ｑｏ＋
ｏ 〜 ＋＝Ｃｏ （Ｖｏｏ Ｖｃ）■ ■
→■となる瞬間 Ｑｏ ” Ｃｏ （Ｖｏ ｏ Ｖ’ ）Ｑｃ ”Ｃ
ａ （Ｖｏ ｏ Ｖ’ ）Ｑｏ ＋Ｑｃ ”（Ｉｏ
（ｏｒｒ ＋ここでＶ′は出力Ｐ型Ｍ ＯＳ トラン
ジスタがオフからオンする瞬間のゲート電位である。こ
の電位は容量Ｃ６とＣ８により出力Ｐ型へ１０３）う／
ジスタがオフのときにＣ８に蓄えられた電荷が容量分割
される事により生じる。これらの式より、ココテ、Ｖ
’ ＜ ＶＧ （７）とき、Ｐ型Ｍ ＯＳ ） ラ／ジ
スタ８を通して電荷がぬかれる為比較的速く出力Ｐ型Ｍ
ＯＳ ）う／ジスタのゲートレベルは内部抵抗と外部
抵抗により決められた電位になり出力電流は速く定常状
態となる。
Ｖ′くＶｃのとき、Ｎ型ＭＯＳトランジスタ９と外部抵
抗４をとおし電荷をぬかれる為ｖ’ ＞ｖ。よりは冴い
が定常伏聾となる。
抗４をとおし電荷をぬかれる為ｖ’ ＞ｖ。よりは冴い
が定常伏聾となる。
第４図（ａ）（ｂ）は本実施例の出力電流波形図である
。（ａ）の１７は出力イネーブル信号、（ｂ）の２０は
Ｖ′くｖｃのとき６４ｂｉｔの出力電流波形２１はｖ’
＞ｖ、のとき６４ｂｉｔの出力波形である。
。（ａ）の１７は出力イネーブル信号、（ｂ）の２０は
Ｖ′くｖｃのとき６４ｂｉｔの出力電流波形２１はｖ’
＞ｖ、のとき６４ｂｉｔの出力波形である。
第５図は第２図の本実施例の回路図である。スイッチン
グされる容量は、出力Ｐ型ＭＯＳトランジスタ２２で作
られている。ダミートランジスタ２２と出力ＰｍＭＯＳ
トランジスタを同一形状としたとき出力Ｐ型ＭＯＳトラ
ンジスタがオフからオンする瞬間のゲート電位は式（１
）より１／２Ｖ。
グされる容量は、出力Ｐ型ＭＯＳトランジスタ２２で作
られている。ダミートランジスタ２２と出力ＰｍＭＯＳ
トランジスタを同一形状としたとき出力Ｐ型ＭＯＳトラ
ンジスタがオフからオンする瞬間のゲート電位は式（１
）より１／２Ｖ。
０となる。
本実施例においてはＰ型ＭＯＳトランジスタのゲートＷ
４Ｍに第１のスイッチング索子１２を通してダミートラ
ンジスタのゲートが接続され、ダミートランジスタのゲ
ートはさらに第２のスイッチング素子を介してマイナス
電位に接続されており、ダミートランジスタのゲート容
量の片一方はプラス電位に接続されている。
４Ｍに第１のスイッチング索子１２を通してダミートラ
ンジスタのゲートが接続され、ダミートランジスタのゲ
ートはさらに第２のスイッチング素子を介してマイナス
電位に接続されており、ダミートランジスタのゲート容
量の片一方はプラス電位に接続されている。
以上述べたように本発明によれば、出力Ｐ型ＭＯ３）ラ
ノジスタのゲートがオンする瞬間に容量が接続され、容
量の電荷を、出力Ｐ型ＭＯＳトランジスタのゲート容量
と接続された容量により分割され、出力Ｐ型Ｍ ＯＳ
トランジスタのゲートレベルが容量分割した電位になる
為出力Ｐ型ＭＯＳトラ／ジスタは高速にスイッチングす
る。
ノジスタのゲートがオンする瞬間に容量が接続され、容
量の電荷を、出力Ｐ型ＭＯＳトランジスタのゲート容量
と接続された容量により分割され、出力Ｐ型Ｍ ＯＳ
トランジスタのゲートレベルが容量分割した電位になる
為出力Ｐ型ＭＯＳトラ／ジスタは高速にスイッチングす
る。
各ヒツトに高速化の容量がついている為、出力ＰＷＭＯ
Ｓトランジスタのオンするビット数に関係する事なく一
定のスイッチング波形を得る事ができ、ＬＥＤプリンタ
ヘッドとしてのデータによる色むらを無くす事ができる
。
Ｓトランジスタのオンするビット数に関係する事なく一
定のスイッチング波形を得る事ができ、ＬＥＤプリンタ
ヘッドとしてのデータによる色むらを無くす事ができる
。
容量をダミーである出力Ｐ型Ｍ ＯＳ トランジスタに
おけるゲート容量を用いる事により、プロセスのバラツ
キ（ゲート膜圧、ゲート面積）によるスイッチング時の
出力Ｐ型ＭＯ３）う／ジスタゲートレベルを一定にする
事ができ、安定した出力波形を得る事を可能とした効果
も存する。
おけるゲート容量を用いる事により、プロセスのバラツ
キ（ゲート膜圧、ゲート面積）によるスイッチング時の
出力Ｐ型ＭＯ３）う／ジスタゲートレベルを一定にする
事ができ、安定した出力波形を得る事を可能とした効果
も存する。
第１図は本発明の一実施例を示す回路図。
第２図は従来例を示す回路図。
第３図（ａ）（ｂ）は従来例における出力波形図。
第４図（ａ）（ｂ）は本発明における出力波形図。
第５図は本発明の第２の実施例を示す回路図。
０・・・マイナス電源
１・・・プラス電源
２・・・出力端子
４・・・外部抵抗
１７・・・出力イネーブル信号
以 上
出願人 セイコーエプソン株式会社
Ｔ
第４図
Claims (2)
- （１）Ｐ型ＭＯＳトランジスタの飽和特性をＬＥＤの電
流源として利用するＬＥＤ駆動用集積回路において、出
力ドライバーである前記Ｐ型ＭＯＳトランジスタのゲー
ト電極に第１のスイッチング素子を通して容量が接続さ
れ、前記スイッチング素子の接続されている容量の一端
が電源端子のマイナス電位に、第２のスイッチング素子
を通して接続され、前記容量の他方が電源端子のプラス
電位に接続されており、前記第１のスイッチング素子は
前記Ｐ型ＭＯＳトランジスタのオン、オフと同相でスイ
ッチングされ、前記第２のスイッチング素子は前記Ｐ型
ＭＯＳトランジスタのオン、オフと逆相でスイッチング
される事を特徴としたＬＥＤ駆動用集積回路。 - （２）前記容量にダミーのＰ型ＭＯＳトランジスタのゲ
ート容量を用いる事を特徴とした特許請求の範囲第１項
記載のＬＥＤ駆動用集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62313367A JPH01154574A (ja) | 1987-12-11 | 1987-12-11 | Ｌｅｄ駆動用集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62313367A JPH01154574A (ja) | 1987-12-11 | 1987-12-11 | Ｌｅｄ駆動用集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01154574A true JPH01154574A (ja) | 1989-06-16 |
Family
ID=18040404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62313367A Pending JPH01154574A (ja) | 1987-12-11 | 1987-12-11 | Ｌｅｄ駆動用集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01154574A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100640206B1 (ko) * | 1999-08-16 | 2006-10-31 | 엘지.필립스 엘시디 주식회사 | 전계발광표시장치 |
-
1987
- 1987-12-11 JP JP62313367A patent/JPH01154574A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100640206B1 (ko) * | 1999-08-16 | 2006-10-31 | 엘지.필립스 엘시디 주식회사 | 전계발광표시장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3594126B2 (ja) | 電流駆動回路 | |
| US4289978A (en) | Complementary transistor inverting emitter follower circuit | |
| JPH09219977A (ja) | 高電圧駆動回路 | |
| US20020113768A1 (en) | Display panel with dot inversion or column inversion | |
| JPH01154574A (ja) | Ｌｅｄ駆動用集積回路 | |
| JP2737444B2 (ja) | 高速論理回路 | |
| JPH08149796A (ja) | 電圧駆動型スイッチ素子のドライブ回路 | |
| US4267465A (en) | Circuit for recharging the output nodes of field effect transistor circuits | |
| JPH01154575A (ja) | Ｌｅｄ駆動用集積回路 | |
| WO2022141843A1 (zh) | 源极驱动电路、显示装置及像素驱动方法 | |
| CN209767385U (zh) | 一种电荷泵高速检测电路 | |
| CN101853626B (zh) | 驱动装置 | |
| JP2576463B2 (ja) | 駆動用回路 | |
| JPH06232702A (ja) | ３値レベルパルス発生回路 | |
| JPS62283404A (ja) | 記録電流駆動回路 | |
| JPH03100814A (ja) | 定電圧回路 | |
| CN117175909A (zh) | 一种单电源开关igbt的智能pfc模块 | |
| JPS62283714A (ja) | 容量性負荷のドライブ回路 | |
| JPH02122724A (ja) | レベル変換回路 | |
| JPH0354914A (ja) | 駆動用半導体集積回路装置 | |
| JPH05299940A (ja) | コンデンサの分圧制御装置 | |
| JPH0221808Y2 (ja) | ||
| JPH073828Y2 (ja) | オンゲ−ト回路 | |
| JP2674798B2 (ja) | 基板電位供給回路 | |
| JPS6027007A (ja) | ２電圧出力電源回路 |