JPH09219977A - 高電圧駆動回路 - Google Patents
高電圧駆動回路Info
- Publication number
- JPH09219977A JPH09219977A JP8269890A JP26989096A JPH09219977A JP H09219977 A JPH09219977 A JP H09219977A JP 8269890 A JP8269890 A JP 8269890A JP 26989096 A JP26989096 A JP 26989096A JP H09219977 A JPH09219977 A JP H09219977A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- drive circuit
- mos gate
- node
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Inverter Devices (AREA)
- Details Of Television Scanning (AREA)
Abstract
構成した、MOSゲートデバイスを用いたレベルシフト
式高電圧駆動回路を提供する。 【解決手段】 駆動回路は、導線の長さを一層短くし、
また、寄生基板ダイオードDbと共通(COM)ノード
とをインダクタンス路を減少させるように位置決めする
ことにより内部固有インダクタンスLS1、LS2が小さな
値となるように構成する。また、充電コンデンサに生ず
る電圧を減少させるために、このコンデンサの容量Cb
を増加する。さらに、集積回路の内部寄生ダイオードD
Sが早まってオンになることがないようにするために、
充電コンデンサCVCCのサイズを大きくして電源電圧C
VCCをできるだけ変動しないように保持する。
Description
イスからなるレベルシフト式高電圧駆動回路に関し、よ
り詳細には、転流電流による有害作用に対する高度な耐
性を有するMOSゲートデバイスからなる高電圧駆動回
路に関する。
フト式高電圧駆動回路(Level shiftedhigh voltage MOS
gated device)は、例えば絶縁ゲートバイポーラトラン
ジスタ(IGBT)やパワーMOS電界効果トランジス
タのようにブリッジ接続をしたMOSゲートデバイスの
駆動回路としてよく知られている。この種のデバイスは
型式番号IR21XXで販売されていて、高電圧集積回
路(HVIC)デバイスであり、何れもブリッジの1本の足ご
とに2個のMOSゲートデバイスを駆動するようになっ
ている。図1と図2とに、高速回復ダイオード12、1
3がそれぞれ接続された高電圧側と低電圧側のIGBT
10、11からなるIR21XX型駆動回路(例えば、
IR2155型駆動回路)20の典型的な構成を示す。
この集積駆動回路20のピン4、2におけるHo出力と
Lo出力とは、デバイス10、11をそれぞれ順次オン
・オフ状態にして、出力回路(図示せず)へのパワーの
流れを制御する。
動回路の動作について説明する。上側のデバイス10が
オフ状態になると、電流I10が図3に示すように転流電
流I13となって下側のダイオード13へ転流する。この
転流電流I13は下側のダイオード13と直列接続になっ
ている固有のインダクタンスLS1、LS2を介して流れる
から、接続点Voにおける電圧が−VSとなる。この負電
圧が駆動集積回路20を誤動作させたり、または、破壊
したりしている。このような問題は、短絡状態では一層
著しい。
に耐えられるように構成した、MOSゲートデバイスを
用いたレベルシフト式高電圧駆動回路を提供することで
ある。
回路は、IGBTやパワーMOSFETなどのMOSゲ
ート装置を駆動する。この装置においてインダクタンス
LS1、LS2を通って転流する電流により生じる負電圧振
動の効果は、いくつかの手段で防止される。まず、本発
明に係る高パワーデバイスの駆動回路は、MOSゲート
デバイスからなるレベルシフト式高電圧駆動回路であ
り、MOSゲートドライバーと、パワー切替回路とから
なる。パワー切替回路は、第1及び第2のMOSゲート
トランジスタを備える。MOSゲートドライバーは、第
1及び第2のMOSゲートトランジスタに接続され、第
1及び第2のMOSゲートトランジスタを交互にオン状
態にする。パワー切替回路は、第1及び第2のMOSゲ
ートトランジスタの間に電圧出力ノードを有し、第2M
OSゲートトランジスタは回復ダイオードと固有のイン
ダクタンスLS1、LS2とを備える。上記のMOSゲート
ドライバーは集積回路であって、MOSゲート駆動回路
の第1回路ノードVbと第2回路ノードVSとの間に接続
された外部の第1のコンデンサCbを備え、さらに、第
1の共通ノードと、第1の共通ノードと第1ノードVb
との間に接続された第2のコンデンサCV CC、抵抗体Rb
及びブートストラップダイオードDbを含む直列回路と
を備える。さらに、上記のMOSゲートドライバー回路
とパワー切替回路とは、第2ノードVSと電圧出力ノー
ドVSとの間、及び、第1の共通ノードとパワー切替回
路の第2の共通ノードとの間の導線を短くするように、
できるだけ近接して接続されており、それによりインダ
クタンス値LS1、LS2をそれぞれ減少させる。このよう
に、本発明では、導線の長さを一層短くし、また、ダイ
オードDbと共通(COM)接続点(ノード)とをイン
ダクタンス路を減少させるように位置決めすることによ
り内部固有インダクタンスLS1、LS2が小さな値となる
ようにデバイスを構成する。
電圧を減少させるために、このコンデンサCbの容量を
増加している。第1コンデンサCbのこの減少により、
内部回路に生じる電圧は低下する。好ましくは、第1コ
ンデンサCbは、最大パルスオン時間にわたって上記の
第1MOSゲートトランジスタの電圧を保持するのに必
要な容量を実質的に越えた値を有し、この値が、インダ
クタンスLS1、LS2と、上記の2つのMOSゲートトラ
ンジスタの大きさと種類とにより定まる。好ましくは、
第1コンデンサCbは、IRサイズ3「k」型IGBT
の場合に約0.47μFよりも大きい容量を有する。好
ましくは、内部集積回路の寄生ダイオードDSが早まっ
てオン状態になることがないようにするために、第2コ
ンデンサCVCCのサイズを大きくして第2コンデンサC
VCCの電圧をできるだけ変動しないように保持するよう
にする。大雑把に言えば、第2コンデンサCVCCの容量
は、本システムにおける全ての第1コンデンサCbの容
量全体の少なくとも約10倍の値でなければならない。
体Rbをできるだけ減少させて、減少した電流が基板ダ
イオードを流れるようにすることによっても、前述の目
的が達成できる。このため、抵抗体Rbの抵抗値はでき
るだけ小さい値に減少され、より好ましくは約0オーム
である。好ましくは、基板寄生ダイオードDSの回路に
おける抵抗値を増加し、コンデンサCVCCの充電と基板
電流とを減少させるために、第2の抵抗体RCOMを用い
る。この抵抗体RCOMは、MOSゲートドライバー回路
の共通ノードとパワー切替え回路の共通ノードとの間に
接続され、約1から20オームの範囲内の抵抗値を備え
る。
発明の好ましい実施の形態を説明する。まず、本発明が
解決しようとする問題点がよりよく理解できるようにす
るために、関係のある回路構成部品と著しい寄生部品を
示した図4を参照する。
は、MOSゲートドライバーと、パワー切替回路とから
なる。集積回路20は、上側のドライバーと下側のドラ
イバーを備え、さらに、寄生基板ダイオードDs(2
0)が上下のドライバーの間に生じる。上側のドライバ
ーは、第1ノードVbに接続され、下側のドライバー
は、共通のノードCOM(36)に接続される。パワー
切替回路は、第1のMOSゲートトランジスタ(10)
と第2のMOSゲートトランジスタを備える。第2MO
Sゲートトランジスタは回復ダイオードDp(13)と
固有のインダクタンスLS1、LS2とを備える。MOSゲ
ートドライバーは、第1と第2のMOSゲートトランジ
スタに接続され、第1及び第2のMOSゲートトランジ
スタを交互にオン状態にする。MOSゲートドライバー
は集積回路であって、さらに、第1の共通ノードVCOM
と、第1の共通ノードVCOMと第1ノードVbとの間に直
接に接続された充電コンデンサCVCC(26)、抵抗体
Rb(40)及びダイオードDb(22)を備え、さら
に、MOSゲート駆動回路の第1ノードVbと第2ノー
ドVS(38)との間に接続された外部コンデンサC
b(28)を備える。外部コンデンサCb(28)は、最
大パルスオン時間にわたって第1MOSゲートトランジ
スタの電圧を保持するのに必要な容量を実質的に越えた
値を有し、この値は、インダクタンスLS1、LS2と、2
つのMOSゲートトランジスタの大きさと種類とにより
定まる。パワー切替え回路は、第1及び第2のMOSゲ
ートトランジスタの間に電圧出力ノードVoを有する。
上述のMOSゲートドライバー回路とパワー切替回路と
は、第2ノードVS(38)と電圧出力ノードV0との
間、及び、第1の共通ノードCOM(36)とパワー切
替回路の第2の共通ノードとの間の導線を短くするよう
に、できるだけ近接して接続されており、それによりイ
ンダクタンス値LS1、LS2をそれぞれ減少させる。
トラップダイオードDb(22)とコンデンサCVCC(2
6)とが含まれている。また、集積回路の寄生基板ダイ
オードDSと入力コンデンサCVCC(26)も含まれてい
る。Voが−VSとなった時の故障モードには二種ある。
に示したブートストラップダイオードDb(22)が導
通し始めてコンデンサCb(28)を充電する。もしコ
ンデンサCb(28)の充電電圧が上側のドライバー
(ツェナーダイオード30として図示)における規格ア
バランシ値を超えると、その電圧により集積回路20が
破壊される。もう一つの第2故障モードでは、ブートス
トラップコンデンサCb(28)は、寄生基板ダイオー
ドDS(24)を介しても充電される。もしこのダイオ
ードDS(24)に著しい電流が流れると、集積回路2
0が誤動作するか、破損するか、又は破壊される。
大させる回路配置について十分な注意が払われるような
ことはなかった。さらに、コンデンサCbは、電圧の蓄
積を減少させるためでなく、最大パルスオン時間にわた
って駆動回路の電圧を保持するに適した大きさになって
いた。
流制限抵抗をブートストラップ路に設けたり、抵抗32
などの抵抗と、ダイオード34(図5)などの高電圧ダ
イオードを追加したりして、−VSの量を制限してい
る。ところが、これではゲート電圧にスパイクが生じ、
そのために別に高電圧ダイオードが必要となっている。
ス路を短くするように図4においてVsノード38と
「COM」ノード36とを位置決めすることにより、イ
ンダクタンスLS1、LS2のそれぞれの値を減少させてい
る。
6に示したように、容量電圧を減少した値へと上昇させ
るように増加させる。サイズ3のIGBTダイ(カリフ
ォルニア州エル・セグンド所在のインターナショナル・
レクチファイヤー・コーポレーションから入手可能)の
場合では、IMS基板上に部品を配置するにあたり、
0.47μFのコンデンサを用いるのが好ましい。外部
コンデンサCbは、IRサイズ3「k」型IGBTの場
合に約0.47μFよりも大きい容量を有することが望
ましい。
が下降(dip)すると集積回路の内部ダイオードDS(2
4)がより早くオン状態になるので、コンデンサCVCC
(26)の大きさを、Vcc電源電圧(図4)をできるだ
け「一定に」(stiff)保持できるように増大させてい
る。好ましくは、コンデンサCVCC(26)の値として
は、システムにおける全てのCbコンデンサの合計容量
の少なくとも約10倍が望ましい。
Rb(40)の抵抗値はできるだけ減少させている。抵
抗体Rb(40)はコンデンサCb(28)の充電を制限
しているが、制限しないと、増加した電流が寄生基板ダ
イオードを介して流れ、そのために誤動作状態が発生す
る。この抵抗値は、できるだけ小さいことが好ましく、
特に0オームであることが望ましい。
における抵抗値を増加させるため、さらに、他の抵抗体
RCOM(40)が、図4に示した回路線41に、すなわ
ち、MOSゲートドライバー回路の共通ノードとパワー
切替回路の共通ノードとの間に接続する。この抵抗体R
COM(42)は、コンデンサCb(26)と基板電流をも
減少させる。抵抗体RCOMは、約1オームから20オー
ムの範囲内の抵抗値を有する。
した従来のドライバー回路を示す概略図である。
る。
ときでの転流電流路を示す概略図である。
少されていることを示すために、異なった容量でのコン
デンサ電圧をプロットしたグラフである。
Claims (7)
- 【請求項1】 MOSゲートドライバーと、パワー切替
回路とからなり、上記のパワー切替回路は、第1及び第
2のMOSゲートトランジスタを備え、上記のMOSゲ
ートドライバーは、第1及び第2のMOSゲートトラン
ジスタに接続され、第1及び第2のMOSゲートトラン
ジスタを交互にオン状態にし、上記のパワー切替え回路
は、第1及び第2のMOSゲートトランジスタの間に電
圧出力ノードを有し、上記の第2MOSゲートトランジ
スタは回復ダイオードと固有のインダクタンスLS1、L
S2とを有し、 上記のMOSゲートドライバーは集積回路であって、M
OSゲート駆動回路の第1ノードVbと第2ノードVSと
の間に接続された第1コンデンサCbを備え、さらに、
第1の共通ノードと、第1の共通ノードと第1ノードV
bとの間に接続された第2コンデンサCVCC、抵抗体Rb
及びダイオードDbを含む直列回路とを備え、 上記のMOSゲートドライバー回路とパワー切替回路と
は、第2ノードVSと電圧出力ノードVSとの間、及び、
第1の共通ノードとパワー切替回路の第2の共通ノード
との間の導線を短くするように、できるだけ近接して接
続されており、それによりインダクタンス値LS1、LS2
をそれぞれ減少させる高パワーデバイスの駆動回路。 - 【請求項2】 請求項1に記載の駆動回路において、上
記の第1コンデンサCbは、最大パルスオン時間にわた
って上記の第1MOSゲートトランジスタの電圧を保持
するのに必要な容量を実質的に越えた値を有し、この値
が、インダクタンスLS1、LS2と、上記の2つのMOS
ゲートトランジスタの大きさと種類とにより定められる
駆動回路。 - 【請求項3】 請求項1に記載の駆動回路において、上
記の第1コンデンサCbは、IRサイズ3「k」型IG
BTの場合に約0.47μFよりも大きい容量を有する
駆動回路。 - 【請求項4】 請求項1に記載された駆動回路におい
て、第2コンデンサCVCCは、第1コンデンサCbの値の
少なくとも約10倍の容量を有する駆動回路。 - 【請求項5】 請求項1に記載の駆動回路において、抵
抗体Rbの抵抗値はできるだけ小さい値に減少される駆
動回路。 - 【請求項6】 請求項5に記載された駆動回路におい
て、抵抗体Rbの抵抗値は約0オームである駆動回路。 - 【請求項7】 請求項1に記載された駆動回路におい
て、さらに、上記のMOSゲートドライバー回路の共通
ノードとパワー切替え回路の共通ノードとの間に接続さ
れる、約1から20オームの範囲内の第2の抵抗体R
COMを備える駆動回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US498195P | 1995-10-10 | 1995-10-10 | |
US60/004981 | 1995-10-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09219977A true JPH09219977A (ja) | 1997-08-19 |
JP3762491B2 JP3762491B2 (ja) | 2006-04-05 |
Family
ID=21713523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26989096A Expired - Fee Related JP3762491B2 (ja) | 1995-10-10 | 1996-10-11 | 高電圧駆動回路 |
Country Status (9)
Country | Link |
---|---|
US (1) | US5801557A (ja) |
JP (1) | JP3762491B2 (ja) |
KR (1) | KR100323243B1 (ja) |
DE (1) | DE19641840A1 (ja) |
FR (1) | FR2739735A1 (ja) |
GB (1) | GB2307605B (ja) |
IT (1) | IT1285497B1 (ja) |
SG (1) | SG72706A1 (ja) |
TW (1) | TW405295B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7683678B2 (en) | 2003-11-28 | 2010-03-23 | Mitsubishi Denki Kabushiki Kaisha | Inverter circuit |
JP2013532945A (ja) * | 2010-07-30 | 2013-08-19 | オーチス エレベータ カンパニー | ブートストラップ調整電源 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG66453A1 (en) * | 1997-04-23 | 1999-07-20 | Int Rectifier Corp | Resistor in series with bootstrap diode for monolithic gate device |
DE19825056C1 (de) * | 1998-06-04 | 2000-01-13 | Fraunhofer Ges Forschung | Schaltungsanordnung und Verfahren zum Einspeisen von Elektroenergie in ein Plasma |
DE10056833C2 (de) * | 1999-11-24 | 2003-03-20 | Int Rectifier Corp | Integrierte Treiberschaltung für Halbbrückenschaltung mit zwei Leistungstransistoren |
WO2002095914A2 (en) | 2001-02-06 | 2002-11-28 | Harman International Industries, Inc. | Half-bridge gate driver circuit |
DE10241304A1 (de) * | 2002-09-04 | 2004-03-18 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Betriebsschaltung mit verbesserter Leistungsversorgung einer Treiberschaltung |
FR2858493B1 (fr) * | 2003-07-31 | 2005-10-21 | St Microelectronics Sa | Circuit d'attaque a autoelevation |
US20070126497A1 (en) * | 2005-12-01 | 2007-06-07 | Sithambaram Palaniappan | Method and apparatus for programming one or more programmable components of a bootstrap circuit |
KR20070107963A (ko) * | 2006-05-04 | 2007-11-08 | 페어차일드코리아반도체 주식회사 | 고전압 게이트 드라이버용 로직회로 |
US7602228B2 (en) | 2007-05-22 | 2009-10-13 | Semisouth Laboratories, Inc. | Half-bridge circuits employing normally on switches and methods of preventing unintended current flow therein |
JP5805573B2 (ja) * | 2012-03-29 | 2015-11-04 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 出力回路 |
KR102021579B1 (ko) | 2013-04-22 | 2019-09-17 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 구동 방법 |
US11082038B1 (en) * | 2020-09-10 | 2021-08-03 | Allegro Microsystems, Llc | Gate driver isolating circuit |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3813672C2 (de) * | 1987-05-08 | 1993-10-07 | Siemens Ag | Wechselrichter für eine induktive Last |
JP2634306B2 (ja) * | 1990-08-08 | 1997-07-23 | 三菱電機株式会社 | インバータ装置の駆動回路 |
ATE162017T1 (de) * | 1992-10-02 | 1998-01-15 | Koninkl Philips Electronics Nv | Treiberschaltung für sperrwandler mit brückenangeordneten schalttransistoren |
JP3325697B2 (ja) * | 1994-01-20 | 2002-09-17 | 三菱電機株式会社 | パワーデバイスの制御装置およびモータの駆動制御装置 |
JPH08308253A (ja) * | 1995-04-28 | 1996-11-22 | Mitsubishi Electric Corp | スイッチング半導体装置 |
-
1996
- 1996-10-09 US US08/728,309 patent/US5801557A/en not_active Expired - Fee Related
- 1996-10-09 TW TW085112368A patent/TW405295B/zh not_active IP Right Cessation
- 1996-10-10 FR FR9612391A patent/FR2739735A1/fr active Pending
- 1996-10-10 KR KR1019960044988A patent/KR100323243B1/ko not_active IP Right Cessation
- 1996-10-10 GB GB9621139A patent/GB2307605B/en not_active Expired - Fee Related
- 1996-10-10 DE DE19641840A patent/DE19641840A1/de not_active Withdrawn
- 1996-10-10 SG SG1996010851A patent/SG72706A1/en unknown
- 1996-10-10 IT IT96MI002097A patent/IT1285497B1/it active IP Right Grant
- 1996-10-11 JP JP26989096A patent/JP3762491B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7683678B2 (en) | 2003-11-28 | 2010-03-23 | Mitsubishi Denki Kabushiki Kaisha | Inverter circuit |
US7924064B2 (en) | 2003-11-28 | 2011-04-12 | Mitsubishi Denki Kabushiki Kaisha | Inverter circuit |
DE102004057187B4 (de) * | 2003-11-28 | 2014-01-23 | Mitsubishi Denki K.K. | Inverterschaltung |
JP2013532945A (ja) * | 2010-07-30 | 2013-08-19 | オーチス エレベータ カンパニー | ブートストラップ調整電源 |
Also Published As
Publication number | Publication date |
---|---|
US5801557A (en) | 1998-09-01 |
KR100323243B1 (ko) | 2002-06-22 |
DE19641840A1 (de) | 1997-06-05 |
SG72706A1 (en) | 2000-05-23 |
FR2739735A1 (fr) | 1997-04-11 |
TW405295B (en) | 2000-09-11 |
ITMI962097A1 (it) | 1998-04-10 |
GB9621139D0 (en) | 1996-11-27 |
GB2307605B (en) | 2000-05-10 |
GB2307605A (en) | 1997-05-28 |
JP3762491B2 (ja) | 2006-04-05 |
IT1285497B1 (it) | 1998-06-08 |
KR970024605A (ko) | 1997-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5969964A (en) | Resistor in series with bootstrap diode for monolithic gate driver device | |
USRE43015E1 (en) | Capacitive high-side switch driver for a power converter | |
JP4113436B2 (ja) | ゲートドライブ装置 | |
JP3812353B2 (ja) | 半導体電力変換装置 | |
JPH02266712A (ja) | 半導体装置 | |
JP3568823B2 (ja) | 絶縁ゲート型半導体素子のゲート制御回路 | |
JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
JPH09219977A (ja) | 高電圧駆動回路 | |
US10979032B1 (en) | Time-programmable failsafe pulldown circuit for GaN switch | |
JP3937354B2 (ja) | ダイナミック・バックゲート・バイアスと短絡保護を伴うブートストラップ・ダイオード・エミュレータ | |
US6657274B2 (en) | Apparatus for controlling a high voltage circuit using a low voltage circuit | |
JPH0213115A (ja) | 電力用電界効果トランジスタ駆動回路 | |
JPH1075164A (ja) | 電圧制御形スイッチング素子のゲート駆動回路 | |
JPS5986922A (ja) | スイツチングトランジスタのための制御装置 | |
JPH11205112A (ja) | 高耐圧パワー集積回路 | |
US11791815B2 (en) | Driver circuit, corresponding device and method of operation | |
US20010005028A1 (en) | Semiconductor protective control unit for controlling output transistors connected to inductive load | |
JP2004072942A (ja) | パワーデバイス駆動回路 | |
JP3569192B2 (ja) | 半導体電力変換装置 | |
JP4364997B2 (ja) | スイッチング電源回路 | |
US5838185A (en) | Multiple individual Kelvin emitter connections to reduce current flow through parasitic diode | |
JPH10209832A (ja) | 半導体スイッチ回路 | |
JPH10136637A (ja) | 半導体スイッチ素子のスナバ回路 | |
US20230308008A1 (en) | Semiconductor device | |
JP2001119926A (ja) | 電圧駆動型半導体素子のゲート駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050830 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060113 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100120 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100120 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |