ITMI962097A1 - Controllori per alta tensione che evitano i modi di tensione di guasto -vs - Google Patents
Controllori per alta tensione che evitano i modi di tensione di guasto -vs Download PDFInfo
- Publication number
- ITMI962097A1 ITMI962097A1 IT96MI002097A ITMI962097A ITMI962097A1 IT MI962097 A1 ITMI962097 A1 IT MI962097A1 IT 96MI002097 A IT96MI002097 A IT 96MI002097A IT MI962097 A ITMI962097 A IT MI962097A IT MI962097 A1 ITMI962097 A1 IT MI962097A1
- Authority
- IT
- Italy
- Prior art keywords
- circuit
- mos gate
- value
- capacitor
- node
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 23
- 230000001965 increasing effect Effects 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 2
- 230000037431 insertion Effects 0.000 claims 1
- 238000003780 insertion Methods 0.000 claims 1
- 230000001172 regenerating effect Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 230000002939 deleterious effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Inverter Devices (AREA)
- Details Of Television Scanning (AREA)
Description
DESCRIZIONE
a corredo di una domanda di Brevetto d’invenzione dal titolo: "CONTROLLORI PER ALTA TENSIONE CHE EVITANO I MODI DI TENSIONE DI GUASTO -VS"
DOMANDE CORRELATE
Questa domanda rivendica la priorità della domanda provvisoria del brevetto USA con numero di serie 60/004.981 registrata il 10 ottobre 1995.
FONDAMENTI DELL’INVENZIONE
La presente invenzione si riferisce ai controllori di dispositivi a gate MOS per alta tensione con regolazione del livello di tensione e,più in particolare, ai controllori di dispositivi a gate MOS con una immunità perfezionata agli effetti deleteri delle correnti di commutazione
I controllori di dispositivi a gate MOS per alta tensione con regolazione del livello sono ben noti per il controllo di dispositivi a gate MOS collegati a ponte, come i dispositivi IGBT e i MOSFET di potenza.Una famiglia di tali dispositivi viene venduta con le donominazioni commerciali IR21XX, che sono dispositivi a circuito integrato per alta tensione (HVIC), che controllano ciascuno due di tali dispositivi a gate MOS per ogni raro del ponte. Le Figure 1 e 2 illustrano configurazioni tipiche di un controllore IR21XX (per esempio un tipo IR2155)per i dispositivi IGBT del lato di alta e-bassa tensione 10 e 11 rispettivamente, che sono associati con diodi a recupero rapido 12 e 13, rispettivamente.Le uscite Ho e Lo nei piedini 4 e 2, rispettivamente, attivano e disattivano in sequenza i dispositivi 10 e 11 per controllare il flusso di potenza verso il circuito di uscita (non rappresentato).
Durante il funzionamento quando il dispositivo superiore 10 viene disinserito, la corrente I10 viene commutata sul diodo inferiore 13, al valore I13, come illustrato nella Figura 3.La corrente I13 passa attraverso le induttanze interne LS1 e LS2 in serie con il diodo 13,provocando la variazione dalla tensione Vo alla tensione -Ve.Questa tensione negativa può provocare il malfunzionamento del controllore IC 20 o la sua bruciatura. Questo problema è anche più grave nelle condizioni di corto circuito.
SOMMARIO DELL'INVENZIONE
In accordo a quanto detto, un oggetto della presente invenzione è quello di fornire controllori di dispositivi a gate MOS per alta tensione con regolazione del livello che vengono costruiti per resistere agli effetti deleteri delle correnti di commutazione.
Il presente oggetto ed altri oggetti dell'invenzione vengono realizzati costruendo il dispositivo in modo che le induttanze intrinseche interne LS1 eLS2 abbiano valori inferiori, cosa che viene ottenuta mantenendo lunghezze di conduttori più corte e posizionamento il diodo Db e il collegamento comune (CCM) in un modo che riduca il percorso di induttanza.
Inoltre la capacitanza Cb del dispositivo viene ridotta per ridurre la tensione che si sviluppa in questo capacitore.
Altri accorgimenti coinvolgono l'aumento della dimensione del capacitore CVCC per mantenere la tensione del la più costante possibile,per assicurare che il diodo interno Ds del circuito integrato (IC)non possa inserirsi in anticipo.Molto approssimativamente, la capacitanza CVCC dovrebbe avere un valore pari a dieci volte il totale di tutti i Capacitori Cb del sistema.
L'invenzione inoltre raggiunge questi scopi riducendo la resistenza Rb e il percorso di avviamento al massimo possibile,per provocare un passaggio di corrente ridotta attraverso il diodo del substrato. Infine l'invenzione prevede l'utilizzo di un resistere RCOM per aumentare la resistenza del percorso del diodo del substrato Ds e per ridurre la carica di e la corrente del substrato.
Altre caratteristiche e vantaggi della presente invenzione diverranno evidenti dalla descrizione seguente dell'invenzione, che si riferisce ai disegni allegati.
BREVE DESCRIZIONE DEI DISEGNI
Le Figure illustrano:
- La Figura 1 è una vista schematica di un circuito della tecnica precedente che illustra un controllore a IC collegato per controllare una coppia di dispositivi ad alta tensione;
- La Figura 2 è uno schema circuitale che illustra il funzionamento del circuito della Figura 1;
- La Figura 3 è uno schema che illustra il percorso della corrente di commutazione quando il dispositivo a transistore superiore viene disinserito;
- La Figura 4 illustra una forma di realizzazione della presente invenzione;
- La Figura 5 è un circuito che illustra un'altra caratteristica della presente invenzione;
- La Figura 6 è un grafico della tensione del capacitore per differenti valori della capacitanza, per illustrare la tensione di picco ridotta sul capacitore per maggiori valori della capacitanza.
DESCRIZIONE DETTAGLIATA DELL'INVENZIONE
Per descrivere meglio il problema risolto con la presente invenzione, viene fatto riferimento alla Figura 4 che illustra i componenti principali del circuito e i conponenti parassiti significativi. I componenti del circuito includono il diodo di avviamento Db (22) ed un capacitore Cycc (26)- E'anche illustrato il diodo a substrato parassita Ds (24)del circuito integrato (IC) e il capacitore di ingresso CVCC (26)·Esistono due modi di guasto quando la tensione Vo viene portata a -Ve.
Nel primo modo di funzionamento il diodo di avviamento Db (22) della Figura 4 inizia a condurre e carica il capacitore Cb (28). Se la tensione del capacitore Cb (28) supera il valore di tensione ad effetto valanga sul controllore superiore (illustrato come un diodo Zener 30), allora esso distrugge il circuito IC 20.
Nel secondo modo, il capacitore di avviamento Cb (28)può anche effettuare la carica tramite il diodo Ds (24)del substrato a IC parassita. Se una corrente significativa passa attraverso il diodo Ds (24), il circuito IC può funzionare male, essere danneggiato o distrutto.
Nella tecnica precedente non è stata posta sufficiente attenzione alla disposizione dei componenti cosa che provoca un aumento del valore degli induttor LS1 e LS2 · Inoltre il capacitore Cb è stato dimensionato per sopportare la tensione del controllore per il massimo tempo di impulso di inserzione (ON) e non per ridurre l'aumento della tensione.
Le soluzioni della tecnica precedente per questi problemi hanno incluso l'aggiunta di una resistenza di limitazione della corrente al periodo di avviamento e l'aggiunta di resistor!, come il resistore 32 e i diodi per alta tensione, come il diodo 34 (Figura 5) per limitare il valore di -Ve.Tuttavia questo provoca picchi di tensione di gate e richiede diodi per alta tensione addizionali. In accordo con la presente invenzione:
(a) I valori dell'induttanza LS1 e LS2 vengono ridotti mantenendo corte le lunghezze dei conduttori e posizionando il collegamento 38 di Ve e il collegamento "CCM" 36 nella Figura 4 per ridurre il percorso induttivo;
(b) Il valore del capacitore Cb (28)viene aumentato per provocare un aumento della tensione della capacitanza ad un valore ridotto, come illustrato nella Figura 6.Per una dimensione 3 della matrice del circuito IGBT (venduto dalla International Rectifier Corporation di El Segundo, CA), e la disposizione delle parti su un substrato di tipo IMS, viene preferibilmente usata una capacitanza di 0,47 pF;
(c) La dimensione del capacitore CVCC 26 viene aumentata per mantenere l'alimentazione di VCC (Figura 4) la più "costante" possibile dato che se si verificano riduzioni nella tensione VCC durante la carica di avviamento, il diodo interno Ds (24) a circuito integrato può essere inserito in anticipo.Preferibilmente il capacitore CVCC (26)dovrebbe avere un valore di dieci volte la somma di tutti i capacitori Cb contenuti nel sistema;
(d) La resistenza Rb (40) nel percorso di avviamento viene ridotta al massimo possibile. Il resistore Rb (40) limita la carica del capacitore Cb (28) che provoca un maggiore passaggio di corrente attraverso il diodo con substrato parassita, cosa che può provocare un malfunzionamento. Il valore del resistore raccomandato è di 0 ohm;
(e)Un resistore RCOM (42)può essere aggiunto nella linea 41 della Figura 4 per aumentare la resistenza del percorso del diodo del substrato Ds (24). Il resistore RCOM (42) riduce anche la carica del capacitore Cb (26) e la corrente del substrato.
Sebbene la presente invenzione sia stata descritta in relazione alle sue forme di realizzazione particolari,molte altre varianti e modifiche e altri usi diverranno evidenti alle persone esperte della tecnica.Pertanto si preferisce che la presente invenzione sia limitata non dalla rivelazione specifica illustrata qui ma solo dalle rivendicazioni allegate.
Claims (1)
- RIVENDICAZIONI 1. Un circuito di controllo per dispositivi di alta potenza, il circuito comprendendo: - un controllore a gate MOS e un circuito di commutazione di potenza, il circuito di commutazione di potenza comprendendo un primo transistore a gate MOS ed un secondo transistore a gate MOS, il controllore a gate MOS essendo collegato ai e servendo per inserire alternativamente il primo ed il secondo transistore a gate MOS; - il circuito di commutazione di potenza avendo un nodo di uscita della tensione fra il primo transistore a gate MOS e il secondo transistore a gate MOS, ed il secondo transistore a gate MOS essendo associato con un diodo a ricupero e induttanze interne LS1 e LS2 · - il controllore a gate MOS comprendendo un circuito integrato e comprendendo un capacitore esterno Cb collegato fra un nodo del circuito Vb e un nodo del circuito Vs del circuito controllore a gate MOS, il circuito controllore a gate MOS inoltre comprendendo un nodo comune e un circuito seriale che conprende un capacitore di carica CVCC un resistere Rb e un diodo Db collegato fra il nodo comune e il nodo Vb; e - il circuito controllore a gate MOS e il circuito di commutazione di potenza essendo collegati il più vicino possibile fra loro per ottenere lunghezze di conduttori brevi fra i nodi Vs e Vb e fra il nodo comune e l'altro nodo comune del circuito di commutazione di potenza, per ridurre in tal modo i valori delle induttanze e -2. Il circuito della rivendicazione 1, nel quale il capacitore Cb ha un valore maggiorato, sostanzialmente superiore ad una capacitanza necessaria per mantenere elevata una tensione del primo transistore a gate MOS per un massimo tempo di inserzione ad impulso, il detto valore maggiorato essendo determinato dalle induttanze LS1 e LS2 e anche dalla dimensione e dal tipo dei detti transistori a gate MOS. 3. Il circuito della rivendicazione 1, nel quale una capacitanza del capacitore Cb ha un valore superiore a circa 0,47 pF, per IBGT di tipo "k" con dimensione del circuito integrato di 3. 4. Il circuito della rivendicazione 1, nel quale il capacitore CVCC ha un valore di almeno circa dieci volte il valore del capacitore Cb del circuito. 5. il circuito della rivendicazione 1, nel quale il valore del resistore Rb viene ridotto al minimo valore possibile. 6. Il circuito della rivendicazione 5, nel quale il valore del resistore Rb è di circa 0 ohm. 7. Il circuito della rivendicazione 1, comprendente un resistore RCOM di circa 1-20 ohm fra il nodo comune del circuito controllore a gate MOS e il nodo comune del circuito di commutazione di potenza
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US498195P | 1995-10-10 | 1995-10-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| ITMI962097A1 true ITMI962097A1 (it) | 1998-04-10 |
| IT1285497B1 IT1285497B1 (it) | 1998-06-08 |
Family
ID=21713523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT96MI002097A IT1285497B1 (it) | 1995-10-10 | 1996-10-10 | Controllori per alta tensione che evitano i modi di tensione di guasto -vs |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5801557A (it) |
| JP (1) | JP3762491B2 (it) |
| KR (1) | KR100323243B1 (it) |
| DE (1) | DE19641840A1 (it) |
| FR (1) | FR2739735A1 (it) |
| GB (1) | GB2307605B (it) |
| IT (1) | IT1285497B1 (it) |
| SG (1) | SG72706A1 (it) |
| TW (1) | TW405295B (it) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG66453A1 (en) * | 1997-04-23 | 1999-07-20 | Int Rectifier Corp | Resistor in series with bootstrap diode for monolithic gate device |
| DE19825056C1 (de) * | 1998-06-04 | 2000-01-13 | Fraunhofer Ges Forschung | Schaltungsanordnung und Verfahren zum Einspeisen von Elektroenergie in ein Plasma |
| DE10056833C2 (de) * | 1999-11-24 | 2003-03-20 | Int Rectifier Corp | Integrierte Treiberschaltung für Halbbrückenschaltung mit zwei Leistungstransistoren |
| JP3848922B2 (ja) | 2001-02-06 | 2006-11-22 | ハーマン インターナショナル インダストリーズ インコーポレイテッド | 半ブリッジゲートドライバ回路 |
| DE10241304A1 (de) * | 2002-09-04 | 2004-03-18 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Betriebsschaltung mit verbesserter Leistungsversorgung einer Treiberschaltung |
| FR2858493B1 (fr) * | 2003-07-31 | 2005-10-21 | St Microelectronics Sa | Circuit d'attaque a autoelevation |
| JP4313658B2 (ja) * | 2003-11-28 | 2009-08-12 | 三菱電機株式会社 | インバータ回路 |
| US20070126497A1 (en) * | 2005-12-01 | 2007-06-07 | Sithambaram Palaniappan | Method and apparatus for programming one or more programmable components of a bootstrap circuit |
| KR20070107963A (ko) * | 2006-05-04 | 2007-11-08 | 페어차일드코리아반도체 주식회사 | 고전압 게이트 드라이버용 로직회로 |
| US7602228B2 (en) | 2007-05-22 | 2009-10-13 | Semisouth Laboratories, Inc. | Half-bridge circuits employing normally on switches and methods of preventing unintended current flow therein |
| WO2012015427A1 (en) * | 2010-07-30 | 2012-02-02 | Otis Elevator Company | Regulated bootstrap power supply |
| JP5805573B2 (ja) * | 2012-03-29 | 2015-11-04 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 出力回路 |
| KR102021579B1 (ko) | 2013-04-22 | 2019-09-17 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 구동 방법 |
| US11082038B1 (en) * | 2020-09-10 | 2021-08-03 | Allegro Microsystems, Llc | Gate driver isolating circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3813672C2 (de) * | 1987-05-08 | 1993-10-07 | Siemens Ag | Wechselrichter für eine induktive Last |
| JP2634306B2 (ja) * | 1990-08-08 | 1997-07-23 | 三菱電機株式会社 | インバータ装置の駆動回路 |
| SG44755A1 (en) * | 1992-10-02 | 1997-12-19 | Koninkl Philips Electronics Nv | Drive circuit for a flyback converter with switching transistors in bridge arrangement |
| JP3325697B2 (ja) * | 1994-01-20 | 2002-09-17 | 三菱電機株式会社 | パワーデバイスの制御装置およびモータの駆動制御装置 |
| JPH08308253A (ja) * | 1995-04-28 | 1996-11-22 | Mitsubishi Electric Corp | スイッチング半導体装置 |
-
1996
- 1996-10-09 US US08/728,309 patent/US5801557A/en not_active Expired - Fee Related
- 1996-10-09 TW TW085112368A patent/TW405295B/zh not_active IP Right Cessation
- 1996-10-10 FR FR9612391A patent/FR2739735A1/fr active Pending
- 1996-10-10 IT IT96MI002097A patent/IT1285497B1/it active IP Right Grant
- 1996-10-10 KR KR1019960044988A patent/KR100323243B1/ko not_active IP Right Cessation
- 1996-10-10 DE DE19641840A patent/DE19641840A1/de not_active Withdrawn
- 1996-10-10 SG SG1996010851A patent/SG72706A1/en unknown
- 1996-10-10 GB GB9621139A patent/GB2307605B/en not_active Expired - Fee Related
- 1996-10-11 JP JP26989096A patent/JP3762491B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2307605A (en) | 1997-05-28 |
| KR970024605A (ko) | 1997-05-30 |
| SG72706A1 (en) | 2000-05-23 |
| US5801557A (en) | 1998-09-01 |
| DE19641840A1 (de) | 1997-06-05 |
| GB2307605B (en) | 2000-05-10 |
| JPH09219977A (ja) | 1997-08-19 |
| GB9621139D0 (en) | 1996-11-27 |
| KR100323243B1 (ko) | 2002-06-22 |
| FR2739735A1 (fr) | 1997-04-11 |
| IT1285497B1 (it) | 1998-06-08 |
| TW405295B (en) | 2000-09-11 |
| JP3762491B2 (ja) | 2006-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ITMI962097A1 (it) | Controllori per alta tensione che evitano i modi di tensione di guasto -vs | |
| US7212416B2 (en) | Switching power supply device and switching method | |
| US5995385A (en) | RCC-type switching power supply | |
| US20030198064A1 (en) | Device and method of commutation control for an isolated boost converter | |
| CN209088818U (zh) | 同步整流器控制器及离线电源转换器 | |
| ITMI980861A1 (it) | Dispositivo monolitico di controllo di porta con resistenza in serie a diodo di bootstrap | |
| CN110165872A (zh) | 一种开关控制电路及其控制方法 | |
| US11476845B2 (en) | Driver circuit, corresponding device and method of operation | |
| ITMI960688A1 (it) | Dispositivo a semiconduttori di alimentazione a porte mos integrato con tensione del morsetto negativo elevata e funzionamento senza | |
| CN106059275A (zh) | 具有涌入电流限制的功率转换器 | |
| US6198259B1 (en) | Non-insulating DC—DC converter | |
| JP2006148886A (ja) | パワートランジスタの保護 | |
| CN110299835A (zh) | 用于为开关转换器供电的系统和方法 | |
| US6781432B2 (en) | Control circuit of MOSFET for synchronous rectification | |
| JPS60190122A (ja) | 変換装置の短絡保護方法および装置 | |
| US11791815B2 (en) | Driver circuit, corresponding device and method of operation | |
| US9142657B2 (en) | Gated thyristor power device | |
| US6160691A (en) | Method of driving a load and semiconductor load driver circuit therefor | |
| WO1998042068A1 (fr) | Convertisseur de courant | |
| US6166893A (en) | Semiconductor load driver circuit and method therefor | |
| CN108155635A (zh) | 保护电路以及马达单元 | |
| ITMI970507A1 (it) | Connessioni di emettitori kelvin multiple-singole per ridurre il passaggio di corrente attraverso un diodo parassita | |
| JP2018153037A (ja) | 直流変換装置 | |
| JP3333643B2 (ja) | １方向性絶縁型スイッチング回路と双方向性絶縁型スイッチング回路 | |
| US6781206B2 (en) | Semiconductor device with structure restricting flow of unnecessary current therein |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 0001 | Granted |