CN107505976A - 一种全差分电压缓冲器电路 - Google Patents

一种全差分电压缓冲器电路 Download PDF

Info

Publication number
CN107505976A
CN107505976A CN201710694161.9A CN201710694161A CN107505976A CN 107505976 A CN107505976 A CN 107505976A CN 201710694161 A CN201710694161 A CN 201710694161A CN 107505976 A CN107505976 A CN 107505976A
Authority
CN
China
Prior art keywords
type
current source
output
fet
drain terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710694161.9A
Other languages
English (en)
Other versions
CN107505976B (zh
Inventor
杨家琪
张吉利
林福江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology of China USTC
Original Assignee
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC filed Critical University of Science and Technology of China USTC
Priority to CN201710694161.9A priority Critical patent/CN107505976B/zh
Publication of CN107505976A publication Critical patent/CN107505976A/zh
Application granted granted Critical
Publication of CN107505976B publication Critical patent/CN107505976B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种全差分电压缓冲器电路，包括输入级电路(1)和输出级电路(2)，输入级电路(1)将输入信号转化为电流信号，该电流信号经输出级电路(2)放大后转化为电压信号输出；输出级电路(2)的输出共模电压可以通过输出级电路(2)中的电阻(12)控制。本发明的电压缓冲器电路可以实现差分电压信号的缓冲处理，且输出差分信号的共模电压在偏置电流确定的情况下保持固定，不随输入共模电压的变化而变化。本发明在保证输出差模电压跟随输入差模电压的前提下，在较大的输入共模电压变化范围内具有固定的输出共模电压；可以通过改变输出级电路中的电阻阻值方便地设定所需的输出共模电压值，从而增加了电路设计的灵活性。

Description

一种全差分电压缓冲器电路
技术领域
本发明涉及集成电路技术领域，具体涉及一种全差分电压缓冲器电路。
背景技术
开关电容电路常用于数据转换器中，由受时钟信号控制的开关与电容器组成，利用电容器电荷的存储与转移原理来实现电路功能。在实际电路中，有时仅用开关和电容器构成的电路往往不满足要求，所以多与放大器或运算放大器、比较器等组合起来，以实现电信号的产生、变换与处理。
电压缓冲器是模拟电路领域中常用的功能模块，它的特点是具有较大的输入阻抗和较小的输出阻抗，从而隔离后级负载对前级信号电平的影响。在开关电容电路中，电压缓冲器常被用来在不同的电容器间实现电平复制与搬移。目前最简单的电压跟随器是传统的源极跟随器，如图1所示。源极跟随器虽然实现简单，但是存在着信号直流电平移动的问题。在差分结构的开关电容电路中，倘若使用两个相同的源极跟随器作为伪差分电压缓冲器，则其不能具有固定的输出共模电平，可能造成电路不稳定的后果。因此一个能够处理差分信号且输出共模电压不受输入信号影响的电压缓冲器对开关电容电路的设计有着重要的意义。
发明内容
本发明的目的是提供一种输出差模电压跟随输入差模电压，且输出共模电压固定不变的电压缓冲器电路，同时具有低成本、易移植的特点。
为了达到上述目的，本发明提供一种全差分电压缓冲器电路，包括输入级电路和输出级电路；输入级电路包括尾电流源、第一p型差分管、第二p型差分管、第一n型电流源、第二n型电流源；输出级电路包括第三n型电流源、第四n型电流源、第一p型负载管、第二p型负载管和电阻；所述n型电流源由一个n型场效应管构成，其源端接地；所述p型差分管由一个p型场效应管构成；所述p型负载管由一个p型场效应管构成，其栅端与漏端相连；输入级电路中尾电流源输出电流端连接第一p型差分管和第二p型差分管中p型场效应管的源端；第一p型差分管中的p型场效应管的栅端接信号VIP，其漏端连接第一n型电流源中n型场效应管的漏端；第二p型差分管中的p型场效应管的栅端接信号VIN，其漏端连接第二n型电流源中n型场效应管的漏端；第一n型电流源中n型场效应管的漏端与其栅端连接，并与第四n型电流源中n型场效应管的栅端连接；第二n型电流源中n型场效应管的漏端与其栅端连接，并与第三n型电流源中n型场效应管的栅端连接；第三n型电流源中n型场效应管的漏端与第一p型负载管中p型场效应管的漏端连接；第四n型电流源中n型场效应管的漏端与第二p型负载管中p型场效应管的漏端连接；第一p型负载管中p型场效应管的漏端与其栅端连接，构成输出端VON；第二p型负载管中p型场效应管的漏端与其栅端连接，构成输出端VOP；第一p型负载管中p型场效应管的源端与第二p型负载管中p型场效应管的源端连接，并与电阻连接；电阻的另一端连接电源。
本发明的原理在于：
所述输入级电路中的第一p型差分管与第二p型差分管构成基本差动对，将输入的差分电压转换为差分电流；第一n型电流源与第四n型电流源构成第一电流镜，构成第四n型电流源的n型场效应管中电流以一定的比例镜像构成第一n型电流源的n型场效应管中的电流，这个比例取决于构成第一与第四n型电流源的两个n型场效应管的尺寸比；使构成第一p型差分管和构成第二p型负载管的两个p型场效应管具有和第一电流镜相等的尺寸比，则构成第二p型负载管的p型场效应管具有和构成第一p型差分管的p型场效应管相等的过驱动电压；对称地，第二n型电流源与第三n型电流源构成第二电流镜，将流过第二p型差分管与第二n型电流源地电流按比例镜像到第三n型电流源与第一p型负载管中，则构成第一p型负载管的p型场效应管具有和构成第二p型差分管的p型场效应管相等的过驱动电压；构成第二与第一p型负载管的两个p型场效应管源极相连，且具有相等的阈值电压，因此其漏极电压(栅极电压)之差与构成第一p型差分管与第二p型差分管的两个p型场效应管的栅极电压之差相等，从而输出差模电压复制了输入差模电压；
当电路中所有场效应管处于饱和区时，由于从输入级电路到输出级电路传递的是电流信号，输入信号的共模电压不会对输出共模电压产生影响；输出共模电压取决于构成第一与第二p型负载管的p型场效应管公共的源极偏置电压，以及输出级电路的偏置电流；构成第一与第二p型负载管的p型场效应管的源极偏置电压通过输出级电路中电阻的阻值确定。
因此本发明的电压缓冲器电路可以实现差分电压信号的缓冲处理，且输出差分信号的共模电压在偏置电流确定的情况下保持固定，不随输入共模电压的变化而变化。
本发明与现有技术相比的优点在于：
(1)本发明在保证输出差模电压跟随输入差模电压的前提下，在较大的输入共模电压变化范围内具有固定的输出共模电压；
(2)本发明可以通过改变输出级电路中的电阻阻值方便地设定所需的输出共模电压值，从而增加了电路设计的灵活性。
附图说明
图1是传统源极跟随器电路图；
图2是本发明提出的全差分电压缓冲器电路图；
图3是本发明提出的全差分电压缓冲器具体实施例的输入输出特性曲线；
图4是本发明提出的全差分电压缓冲器具体实施例的共模响应特性曲线。
图中附图标记含义为：1为输入级电路，2为输出级电路，3为尾电流源，4为第一p型差分管，5为第二p型差分管，6为第一n型电流源，7为第二n型电流源，8为第三n型电流源，9为第四n型电流源，10为第一p型负载管，11为第二p型负载管，12为电阻。
具体实施方式
以下参照附图详细描述本发明的具体实施方式。
具体实施例：
如图2所示，一种全差分电压缓冲器电路，包括输入级电路1和输出级电路2；输入级电路1包括尾电流源3、第一p型差分管4、第二p型差分管5、第一n型电流源6、第二n型电流源7；输出级电路2包括第三n型电流源8、第四n型电流源9、第一p型负载管10、第二p型负载管11和电阻12；所述n型电流源由一个n型场效应管构成，其源端接地；所述p型差分管由一个p型场效应管构成；所述p型负载管由一个p型场效应管构成，其栅端与漏端相连；输入级电路1中尾电流源3输出电流端连接第一p型差分管4和第二p型差分管5中p型场效应管的源端；第一p型差分管4中的p型场效应管的栅端接信号VIP，其漏端连接第一n型电流源中n型场效应管的漏端；第二p型差分管5中的p型场效应管的栅端接信号VIN，其漏端连接第二n型电流源7中n型场效应管的漏端；第一n型电流源6中n型场效应管的漏端与其栅端连接，并与第四n型电流源9中n型场效应管的栅端连接；第二n型电流源7中n型场效应管的漏端与其栅端连接，并与第三n型电流源8中n型场效应管的栅端连接；第三n型电流源8中n型场效应管的漏端与第一p型负载管10中p型场效应管的漏端连接；第四n型电流源9中n型场效应管的漏端与第二p型负载管11中p型场效应管的漏端连接；第一p型负载管10中p型场效应管的漏端与其栅端连接，构成输出端VON；第二p型负载管11中p型场效应管的漏端与其栅端连接，构成输出端VOP；第一p型负载管10中p型场效应管的源端与第二p型负载管11中p型场效应管的源端连接，并与电阻12连接；电阻12的另一端连接电源。
第一p型差分管4中的p型场效应管M0与第二p型差分管5中的p型场效应管M1尺寸相等，第一n型电流源6中的n型场效应管M2与第二n型电流源7中的n型场效应管M3尺寸相等；第一n型电流源6中的n型场效应管M2与第四n型电流源9中的n型场效应管M5的尺寸比、第二n型电流源7中的n型场效应管M3与第三n型电流源8中的n型场效应管M4的尺寸比、第一p型差分管4的p型场效应管M0与第二p型负载管11中的p型场效应管M7的尺寸比，以及第二p型差分管5中的p型场效应管M1与第一p型负载管10中的p型场效应管M6的尺寸比均相等。
此电路的仿真基于180nm CMOS工艺，使用1.5V供电电压。
图3为电路的输入输出特性，仿真基于0.75V输入共模电压，可以看出在一定的范围内，输出差模电压能够跟随输入差模电压，并具有较好的线性度；图4为电路的共模响应特性，可以看出，当输入共模电压在较大的范围内变化时，输出共模电压可以保持固定。
通过上述分析可以看出，本发明的电压缓冲器电路可以实现差分电压信号的缓冲处理，且输出差分信号的共模电压在偏置电流确定的情况下保持固定，不随输入共模电压的变化而变化。
本发明未详细公开的部分属于本领域的公知技术。
尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的专利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (1)

1.一种全差分电压缓冲器电路，其特征在于：包括输入级电路(1)和输出级电路(2)；输入级电路(1)包括尾电流源(3)、第一p型差分管(4)、第二p型差分管(5)、第一n型电流源(6)、第二n型电流源(7)；输出级电路(2)包括第三n型电流源(8)、第四n型电流源(9)、第一p型负载管(10)、第二p型负载管(11)和电阻(12)；所述n型电流源由一个n型场效应管构成，其源端接地；所述p型差分管由一个p型场效应管构成；所述p型负载管由一个p型场效应管构成，其栅端与漏端相连；输入级电路(1)中尾电流源(3)输出电流端连接第一p型差分管(4)和第二p型差分管(5)中p型场效应管的源端；第一p型差分管(4)中的p型场效应管的栅端接信号VIP，其漏端连接第一n型电流源(6)中n型场效应管的漏端；第二p型差分管(5)中的p型场效应管的栅端接信号VIN，其漏端连接第二n型电流源(7)中n型场效应管的漏端；第一n型电流源(6)中n型场效应管的漏端与其栅端连接，并与第四n型电流源(9)中n型场效应管的栅端连接；第二n型电流源(7)中n型场效应管的漏端与其栅端连接，并与第三n型电流源(8)中n型场效应管的栅端连接；第三n型电流源(8)中n型场效应管的漏端与第一p型负载管(10)中p型场效应管的漏端连接；第四n型电流源(9)中n型场效应管的漏端与第二p型负载管(11)中p型场效应管的漏端连接；第一p型负载管(10)中p型场效应管的漏端与其栅端连接，构成输出端VON；第二p型负载管(11)中p型场效应管的漏端与其栅端连接，构成输出端VOP；第一p型负载管(10)中p型场效应管的源端与第二p型负载管(11)中p型场效应管的源端连接，并与电阻(12)连接；电阻(12)的另一端连接电源。
CN201710694161.9A 2017-08-15 2017-08-15 一种全差分电压缓冲器电路 Active CN107505976B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710694161.9A CN107505976B (zh) 2017-08-15 2017-08-15 一种全差分电压缓冲器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710694161.9A CN107505976B (zh) 2017-08-15 2017-08-15 一种全差分电压缓冲器电路

Publications (2)

Publication Number Publication Date
CN107505976A true CN107505976A (zh) 2017-12-22
CN107505976B CN107505976B (zh) 2019-06-11

Family

ID=60691756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710694161.9A Active CN107505976B (zh) 2017-08-15 2017-08-15 一种全差分电压缓冲器电路

Country Status (1)

Country Link
CN (1) CN107505976B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110119179A (zh) * 2019-05-08 2019-08-13 思瑞浦微电子科技（苏州）股份有限公司 应用于多高压源的浮动高压选择电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050206452A1 (en) * 2004-03-18 2005-09-22 Intersil Americas Inc. Differential-mode current feedback amplifiers
CN1757157A (zh) * 2003-01-30 2006-04-05 桑迪士克股份有限公司 用于电容负载的电压缓冲器
US20080030240A1 (en) * 2006-08-04 2008-02-07 Eric Scheuerlein Low systematic offset, temperature independent voltage buffering
CN101645696A (zh) * 2008-08-05 2010-02-10 恩益禧电子股份有限公司 差分放大器
CN102739175A (zh) * 2011-04-01 2012-10-17 Nxp股份有限公司 源极或射极跟随缓冲电路和方法
CN205754233U (zh) * 2016-05-07 2016-11-30 上海大学 全对称双输入双输出放大器
CN106253892A (zh) * 2015-06-09 2016-12-21 联发科技股份有限公司 缓冲器电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1757157A (zh) * 2003-01-30 2006-04-05 桑迪士克股份有限公司 用于电容负载的电压缓冲器
US20050206452A1 (en) * 2004-03-18 2005-09-22 Intersil Americas Inc. Differential-mode current feedback amplifiers
US20080030240A1 (en) * 2006-08-04 2008-02-07 Eric Scheuerlein Low systematic offset, temperature independent voltage buffering
CN101645696A (zh) * 2008-08-05 2010-02-10 恩益禧电子股份有限公司 差分放大器
CN102739175A (zh) * 2011-04-01 2012-10-17 Nxp股份有限公司 源极或射极跟随缓冲电路和方法
CN106253892A (zh) * 2015-06-09 2016-12-21 联发科技股份有限公司 缓冲器电路
CN205754233U (zh) * 2016-05-07 2016-11-30 上海大学 全对称双输入双输出放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李帅三: "CMOS全差分放大器的研究与设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110119179A (zh) * 2019-05-08 2019-08-13 思瑞浦微电子科技（苏州）股份有限公司 应用于多高压源的浮动高压选择电路

Also Published As

Publication number Publication date
CN107505976B (zh) 2019-06-11

Similar Documents

Publication Publication Date Title
CN101692603B (zh) 增益自举型c类反向器及其应用电路
CN104485897B (zh) 一种失调补偿的相关双采样开关电容放大器
CN101587753B (zh) 一种模拟信号采样电路以及一种开关电容电路
CN105071806B (zh) 应用于高速模数转换器的高线性度输入信号缓冲器
CN106027030B (zh) 一种高速高线性全差分跟随器
CN106953606B (zh) 全差分放大器及应用其的余量增益电路
CN202395750U (zh) 一种差分参考电压缓冲器
CN101783580B (zh) 采样保持电路中抑制衬底偏置效应的高频开关电路
CN105991094A (zh) 加法放大器及其方法
CN102545806A (zh) 差动放大器
CN103312333A (zh) 适用于Sigma-Delta ADC电路的零点优化积分器电路
CN107968656A (zh) 一种逐次逼近型模拟数字转换器及其应用切换方法
CN107505976A (zh) 一种全差分电压缓冲器电路
CN103107791B (zh) 带宽恒定的增益线性可变增益放大器
CN203278797U (zh) 零点优化积分器电路
CN104702268B (zh) 电压缓冲电路及具有其的驱动负载随时序切换的电路
CN208589978U (zh) 基于Sigma-Delta调制的电容传感器电路
CN203747798U (zh) 采样开关电路
CN103259492A (zh) 一种视频驱动输出放大器电路
CN207910761U (zh) 一种应用于高速模数转换器的高速参考缓冲电路
CN103368542A (zh) 一种高精度延时小的连续时间比较器
CN105391409A (zh) 一种低纹波开关电容共模反馈结构
CN203423670U (zh) 一种可变增益的模拟加法器
CN103762985A (zh) 采样保持电路
CN106849892A (zh) 开关电容电路中运算放大器输入端的共模电压调节电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant