KR102019812B1 - 전압 레귤레이터 - Google Patents

전압 레귤레이터 Download PDF

Info

Publication number
KR102019812B1
KR102019812B1 KR1020130102398A KR20130102398A KR102019812B1 KR 102019812 B1 KR102019812 B1 KR 102019812B1 KR 1020130102398 A KR1020130102398 A KR 1020130102398A KR 20130102398 A KR20130102398 A KR 20130102398A KR 102019812 B1 KR102019812 B1 KR 102019812B1
Authority
KR
South Korea
Prior art keywords
output
voltage
circuit
transistor
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020130102398A
Other languages
English (en)
Other versions
KR20140032892A (ko
Inventor
요타로 니헤이
마나부 후지무라
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20140032892A publication Critical patent/KR20140032892A/ko
Application granted granted Critical
Publication of KR102019812B1 publication Critical patent/KR102019812B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/571—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overvoltage detector
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

[과제] 비레귤레이트 상태에 있어서 전원 변동시에 출력 전압에 과대한 오버슈트가 발생하는 것을 억제할 수 있는 전압 레귤레이터를 제공한다.
[해결 수단] 기준 전압과 분압 전압의 차를 증폭하고 출력 트랜지스터의 게이트를 제어하는 오차 증폭 회로와, 기준 전압과 분압 전압을 비교하여 출력 전압의 오버슈트를 검출하는 앰프와, 출력 트랜지스터에 흐르는 전류에 비례하는 전류를 흐르게 하는 제1 트랜지스터와, 출력 트랜지스터에 흐르는 전류에 비례하는 전류를 미러하는 전류 미러 회로와, 전류 미러 회로를 개재하여 앰프에 접속되고, 앰프의 바이어스 전류를 증가시켜 응답 속도를 증가시키는 제1 바이어스 회로를 구비했다.

Description

전압 레귤레이터{VOLTAGE REGULATOR}
본 발명은, 전압 레귤레이터의 오버슈트 억제 회로에 관한 것이다.
종래의 전압 레귤레이터에 대해 설명한다. 도 5는, 종래의 전압 레귤레이터를 도시하는 회로도이다.
종래의 전압 레귤레이터는, 오차 증폭 회로(104)와, 앰프(110)와, 바이어스 회로(108 및 111)와, 기준 전압 회로(109)와, PMOS 트랜지스터(114 및 105)와, 저항(106 및 107)을 구비하고 있다.
PMOS 트랜지스터(105)는, 전원 단자(101)와 출력 단자(103)의 사이에 접속된다. 피드백 전압을 출력하는 저항(106 및 107)은, 출력 단자(103)와 그라운드 단자(100)의 사이에 접속된다. 오차 증폭 회로(104)는, 반전 입력 단자에 기준 전압 회로(109)가 접속되고, 비반전 입력 단자에 피드백 전압이 입력되며, 출력 단자는 PMOS 트랜지스터(105)의 게이트에 접속된다. 바이어스 회로(108)는, 오차 증폭 회로(104)에 동작 전류를 공급한다. PMOS 트랜지스터(114)는, 전원 단자(101)와 PMOS 트랜지스터(105)의 게이트의 사이에 접속된다. 앰프(110)는, 비반전 입력 단자에 기준 전압 회로(109)가 접속되고, 반전 입력 단자에 피드백 전압이 입력되며, 출력 단자는 PMOS 트랜지스터(114)의 게이트에 접속된다. 바이어스 회로(111)는, 앰프(110)에 동작 전류를 공급한다.
앰프(110)는, 입력된 피드백 전압과 기준 전압 회로(109)에서 발생하는 기준 전압을 비교한다. 피드백 전압이 기준 전압보다 낮은 경우, 앰프(110)는 Hi신호를 출력하고 PMOS 트랜지스터(114)를 오프시킨다. 출력 단자(103)의 전압에 오버슈트가 발생하여, 피드백 전압이 기준 전압보다 높아지면, 앰프(110)는 Lo신호를 출력하고 PMOS 트랜지스터(114)를 온시킨다.
종래의 전압 레귤레이터는, 이와 같이 동작하여, 출력 단자(103)의 전압의 오버슈트가 커지는 것을 방지할 수 있다(예를 들어, 특허 문헌 1 참조).
일본국 특허 공개 2005-301439호 공보
그러나, 종래의 전압 레귤레이터는, 전원 전압이 낮고, 또한 출력 단자(103)가 설정된 출력 전압보다 낮은 전압을 출력하고 있는 상태(이하, 비(非)레귤레이트 상태)에 있어서, 전원 전압 변동시에 출력 단자(103)에 과대한 오버슈트가 발생한다고 하는 과제가 있었다.
본 발명은, 상기 과제를 감안하여 이루어진 것이며, 비레귤레이트 상태에 있어서 전원 변동시에 출력 단자(103)에 과대한 오버슈트가 발생하는 것을 억제할 수 있는 전압 레귤레이터를 제공한다.
종래의 과제를 해결하기 위해, 본 발명의 전압 레귤레이터는 이하와 같은 구성으로 했다.
기준 전압과 분압 전압의 차를 증폭하고 출력 트랜지스터의 게이트를 제어하는 오차 증폭 회로와, 분압 전압과 기준 전압을 비교하여 출력 전압의 오버슈트를 검출하는 앰프와, 출력 트랜지스터에 흐르는 전류에 비례하는 전류를 흐르게하는 제1 트랜지스터와, 출력 트랜지스터에 흐르는 전류에 비례하는 전류를 미러하는 전류 미러 회로와, 전류 미러 회로를 개재하여 앰프에 접속되고, 앰프의 바이어스 전류를 증가시켜 응답 속도를 증가시키는 제1 바이어스 회로를 구비한 전압 레귤레이터.
본 발명의 오버슈트 억제 회로를 구비한 전압 레귤레이터는, 비레귤레이트 상태로부터 전원 변동이 발생했을 때, 출력 단자의 전압에 오버슈트가 발생하는 것을 억제할 수 있다.
도 1은 제1 실시 형태의 전압 레귤레이터를 도시하는 회로도이다.
도 2는 제2 실시 형태의 전압 레귤레이터를 도시하는 회로도이다.
도 3은 제3 실시 형태의 전압 레귤레이터를 도시하는 회로도이다.
도 4는 제4 실시 형태의 전압 레귤레이터를 도시하는 회로도이다.
도 5는 종래의 전압 레귤레이터를 도시하는 회로도이다.
도 6은 제5 실시 형태의 전압 레귤레이터를 도시하는 회로도이다.
도 7은 제6 실시 형태의 전압 레귤레이터를 도시하는 회로도이다.
이하, 본 발명의 실시 형태에 대해 도면을 참조하여 설명한다.
＜제1 실시 형태＞
도 1은, 제1 실시 형태의 전압 레귤레이터의 회로도이다.
제1 실시 형태의 전압 레귤레이터는, 출력 트랜지스터인 PMOS 트랜지스터(105)와, 오차 증폭 회로(104)와, 저항(106 및 107)과, 바이어스 회로(108)와, 기준 전압 회로(109)와, 앰프(110)와, 바이어스 회로(111 및 112)와, PMOS 트랜지스터(114 및 115)와, NMOS 트랜지스터(113 및 116)와, 그라운드 단자(100)와, 출력 단자(103)와, 전원 단자(101)를 구비하고 있다.
다음에, 제1 실시 형태의 전압 레귤레이터의 접속에 대해 설명한다.
오차 증폭 회로(104)는, 반전 입력 단자가 기준 전압 회로(109)의 한쪽 단자에 접속되고, 비반전 입력 단자가 저항(106과 107)의 접속점에 접속된다. 바이어스 회로(108)는, 한쪽 단자가 오차 증폭 회로(104)에 접속되고, 다른 한쪽 단자가 그라운드 단자(100)에 접속된다. 앰프(110)는, 비반전 입력 단자가 기준 전압 회로(109)의 한쪽 단자에 접속되고, 반전 입력 단자가 저항(106과 107)의 접속점에 접속된다. 바이어스 회로(111)는, 한쪽 단자가 앰프(110)에 접속되고, 다른 한쪽 단자가 그라운드 단자(100)에 접속된다. PMOS 트랜지스터(105)는, 게이트가 오차 증폭 회로(104)의 출력 단자에 접속되고, 소스가 전원 단자(101)에 접속되며, 드레인이 출력 단자(103)에 접속된다. 저항(106 및 107)은, 출력 단자(103)와 그라운드 단자(100)의 사이에 접속된다. PMOS 트랜지스터(114)는, 게이트가 앰프(110)의 출력 단자에 접속되고, 소스가 전원 단자(101)에 접속되며, 드레인이 PMOS 트랜지스터(105)의 게이트에 접속된다. PMOS 트랜지스터(115)는, 게이트가 오차 증폭 회로(104)의 출력 단자에 접속되고, 소스가 전원 단자(101)에 접속된다. NMOS 트랜지스터(116)는, 게이트와 드레인이 PMOS 트랜지스터(115)의 드레인에 접속되고, 소스가 그라운드 단자(100)에 접속된다. NMOS 트랜지스터(113)는, 게이트가 NMOS 트랜지스터(116)의 게이트 및 드레인에 접속되고, 드레인은 앰프(110)와 바이어스 회로(111)의 접속점에 접속되며, 소스는 바이어스 회로(112)의 한쪽 단자에 접속된다. 바이어스 회로(112)의 다른 한쪽 단자는 그라운드 단자(100)에 접속된다.
다음에, 제1 실시 형태의 전압 레귤레이터의 동작에 대해 설명한다.
전원 단자(101)에 전원 전압(VDD)이 입력되면, 전압 레귤레이터는, 출력 단자(103)로부터 출력 전압(Vout)을 출력한다. 저항(106과 107)은, 출력 전압(Vout)을 분압하고, 분압 전압(Vfb)을 출력한다. 오차 증폭 회로(104)는, 기준 전압 회로(109)의 기준 전압(Vref)과 분압 전압(Vfb)을 비교하여, 출력 전압(Vout)이 일정해지도록 PMOS 트랜지스터(105)의 게이트 전압을 제어한다.
출력 전압(Vout)이 소정 전압보다 높으면, 분압 전압(Vfb)이 기준 전압(Vref)보다 높아진다. 따라서, 오차 증폭 회로(104)의 출력 신호(PMOS 트랜지스터(105)의 게이트 전압)가 높아지며, PMOS 트랜지스터(105)는, 오프가 되므로 출력 전압(Vout)은 낮아진다. 또, 출력 전압(Vout)이 소정 전압보다 낮으면, 상기와 반대의 동작을 하여, 출력 전압(Vout)은 높아진다. 이와 같이 하여, 전압 레귤레이터는, 출력 전압(Vout)이 일정해지도록 동작한다.
여기서, 전원 단자(101)에 전원 전압(VDD)이 입력되어 아직 전원 전압(VDD)이 낮을 때, 출력 단자(103)의 전압은 소정 전압보다 낮은 상태, 즉 전압 레귤레이터는 비(非)레귤레이트 상태에 있다. 비레귤레이트 상태일 때, 출력 단자(103)의 출력 전압(Vout)이 소정 전압보다 낮으므로, 오차 증폭 회로(104)는 출력 단자(103)의 전압이 높아지도록, PMOS 트랜지스터(105)의 게이트에 신호(Lo)를 출력한다. PMOS 트랜지스터(115)는 PMOS 트랜지스터(105)와 전류 미러의 관계에 있기 때문에, 마찬가지로 신호(Lo)가 입력되고, 온하여 전류를 흐르게 한다. NMOS 트랜지스터(116)와 NMOS 트랜지스터(113)는 전류 미러 회로를 구성하고 있으며, PMOS 트랜지스터(115)로부터의 전류를 NMOS 트랜지스터(116)가 흐르게 함으로써 NMOS 트랜지스터(113)에 전류가 흐른다. 바이어스 회로(112)는 NMOS 트랜지스터(113)에 흐르는 전류를 제한하고 있어, PMOS 트랜지스터(115)에 흐르는 전류가 증가해도 NMOS 트랜지스터(113)에 흐르는 전류는 바이어스 회로(112)가 흐르게 하는 전류와 동일하게 유지된다. 이렇게 하여, 바이어스 회로(112)의 전류가 앰프(110)의 바이어스 전류로서 흐르며, 앰프(110)의 고속 응답을 가능하게 만든다.
전원 전압(VDD)이 출력 전압의 소정 전압을 초과하여 급격하게 변화하면, PMOS 트랜지스터(105)는 온하고 있으므로 PMOS 트랜지스터(105)에 큰 전류를 흐르게하여, 전압 레귤레이터의 출력 단자(103)에 큰 오버슈트를 발생시킨다. 오버슈트가 발생하면, 앰프(110)는, 반전 입력 단자의 분압 전압(Vfb)이 기준 전압(Vref)보다 높아지므로, PMOS 트랜지스터(114)의 게이트에 신호(Lo)를 출력한다. 또한, 앰프(110)는 고속 응답이 가능한 상태에 있기 때문에, 빠르게 오버슈트를 검출하고, PMOS 트랜지스터(114)의 게이트에 빠르게 신호(Lo)를 출력할 수 있다. 이렇게 하여, PMOS 트랜지스터(114)가 온하여 PMOS 트랜지스터(105)의 게이트의 전압이 상승한다. 이와 같이 하여, 전압 레귤레이터의 출력 단자(103)의 오버슈트가 방지된다.
이상 설명한 바와 같이, 제1 실시 형태의 전압 레귤레이터는, 비레귤레이트 상태일 때 앰프(110)의 바이어스 전류를 증가시켜 놓음으로써, 출력 단자(103)에 오버슈트가 발생했을 때, 빠르게 오버슈트를 검출하고 비레귤레이트 상태에서의 오버슈트를 방지할 수 있다.
＜제2 실시 형태＞
도 2는, 제2 실시 형태의 전압 레귤레이터의 회로도이다. 도 1과의 차이는, PMOS 트랜지스터(114) 대신에 NMOS 트랜지스터(201)와 바이어스 회로(202)와 인버터(203)를 설치한 점이다. NMOS 트랜지스터(201)와 바이어스 회로(202)는, 바이어스 회로(108)와 병렬로 접속하고, NMOS 트랜지스터(201)의 게이트에 인버터(203)의 출력을 접속하며, 인버터(203)의 입력에 앰프(110)의 출력을 접속했다.
다음에, 제2 실시 형태의 전압 레귤레이터의 동작에 대해 설명한다. 통상 상태의 동작은, 제1 실시 형태의 전압 레귤레이터와 동일하므로 생략한다. 또, 비레귤레이트 상태에서의 오버슈트의 검출 동작도 동일하므로 생략한다.
제2 실시 형태의 전압 레귤레이터는, 앰프(110)가 분압 전압(Vfb)의 변동에 의해 오버슈트를 검출하면, 인버터(203)를 개재하여 NMOS 트랜지스터(201)를 온시키는 신호를 출력한다. 그리고, 바이어스 회로(202)가 오차 증폭 회로(104)에 접속되어, 오차 증폭 회로(104)의 바이어스 전류를 증가시킬 수 있다.
오차 증폭 회로(104)는, 이 오버슈트를 감소시키기 위해 전원 전압에 가까운 레벨의 전압을 출력하고 PMOS 트랜지스터(105)를 오프시키려고 동작한다. 오차 증폭 회로(104)의 바이어스 전류가 증가되었기 때문에, 출력의 구동 전류가 증가하고 PMOS 트랜지스터(105)의 게이트 용량을 충전하는 시간이 단축되어, PMOS 트랜지스터(105)를 곧바로 오프할 수 있게 된다. 이와 같이 하여, 제2 실시 형태의 전압 레귤레이터는 오버슈트를 방지할 수 있다.
이상 설명한 바와 같이, 제2 실시 형태의 전압 레귤레이터는, 비레귤레이트 상태일 때 앰프(110)의 바이어스 전류를 증가시켜 놓음으로써, 출력 단자(103)에 오버슈트가 발생했을 때, 빠르게 오버슈트를 검출하여 오차 증폭 회로(104)의 구동 전류를 증가시킬 수 있다. 그리고, PMOS 트랜지스터(105)를 빠르게 제어하여, 비레귤레이트 상태에서의 오버슈트를 방지할 수 있다.
＜제3 실시 형태＞
도 3은, 제３ 실시 형태의 전압 레귤레이터의 회로도이다. 도 2와의 차이는, 인버터(301)와 PMOS 트랜지스터(302)를 설치한 점이다. PMOS 트랜지스터(302)는, 게이트에 인버터(301, 203)를 개재하여 앰프(110)의 출력을 접속하고, 드레인을 PMOS 트랜지스터(105)의 게이트에 접속하며, 소스를 전원 단자(101)에 접속했다.
다음에, 제3 실시 형태의 전압 레귤레이터의 동작에 대해 설명한다. 통상 상태의 동작은, 제1 실시 형태의 전압 레귤레이터와 동일하므로 생략한다. 또, 비레귤레이트 상태에서의 오버슈트의 검출 동작도 동일하므로 생략한다.
제3 실시 형태의 전압 레귤레이터는, 앰프(110)가 분압 전압(Vfb)의 변동에 의해 오버슈트를 검출하면, 인버터(203)를 개재하여 NMOS 트랜지스터(201)를 온시키는 신호를 출력한다. 그리고, 바이어스 회로(202)가 오차 증폭 회로(104)에 접속되어, 오차 증폭 회로(104)의 바이어스 전류를 증가시킬 수 있다.
오차 증폭 회로(104)는, 이 오버슈트를 감소시키기 위해 전원 전압에 가까운 레벨의 전압을 출력하고 PMOS 트랜지스터(105)를 오프시키려고 동작한다. 오차 증폭 회로(104)의 바이어스 전류가 증가되었기 때문에, 구동 전류가 증가해 PMOS 트랜지스터(105)의 게이트 용량을 충전하는 시간이 단축되어 PMOS 트랜지스터(105)를 곧바로 오프할 수 있게 된다. 또한, PMOS 트랜지스터(302)는, 인버터(301)를 개재하여 앰프(110)의 신호를 받아, PMOS 트랜지스터(105)의 게이트를 전원 전압에 가까운 레벨의 전압으로 제어한다. 이와 같이 하여, 제3 실시 형태의 전압 레귤레이터는 오버슈트를 방지할 수 있다.
이상 설명한 바와 같이, 제3 실시 형태의 전압 레귤레이터는, 비레귤레이트 상태일 때 앰프(110)의 바이어스 전류를 증가시켜 놓음으로써, 출력 단자(103)에 오버슈트가 발생했을 때, 빠르게 오버슈트를 검출하여 오차 증폭 회로(104)의 구동 전류를 증가시키고, 또한 PMOS 트랜지스터(302)를 온시킬 수 있다. 그리고, PMOS 트랜지스터(105)를 빠르게 제어하여, 비레귤레이트 상태에서의 오버슈트를 방지할 수 있다.
또한, NMOS 트랜지스터(201)와 PMOS 트랜지스터(302)는, 앰프(110)의 검출 신호를 받아 온하면 되고, 이러한 제어 방법은 이 회로에 한정되는 것은 아니다.
＜제4 실시 형태＞
도 4는, 제４ 실시 형태의 전압 레귤레이터의 회로도이다. 도 3과의 차이는, 인버터(203)의 출력과 NMOS 트랜지스터(201)의 게이트의 사이에 지연 회로(401)를 설치한 점이다. 지연 회로(401)는, 해제를 지연하는 회로인 것이 바람직하다.
제4 실시 형태의 전압 레귤레이터는, 오버슈트가 수속(收束)되어, 앰프(110)가 해제 신호를 출력하면, PMOS 트랜지스터(302)가 오프한 후, 지연 회로(401)에 의해 일정시간 후에 NMOS 트랜지스터(201)이 오프한다. 따라서, 오버슈트 수속 후의 잠시 동안 오차 증폭 회로(104)의 출력의 구동 전류가 높기 때문에, PMOS 트랜지스터(105)의 게이트를 적절한 전압으로 제어하는 시간이 단축된다. 따라서, 오버슈트가 수속된 후에, 언더슈트가 발생하는 것을 방지할 수 있다.
이상 설명한 바와 같이, 제４ 실시 형태의 전압 레귤레이터는, 비레귤레이트 상태일 때 앰프(110)의 바이어스 전류를 증가시켜 놓음으로써, 출력 단자(103)에 오버슈트가 발생했을 때, 빠르게 오버슈트를 검출하여 비레귤레이트 상태에서의 오버슈트를 방지함과 더불어, 오버슈트가 수속한 후의 언더슈트의 발생도 방지할 수 있다.
＜제5 실시 형태＞
도 6은, 제５ 실시 형태의 전압 레귤레이터의 회로도이다. 도 1과의 차이는, NMOS 트랜지스터(602), 저항(603), OR 회로(604)를 설치한 점이다. NMOS 트랜지스터(602)는, 게이트는 NMOS 트랜지스터(116)의 게이트 및 드레인에 접속되고, 드레인은 저항(603)과 OR 회로(604)의 제1 입력 단자에 접속되며, 소스는 그라운드 단자(100)에 접속된다. 저항(603)의 다른 한쪽 단자는 전원 단자(101)에 접속된다. OR 회로(604)는, 제2 입력 단자는 앰프(110)의 출력 단자에 접속되고, 출력 단자는 PMOS 트랜지스터(114)의 게이트에 접속된다.
다음에, 제5 실시 형태의 전압 레귤레이터의 동작에 대해 설명한다. 통상 상태의 동작은, 제1 실시 형태의 전압 레귤레이터와 동일하므로 생략한다. 비레귤레이트 상태에서는 PMOS 트랜지스터(115)의 게이트에 Lo의 신호가 입력되기 때문에, PMOS 트랜지스터(115)는 온하여 전류를 흐르게 한다. NMOS 트랜지스터(116)와 NMOS 트랜지스터(113, 602)는 전류 미러 회로를 구성하고 있으며, PMOS 트랜지스터(115)로부터의 전류를 NMOS 트랜지스터(116)가 흐르게함으로써 NMOS 트랜지스터(113, 602)에 전류가 흐른다. 바이어스 회로(112)는 NMOS 트랜지스터(113)에 흐르는 전류를 제한하고 있고, PMOS 트랜지스터(115)에 흐르는 전류가 증가해도 NMOS 트랜지스터(113)에 흐르는 전류는 바이어스 회로(112)가 흐르게 하는 전류와 동일하게 유지된다. 이와 같이 하여, 앰프(110)는, 바이어스 회로(111와 112)의 전류가 바이어스 전류로서 흐르므로, 고속 응답이 가능해진다. 또, OR 회로(604)의 제1 입력 단자에는 Lo의 신호가 입력된다.
이때, 전압 레귤레이터의 출력 단자(103)에 오버슈트가 발생하면, 앰프(110)는, 반전 입력 단자의 분압 전압(Vfb)이 기준 전압(Vref)보다 높아지므로, OR 회로(604)의 제2 입력 단자에 Lo의 신호를 출력한다. 이렇게 하여, OR 회로(604)의 출력 단자로부터 Lo의 신호가 출력되고, PMOS 트랜지스터(114)를 온시켜 PMOS 트랜지스터(105)의 게이트를 전원 전압에 가까운 레벨의 전압으로 제어한다. 이와 같이 하여, 전압 레귤레이터의 출력 단자(103)의 오버슈트가 방지된다.
비레귤레이트 상태가 해제되면, PMOS 트랜지스터(115)에는 출력 단자(103)에 접속되는 부하에 따른 전류가 흐르게 되고, NMOS 트랜지스터(602)도 부하에 따른 전류가 흐르게 된다. 출력 단자(103)에 접속되는 부하에 따른 전류를 흐르게하고 있을 때, NMOS 트랜지스터(116, 602)의 전류 미러 회로는 저항(603)이 흐르게 하는 전류보다 작아지도록 미러비(比)를 설정하고 있기 때문에, OR 회로(604)의 제1 입력 단자에 High의 신호가 입력되고 OR 회로(604)의 출력에 High의 신호가 출력된다. 이렇게 하여, PMOS 트랜지스터(114)를 오프시켜, 통상 상태의 동작으로 빠르게 이행하여, 비레귤레이트 상태로부터의 변동시에만 오버슈트를 방지하도록 동작시킬 수 있다. 또, 통상 동작으로 빠르게 이행하기 때문에, 오버슈트 방지 후 언더슈트가 발생하는 일을 방지할 수가 있다.
또한, 도시는 하지 않으나 도 2와 같이 OR 회로(604)의 출력을, 인버터를 개재하여 NMOS 트랜지스터(201)의 게이트에 접속하고, 오버슈트를 검출했을 때에 바이어스 회로(202)가 오차 증폭 회로(104)에 접속되어, 오차 증폭 회로(104)의 바이어스 전류를 증가시키는 것이 오버슈트를 방지하는 구성으로 해도 된다. 또, 제5 실시 형태의 전압 레귤레이터는, 비레귤레이트 상태일 때만 오버슈트를 방지할 수 있으면 되고, 이러한 제어 방법은 이 회로에 한정되는 것은 아니다.
이상 설명한 바와 같이, 제5 실시 형태의 전압 레귤레이터는, 비레귤레이트 상태에서만 오버슈트를 방지할 수 있다. 그리고, 오버슈트 방지 후에 발생하는 언더슈트를 방지할 수 있다.
＜제6 실시 형태＞
도 7은, 제6 실시 형태의 전압 레귤레이터의 회로도이다. 도 6과의 차이는, NMOS 트랜지스터(116)를 삭제하고 저항(701)을 설치한 점이다. NMOS 트랜지스터(602)는, 게이트는 저항(701)과 PMOS 트랜지스터(115)의 드레인과 NMOS 트랜지스터(113)의 게이트에 접속되고, 드레인은 저항(603)과 OR 회로(604)의 제1 입력 단자에 접속되며, 소스는 그라운드 단자(100)에 접속된다. 저항(701)의 다른 한쪽 단자는 그라운드 단자(100)에 접속된다.
다음에, 제6의 실시 형태의 전압 레귤레이터의 동작에 대해 설명한다. 통상 상태의 동작은, 제1 실시 형태의 전압 레귤레이터와 동일하므로 생략한다. 비레귤레이트 상태에서 PMOS 트랜지스터(115)의 게이트에 Lo의 신호가 입력되기 때문에, PMOS 트랜지스터(115)는 온하여 전류를 흐르게 한다. PMOS 트랜지스터(115)의 전류에 의해 저항(701)에 전압이 발생하고, NMOS 트랜지스터(602)와 NMOS 트랜지스터(113)의 게이트가 High가 되어, NMOS 트랜지스터(602)와 NMOS 트랜지스터(113)를 온시킨다. 이렇게 하여, 바이어스 회로(112)가 앰프(110)에 접속되어, 앰프(110)의 바이어스 전류가 증가하므로 앰프(110)는 고속 응답이 가능해지고, OR 회로(604)의 제1 입력 단자에는 Lo의 신호가 입력된다.
이때, 전압 레귤레이터의 출력 단자(103)에 오버슈트가 발생하면, 앰프(110)는, 반전 입력 단자의 분압 전압(Vfb)이 기준 전압(Vref)보다 높아지므로, OR 회로(604)의 제2 입력 단자에 Lo의 신호를 출력한다. 이렇게 하여, OR 회로(604)의 출력 단자로부터 Lo의 신호가 출력되고, PMOS 트랜지스터(114)를 온시켜 PMOS 트랜지스터(105)의 게이트를 전원 전압에 가까운 레벨의 전압으로 제어한다. 이와 같이 하여, 전압 레귤레이터의 출력 단자(103)의 오버슈트가 방지된다.
비레귤레이트 상태가 해제되면, PMOS 트랜지스터(115)가 오프하여 NMOS 트랜지스터(602)를 오프시키고, OR 회로(604)의 제1 입력 단자에 High의 신호가 입력되어 OR 회로(604)의 출력에 High의 신호가 출력된다. 이렇게 하여, PMOS 트랜지스터(114)를 오프시켜, 통상 상태의 동작으로 빠르게 이행하여, 비레귤레이트 상태일 때만 오버슈트를 방지하도록 동작시킬 수 있다. 또, 통상 동작으로 빠르게 이행하기 때문에, 오버슈트 방지 후 언더슈트가 발생하는 일을 방지할 수 있다.
또한, 도시는 하지 않으나 도 2와 같이 OR 회로(604)의 출력을, 인버터를 개재하여 NMOS 트랜지스터(201)의 게이트에 접속하고, 오버슈트를 검출했을 때에 바이어스 회로(202)가 오차 증폭 회로(104)에 접속되어, 오차 증폭 회로(104)의 바이어스 전류를 증가시키는 것이 오버슈트를 방지하는 구성으로 해도 된다. 제6 실시 형태의 전압 레귤레이터는, 비레귤레이트 상태일 때만 오버슈트를 방지할 수 있으면 되고, 이러한 제어 방법은 이 회로에 한정되는 것은 아니다.
이상 설명한 바와 같이, 제6 실시 형태의 전압 레귤레이터는, 비레귤레이트 상태에서만 오버슈트를 방지할 수 있다. 그리고, 오버슈트 방지 후에 발생하는 언더슈트를 방지할 수 있다.
100 그라운드 단자
101 전원 단자
103 출력 단자
104 오차 증폭 회로
108, 111, 112, 202 바이어스 회로
110 앰프
203, 301 인버터
401 지연 회로
604 OR 회로

Claims (9)

  1. 기준 전압과 출력 트랜지스터가 출력하는 출력 전압을 분압한 분압 전압의 차를 증폭하여 출력하고, 상기 출력 트랜지스터의 게이트를 제어하는 오차 증폭 회로와,
    상기 기준 전압과 상기 분압 전압을 비교하여, 상기 출력 전압의 오버슈트를 검출하는 앰프를 구비한 전압 레귤레이터로서,
    상기 출력 트랜지스터에 흐르는 전류에 비례하는 전류를 흐르게 하는 제1 트랜지스터와,
    상기 출력 트랜지스터에 흐르는 전류에 비례하는 전류를 미러하는 제1 전류 미러 회로와,
    상기 제1 전류 미러 회로를 개재하여 상기 앰프에 접속되고, 상기 앰프의 바이어스 전류를 증가시켜 응답 속도를 증가시키는 제1 바이어스 회로를 구비한 것을 특징으로 하는 전압 레귤레이터.
  2. 청구항 1에 있어서,
    상기 앰프의 출력에 접속되는 제2 트랜지스터와,
    상기 제2 트랜지스터를 개재하여 상기 오차 증폭 회로에 접속되고, 상기 오차 증폭 회로의 출력의 구동 전류를 증가시키는 제2 바이어스 회로를 구비한 것을 특징으로 하는 전압 레귤레이터.
  3. 청구항 2에 있어서,
    상기 앰프의 출력과 상기 제2 트랜지스터의 사이에 지연 회로를 구비한 것을 특징으로 하는 전압 레귤레이터.
  4. 청구항 2에 있어서,
    상기 앰프의 출력에 의해, 상기 출력 트랜지스터의 게이트 전압을 제어하는 제3 트랜지스터를 구비한 것을 특징으로 하는 전압 레귤레이터.
  5. 청구항 3에 있어서,
    상기 앰프의 출력에 의해, 상기 출력 트랜지스터의 게이트 전압을 제어하는 제3 트랜지스터를 구비한 것을 특징으로 하는 전압 레귤레이터.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 출력 트랜지스터에 흐르는 전류에 비례하는 전류를 미러하고, 비(非)레귤레이트 상태를 검출하는 제2 전류 미러 회로와,
    상기 제2 전류 미러 회로의 출력 신호와, 상기 앰프의 출력 신호가 입력되는 논리 회로를 구비하며,
    상기 논리 회로는, 상기 비레귤레이트 상태일 때에 상기 앰프의 출력 신호를 출력하는 것을 특징으로 하는 전압 레귤레이터.
  7. 기준 전압과 출력 트랜지스터가 출력하는 출력 전압을 분압한 분압 전압의 차를 증폭하여 출력하고, 상기 출력 트랜지스터의 게이트를 제어하는 오차 증폭 회로와,
    상기 기준 전압과 상기 분압 전압을 비교하여, 상기 출력 전압의 오버슈트를 검출하는 앰프를 구비한 전압 레귤레이터로서,
    상기 출력 트랜지스터에 흐르는 전류에 비례하는 전류를 흐르게 하는 제1 트랜지스터와,
    상기 제1 트랜지스터로부터의 전류에 의해 전압을 발생시키는 저항과,
    상기 저항에 발생하는 전압에 의해 온하는 제2 트랜지스터를 개재하여 상기 앰프에 접속되고, 상기 앰프의 바이어스 전류를 증가시켜 응답 속도를 증가시키는 제1 바이어스 회로와,
    상기 저항에 발생하는 전압에 의해 온하여, 비레귤레이트 상태를 검출하는 제3 트랜지스터와,
    상기 제3 트랜지스터의 출력 신호와 상기 앰프의 출력 신호가 입력되는 논리 회로를 구비하며,
    상기 논리 회로는, 상기 비레귤레이트 상태일 때에 상기 앰프의 출력 신호를 출력하는 것을 특징으로 하는 전압 레귤레이터.
  8. 청구항 7에 있어서,
    상기 논리 회로의 출력 신호가 입력되고, 상기 논리 회로의 출력 신호에 의해, 상기 출력 트랜지스터의 게이트 전압을 제어하는 제4 트랜지스터를 구비한 것을 특징으로 하는 전압 레귤레이터.
  9. 청구항 7 또는 청구항 8에 있어서,
    상기 논리 회로의 출력에 접속되는 제5 트랜지스터와,
    상기 제5 트랜지스터를 개재하여 상기 오차 증폭 회로에 접속되고, 상기 오차 증폭 회로의 출력의 구동 전류를 증가시키는 제2 바이어스 회로를 구비한 것을 특징으로 하는 전압 레귤레이터.
KR1020130102398A 2012-09-07 2013-08-28 전압 레귤레이터 Expired - Fee Related KR102019812B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012197540 2012-09-07
JPJP-P-2012-197540 2012-09-07
JP2013124723A JP6168864B2 (ja) 2012-09-07 2013-06-13 ボルテージレギュレータ
JPJP-P-2013-124723 2013-06-13

Publications (2)

Publication Number Publication Date
KR20140032892A KR20140032892A (ko) 2014-03-17
KR102019812B1 true KR102019812B1 (ko) 2019-09-09

Family

ID=50232621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130102398A Expired - Fee Related KR102019812B1 (ko) 2012-09-07 2013-08-28 전압 레귤레이터

Country Status (5)

Country Link
US (1) US9141121B2 (ko)
JP (1) JP6168864B2 (ko)
KR (1) KR102019812B1 (ko)
CN (1) CN103677058B (ko)
TW (1) TWI585565B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6170354B2 (ja) * 2013-06-25 2017-07-26 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
JP6257323B2 (ja) * 2013-12-27 2018-01-10 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
CN105700601B (zh) * 2014-11-24 2018-08-24 深圳市中兴微电子技术有限公司 一种ldo线性稳压器
JP6513943B2 (ja) * 2014-12-19 2019-05-15 エイブリック株式会社 ボルテージレギュレータ
JP6454169B2 (ja) * 2015-02-04 2019-01-16 エイブリック株式会社 ボルテージレギュレータ
JP2017126285A (ja) * 2016-01-15 2017-07-20 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
US9904305B2 (en) * 2016-04-29 2018-02-27 Cavium, Inc. Voltage regulator with adaptive bias network
TWI645279B (zh) 2016-11-15 2018-12-21 瑞昱半導體股份有限公司 參考電壓緩衝電路
JP6850199B2 (ja) * 2017-05-30 2021-03-31 新日本無線株式会社 電源回路
JP6986999B2 (ja) * 2018-03-15 2021-12-22 エイブリック株式会社 ボルテージレギュレータ
JP7065660B2 (ja) * 2018-03-22 2022-05-12 エイブリック株式会社 ボルテージレギュレータ
JP6983718B2 (ja) * 2018-05-16 2021-12-17 エイブリック株式会社 ボルテージレギュレータ
CN110096089B (zh) * 2019-04-26 2024-06-28 北京集创北方科技股份有限公司 驱动电路和显示装置
CN110231847A (zh) * 2019-07-17 2019-09-13 江苏润石科技有限公司 快速响应型低压差线性稳压器
JP2021039596A (ja) 2019-09-04 2021-03-11 株式会社東芝 電源回路
CN112034924B (zh) * 2020-08-10 2023-02-24 唯捷创芯(天津)电子技术股份有限公司 一种自适应快速响应的ldo电路及其芯片
JP7519291B2 (ja) 2020-12-24 2024-07-19 日清紡マイクロデバイス株式会社 定電圧回路
IT202100002618A1 (it) * 2021-02-05 2022-08-05 Sk Hynix Inc Regolatore ad alta tensione
CN113110694B (zh) * 2021-04-30 2022-03-25 南京邮电大学 一种具有电流浪涌抑制的低压差线性稳压器电路
CN113411055B (zh) * 2021-08-19 2021-12-28 深圳飞骧科技股份有限公司 偏置电流控制装置、射频放大器、电子设备及芯片
CN116185123A (zh) * 2021-11-26 2023-05-30 圣邦微电子（北京）股份有限公司 用于线性稳压器的过冲抑制电路和负冲抑制电路
CN116466788A (zh) * 2022-01-11 2023-07-21 美商矽成积体电路股份有限公司 低功率低压降调节器的控制电路及其控制方法
US20230280774A1 (en) * 2022-02-15 2023-09-07 Skyworks Solutions, Inc. Ldo output power-on glitch removal circuit
CN119200735B (zh) * 2024-11-26 2025-03-21 上海裕芯电子科技有限公司 一种改善输出过充的ldo电路和方法
CN119210429B (zh) * 2024-11-29 2025-03-21 上海裕芯电子科技有限公司 一种防止空载下残电热插拔输出过充的ldo电路和方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006301787A (ja) 2005-04-18 2006-11-02 Ricoh Co Ltd 定電圧電源回路
KR100823413B1 (ko) 2005-11-07 2008-04-17 산요덴키가부시키가이샤 레귤레이터 회로
KR100957062B1 (ko) 2006-05-09 2010-05-13 가부시키가이샤 리코 정전압 회로

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228084A (ja) * 1999-02-05 2000-08-15 Mitsubishi Electric Corp 電圧発生回路
JP2005301439A (ja) * 2004-04-07 2005-10-27 Ricoh Co Ltd ボルテージレギュレータ
JP4443301B2 (ja) * 2004-05-17 2010-03-31 セイコーインスツル株式会社 ボルテージ・レギュレータ
US7538673B2 (en) * 2005-08-26 2009-05-26 Texas Instruments Incorporated Voltage regulation circuit for RFID systems
JP2007128292A (ja) * 2005-11-04 2007-05-24 Ricoh Co Ltd ボルテージレギュレータ
JP2007219795A (ja) * 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd 電圧レギュレータ
CN100520665C (zh) * 2006-05-17 2009-07-29 深圳安凯微电子技术有限公司 一种低压线性电压调节器
CN100592611C (zh) * 2007-08-24 2010-02-24 尼克森微电子股份有限公司 一种应用于开关式稳压器的脉宽调制控制器
JP4937865B2 (ja) * 2007-09-11 2012-05-23 株式会社リコー 定電圧回路
US7882482B2 (en) * 2007-10-12 2011-02-01 Monolithic Power Systems, Inc. Layout schemes and apparatus for high performance DC-DC output stage
JP5014194B2 (ja) * 2008-02-25 2012-08-29 セイコーインスツル株式会社 ボルテージレギュレータ
CN101339443B (zh) * 2008-08-08 2011-02-16 武汉大学 宽输出电流范围低压差线性稳压器
TWI381169B (zh) * 2009-01-14 2013-01-01 Prolific Technology Inc 電壓穩壓電路
JP5331508B2 (ja) * 2009-02-20 2013-10-30 セイコーインスツル株式会社 ボルテージレギュレータ
KR101645041B1 (ko) * 2009-09-15 2016-08-02 에스아이아이 세미컨덕터 가부시키가이샤 볼티지·레귤레이터
JP5558964B2 (ja) * 2009-09-30 2014-07-23 セイコーインスツル株式会社 ボルテージレギュレータ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006301787A (ja) 2005-04-18 2006-11-02 Ricoh Co Ltd 定電圧電源回路
KR100823413B1 (ko) 2005-11-07 2008-04-17 산요덴키가부시키가이샤 레귤레이터 회로
KR100957062B1 (ko) 2006-05-09 2010-05-13 가부시키가이샤 리코 정전압 회로

Also Published As

Publication number Publication date
TWI585565B (zh) 2017-06-01
JP2014067394A (ja) 2014-04-17
CN103677058B (zh) 2016-06-01
JP6168864B2 (ja) 2017-07-26
US9141121B2 (en) 2015-09-22
US20140070778A1 (en) 2014-03-13
TW201428442A (zh) 2014-07-16
CN103677058A (zh) 2014-03-26
KR20140032892A (ko) 2014-03-17

Similar Documents

Publication Publication Date Title
KR102019812B1 (ko) 전압 레귤레이터
KR102052896B1 (ko) 볼티지 레귤레이터
KR102008157B1 (ko) 볼티지 레귤레이터
KR102348895B1 (ko) 볼티지 레귤레이터
JP6298671B2 (ja) ボルテージレギュレータ
KR102255543B1 (ko) 볼티지 레귤레이터
US9819173B2 (en) Overheat protection circuit and voltage regulator
KR102187403B1 (ko) 볼티지 레귤레이터
KR20100091912A (ko) 전압 조정기
KR20150075803A (ko) 바이패스 모드를 갖는 전압 레귤레이터
KR102225712B1 (ko) 볼티지 레귤레이터
KR102279836B1 (ko) 과전류 보호 회로, 반도체 장치 및 볼티지 레귤레이터
KR20150069542A (ko) 전압 레귤레이터
JP2017126259A (ja) 電源装置
KR20140109830A (ko) 볼티지 레귤레이터
JP2016218802A (ja) ボルテージレギュレータ
TWI468894B (zh) 具有改善暫態響應之低壓降穩壓器
US20130241508A1 (en) Voltage regulator

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130828

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20160216

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180330

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130828

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190826

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190903

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190904

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220825

Start annual number: 4

End annual number: 4

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20240614