CN116185123A - 用于线性稳压器的过冲抑制电路和负冲抑制电路 - Google Patents

Abstract

本发明公开了一种用于线性稳压器的过冲抑制电路和负冲抑制电路。该过冲抑制电路和负冲抑制电路都包括电流偏置模块、比较器模块和功率管控制模块，电流偏置模块可根据输出端的输出电压向比较器模块提供动态的偏置电流，从而可在输出端出现过冲或负冲电压时向比较器模块提供与过冲或负冲电压等比例的偏置电流，以使得比较器模块产生与过冲或负冲电压等比例的控制信号，以达到根据过冲电压或负冲电压的大小自适应调整功率管的导通程度，自适应调整输出电压的目的，电路稳定性更好。

Description

用于线性稳压器的过冲抑制电路和负冲抑制电路

技术领域

本发明涉及电源技术领域，具体涉及一种用于线性稳压器的过冲抑制电路和负冲抑制电路。

背景技术

低压差线性稳压器(Low Dropout Regulator，LDO)简称线性稳压器，通过它可以将不稳定的输入电压转换为可调节的直流输出电压，以便于作为其它系统的供电电源。

线性稳压器具有电路结构简单、占用芯片面积小和噪声低等优点，已成为电源管理芯片中的重要组成部分。线性稳压器能够为模数转换电路和射频电路等噪声敏感电路提供高精度、低噪声的电源，被广泛应用于片上系统芯片中。

当负载电流快速变化时，需要线性稳压器对此做出相应的调整，然而LDO自身的环路调整较慢，所以会导致输出电压出现较大的过冲或负冲，因此需要在线性稳压器中额外加入快速有效的调整电路，以减小输出过冲或负冲的幅度。

图1示出了根据现有技术的一种线性稳压器的电路示意图。如图1所示，线性稳压器100包括功率管Mpwr、误差放大器110、比较器电路120和电阻分压网络。功率管Mpwr用于根据电源端提供的输入电压Vin向后级负载提供输出电压Vout，以驱动芯片外的负载电阻RL和负载电容CL。电阻R1和R2组成的电阻分压网络对输出电压Vout进行采样和分压之后得到反馈电压VFB，误差放大器110用于将反馈电压VFB与参考电压VREF0进行比较，根据二者之间的误差信号产生栅极驱动信号GATE，以调整功率管Mpwr的导通程度，从而稳定输出电压Vout。比较器电路120用于将反馈电压VFB与过冲基准电压VREF1和负冲基准电压VREF2进行比较，根据比较结果产生控制信号CTRL，控制误差放大器110输出的栅极驱动信号GATE，以对输出电压进行放电或充电，减小输出的过冲或负冲电压，提高瞬态响应的效率和效果。

图2示出了根据现有技术的线性稳压器在输出电压发生过冲和负冲时的电压示意图，图2中分别示出了输出电压Vout和输出负载电流Iout的波形示意图。其中，过冲基准电压VREF1大于负冲基准电压VREF2，当输出负载电流Iout突然减小时，输出电压Vout会被推高，即反馈电压VFB也会被相应地推高，当反馈电压VFB大于过冲基准电压VREF1时，比较器电路120产生控制信号CTRL，控制栅极驱动信号GATE的上拉，减小功率管Mpwr对输出的充电，快速抑制输出的过冲。同理，当输出负载电流Iout突然增大时，输出电压Vout会被拉低，即反馈电压VFB也会被相应地拉低，当反馈电压VFB小于负冲基准电压VREF2时，比较器电路120产生控制信号CTRL，控制栅极驱动信号GATE的下拉，加大功率管Mpwr对输出的充电，快速抑制输出的负冲电压。

图3示出了根据现有技术的一种用于抑制输出电压的负冲电压的电路的示意性电路图。如图3所示，电路200包括晶体管M1～M6以及电流源210和220。其中，晶体管M1～M4以及电流源210构成第一比较级，晶体管M1和M2构成差分输入对管，其第一端均耦接至电流源210的第二端，电流源210的第一端与电源电压VCC耦接，晶体管M1的控制端用于耦接反馈电压VFB，晶体管M2的控制端用于耦接负冲基准电压VREF2。晶体管M3和M4构成比较器的电流镜负载，其中晶体管M3的第一端和控制端与晶体管M1的第二端耦接，晶体管M4的第一端与晶体管M2的第二端耦接，控制端与晶体管M3的控制端和第一端耦接，晶体管M3和M4的第二端与地GND耦接。电流源220以及晶体管M5构成第二比较级，二者耦接于电源电压VCC和地GND之间，晶体管M5的控制端与晶体管M2和M4的公共节点耦接，其中电流源220与晶体管M5之间的公共节点用于输出所述控制信号CTRL。晶体管M6作为功率管控制模块，其第一端与误差放大器的输出端耦接，控制端与电流源220和晶体管M5的公共节点耦接，第二端与地GND耦接。晶体管M6响应于控制信号CTRL提供误差放大器输出的栅极驱动信号GATE至地的下拉路径，以将栅极驱动信号GATE下拉。

可以理解，抑制输出电压的过冲电压的电路与上述的电路200的原理相似，在此不再赘述。

现有的抑制输出电压过冲或负冲的电路采用固定的电流源210和220提供偏置电流，所以其功耗是固定的，限制了比较器的响应速度；此外，产生的控制信号CTRL的电位在电源电压VCC和地GND之间翻转，所以无论输出电压Vout出现的过冲或负冲电压为多大，控制信号CTRL都只能以相同的力度去控制栅极驱动信号GATE，这样很容易出现对输出电压调整过度或调整不足的问题，无法提供稳定的调整。

因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

发明内容

为了解决上述技术问题，本发明提供了一种用于线性稳压器的过冲抑制电路和负冲抑制电路，其可以根据输出端出现的过冲电压或负冲电压自适应地调整功率管的导通，以极低的功耗提供快速稳定的调整。

根据本发明实施例的一方面，提供了一种用于线性稳压器的过冲抑制电路，所述线性稳压器包括功率管，具有耦接于输入电压和输出电压之间的电流传导路径以及接收栅极驱动信号的控制端子，其中，所述过冲抑制电路包括：比较器模块，用于将所述输出电压的反馈电压与过冲基准电压进行比较，并在所述输出电压出现过冲电压时产生一控制信号；功率管控制模块，用于根据所述控制信号将所述栅极驱动信号上拉，以限制所述功率管输出至负载的电流大小；以及电流偏置模块，用于根据所述输出电压向所述比较器模块提供与所述过冲电压等比例的偏置电流，以使得所述比较器模块产生与所述过冲电压等比例的所述控制信号。

可选的，所述控制信号与所述过冲电压成正比。

可选的，所述电流偏置模块包括：耦接于电源电压与地之间的第一电流源和第一晶体管；第一电阻，第一端与所述第一晶体管的第一端和控制端耦接；第一电容，第一端与所述输出电压耦接，第二端与所述第一电阻的第二端耦接；以及第二晶体管，与所述第一晶体管构成电流镜电路，其第一端与所述比较器模块耦接以向其提供所述偏置电流，第二端接地，控制端与所述第一电阻和所述第一电容的公共节点耦接。

可选的，所述比较器模块包括：构成差分输入管对的第三晶体管和第四晶体管，所述第三晶体管的控制端与所述过冲基准电压耦接，所述第四晶体管的控制端与所述反馈电压耦接，所述第三晶体管和所述第四晶体管的第二端用于接收所述偏置电流；第五晶体管，其第一端与电源电压耦接，控制端和第二端与所述第三晶体管的第一端耦接；第六晶体管，与所述第五晶体管构成电流镜电路，其第一端与所述电源电压耦接，控制端与所述第五晶体管的控制端和第二端耦接，第二端与所述第四晶体管的第一端耦接；以及第二电阻，其第一端与所述电源电压耦接，第二端与所述第四晶体管和所述第六晶体管的公共节点耦接，其中所述第二电阻的第二端用于提供所述控制信号。

可选的，所述功率管控制模块包括：第七晶体管，其第一端与电源电压耦接，控制端与所述控制信号耦接，第二端与所述栅极驱动信号耦接，其中所述第七晶体管用于基于所述控制信号上拉所述栅极驱动信号。

根据本发明实施例的另一方面，提供了一种用于线性稳压器的负冲抑制电路，所述线性稳压器包括功率管，具有耦接于输入电压和输出电压之间的电流传导路径以及接收栅极驱动信号的控制端子，其中，所述负冲抑制电路包括：比较器模块，用于将所述输出电压的反馈电压与负冲基准电压进行比较，并在所述输出电压出现负冲电压时产生一控制信号；功率管控制模块，用于根据所述控制信号将所述栅极驱动信号下拉，以提高所述功率管输出至负载的电流大小；以及电流偏置模块，用于根据所述输出电压向所述比较器模块提供与所述负冲电压等比例的偏置电流，以使得所述比较器模块产生与所述负冲电压等比例的所述控制信号。

可选的，所述控制信号与所述负冲电压成正比。

可选的，所述电流偏置模块包括：耦接于电源电压与地之间的第八晶体管和第二电流源；第三电阻，第一端与所述第八晶体管的第一端和控制端耦接；第二电容，第一端与所述第三电阻的第二端耦接，第二端与所述输出电压耦接；以及第九晶体管，与所述第八晶体管构成电流镜电路，其第一端与所述电源电压耦接，第二端与所述比较器模块耦接以向其提供所述偏置电流，控制端与所述第三电阻和所述第二电容的公共节点耦接。

可选的，所述比较器模块包括：构成差分输入管对的第十晶体管和第十一晶体管，所述第十晶体管的控制端与所述反馈电压耦接，所述第十一晶体管的控制端与所述负冲基准电压耦接，所述第十晶体管和所述第十一晶体管的第一端用于接收所述偏置电流；第十二晶体管，其第一端和控制端与所述第十晶体管的第二端耦接，第二端接地；第十三晶体管，与所述第十二晶体管构成电流镜电路，其第一端与所述第十一晶体管的第二端耦接，控制端与所述第十二晶体管的控制端和第一端耦接，第二端接地；以及第四电阻，其第一端与所述第十晶体管和所述第十二晶体管的公共节点耦接，第二端接地，其中所述第四电阻的第一端用于提供所述控制信号。

可选的，所述功率管控制模块包括：第十四晶体管，其第一端与所述栅极驱动信号耦接，控制端与所述控制信号耦接，第二端接地，其中所述第十四晶体管用于基于所述控制信号下拉所述栅极驱动信号。

本发明的有益效果是：本实施例公开的用于线性稳压器的过冲抑制电路和负冲抑制电路还包括电流偏置模块，电流偏置模块可根据输出端的输出电压向比较器模块提供动态的偏置电流，从而可在输出端出现过冲或负冲电压时向比较器模块提供与过冲或负冲电压等比例的偏置电流，以使得比较器模块产生与过冲或负冲电压等比例的控制信号，以达到根据过冲电压或负冲电压的大小自适应调整功率管的导通程度，自适应调整输出电压的目的，电路稳定性更好。

应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。

图1示出了根据现有技术的一种线性稳压器的电路示意图；

图2示出了根据现有技术的线性稳压器在输出电压发生过冲和负冲时的电压示意图；

图3示出了根据现有技术的一种用于抑制输出电压的负冲电压的电路的示意性电路图；

图4示出了根据本发明第一实施例的一种线性稳压器的电路示意图；

图5示出了根据本发明第二实施例的一种用于线性稳压器的过冲抑制电路的电路示意图；

图6示出了根据本发明第三实施例的一种用于线性稳压器的负冲抑制电路的电路示意图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。

在本申请中，功率晶体管是工作在线性模式以提供电流路径的晶体管，包括选自双极晶体管或场效应晶体管的一种。功率晶体管的第一端和第二端分别是电流路径上的高电位端和低电位端，控制端用于接收控制信号以控制功率晶体管的压降。功率晶体管可以为P型MOSFET或N型MOSFET。P型MOSFET的第一端、第二端和控制端分别为源极、漏极和栅极，N型MOSFET的第一端、第二端和控制端分别为漏极、源极和栅极。

下面，参照附图对本发明进行详细说明。

图4示出了根据本发明第一实施例的线性稳压器的示意性电路图。如图4所示，本实施例中，线性稳压器300包括功率管Mpwr、误差放大器310、过冲(负冲)抑制电路320和电阻分压网络。

其中，功率管Mpwr为芯片的主要输出管，具有耦接于输入电压Vin和输出电压Vout之间的电流传导路径以及接收栅极驱动信号GATE的控制端子。在本实施例中，功率管Mpwr为NMOS晶体管，其第一端(其中第一端是漏极端子并且第二端是源极端子)耦接至输入电压Vin，第二端耦接至输出电压Vout的输出端，控制端子(例如，MOS晶体管的栅极端子)与栅极驱动信号GATE耦接。功率管Mpwr主要用于根据电源端提供的输入电压Vin向后级负载提供输出电压Vout，以驱动芯片外的负载电阻RL和负载电容CL。

在其他实施例中，功率管Mpwr也可以采用其他类型的晶体管，例如NPN达林顿管以及NPN型双极性晶体管等。

电阻R1和R2组成的电阻分压网络耦接于输出电压Vout的输出端和地之间，用于对输出电压Vout进行采样和分压之后得到反馈电压VFB，即电阻R1和R2之间的节点提供该反馈电压VFB。误差放大器310用于将反馈电压VFB与参考电压VREF0进行比较，根据二者之间的误差信号产生栅极驱动信号GATE，以调整功率管Mpwr的导通程度，从而稳定输出电压Vout。虽然图4中所示实施例采用了误差放大器310，但本领域技术人员可知，其他合适的模拟或者数字的电路也同样适用，只要能实现误差放大功能即可。

过冲(负冲)抑制电路320具有耦接至所述反馈电压VFB的输入端，其用于在输出电压Vout出现过冲电压或负冲电压时产生控制信号CTRL，控制误差放大器210输出的栅极驱动信号GATE，以对输出进行放电或充电，减小输出的过冲或负冲电压。

根据本实施例的教导，过冲(负冲)抑制电路320还根据输出电压Vout提供与过冲电压或负冲电压等比例的控制信号CTRL，以达到根据过冲电压或负冲电压的大小自适应调整功率管Mpwr的导通的效果，以快速稳定地调整输出的过冲或负冲。下面参照具体的实施例对过冲(负冲)抑制电路的电路结构进行说明。

图5示出了根据本发明第二实施例的一种用于线性稳压器的过冲抑制电路的电路示意图。如图5所示，过冲抑制电路400包括电流偏置模块410、比较器模块420以及功率管控制模块430。

电流偏置模块410与输出电压Vout耦接，用于根据输出电压Vout向比较器模块420提供动态的偏置电流。进一步的，当输出电压Vout出现过冲电压时，该偏置电流具有与所述过冲电压相等的比例。

比较器模块420具有耦接到反馈电压VFB和过冲基准电压VREF1的输入端，以及耦接到所述电流偏置模块410的电流端，比较器模块420用于将所述反馈电压VFB与过冲基准电压VREF1进行比较，并在输出电压Vout出现过冲电压时产生一控制信号CTRL1，且基于与所述过冲电压等比例的偏置电流，比较器模块420可以产生与所述过冲电压等比例的控制信号CTRL1。

功率管控制模块430与所述比较器模块420以及误差放大器的输出端耦接，用于根据所述控制信号CTRL1将栅极驱动信号GATE上拉，以限制图4中的功率管Mpwr输出至后级负载的电流大小，抑制输出端的过冲电压。

进一步的，电流偏置模块410包括电流源411、晶体管M7和M8、电阻R3以及电容C1。其中电流源411和晶体管M7耦接于电源电压VCC和地GND之间。晶体管M7例如为N型MOSFET，其第一端和控制端(即漏极端子和栅极端子)与电流源411远离电源电压VCC的一端耦接，第二端(即源极端子)与地GND耦接。电阻R3的第一端与晶体管M7的控制端和第一端耦接，电容C1的第一端与输出电压Vout耦接，第二端与电阻R3的第二端耦接。晶体管M8与晶体管M7构成电流镜结构，以通过镜像的方式向比较器模块420提供偏置电流，晶体管M8的第一端与比较器模块420耦接，控制端与电阻R3和电容C1之间的公共节点(即节点B)耦接，第二端与地GND耦接。晶体管M8例如为N型MOSFET，其第一端(即漏极端子)与比较器模块420耦接，控制端(即栅极端子)与节点B耦接，第二端(即源极端子)与地GND耦接。

比较器模块420包括晶体管M9～M12以及电阻R4。其中晶体管M9和M10为N型MOSFET，晶体管M11和M12为P型MOSFET。晶体管M9和M10构成差分输入管对，晶体管M9的控制端(即栅极端子)与过冲基准电压VREF1耦接，晶体管M10的控制端(即栅极端子)与反馈电压VFB耦接，晶体管M9和M10的第二端(即源极端子)与晶体管M8的第一端耦接以接收所述偏置电流。晶体管M11和M12构成比较器模块420的电流镜负载，晶体管M11和M12的第一端(即源极端子)与电源电压VCC耦接，晶体管M11的控制端和第二端(即栅极端子和漏极端子)与晶体管M12的控制端耦接，且晶体管M11和M12的第二端(即漏极端子)分别与晶体管M9和M10的第一端(即漏极端子)耦接。电阻R4的第一端与电源电压VCC耦接，第二端与晶体管M12和M10之间的公共节点耦接，其中电阻R4用于将晶体管M12和M10之间的公共节点的电流转换成电压形式的所述控制信号CTRL1。

功率管控制模块430包括晶体管M13。晶体管M13例如为P型MOSFET，其第一端(即源极端子)与电源电压VCC耦接，控制端(即栅极端子)与控制信号CTRL1耦接，第二端与栅极驱动信号GATE耦接。当输出电压Vout中出现过冲电压以使得反馈电压VFB大于过冲基准电压VREF1时，晶体管M13导通，提供将栅极驱动信号GATE上拉至电源电压的电流路径。

在本实施例的过冲抑制电路400中，当输出电压Vout处于稳定状态时，电容C1中没有电流，节点A与节点B的电位相等，即静态电流仅由晶体管M7和M8构成的电流镜决定，即I_M8＝K*I1，其中I1为电流源411提供的电流，I_M8为晶体管M8中的电流，K为晶体管M7和M8的尺寸比。当输出端出现过冲电压时，输出电压Vout被拉高ΔV1，由于电容C1两端的电压不能突变，并且电阻R3为大阻值的电阻(其电阻值为MΩ级别)，其限制了晶体管M7对电容C1的充电能力，因此节点A的电位不变，而节点B的电位被相应地拉高ΔV1，即晶体管M8的栅源电压增大，使得晶体管M8中的电流I_M8增大到：

I_M8＝K*I1+f(ΔV1) (1)

其中，K*I1＜＜f(ΔV1)，因此晶体管M8中的电流I_M8≈f(ΔV1)。而晶体管M8中的电流I_M8即为比较器模块420的偏置电流，相当于增大了比较器模块420的偏置电流，继而极大地提升了比较器的响应速度。

当反馈电压VFB大于过冲基准电压VREF1时，单级比较器中的电流为：

I_M10＝m*I_M8 (2)

I_M9＝(1-m)*I_M8 (3)

其中，m为比例系数，当反馈电压VFB与过冲基准电压VREF1之间的差值越大，m越接近1，即m也是与输出端的过冲电压ΔV1成正比例的线性参数，也即：

m＝g(ΔV1) (4)

此外，晶体管M11与M12的尺寸相同，即I_M11＝I_M12，而电阻R4将电流转换成电压形式的控制信号为：

CTRL1＝R4*(I_M10-I_M12) (5)

结合公式(1)至(5)可以得到，控制信号CTRL1＝R4*[2g(ΔV1)-1]*f(ΔV1)，由此可以得到，最终得到的控制信号CTRL1与输出端的过冲电压ΔV1具有正比例的变化，当过冲电压增大/减小时，控制信号CTRL1的调整力度相应地也会增大/减小，从而可以快速且自适应调整输出端的过冲电压。

当输出端的输出电压Vout再次恢复到稳态后，晶体管M7对RC滤波网络中的电容C1充电，继而使得节点A与节点B的电位恢复相同，使得比较器模块420的偏置电流恢复到原来的水平，即I_M8＝K*I1。

图6示出了根据本发明第三实施例的一种用于线性稳压器的负冲抑制电路的电路示意图。如图6所示，负冲抑制电路500包括电流偏置模块510、比较器模块520以及功率管控制模块530。

电流偏置模块510与输出电压Vout耦接，用于根据输出电压Vout向比较器模块520提供动态的偏置电流。进一步的，当输出电压Vout出现负冲电压时，该偏置电流具有与所述负冲电压相等的比例。

比较器模块520具有耦接到反馈电压VFB和负冲基准电压VREF2的输入端，以及耦接到所述电流偏置模块510的电流端，比较器模块520用于将所述反馈电压VFB与负冲基准电压VREF2进行比较，并在输出电压Vout出现负冲电压时产生一控制信号CTRL2，且基于与所述负冲电压等比例的偏置电流，比较器模块520可以产生与所述负冲电压等比例的控制信号CTRL2。

功率管控制模块530与所述比较器模块520以及误差放大器的输出端耦接，用于根据所述控制信号CTRL2将栅极驱动信号GATE下拉，以提高图4中的功率管Mpwr输出至后级负载的电流大小，抑制输出端的负冲电压。

进一步的，电流偏置模块510包括电流源511、晶体管M14和M15、电阻R5以及电容C2。其中晶体管M14和电流源511耦接于电源电压VCC和地GND之间。晶体管M14例如为P型MOSFET，其第一端(即源极端子)与电源电压VCC耦接，第二端和控制端(即漏极端子和栅极端子)与电流源511远离地GND的一端耦接。电阻R5的第一端与晶体管M14的控制端和第二端耦接，电容C2的第一端与电阻R5的第二端耦接，第二端与输出电压Vout耦接。晶体管M15与晶体管M14构成电流镜结构，以通过镜像的方式向比较器模块520提供偏置电流，晶体管M15的第一端与电源电压VCC耦接，控制端与电阻R5和电容C2之间的公共节点(即节点D)耦接，第二端与比较器模块520耦接。晶体管M8例如为P型MOSFET，其第一端(即源极端子)与电源电压VCC耦接，控制端(即栅极端子)与节点D耦接，第二端(即漏极端子)与比较器模块520耦接。

比较器模块520包括晶体管M16～M19以及电阻R6。其中晶体管M16和M17为P型MOSFET，晶体管M18和M19为N型MOSFET。晶体管M16和M17构成差分输入管对，晶体管M16的控制端(即栅极端子)与反馈电压VFB耦接，晶体管M17的控制端(即栅极端子)与负冲基准电压VREF2耦接，晶体管M16和M17的第一端(即源极端子)与晶体管M15的第二端耦接以接收所述偏置电流。晶体管M18和M19构成比较器模块520的电流镜负载，晶体管M18和M19的第一端(即漏极端子)分别与晶体管M16和M17的第二端(即漏极端子)耦接，晶体管M18的控制端和第一端(即栅极端子和漏极端子)与晶体管M19的控制端耦接，且晶体管M18和M19的第二端(即源极端子)与地GND耦接。电阻R6的第一端与晶体管M16和M18之间的公共节点耦接，第二端与地GND耦接，其中电阻R6用于将晶体管M16和M18之间的公共节点的电流转换成电压形式的所述控制信号CTRL2。

功率管控制模块530包括晶体管M20。晶体管M20例如为N型MOSFET，其第一端(即漏极端子)与与栅极驱动信号GATE耦接，控制端(即栅极端子)与控制信号CTRL1耦接，第二端(即源极端子)与地GND耦接。当输出电压Vout中出现负冲电压以使得反馈电压VFB小于负冲基准电压VREF2时，晶体管M20导通，提供将栅极驱动信号GATE下拉至地GND的电流路径。

在本实施例的过冲抑制电路500中，当输出电压Vout处于稳定状态时，电容C2中没有电流，节点C与节点D的电位相等，即静态电流仅由晶体管M14和M15构成的电流镜决定，即I_M15＝K*I2，其中I2为电流源511提供的电流，I_M15为晶体管M15中的电流，K为晶体管M14和M15的尺寸比。当输出端出现负冲电压时，输出电压Vout被拉低ΔV2，由于电容C2两端的电压不能突变，并且电阻R5为大阻值的电阻(其电阻值为MΩ级别)，其限制了晶体管M14对电容C1的充电能力，因此节点C的电位不变，而节点D的电位被相应地拉低ΔV2，即晶体管M15的栅源电压增大，使得晶体管M15中的电流I_M15增大到：

I_M15＝K*I2+f(ΔV2) (6)

其中，K*I2＜＜f(ΔV2)，因此晶体管M15中的电流I_M15≈f(ΔV2)。而晶体管M15中的电流I_M15即为比较器模块520的偏置电流，相当于增大了比较器模块520的偏置电流，继而极大地提升了比较器的响应速度。

当反馈电压VFB小于负冲基准电压VREF2时，单级比较器中的电流为：

I_M16＝n*I_M15 (7)

I_M17＝(1-n)*I_M15 (8)

其中，n为比例系数，当反馈电压VFB与负冲基准电压VREF2之间的差值越大，n越接近1，即n也是与输出端的负冲电压ΔV2成正比例的线性参数，也即：

n＝g(ΔV2) (9)

此外，晶体管M18与M19的尺寸相同，即I_M18＝I_M19，而电阻R6将电流转换成电压形式的控制信号为：

CTRL2＝R6*(I_M16-I_M18) (10)

结合公式(6)至(10)可以得到，控制信号CTRL2＝R6*[2g(ΔV2)-1]*f(ΔV2)，由此可以得到，最终得到的控制信号CTRL2与输出端的负冲电压ΔV2具有正比例的变化，当负冲电压增大/减小时，控制信号CTRL2的调整力度相应地也会增大/减小，从而可以快速且自适应调整输出端的负冲电压。

当输出端的输出电压Vout再次恢复到稳态后，晶体管M14对RC滤波网络中的电容C2充电，继而使得节点C与节点D的电位恢复相同，使得比较器模块520的偏置电流恢复到原来的水平，即I_M15＝K*I2。

需要说明的是，虽然在上述实施例中将过冲抑制电路和负冲抑制电路分别进行说明，但是如本领域技术人员所熟知的，可以根据实际情况在线性稳压器中可以同时设置过冲抑制电路和负冲抑制电路，或分开单独设置过冲抑制电路和负冲抑制电路。

综上，本实施例公开的用于线性稳压器的过冲抑制电路和负冲抑制电路包括电流偏置模块，电流偏置模块可根据输出端的输出电压向比较器模块提供动态的偏置电流，从而可在输出端出现过冲或负冲电压时向比较器模块提供与过冲或负冲电压等比例的偏置电流，以使得比较器模块产生与过冲或负冲电压等比例的控制信号，以达到根据过冲电压或负冲电压的大小自适应调整功率管的导通程度，自适应调整输出电压的目的，电路稳定性更好。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (10)

1.一种用于线性稳压器的过冲抑制电路，所述线性稳压器包括功率管，具有耦接于输入电压和输出电压之间的电流传导路径以及接收栅极驱动信号的控制端子，其中，所述过冲抑制电路包括：

比较器模块，用于将所述输出电压的反馈电压与过冲基准电压进行比较，并在所述输出电压出现过冲电压时产生一控制信号；

功率管控制模块，用于根据所述控制信号将所述栅极驱动信号上拉，以限制所述功率管输出至负载的电流大小；以及

电流偏置模块，用于根据所述输出电压向所述比较器模块提供与所述过冲电压等比例的偏置电流，以使得所述比较器模块产生与所述过冲电压等比例的所述控制信号。

2.根据权利要求1所述的过冲抑制电路，其中，所述控制信号与所述过冲电压成正比。

3.根据权利要求1所述的过冲抑制电路，其中，所述电流偏置模块包括：

耦接于电源电压与地之间的第一电流源和第一晶体管；

第一电阻，第一端与所述第一晶体管的第一端和控制端耦接；

第一电容，第一端与所述输出电压耦接，第二端与所述第一电阻的第二端耦接；以及

第二晶体管，与所述第一晶体管构成电流镜电路，其第一端与所述比较器模块耦接以向其提供所述偏置电流，第二端接地，控制端与所述第一电阻和所述第一电容的公共节点耦接。

4.根据权利要求1所述的过冲抑制电路，其中，所述比较器模块包括：

构成差分输入管对的第三晶体管和第四晶体管，所述第三晶体管的控制端与所述过冲基准电压耦接，所述第四晶体管的控制端与所述反馈电压耦接，所述第三晶体管和所述第四晶体管的第二端用于接收所述偏置电流；

第五晶体管，其第一端与电源电压耦接，控制端和第二端与所述第三晶体管的第一端耦接；

第六晶体管，与所述第五晶体管构成电流镜电路，其第一端与所述电源电压耦接，控制端与所述第五晶体管的控制端和第二端耦接，第二端与所述第四晶体管的第一端耦接；以及

第二电阻，其第一端与所述电源电压耦接，第二端与所述第四晶体管和所述第六晶体管的公共节点耦接，其中所述第二电阻的第二端用于提供所述控制信号。

5.根据权利要求1所述的过冲抑制电路，其中，所述功率管控制模块包括：

第七晶体管，其第一端与电源电压耦接，控制端与所述控制信号耦接，第二端与所述栅极驱动信号耦接，其中所述第七晶体管用于基于所述控制信号上拉所述栅极驱动信号。

6.一种用于线性稳压器的负冲抑制电路，所述线性稳压器包括功率管，具有耦接于输入电压和输出电压之间的电流传导路径以及接收栅极驱动信号的控制端子，其中，所述负冲抑制电路包括：

比较器模块，用于将所述输出电压的反馈电压与负冲基准电压进行比较，并在所述输出电压出现负冲电压时产生一控制信号；

功率管控制模块，用于根据所述控制信号将所述栅极驱动信号下拉，以提高所述功率管输出至负载的电流大小；以及

电流偏置模块，用于根据所述输出电压向所述比较器模块提供与所述负冲电压等比例的偏置电流，以使得所述比较器模块产生与所述负冲电压等比例的所述控制信号。

7.根据权利要求6所述的负冲抑制电路，其中，所述控制信号与所述负冲电压成正比。

8.根据权利要求6所述的负冲抑制电路，其中，所述电流偏置模块包括：

耦接于电源电压与地之间的第八晶体管和第二电流源；

第三电阻，第一端与所述第八晶体管的第一端和控制端耦接；

第二电容，第一端与所述第三电阻的第二端耦接，第二端与所述输出电压耦接；以及

第九晶体管，与所述第八晶体管构成电流镜电路，其第一端与所述电源电压耦接，第二端与所述比较器模块耦接以向其提供所述偏置电流，控制端与所述第三电阻和所述第二电容的公共节点耦接。

9.根据权利要求6所述的负冲抑制电路，其中，所述比较器模块包括：

构成差分输入管对的第十晶体管和第十一晶体管，所述第十晶体管的控制端与所述反馈电压耦接，所述第十一晶体管的控制端与所述负冲基准电压耦接，所述第十晶体管和所述第十一晶体管的第一端用于接收所述偏置电流；

第十二晶体管，其第一端和控制端与所述第十晶体管的第二端耦接，第二端接地；

第十三晶体管，与所述第十二晶体管构成电流镜电路，其第一端与所述第十一晶体管的第二端耦接，控制端与所述第十二晶体管的控制端和第一端耦接，第二端接地；以及

第四电阻，其第一端与所述第十晶体管和所述第十二晶体管的公共节点耦接，第二端接地，其中所述第四电阻的第一端用于提供所述控制信号。

10.根据权利要求6所述的负冲抑制电路，其中，所述功率管控制模块包括：

第十四晶体管，其第一端与所述栅极驱动信号耦接，控制端与所述控制信号耦接，第二端接地，其中所述第十四晶体管用于基于所述控制信号下拉所述栅极驱动信号。

Images