JP4124768B2 - 定電圧電源回路 - Google Patents
定電圧電源回路 Download PDFInfo
- Publication number
- JP4124768B2 JP4124768B2 JP2004571064A JP2004571064A JP4124768B2 JP 4124768 B2 JP4124768 B2 JP 4124768B2 JP 2004571064 A JP2004571064 A JP 2004571064A JP 2004571064 A JP2004571064 A JP 2004571064A JP 4124768 B2 JP4124768 B2 JP 4124768B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- constant voltage
- unit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
- H02H3/087—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current for dc applications
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【技術分野】
本発明は、定電圧電源回路に関し、詳しくは、過電流保護機能を備えた定電圧電源回路に関する。
【０００１】
マイクロ・プロセッサ・ユニット（ＭＰＵ）等のデバイスに定電圧電源を供給する電源回路は、電気的あるいは機械的な故障が負荷に発生した場合であっても、過電流の出力を防止する過電流保護回路を備える。このような定電圧電源回路において、過電流の発生を防止しながら、安定した定電圧電源を供給することが必要である。
【０００２】
【背景技術】
図７は、従来の定電圧電源回路１００の概略的な回路図である。外部電源Ｖ１の投入に基づいて、差動増幅器１が動作し、差動増幅器１の出力電圧がＰチャネルＭＯＳトランジスタからなる出力トランジスタＴ１のゲートに印加される。
【０００３】
出力トランジスタＴ１がオンして出力電圧Ｖoutが出力されると、出力電圧Ｖoutを帰還抵抗Ｒ１，Ｒ２により分圧することにより分圧電圧がノードＮ１に生成され、その分圧電圧が差動増幅器１の非反転入力端子に印加される。差動増幅器１の反転入力端子には、基準電圧Ｖ２が印加される。
【０００４】
出力電圧Ｖoutが上昇すると、ノードＮ１の電位も上昇し、差動増幅器１の出力電圧も上昇する。すると、出力トランジスタＴ１のドレイン電流が減少し、出力電圧Ｖoutが低下する。出力電圧Ｖoutが低下すると、ノードＮ１の電位も低下し、差動増幅器１の出力電圧も低下する。すると、出力トランジスタＴ１のドレイン電流が増大し、出力電圧Ｖoutが上昇する。このような動作により、出力電圧Ｖoutは基準電圧Ｖ２で設定される定電圧に収束する。
【０００５】
出力トランジスタＴ１のドレイン電流の一部は、抵抗Ｒ３を介してＮＰＮトランジスタＴ２のコレクタ及びトランジスタＴ２，Ｔ３のベースに供給され、トランジスタＴ２，Ｔ３はカレントミラー動作を行う。
【０００６】
ＰチャネルＭＯＳトランジスタＴ４は、差動増幅器１の出力電圧に基づいて動作し、出力トランジスタＴ１に対しカレントミラー動作する。トランジスタＴ４のサイズは、出力トランジスタＴ１のサイズより小さい。
【０００７】
トランジスタＴ４のドレイン電流は、トランジスタＴ３及びＮＰＮトランジスタＴ５のコレクタと、ＮＰＮトランジスタＴ５，Ｔ６のベースとに供給される。トランジスタＴ５，Ｔ６はカレントミラー動作する。トランジスタＴ６のコレクタは抵抗Ｒ４及びトランジスタＴ７のゲートに接続されている。
【０００８】
トランジスタＴ６がオンして、トランジスタＴ６にコレクタ電流が流れると、抵抗Ｒ４によりＰチャネルＭＯＳトランジスタＴ７のゲート電圧が低下して、トランジスタＴ７にドレイン電流が流れ、出力トランジスタＴ１のゲート電圧が上昇する。すると、出力トランジスタＴ１のドレイン電流が減少する。
【０００９】
定電圧電源回路１００では、通常動作時には帰還抵抗Ｒ１，Ｒ２と差動増幅器１の動作により出力トランジスタＴ１から出力される出力電流Ｉoutが変化しながら、出力電圧Ｖoutが一定に維持される。このとき、トランジスタＴ４のドレイン電流はすべてトランジスタＴ３のコレクタ電流として吸収され、トランジスタＴ５，Ｔ６，Ｔ７はオフ状態に維持されている。
【００１０】
出力電流Ｉoutが増大して、所定の過電流検出値Ｉ１に達すると、トランジスタＴ４のドレイン電流をトランジスタＴ３が吸収しきれなくなり、トランジスタＴ５，Ｔ６がオンされる。すると、トランジスタＴ７がオンされて出力トランジスタＴ１のゲート電圧が上昇し、出力電流Ｉoutが減少するとともに、出力電圧Ｖoutが低下する。出力電圧Ｖoutが低下すると、トランジスタＴ２，Ｔ３がオフされる。すると、トランジスタＴ４のドレイン電流によりトランジスタＴ５，Ｔ６，Ｔ７がオン状態に維持され、出力トランジスタＴ１のゲート電圧がさらに上昇する。
【００１１】
従って、図８に示すように、出力電流Ｉoutが過電流検出値Ｉ１に達した後は、出力電流Ｉoutは徐々に減少し、出力電圧Ｖoutも徐々に減少する。そして、出力電圧Ｖoutが０Ｖに達しても、所定の制限電流Ｉ２が出力され続ける。このように、出力電流Ｉoutが過電流検出値Ｉ１に達した後は、出力電流Ｉoutが減少するように制御され、過電流による負荷の破損が防止される。
【００１２】
定電圧電源回路１００では、出力電圧Ｖoutが０Ｖまで減少しても、制限電流Ｉ２が出力され続ける。このとき、負荷電流が減少すると、トランジスタＴ１のドレイン電流が減少し、トランジスタＴ４のドレイン電流が減少するので、トランジスタＴ５，Ｔ６のベース電流が減少する。すると、トランジスタＴ７のドレイン電流が減少し、出力トランジスタＴ７のゲート電圧が減少して、出力電流Ｉoutが増大する。すると、出力電圧Ｖoutが上昇し、トランジスタＴ２，Ｔ３のベース電流が増大し、トランジスタＴ４のドレイン電流がトランジスタＴ３により吸収される。やがてトランジスタＴ５，Ｔ６，Ｔ７がオフされて、定電圧電源回路１００は定電圧Ｖoutを出力可能な状態に復帰する。
【００１３】
【発明の開示】
【発明が解決しようとする課題】
ところが、最近のＭＰＵ等のデバイスの中には瞬間的に過大な消費電流が流れるものがあり、定電圧電源回路１００では、出力電流Ｉoutが過電流検出値Ｉ１に達すると、出力電圧Ｖoutが直ちに低下するため、出力電圧Ｖoutを電源として用いる負荷回路に誤動作が発生したり、負荷回路が所定の性能を発揮することができないことがある。
そこで、出力トランジスタＴ１のサイズを大きくして、過電流検出値Ｉ１を大きく設定することで、出力電流Ｉoutが増大して出力電圧Ｖoutの低下頻度を少なくすることは可能である。しかしながら、この場合、発熱量の増大に対する対策が必要となるという問題点がある。
本発明の目的は、過電流制御動作後に出力電圧の低下を極力抑制する定電圧電源回路を提供することにある。
【００１４】
【課題を解決するための手段】
本発明の第一の態様において、定電圧電源回路は、出力トランジスタを含み、かつ、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧出力部と、定電圧出力部の出力電流を制限する出力電流制限部とを含む。出力トランジスタに流れる電流が所定時間継続して流れる過電流である場合、定電圧電源回路は出力電流制限部に出力電流制限動作を行わせる。
【００１５】
本発明の目的は、過電流制御動作後に出力電圧の低下を極力抑制する定電圧電源回路を提供することにある。
[発明の開示]
本発明の第一の態様において、定電圧電源回路は、出力トランジスタを含み、かつ、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧出力部と、定電圧出力部の出力電流を制限する出力電流制限部とを含む。出力トランジスタに流れる電流が所定時間継続して流れる過電流である場合、定電圧電源回路は出力電流制限部に所定の制限電流値に制限された電流を出力させる出力電流制限動作を行わせる。また、出力電流制限部は、更に出力電圧が所定の電圧値まで上昇したことを検出して、定電圧出力部を定電圧動作に復帰させる。
【００１６】
本発明の第二の態様において、定電圧電源回路は、出力トランジスタを含み、かつ、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧出力部を含む。過電流検出部は、定電圧出力部に接続され、出力トランジスタに流れる過電流を検出し、検出信号を生成する。出力電流制限部は、過電流検出部に接続され、過電流検出部の検出信号に基づいて定電圧出力部の出力電流として所定の制限電流値の電流を出力させるよう制限するとともに、出力電圧が所定の電圧値まで上昇したことを検出して、定電圧出力部に対する電流制限を解除し、定電圧出力動作に復帰させる。過電流検出部は、過電流が所定時間以上継続するとき、検出信号を生成する第一の制御部を含む。
【００１７】
本発明の第三の態様において、定電圧電源回路は、出力トランジスタと、出力トランジスタに接続され、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧制御部とを含む。第一のトランジスタは、出力トランジスタに対しカレントミラー動作する。第一の過電流検出部は、第一トランジスタに接続され、第一のトランジスタの出力電流に基づいて出力トランジスタに過電流が所定時間以上継続して流れたとき、過電流検出信号を生成する。第二のトランジスタは、出力トランジスタに対しカレントミラー動作する。ゲート電位制御部は、出力トランジスタ、第二のトランジスタ及び第一の過電流検出部に接続され、過電流検出信号に応答して出力トランジスタのゲート電位を制御して出力トランジスタに流れる電流として所定の制限電流値の電流を出力させるよう制限する。また、ゲート電位制御部は、出力電圧が所定の電圧値まで上昇したことを検出して、定電圧制御部を定電圧動作に復帰させる。
【００１８】
出力トランジスタＴ１のソースには、外部電源Ｖ１が供給され、ドレインは出力端子Ｔｏに接続されるとともに、帰還抵抗Ｒ１，Ｒ２を介してグランドＧＮＤに接続される。
【００１９】
帰還抵抗Ｒ１と帰還抵抗Ｒ２との間のノードＮ１は、差動増幅器１の非反転入力端子に接続され、差動増幅器１の反転入力端子には基準電圧Ｖ２が供給される。差動増幅器１の出力電圧が出力トランジスタＴ１のゲートに供給される。出力トランジスタＴ１、帰還抵抗Ｒ１，Ｒ２及び差動増幅器１により、通常動作時には基準電圧Ｖ２で設定される出力電圧Ｖoutが定電圧として出力端子Ｔｏから出力される。
【００２０】
ＰチャネルＭＯＳトランジスタＴ１１のソースには外部電源Ｖ１が供給され、ドレインはＮＰＮトランジスタＴ１２のベースに接続されるとともに、抵抗Ｒ５を介してグランドＧＮＤに接続される。トランジスタＴ１１のゲートには、差動増幅器１の出力電圧が供給される。従って、トランジスタＴ１１は出力トランジスタＴ１に対しカレントミラー動作を行う。トランジスタＴ１１は、出力トランジスタＴ１より小さいサイズを有する。
【００２１】
トランジスタＴ１２のコレクタは、抵抗Ｒ６を介して外部電源Ｖ１に接続され、エミッタはグランドＧＮＤに接続される。従って、トランジスタＴ１１のドレイン電流が増大すると、トランジスタＴ１２がオンされ、トランジスタＴ１２のコレクタ（ノードＮ２）の電位が低下する。
【００２２】
ＰチャネルＭＯＳトランジスタＴ１３のソースには外部電源Ｖ１が供給され、ドレインはＮＰＮトランジスタＴ１４のベースに接続されるとともに、抵抗Ｒ７を介してグランドＧＮＤに接続される。また、トランジスタＴ１４のベースは、ＮチャネルＭＯＳトランジスタＴ１５を介してグランドＧＮＤに接続される。
【００２３】
トランジスタＴ１３のゲートには、差動増幅器１の出力電圧が供給される。従って、トランジスタＴ１３は出力トランジスタＴ１に対しカレントミラー動作を行う。トランジスタＴ１３のサイズは、出力トランジスタＴ１より小さく、トランジスタＴ１１より大きい。また、抵抗Ｒ５，Ｒ７の各々は同一抵抗値を有する。従って、トランジスタＴ１３はトランジスタＴ１１より早く動作する。
【００２４】
トランジスタＴ１４のエミッタはグランドＧＮＤに接続され、コレクタはＰチャネルＭＯＳトランジスタＴ１６のドレインと、ＰチャネルＭＯＳトランジスタＴ１６，Ｔ１７のゲートに接続される。トランジスタＴ１６，Ｔ１７のソースには外部電源Ｖ１が供給され、トランジスタＴ１７のドレインは出力トランジスタＴ１のゲートに接続される。トランジスタＴ１６，Ｔ１７はカレントミラー動作を行う。
【００２５】
トランジスタＴ１５がオフされている状態で、トランジスタＴ１３のドレイン電流が増大すると、トランジスタＴ１４がオンされる。トランジスタＴ１４がオンされると、トランジスタＴ１６，Ｔ１７がオンされる。
【００２６】
ノードＮ２はインバータ回路２の入力端子に接続され、そのインバータ回路２の出力信号は、ＡＮＤ回路３の第１の入力端子に供給されるとともに、遅延回路４を介してＡＮＤ回路３の第２の入力端子に供給される。
【００２７】
ＡＮＤ回路３の出力信号はラッチ回路５の信号入力端子に入力信号Ｓとして供給され、ラッチ回路５の出力端子から出力信号ＱがＮＯＲ回路６の第１の入力端子に供給される。
【００２８】
出力電圧Ｖoutは、比較器７に供給される。比較器７は、出力電圧Ｖoutと所定のしきい値電圧とを比較する。比較器７は、出力電圧Ｖoutがしきい値より高ければＨレベルの出力信号をインバータ回路８に出力し、出力電圧Ｖoutがしきい値より低ければＬレベルの出力信号をインバータ回路８に供給する。
【００２９】
比較器７のしきい値は、通常の出力電圧Ｖoutよりも低く設定され、かつヒステリシスを有する。すなわち、図２に示すように、比較器７には、出力電圧Ｖoutが低下する際に用いられるしきい値Ｖth1と、出力電圧Ｖoutが上昇する際に使用され、かつしきい値Ｖth1よりも大きなしきい値Ｖth2とが設定されている。
【００３０】
インバータ回路８の出力信号は、ラッチ回路５のリセット端子にリセット信号Ｒとして供給されるとともに、ＮＯＲ回路６の第２の入力端子に供給される。ラッチ回路５は、Ｈレベルの入力信号Ｓをラッチし、ラッチされた入力信号Ｓを出力信号Ｑとして出力する。ラッチ回路５は、リセット信号ＲがＨレベルに立ち上がると、出力信号ＱをＬレベルにリセットする。
【００３１】
ＮＯＲ回路６の出力信号は、トランジスタＴ１５のゲートに供給される。ＮＯＲ回路６の出力信号がＨレベルに立ち上がると、トランジスタＴ１５がオンされて、トランジスタＴ１３のドレイン電流がトランジスタＴ１５に吸収される。従って、この状態ではトランジスタＴ１４，Ｔ１６，Ｔ１７がオフされる。ＮＯＲ回路６の出力信号がＬレベルに立ち下がると、トランジスタＴ１５がオフされる。この状態では、トランジスタＴ１３のドレイン電流が増大すると、トランジスタＴ１４がオンされ、トランジスタＴ１６，Ｔ１７がオンされる。
【００３２】
次に、定電圧電源回路２００の動作を説明する。
通常動作時には、差動増幅器１、出力トランジスタＴ１及び帰還抵抗Ｒ１，Ｒ２により定電圧である出力電圧Ｖoutが生成される。従って、差動増幅器１、出力トランジスタＴ１、及び帰還抵抗Ｒ１，Ｒ２により定電圧出力部が構成される。又、差動増幅器１及び帰還抵抗Ｒ１，Ｒ２により定電圧制御部が構成される。
【００３３】
定電圧の生成時においては、トランジスタＴ１１のドレイン電流は比較的小さく、トランジスタＴ１２はオフされている。このため、ノードＮ２の電圧はＨレベルに維持され、インバータ回路２からＬレベルを有する出力信号が出力される。従って、ＡＮＤ回路３の出力信号はＬレベルであり、ラッチ回路５の出力信号もＬレベルである。また、出力電圧Ｖoutは比較器７のしきい値Ｖth1より高いので、比較器７はＨレベルを有する出力信号を出力し、インバータ回路８はＬレベルを有する出力信号を出力する。このとき、ＮＯＲ回路６には共にＬレベルを有する入力信号が供給されるため、ＮＯＲ回路６はＨレベルを有する出力信号を出力し、トランジスタＴ１５がオンされる。このため、トランジスタＴ１４，Ｔ１６，Ｔ１７がオフ状態に維持される。
【００３４】
この状態で、出力端子Ｔｏに接続される負荷回路が短絡して出力トランジスタＴ１から出力される出力電流Ｉoutが増大すると、トランジスタＴ１１のドレイン電流も増大し、トランジスタＴ１２のベース電位が上昇する。そして、出力電流Ｉoutが所定の過電流検出値Ｉ１を越えると、トランジスタＴ１２がオンされる。すると、ノードＮ２の電圧がＬレベルに低下し、インバータ回路２の出力信号がＨレベルに立ち上がる。
【００３５】
出力電流Ｉoutが遅延回路４で設定された遅延時間を越える時間の間で過電流検出値Ｉ１を上回ると、ＡＮＤ回路３の出力信号がＨレベルに立ち上がり、ラッチ回路５の出力信号ＱがＨレベルに立ち上がる。すると、ＮＯＲ回路６の出力信号はＬレベルに立ち下がり、トランジスタＴ１５がオフされる。トランジスタＴ１５がオフされると、トランジスタＴ１３のドレイン電流によりトランジスタＴ１４がオンされ、トランジスタＴ１６，Ｔ１７がオンされる。この結果、トランジスタＴ１７のドレイン電流により出力トランジスタＴ１のゲート電位が上昇し、図２に示すように、出力電流Ｉoutが制限電流値Ｉ２に瞬時に制限され、ラッチ回路５によりこの制限状態が維持される（点線部）。
【００３６】
従って、トランジスタＴ１１，Ｔ１２及び抵抗Ｒ５，Ｒ６で過電流検出部が構成され、トランジスタＴ１３，Ｔ１４，Ｔ１６，Ｔ１７及び抵抗Ｒ７で出力電流制限部が構成される。
【００３７】
なお、遅延回路４の遅延時間は、負荷となるデバイスに大きな消費電流が流れる期間よりも長く、かつデバイスの発熱量が大きくなりすぎないような時間に設定されている。このような遅延回路４の遅延時間の設定により、負荷となるデバイスの誤動作が防止される。
【００３８】
出力電流Ｉoutが制限電流値Ｉ２に制限されると、出力電圧Ｖoutが低下し、比較器７のしきい値Ｖth1より低くなる。すると、比較器７の出力信号はＬレベルに立ち下がり、インバータ回路８の出力信号はＨレベルに立ち上がる。すると、ラッチ回路５の出力信号ＱはＬレベルにリセットされ、ＮＯＲ回路６の出力信号はＬレベルに維持される。
【００３９】
次いで、負荷回路の短絡状態が解消され、出力電流Ｉoutが減少すると、出力電圧Ｖoutが上昇する。そして、出力電圧Ｖoutが比較器７のしきい値Ｖth2より高くなると、比較器７の出力信号がＨレベルに立ち上がる。すると、インバータ回路８の出力信号がＬレベルに立ち下がり、ＮＯＲ回路６の出力信号がＨレベルに立ち上がり、トランジスタＴ１５がオンされ、トランジスタＴ１４，Ｔ１６，Ｔ１７がオフされる。この結果、定電圧出力部が通常動作に自己復帰し、定電圧である出力電圧Ｖoutが生成される。
【００４０】
定電圧出力時において出力電流Ｉoutが遅延回路４で設定された遅延時間を越えない時間の間で瞬間的に増大する場合、外部電源Ｖ１、基準電圧Ｖ２で設定される出力電圧Ｖoutの値（定電圧値）、及びトランジスタＴ１のサイズにより決定される出力トランジスタＴ１の駆動能力（即ち、定電圧）に応じた出力電流Ｉoutをその最大値まで負荷に供給することができる。
【００４１】
定電圧出力時に出力電流Ｉoutが瞬間的に増大して、トランジスタＴ１の駆動能力以上の出力電流Ｉoutが負荷に供給され、出力電圧Ｖoutが比較器７のしきい値Ｖth1より低くなると、比較器７の出力信号がＬレベルに立ち下がる。すると、ＮＯＲ回路６の出力信号がＬレベルに立ち下がり、トランジスタＴ１４，Ｔ１６，Ｔ１７がオンされて、出力電流Ｉoutが制限される。この動作は、出力電流Ｉoutが遅延回路４で設定された遅延時間以上過電流検出値Ｉ１を越えなくても行われる。
【００４２】
次に、定電圧電源回路２００に外部電源Ｖ１が投入されるときの動作を説明する。外部電源Ｖ１の投入に基づいて、電源電圧が上昇すると、基準電圧Ｖ２が差動増幅器１に供給されて差動増幅器１が動作する。このとき、出力電圧ＶoutはグランドＧＮＤ電位であるので、差動増幅器１の動作により出力トランジスタＴ１がオンされ、出力電圧Ｖoutが上昇する。
【００４３】
このとき、出力電圧Ｖoutが未だ低レベルであるため、比較器７はＬレベルを有する出力信号を出力し、ＮＯＲ回路６はＬレベルを有する出力信号を出力し、トランジスタＴ１５がオフされる。また、インバータ回路８はＨレベルを有する出力信号を出力し、ラッチ回路５の出力信号ＱがＬレベルにリセットされる。従って、出力トランジスタＴ１のドレイン電流が増大すると、トランジスタＴ１４，Ｔ１６，Ｔ１７がオンされて、出力電流Ｉoutが制限される。
【００４４】
出力電圧Ｖoutが比較器７のしきい値Ｖth2より高くなると、比較器７の出力信号はＨレベルに立ち上がり、ＮＯＲ回路６の入力信号はともにＬレベルに立ち下がり、ＮＯＲ回路６の出力信号はＨレベルに立ち上がる。すると、トランジスタＴ１５がオンされて、トランジスタＴ１４，Ｔ１６，Ｔ１７がオフされ、出力電流制御動作が解除される。そして、定電圧出力部の動作により、定電圧である出力電圧Ｖoutが出力される状態となる。
【００４５】
上記のように構成された定電圧電源回路２００では、次に示す作用効果を得ることができる。
（１）出力電流Ｉoutが遅延回路４で設定される所定時間以上に亘って過電流検出値Ｉ１を超えたとき、出力電流制限部の動作により出力電流Ｉoutを過電流検出値Ｉ１以下に抑制することができる。
（２）出力電流Ｉoutの過電流検出値Ｉ１を超える時間が、遅延回路４で設定される所定時間未満であれば、出力電流Ｉoutは制限されないので、出力電圧Ｖoutの低下を防止することができる。従って、出力トランジスタＴ１のサイズを大きくすることなく、瞬間的な過電流による出力電圧Ｖoutの低下を防止することができる。
（３）出力電流制限部により出力電流Ｉoutが制限され、かつ出力電圧Ｖoutが低下した状態において、出力電流Ｉoutの過電流原因が解消され、出力電圧Ｖoutが上昇すると、出力電流制限部の動作が自動的に停止して、定電圧出力動作を行うべく出力電流制限部は自己復帰することができる。
（４）出力電圧Ｖoutが比較器７で設定されているしきい値Ｖth1以下に低下すれば、出力電流Ｉoutに関わらず、出力電流制限部が動作して、出力電流Ｉoutが過電流となることを防止することができる。
（５）電源投入時に、出力電流制限部を動作させることができるので、出力電圧Ｖout及び出力電流Ｉoutのオーバーシュートを防止することができる。
（６）通常の定電圧動作時には、トランジスタＴ１２，Ｔ１４，Ｔ１６をオフ状態に維持することができるので、消費電流を削減することができる。
【００４６】
（第二の実施の形態）
図３は、本発明の第二の実施の形態の定電圧電源回路３００の概略的な回路図である。第二実施の形態は、第一の実施の形態の抵抗Ｒ６を電流源９に置換したものであり、それ以外の構成は第一の実施の形態と同様である。
このような構成により、定電圧電源回路２００は第一の実施の形態と同様な作用効果を得ることができる。
【００４７】
（第三の実施の形態）
図４は、本発明の第三の実施の定電圧電源回路４００の概略的な回路図である。第三実施の形態は、第一の実施の形態のトランジスタＴ１１がＰＮＰトランジスタＴ１８に置換され、トランジスタＴ１３がＰＮＰトランジスタＴ１９に置換されている。
【００４８】
また、外部電源Ｖ１と出力トランジスタＴ１のソースとの間に抵抗Ｒ８，Ｒ９が接続され、トランジスタＴ１８のベースが抵抗Ｒ８，Ｒ９間のノードに接続されている。トランジスタＴ１９のベースは抵抗Ｒ９と出力トランジスタＴ１のソースとの間のノードに接続されている。
【００４９】
このような構成により、出力電流Ｉoutが増大すると、トランジスタＴ１８，Ｔ１９のコレクタ電流が増大するため、第一の実施の形態と同様な作用効果を得ることができる。
【００５０】
また、トランジスタＴ１８，Ｔ１９のベース電位が異なるので、トランジスタＴ１８，Ｔ１９が同一サイズを有していても、トランジスタＴ１８，Ｔ１９は第一の実施の形態のトランジスタＴ１１，Ｔ１３と同様に動作する。即ち、トランジスタＴ１９がトランジスタＴ１８よりも早く動作するようにトランジスタＴ１８，Ｔ１９のベース電位が設定される。さらに、抵抗Ｒ８，Ｒ９の抵抗値を調整することにより、過電流検出値Ｉ１の調整を容易に行うことができる。
【００５１】
（第四の実施の形態）
図５は、本発明の第四の実施の形態の定電圧電源回路５００の概略的な回路図である。第四実施の形態は、第一の実施の形態のトランジスタＴ１２，Ｔ１４をＮチャネルＭＯＳトランジスタＴ２０，Ｔ２１に置換したものである。
このような構成により、定電圧電源回路５００は第一の実施の形態と同様な作用効果を得ることができる。
【００５２】
（第五の実施の形態）
図６は、本発明の第五の実施の形態の定電圧電源回路６００の概略的な回路図である。第五実施の形態は、第一の実施の形態の出力電流制御部の構成を変更したものである。
【００５３】
すなわち、トランジスタＴ１３のドレインがＮＰＮトランジスタＴ２２のコレクタに接続されるとともに、ＮＰＮトランジスタＴ２２，Ｔ２３のベースに接続される。トランジスタＴ２２，Ｔ２３は、カレントミラー回路を構成する。
【００５４】
トランジスタＴ２３のコレクタは、抵抗Ｒ１０を介して外部電源Ｖ１に接続される。ＰチャネルＭＯＳトランジスタＴ２４は、そのソースに外部電源Ｖ１が供給され、ドレインは出力トランジスタＴ１のゲートに接続される。また、トランジスタＴ２４のゲートは、トランジスタＴ２３のコレクタに接続される。
【００５５】
このような構成により、トランジスタＴ１５がオフされた状態では、トランジスタＴ１３のドレイン電流に基づいてトランジスタＴ２２，Ｔ２３がカレントミラー動作を行う。トランジスタＴ２３のドレイン電流が増大すると、トランジスタＴ２４がオンされて、出力トランジスタＴ１のゲート電位が引き上げられる。
【００５６】
このような構成により、定電圧電源回路６００は第一の実施の形態と同様な作用効果を得ることができる。
【００５７】
［産業上の利用可能性］
本発明は、過電流制御動作後に出力電流が低下したときには、定電圧出力動作に自己復帰可能としながら、過電流の出力及び発熱量の増大を防止し、かつ安定した定電圧を出力可能とした定電圧電源回路を提供することができる。
【００５８】
上記各実施形態から把握できる技術思想を以下に記載する。
（付記１） 定電圧電源回路において、
出力トランジスタを含み、かつ、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧出力部と、
前記定電圧出力部の出力電流を制限する出力電流制限部とを備え、
前記出力トランジスタに流れる電流が所定時間継続して流れる過電流である場合、前記出力電流制限部に出力電流制限動作を行わせることを特徴とする定電圧電源回路。
【００５９】
（付記２） 付記２に記載の定電圧電源回路において、前記所定時間は、前記定電圧電源回路による定電圧の供給の対象である負荷回路の消費電流が過電流である期間よりも長い時間に設定されていることを特徴とする定電圧電源回路。
【００６０】
（付記３） 定電圧電源回路において、
出力トランジスタを含み、かつ、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧出力部と、
前記定電圧出力部に接続され、前記出力トランジスタに流れる過電流を検出し、検出信号を生成する過電流検出部と、
前記過電流検出部に接続され、前記過電流検出部の検出信号に基づいて前記定電圧出力部の出力電流を制限するとともに、前記検出信号の生成停止に基づいて、前記定電圧出力部に対する電流制限を解除する出力電流制限部とを備え、
前記過電流検出部は、前記過電流が所定時間以上継続するとき、前記検出信号を生成する第一の制御部を含むことを特徴とする定電圧電源回路。
【００６１】
（付記４） 付記３記載の定電圧電源回路は更に、前記定電圧出力部に接続され、前記出力トランジスタの出力電圧が所定電圧以上低下したとき、前記検出信号を生成する第二の制御部を備える。
【００６２】
（付記５） 付記４に記載の定電圧電源回路において、前記第二の制御部は、前記出力トランジスタの出力電圧と所定のしきい値とを比較する比較器を含む。
【００６３】
（付記６） 付記３〜５のいずれか１項に記載の定電圧電源回路において、前記過電流検出部は、
前記出力トランジスタに対しカレントミラー動作する第一のトランジスタと、
前記第一のトランジスタの出力電流を論理信号に変換する変換部とを含み、
前記第一の制御部は、
前記変換部に接続され、前記論理信号が前記所定時間以上過電流検出値に維持されているか否かを判定し、判定信号を生成する判定部と、
前記判定部に接続され、前記判定部の判定信号をラッチして前記検出信号を生成するラッチ部とを含む。
【００６４】
（付記７） 付記６に記載の定電圧電源回路において、前記出力電流制限部は、
前記出力トランジスタに対しカレントミラー動作する第二のトランジスタと、
前記第二のトランジスタ、前記定電圧出力部及び前記過電流検出部に接続され、前記第 二のトランジスタの出力電流に比例して、前記出力トランジスタのゲート電位を引き上げるとともに、前記検出信号に基づいて前記出力トランジスタの動作を停止するゲート電位制御部とを含む。
【００６５】
（付記８） 付記７記載の定電圧電源回路において、前記出力トランジスタ及び前記第一及び第二のトランジスタの各々はＰチャネルＭＯＳトランジスタを含み、前記第一及び第二のトランジスタは前記出力トランジスタより小さいサイズを有するものであり、前記変換部は、前記第一のトランジスタに接続され、前記第一のトランジスタのドレイン電流に基づいてスイッチング動作する第三のトランジスタを含み、前記ゲート電位制御部は、前記第二のトランジスタに接続され、前記第二のトランジスタのドレイン電流に基づいてスイッチング動作する第四のトランジスタを含み、前記第三のトランジスタに先立って前記第四のトランジスタはオンされるように、前記第二のトランジスタのサイズは前記第一のトランジスタより大きく設定されている。
【００６６】
（付記９） 付記７記載の定電圧電源回路において、前記出力トランジスタはＰチャネルＭＯＳトランジスタを含み、前記第一及び第二のトランジスタの各々はＰＮＰトランジスタを含み、前記変換部は前記第一のトランジスタに接続され、前記第一のトランジスタのコレクタ電流に基づいてスイッチング動作する第三のトランジスタを含み、前記ゲート電位制御部は、前記第二のトランジスタに接続され、前記第二のトランジスタのコレクタ電流に基づいてスイッチング動作する第四のトランジスタを含み、定電圧電源回路は更に前記出力トランジスタに接続され、前記出力トランジスタのドレイン電流に応じた第一電圧及び第二の電圧を第一及び第二のトランジスタのベースにそれぞれ供給する第一及び第二の抵抗を備え、前記第一電圧及び前記第二の電圧は、前記第三のトランジスタに先立って前記第四のトランジスタがオンされるように設定される。
【００６７】
（付記１０） 定電圧電源回路において、
出力トランジスタと、
前記出力トランジスタに接続され、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧制御部と、
前記出力トランジスタに対しカレントミラー動作する第一のトランジスタと、
前記第一トランジスタに接続され、前記第一のトランジスタの出力電流に基づいて前記出力トランジスタに過電流が所定時間以上継続して流れたとき、過電流検出信号を生成する第一の過電流検出部と、
前記出力トランジスタに対しカレントミラー動作する第二のトランジスタと、
前記出力トランジスタ、前記第二のトランジスタ及び前記第一の過電流検出部に接続され、前記過電流検出信号に応答して前記出力トランジスタのゲート電位を制御して前記出力トランジスタに流れる電流を制限するゲート電位制御部とを備える。
【００６８】
（付記１１） 付記１０に記載の定電圧電源回路において、第一の過電流検出部は、
前記第一のトランジスタに接続され、前記第一のトランジスタの出力電流を論理信号に変換する変換部と、
前記変換部に接続され、前記論理信号が前記所定時間以上過電流検出値に維持されているか否かを判定し、判定信号を生成する判定部と、
前記判定部に接続され、前記判定部の判定信号をラッチして過電流検出信号を生成するラッチ部とを含む。
【００６９】
（付記１２） 付記１１に記載の定電圧電源回路において、前記出力トランジスタ及び前記第一及び第二のトランジスタの各々はＰチャネルＭＯＳトランジスタを含み、前記第一及び第二のトランジスタは前記出力トランジスタより小さいサイズを有するものであり、前記変換部は、前記第一のトランジスタに接続され、前記第一のトランジスタのドレイ ン電流に基づいてスイッチング動作する第三のトランジスタを含み、前記ゲート電位制御部は、前記第二のトランジスタに接続され、前記第二のトランジスタのドレイン電流に基づいてスイッチング動作する第四のトランジスタを含む。
【００７０】
（付記１３） 付記１１に記載の定電圧電源回路において、前記出力トランジスタはＰチャネルＭＯＳトランジスタを含み、前記第一及び第二のトランジスタの各々はＰＮＰトランジスタを含み、前記変換部は前記第一のトランジスタに接続され、前記第一のトランジスタのコレクタ電流に基づいてスイッチング動作する第三のトランジスタを含み、前記ゲート電位制御部は、前記第二のトランジスタに接続され、前記第二のトランジスタのコレクタ電流に基づいてスイッチング動作する第四のトランジスタを含み、定電圧電源回路は更に前記出力トランジスタに接続され、前記出力トランジスタのドレイン電流に応じた第一電圧及び第二の電圧を第一及び第二のトランジスタのベースにそれぞれ供給する第一及び第二の抵抗を備える。
【００７１】
（付記１４） 付記１０に記載の定電圧電源回路は更に、前記定電圧制御部に接続され、前記出力トランジスタの出力電圧が所定電圧以上低下したとき、前記過電流検出信号を生成する第二の過電流検出部を備える。
【００７２】
（付記１５） 付記１４に記載の定電圧電源回路において、前記第二の過電流検出部は、前記出力トランジスタの出力電圧と所定のしきい値とを比較する比較器を含む。
【００７３】
（付記１６） 付記１０に記載の定電圧電源回路は更に、前記第一の過電流検出部及び前記ゲート電位制御部に接続され、前記過電流検出信号に応答して前記ゲート電位制御部を選択的に活性化するトランジスタを備える。
【００７４】
【図面の簡単な説明】
【図１】 本発明の第一の実施の形態の定電圧電源回路の概略的な回路図である。
【図２】 図１の定電圧電源回路の動作を説明するための出力電圧−出力電流グラフである。
【図３】 本発明の第二の実施の定電圧電源回路の概略的な回路図である。
【図４】 本発明の第三の実施の定電圧電源回路の概略的な回路図である。
【図５】 本発明の第四の実施の定電圧電源回路の概略的な回路図である。
【図６】 本発明の第五の実施の定電圧電源回路の概略的な回路図である。
【図７】 従来例の定電圧電源回路の概略的な回路図である。
【図８】 図７の定電圧電源回路の動作を説明するための出力電圧−出力電流グラフである。
本発明は、定電圧電源回路に関し、詳しくは、過電流保護機能を備えた定電圧電源回路に関する。
【０００１】
マイクロ・プロセッサ・ユニット（ＭＰＵ）等のデバイスに定電圧電源を供給する電源回路は、電気的あるいは機械的な故障が負荷に発生した場合であっても、過電流の出力を防止する過電流保護回路を備える。このような定電圧電源回路において、過電流の発生を防止しながら、安定した定電圧電源を供給することが必要である。
【０００２】
【背景技術】
図７は、従来の定電圧電源回路１００の概略的な回路図である。外部電源Ｖ１の投入に基づいて、差動増幅器１が動作し、差動増幅器１の出力電圧がＰチャネルＭＯＳトランジスタからなる出力トランジスタＴ１のゲートに印加される。
【０００３】
出力トランジスタＴ１がオンして出力電圧Ｖoutが出力されると、出力電圧Ｖoutを帰還抵抗Ｒ１，Ｒ２により分圧することにより分圧電圧がノードＮ１に生成され、その分圧電圧が差動増幅器１の非反転入力端子に印加される。差動増幅器１の反転入力端子には、基準電圧Ｖ２が印加される。
【０００４】
出力電圧Ｖoutが上昇すると、ノードＮ１の電位も上昇し、差動増幅器１の出力電圧も上昇する。すると、出力トランジスタＴ１のドレイン電流が減少し、出力電圧Ｖoutが低下する。出力電圧Ｖoutが低下すると、ノードＮ１の電位も低下し、差動増幅器１の出力電圧も低下する。すると、出力トランジスタＴ１のドレイン電流が増大し、出力電圧Ｖoutが上昇する。このような動作により、出力電圧Ｖoutは基準電圧Ｖ２で設定される定電圧に収束する。
【０００５】
出力トランジスタＴ１のドレイン電流の一部は、抵抗Ｒ３を介してＮＰＮトランジスタＴ２のコレクタ及びトランジスタＴ２，Ｔ３のベースに供給され、トランジスタＴ２，Ｔ３はカレントミラー動作を行う。
【０００６】
ＰチャネルＭＯＳトランジスタＴ４は、差動増幅器１の出力電圧に基づいて動作し、出力トランジスタＴ１に対しカレントミラー動作する。トランジスタＴ４のサイズは、出力トランジスタＴ１のサイズより小さい。
【０００７】
トランジスタＴ４のドレイン電流は、トランジスタＴ３及びＮＰＮトランジスタＴ５のコレクタと、ＮＰＮトランジスタＴ５，Ｔ６のベースとに供給される。トランジスタＴ５，Ｔ６はカレントミラー動作する。トランジスタＴ６のコレクタは抵抗Ｒ４及びトランジスタＴ７のゲートに接続されている。
【０００８】
トランジスタＴ６がオンして、トランジスタＴ６にコレクタ電流が流れると、抵抗Ｒ４によりＰチャネルＭＯＳトランジスタＴ７のゲート電圧が低下して、トランジスタＴ７にドレイン電流が流れ、出力トランジスタＴ１のゲート電圧が上昇する。すると、出力トランジスタＴ１のドレイン電流が減少する。
【０００９】
定電圧電源回路１００では、通常動作時には帰還抵抗Ｒ１，Ｒ２と差動増幅器１の動作により出力トランジスタＴ１から出力される出力電流Ｉoutが変化しながら、出力電圧Ｖoutが一定に維持される。このとき、トランジスタＴ４のドレイン電流はすべてトランジスタＴ３のコレクタ電流として吸収され、トランジスタＴ５，Ｔ６，Ｔ７はオフ状態に維持されている。
【００１０】
出力電流Ｉoutが増大して、所定の過電流検出値Ｉ１に達すると、トランジスタＴ４のドレイン電流をトランジスタＴ３が吸収しきれなくなり、トランジスタＴ５，Ｔ６がオンされる。すると、トランジスタＴ７がオンされて出力トランジスタＴ１のゲート電圧が上昇し、出力電流Ｉoutが減少するとともに、出力電圧Ｖoutが低下する。出力電圧Ｖoutが低下すると、トランジスタＴ２，Ｔ３がオフされる。すると、トランジスタＴ４のドレイン電流によりトランジスタＴ５，Ｔ６，Ｔ７がオン状態に維持され、出力トランジスタＴ１のゲート電圧がさらに上昇する。
【００１１】
従って、図８に示すように、出力電流Ｉoutが過電流検出値Ｉ１に達した後は、出力電流Ｉoutは徐々に減少し、出力電圧Ｖoutも徐々に減少する。そして、出力電圧Ｖoutが０Ｖに達しても、所定の制限電流Ｉ２が出力され続ける。このように、出力電流Ｉoutが過電流検出値Ｉ１に達した後は、出力電流Ｉoutが減少するように制御され、過電流による負荷の破損が防止される。
【００１２】
定電圧電源回路１００では、出力電圧Ｖoutが０Ｖまで減少しても、制限電流Ｉ２が出力され続ける。このとき、負荷電流が減少すると、トランジスタＴ１のドレイン電流が減少し、トランジスタＴ４のドレイン電流が減少するので、トランジスタＴ５，Ｔ６のベース電流が減少する。すると、トランジスタＴ７のドレイン電流が減少し、出力トランジスタＴ７のゲート電圧が減少して、出力電流Ｉoutが増大する。すると、出力電圧Ｖoutが上昇し、トランジスタＴ２，Ｔ３のベース電流が増大し、トランジスタＴ４のドレイン電流がトランジスタＴ３により吸収される。やがてトランジスタＴ５，Ｔ６，Ｔ７がオフされて、定電圧電源回路１００は定電圧Ｖoutを出力可能な状態に復帰する。
【００１３】
【発明の開示】
【発明が解決しようとする課題】
ところが、最近のＭＰＵ等のデバイスの中には瞬間的に過大な消費電流が流れるものがあり、定電圧電源回路１００では、出力電流Ｉoutが過電流検出値Ｉ１に達すると、出力電圧Ｖoutが直ちに低下するため、出力電圧Ｖoutを電源として用いる負荷回路に誤動作が発生したり、負荷回路が所定の性能を発揮することができないことがある。
そこで、出力トランジスタＴ１のサイズを大きくして、過電流検出値Ｉ１を大きく設定することで、出力電流Ｉoutが増大して出力電圧Ｖoutの低下頻度を少なくすることは可能である。しかしながら、この場合、発熱量の増大に対する対策が必要となるという問題点がある。
本発明の目的は、過電流制御動作後に出力電圧の低下を極力抑制する定電圧電源回路を提供することにある。
【００１４】
【課題を解決するための手段】
本発明の第一の態様において、定電圧電源回路は、出力トランジスタを含み、かつ、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧出力部と、定電圧出力部の出力電流を制限する出力電流制限部とを含む。出力トランジスタに流れる電流が所定時間継続して流れる過電流である場合、定電圧電源回路は出力電流制限部に出力電流制限動作を行わせる。
【００１５】
本発明の目的は、過電流制御動作後に出力電圧の低下を極力抑制する定電圧電源回路を提供することにある。
[発明の開示]
本発明の第一の態様において、定電圧電源回路は、出力トランジスタを含み、かつ、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧出力部と、定電圧出力部の出力電流を制限する出力電流制限部とを含む。出力トランジスタに流れる電流が所定時間継続して流れる過電流である場合、定電圧電源回路は出力電流制限部に所定の制限電流値に制限された電流を出力させる出力電流制限動作を行わせる。また、出力電流制限部は、更に出力電圧が所定の電圧値まで上昇したことを検出して、定電圧出力部を定電圧動作に復帰させる。
【００１６】
本発明の第二の態様において、定電圧電源回路は、出力トランジスタを含み、かつ、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧出力部を含む。過電流検出部は、定電圧出力部に接続され、出力トランジスタに流れる過電流を検出し、検出信号を生成する。出力電流制限部は、過電流検出部に接続され、過電流検出部の検出信号に基づいて定電圧出力部の出力電流として所定の制限電流値の電流を出力させるよう制限するとともに、出力電圧が所定の電圧値まで上昇したことを検出して、定電圧出力部に対する電流制限を解除し、定電圧出力動作に復帰させる。過電流検出部は、過電流が所定時間以上継続するとき、検出信号を生成する第一の制御部を含む。
【００１７】
本発明の第三の態様において、定電圧電源回路は、出力トランジスタと、出力トランジスタに接続され、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧制御部とを含む。第一のトランジスタは、出力トランジスタに対しカレントミラー動作する。第一の過電流検出部は、第一トランジスタに接続され、第一のトランジスタの出力電流に基づいて出力トランジスタに過電流が所定時間以上継続して流れたとき、過電流検出信号を生成する。第二のトランジスタは、出力トランジスタに対しカレントミラー動作する。ゲート電位制御部は、出力トランジスタ、第二のトランジスタ及び第一の過電流検出部に接続され、過電流検出信号に応答して出力トランジスタのゲート電位を制御して出力トランジスタに流れる電流として所定の制限電流値の電流を出力させるよう制限する。また、ゲート電位制御部は、出力電圧が所定の電圧値まで上昇したことを検出して、定電圧制御部を定電圧動作に復帰させる。
【００１８】
出力トランジスタＴ１のソースには、外部電源Ｖ１が供給され、ドレインは出力端子Ｔｏに接続されるとともに、帰還抵抗Ｒ１，Ｒ２を介してグランドＧＮＤに接続される。
【００１９】
帰還抵抗Ｒ１と帰還抵抗Ｒ２との間のノードＮ１は、差動増幅器１の非反転入力端子に接続され、差動増幅器１の反転入力端子には基準電圧Ｖ２が供給される。差動増幅器１の出力電圧が出力トランジスタＴ１のゲートに供給される。出力トランジスタＴ１、帰還抵抗Ｒ１，Ｒ２及び差動増幅器１により、通常動作時には基準電圧Ｖ２で設定される出力電圧Ｖoutが定電圧として出力端子Ｔｏから出力される。
【００２０】
ＰチャネルＭＯＳトランジスタＴ１１のソースには外部電源Ｖ１が供給され、ドレインはＮＰＮトランジスタＴ１２のベースに接続されるとともに、抵抗Ｒ５を介してグランドＧＮＤに接続される。トランジスタＴ１１のゲートには、差動増幅器１の出力電圧が供給される。従って、トランジスタＴ１１は出力トランジスタＴ１に対しカレントミラー動作を行う。トランジスタＴ１１は、出力トランジスタＴ１より小さいサイズを有する。
【００２１】
トランジスタＴ１２のコレクタは、抵抗Ｒ６を介して外部電源Ｖ１に接続され、エミッタはグランドＧＮＤに接続される。従って、トランジスタＴ１１のドレイン電流が増大すると、トランジスタＴ１２がオンされ、トランジスタＴ１２のコレクタ（ノードＮ２）の電位が低下する。
【００２２】
ＰチャネルＭＯＳトランジスタＴ１３のソースには外部電源Ｖ１が供給され、ドレインはＮＰＮトランジスタＴ１４のベースに接続されるとともに、抵抗Ｒ７を介してグランドＧＮＤに接続される。また、トランジスタＴ１４のベースは、ＮチャネルＭＯＳトランジスタＴ１５を介してグランドＧＮＤに接続される。
【００２３】
トランジスタＴ１３のゲートには、差動増幅器１の出力電圧が供給される。従って、トランジスタＴ１３は出力トランジスタＴ１に対しカレントミラー動作を行う。トランジスタＴ１３のサイズは、出力トランジスタＴ１より小さく、トランジスタＴ１１より大きい。また、抵抗Ｒ５，Ｒ７の各々は同一抵抗値を有する。従って、トランジスタＴ１３はトランジスタＴ１１より早く動作する。
【００２４】
トランジスタＴ１４のエミッタはグランドＧＮＤに接続され、コレクタはＰチャネルＭＯＳトランジスタＴ１６のドレインと、ＰチャネルＭＯＳトランジスタＴ１６，Ｔ１７のゲートに接続される。トランジスタＴ１６，Ｔ１７のソースには外部電源Ｖ１が供給され、トランジスタＴ１７のドレインは出力トランジスタＴ１のゲートに接続される。トランジスタＴ１６，Ｔ１７はカレントミラー動作を行う。
【００２５】
トランジスタＴ１５がオフされている状態で、トランジスタＴ１３のドレイン電流が増大すると、トランジスタＴ１４がオンされる。トランジスタＴ１４がオンされると、トランジスタＴ１６，Ｔ１７がオンされる。
【００２６】
ノードＮ２はインバータ回路２の入力端子に接続され、そのインバータ回路２の出力信号は、ＡＮＤ回路３の第１の入力端子に供給されるとともに、遅延回路４を介してＡＮＤ回路３の第２の入力端子に供給される。
【００２７】
ＡＮＤ回路３の出力信号はラッチ回路５の信号入力端子に入力信号Ｓとして供給され、ラッチ回路５の出力端子から出力信号ＱがＮＯＲ回路６の第１の入力端子に供給される。
【００２８】
出力電圧Ｖoutは、比較器７に供給される。比較器７は、出力電圧Ｖoutと所定のしきい値電圧とを比較する。比較器７は、出力電圧Ｖoutがしきい値より高ければＨレベルの出力信号をインバータ回路８に出力し、出力電圧Ｖoutがしきい値より低ければＬレベルの出力信号をインバータ回路８に供給する。
【００２９】
比較器７のしきい値は、通常の出力電圧Ｖoutよりも低く設定され、かつヒステリシスを有する。すなわち、図２に示すように、比較器７には、出力電圧Ｖoutが低下する際に用いられるしきい値Ｖth1と、出力電圧Ｖoutが上昇する際に使用され、かつしきい値Ｖth1よりも大きなしきい値Ｖth2とが設定されている。
【００３０】
インバータ回路８の出力信号は、ラッチ回路５のリセット端子にリセット信号Ｒとして供給されるとともに、ＮＯＲ回路６の第２の入力端子に供給される。ラッチ回路５は、Ｈレベルの入力信号Ｓをラッチし、ラッチされた入力信号Ｓを出力信号Ｑとして出力する。ラッチ回路５は、リセット信号ＲがＨレベルに立ち上がると、出力信号ＱをＬレベルにリセットする。
【００３１】
ＮＯＲ回路６の出力信号は、トランジスタＴ１５のゲートに供給される。ＮＯＲ回路６の出力信号がＨレベルに立ち上がると、トランジスタＴ１５がオンされて、トランジスタＴ１３のドレイン電流がトランジスタＴ１５に吸収される。従って、この状態ではトランジスタＴ１４，Ｔ１６，Ｔ１７がオフされる。ＮＯＲ回路６の出力信号がＬレベルに立ち下がると、トランジスタＴ１５がオフされる。この状態では、トランジスタＴ１３のドレイン電流が増大すると、トランジスタＴ１４がオンされ、トランジスタＴ１６，Ｔ１７がオンされる。
【００３２】
次に、定電圧電源回路２００の動作を説明する。
通常動作時には、差動増幅器１、出力トランジスタＴ１及び帰還抵抗Ｒ１，Ｒ２により定電圧である出力電圧Ｖoutが生成される。従って、差動増幅器１、出力トランジスタＴ１、及び帰還抵抗Ｒ１，Ｒ２により定電圧出力部が構成される。又、差動増幅器１及び帰還抵抗Ｒ１，Ｒ２により定電圧制御部が構成される。
【００３３】
定電圧の生成時においては、トランジスタＴ１１のドレイン電流は比較的小さく、トランジスタＴ１２はオフされている。このため、ノードＮ２の電圧はＨレベルに維持され、インバータ回路２からＬレベルを有する出力信号が出力される。従って、ＡＮＤ回路３の出力信号はＬレベルであり、ラッチ回路５の出力信号もＬレベルである。また、出力電圧Ｖoutは比較器７のしきい値Ｖth1より高いので、比較器７はＨレベルを有する出力信号を出力し、インバータ回路８はＬレベルを有する出力信号を出力する。このとき、ＮＯＲ回路６には共にＬレベルを有する入力信号が供給されるため、ＮＯＲ回路６はＨレベルを有する出力信号を出力し、トランジスタＴ１５がオンされる。このため、トランジスタＴ１４，Ｔ１６，Ｔ１７がオフ状態に維持される。
【００３４】
この状態で、出力端子Ｔｏに接続される負荷回路が短絡して出力トランジスタＴ１から出力される出力電流Ｉoutが増大すると、トランジスタＴ１１のドレイン電流も増大し、トランジスタＴ１２のベース電位が上昇する。そして、出力電流Ｉoutが所定の過電流検出値Ｉ１を越えると、トランジスタＴ１２がオンされる。すると、ノードＮ２の電圧がＬレベルに低下し、インバータ回路２の出力信号がＨレベルに立ち上がる。
【００３５】
出力電流Ｉoutが遅延回路４で設定された遅延時間を越える時間の間で過電流検出値Ｉ１を上回ると、ＡＮＤ回路３の出力信号がＨレベルに立ち上がり、ラッチ回路５の出力信号ＱがＨレベルに立ち上がる。すると、ＮＯＲ回路６の出力信号はＬレベルに立ち下がり、トランジスタＴ１５がオフされる。トランジスタＴ１５がオフされると、トランジスタＴ１３のドレイン電流によりトランジスタＴ１４がオンされ、トランジスタＴ１６，Ｔ１７がオンされる。この結果、トランジスタＴ１７のドレイン電流により出力トランジスタＴ１のゲート電位が上昇し、図２に示すように、出力電流Ｉoutが制限電流値Ｉ２に瞬時に制限され、ラッチ回路５によりこの制限状態が維持される（点線部）。
【００３６】
従って、トランジスタＴ１１，Ｔ１２及び抵抗Ｒ５，Ｒ６で過電流検出部が構成され、トランジスタＴ１３，Ｔ１４，Ｔ１６，Ｔ１７及び抵抗Ｒ７で出力電流制限部が構成される。
【００３７】
なお、遅延回路４の遅延時間は、負荷となるデバイスに大きな消費電流が流れる期間よりも長く、かつデバイスの発熱量が大きくなりすぎないような時間に設定されている。このような遅延回路４の遅延時間の設定により、負荷となるデバイスの誤動作が防止される。
【００３８】
出力電流Ｉoutが制限電流値Ｉ２に制限されると、出力電圧Ｖoutが低下し、比較器７のしきい値Ｖth1より低くなる。すると、比較器７の出力信号はＬレベルに立ち下がり、インバータ回路８の出力信号はＨレベルに立ち上がる。すると、ラッチ回路５の出力信号ＱはＬレベルにリセットされ、ＮＯＲ回路６の出力信号はＬレベルに維持される。
【００３９】
次いで、負荷回路の短絡状態が解消され、出力電流Ｉoutが減少すると、出力電圧Ｖoutが上昇する。そして、出力電圧Ｖoutが比較器７のしきい値Ｖth2より高くなると、比較器７の出力信号がＨレベルに立ち上がる。すると、インバータ回路８の出力信号がＬレベルに立ち下がり、ＮＯＲ回路６の出力信号がＨレベルに立ち上がり、トランジスタＴ１５がオンされ、トランジスタＴ１４，Ｔ１６，Ｔ１７がオフされる。この結果、定電圧出力部が通常動作に自己復帰し、定電圧である出力電圧Ｖoutが生成される。
【００４０】
定電圧出力時において出力電流Ｉoutが遅延回路４で設定された遅延時間を越えない時間の間で瞬間的に増大する場合、外部電源Ｖ１、基準電圧Ｖ２で設定される出力電圧Ｖoutの値（定電圧値）、及びトランジスタＴ１のサイズにより決定される出力トランジスタＴ１の駆動能力（即ち、定電圧）に応じた出力電流Ｉoutをその最大値まで負荷に供給することができる。
【００４１】
定電圧出力時に出力電流Ｉoutが瞬間的に増大して、トランジスタＴ１の駆動能力以上の出力電流Ｉoutが負荷に供給され、出力電圧Ｖoutが比較器７のしきい値Ｖth1より低くなると、比較器７の出力信号がＬレベルに立ち下がる。すると、ＮＯＲ回路６の出力信号がＬレベルに立ち下がり、トランジスタＴ１４，Ｔ１６，Ｔ１７がオンされて、出力電流Ｉoutが制限される。この動作は、出力電流Ｉoutが遅延回路４で設定された遅延時間以上過電流検出値Ｉ１を越えなくても行われる。
【００４２】
次に、定電圧電源回路２００に外部電源Ｖ１が投入されるときの動作を説明する。外部電源Ｖ１の投入に基づいて、電源電圧が上昇すると、基準電圧Ｖ２が差動増幅器１に供給されて差動増幅器１が動作する。このとき、出力電圧ＶoutはグランドＧＮＤ電位であるので、差動増幅器１の動作により出力トランジスタＴ１がオンされ、出力電圧Ｖoutが上昇する。
【００４３】
このとき、出力電圧Ｖoutが未だ低レベルであるため、比較器７はＬレベルを有する出力信号を出力し、ＮＯＲ回路６はＬレベルを有する出力信号を出力し、トランジスタＴ１５がオフされる。また、インバータ回路８はＨレベルを有する出力信号を出力し、ラッチ回路５の出力信号ＱがＬレベルにリセットされる。従って、出力トランジスタＴ１のドレイン電流が増大すると、トランジスタＴ１４，Ｔ１６，Ｔ１７がオンされて、出力電流Ｉoutが制限される。
【００４４】
出力電圧Ｖoutが比較器７のしきい値Ｖth2より高くなると、比較器７の出力信号はＨレベルに立ち上がり、ＮＯＲ回路６の入力信号はともにＬレベルに立ち下がり、ＮＯＲ回路６の出力信号はＨレベルに立ち上がる。すると、トランジスタＴ１５がオンされて、トランジスタＴ１４，Ｔ１６，Ｔ１７がオフされ、出力電流制御動作が解除される。そして、定電圧出力部の動作により、定電圧である出力電圧Ｖoutが出力される状態となる。
【００４５】
上記のように構成された定電圧電源回路２００では、次に示す作用効果を得ることができる。
（１）出力電流Ｉoutが遅延回路４で設定される所定時間以上に亘って過電流検出値Ｉ１を超えたとき、出力電流制限部の動作により出力電流Ｉoutを過電流検出値Ｉ１以下に抑制することができる。
（２）出力電流Ｉoutの過電流検出値Ｉ１を超える時間が、遅延回路４で設定される所定時間未満であれば、出力電流Ｉoutは制限されないので、出力電圧Ｖoutの低下を防止することができる。従って、出力トランジスタＴ１のサイズを大きくすることなく、瞬間的な過電流による出力電圧Ｖoutの低下を防止することができる。
（３）出力電流制限部により出力電流Ｉoutが制限され、かつ出力電圧Ｖoutが低下した状態において、出力電流Ｉoutの過電流原因が解消され、出力電圧Ｖoutが上昇すると、出力電流制限部の動作が自動的に停止して、定電圧出力動作を行うべく出力電流制限部は自己復帰することができる。
（４）出力電圧Ｖoutが比較器７で設定されているしきい値Ｖth1以下に低下すれば、出力電流Ｉoutに関わらず、出力電流制限部が動作して、出力電流Ｉoutが過電流となることを防止することができる。
（５）電源投入時に、出力電流制限部を動作させることができるので、出力電圧Ｖout及び出力電流Ｉoutのオーバーシュートを防止することができる。
（６）通常の定電圧動作時には、トランジスタＴ１２，Ｔ１４，Ｔ１６をオフ状態に維持することができるので、消費電流を削減することができる。
【００４６】
（第二の実施の形態）
図３は、本発明の第二の実施の形態の定電圧電源回路３００の概略的な回路図である。第二実施の形態は、第一の実施の形態の抵抗Ｒ６を電流源９に置換したものであり、それ以外の構成は第一の実施の形態と同様である。
このような構成により、定電圧電源回路２００は第一の実施の形態と同様な作用効果を得ることができる。
【００４７】
（第三の実施の形態）
図４は、本発明の第三の実施の定電圧電源回路４００の概略的な回路図である。第三実施の形態は、第一の実施の形態のトランジスタＴ１１がＰＮＰトランジスタＴ１８に置換され、トランジスタＴ１３がＰＮＰトランジスタＴ１９に置換されている。
【００４８】
また、外部電源Ｖ１と出力トランジスタＴ１のソースとの間に抵抗Ｒ８，Ｒ９が接続され、トランジスタＴ１８のベースが抵抗Ｒ８，Ｒ９間のノードに接続されている。トランジスタＴ１９のベースは抵抗Ｒ９と出力トランジスタＴ１のソースとの間のノードに接続されている。
【００４９】
このような構成により、出力電流Ｉoutが増大すると、トランジスタＴ１８，Ｔ１９のコレクタ電流が増大するため、第一の実施の形態と同様な作用効果を得ることができる。
【００５０】
また、トランジスタＴ１８，Ｔ１９のベース電位が異なるので、トランジスタＴ１８，Ｔ１９が同一サイズを有していても、トランジスタＴ１８，Ｔ１９は第一の実施の形態のトランジスタＴ１１，Ｔ１３と同様に動作する。即ち、トランジスタＴ１９がトランジスタＴ１８よりも早く動作するようにトランジスタＴ１８，Ｔ１９のベース電位が設定される。さらに、抵抗Ｒ８，Ｒ９の抵抗値を調整することにより、過電流検出値Ｉ１の調整を容易に行うことができる。
【００５１】
（第四の実施の形態）
図５は、本発明の第四の実施の形態の定電圧電源回路５００の概略的な回路図である。第四実施の形態は、第一の実施の形態のトランジスタＴ１２，Ｔ１４をＮチャネルＭＯＳトランジスタＴ２０，Ｔ２１に置換したものである。
このような構成により、定電圧電源回路５００は第一の実施の形態と同様な作用効果を得ることができる。
【００５２】
（第五の実施の形態）
図６は、本発明の第五の実施の形態の定電圧電源回路６００の概略的な回路図である。第五実施の形態は、第一の実施の形態の出力電流制御部の構成を変更したものである。
【００５３】
すなわち、トランジスタＴ１３のドレインがＮＰＮトランジスタＴ２２のコレクタに接続されるとともに、ＮＰＮトランジスタＴ２２，Ｔ２３のベースに接続される。トランジスタＴ２２，Ｔ２３は、カレントミラー回路を構成する。
【００５４】
トランジスタＴ２３のコレクタは、抵抗Ｒ１０を介して外部電源Ｖ１に接続される。ＰチャネルＭＯＳトランジスタＴ２４は、そのソースに外部電源Ｖ１が供給され、ドレインは出力トランジスタＴ１のゲートに接続される。また、トランジスタＴ２４のゲートは、トランジスタＴ２３のコレクタに接続される。
【００５５】
このような構成により、トランジスタＴ１５がオフされた状態では、トランジスタＴ１３のドレイン電流に基づいてトランジスタＴ２２，Ｔ２３がカレントミラー動作を行う。トランジスタＴ２３のドレイン電流が増大すると、トランジスタＴ２４がオンされて、出力トランジスタＴ１のゲート電位が引き上げられる。
【００５６】
このような構成により、定電圧電源回路６００は第一の実施の形態と同様な作用効果を得ることができる。
【００５７】
［産業上の利用可能性］
本発明は、過電流制御動作後に出力電流が低下したときには、定電圧出力動作に自己復帰可能としながら、過電流の出力及び発熱量の増大を防止し、かつ安定した定電圧を出力可能とした定電圧電源回路を提供することができる。
【００５８】
上記各実施形態から把握できる技術思想を以下に記載する。
（付記１） 定電圧電源回路において、
出力トランジスタを含み、かつ、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧出力部と、
前記定電圧出力部の出力電流を制限する出力電流制限部とを備え、
前記出力トランジスタに流れる電流が所定時間継続して流れる過電流である場合、前記出力電流制限部に出力電流制限動作を行わせることを特徴とする定電圧電源回路。
【００５９】
（付記２） 付記２に記載の定電圧電源回路において、前記所定時間は、前記定電圧電源回路による定電圧の供給の対象である負荷回路の消費電流が過電流である期間よりも長い時間に設定されていることを特徴とする定電圧電源回路。
【００６０】
（付記３） 定電圧電源回路において、
出力トランジスタを含み、かつ、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧出力部と、
前記定電圧出力部に接続され、前記出力トランジスタに流れる過電流を検出し、検出信号を生成する過電流検出部と、
前記過電流検出部に接続され、前記過電流検出部の検出信号に基づいて前記定電圧出力部の出力電流を制限するとともに、前記検出信号の生成停止に基づいて、前記定電圧出力部に対する電流制限を解除する出力電流制限部とを備え、
前記過電流検出部は、前記過電流が所定時間以上継続するとき、前記検出信号を生成する第一の制御部を含むことを特徴とする定電圧電源回路。
【００６１】
（付記４） 付記３記載の定電圧電源回路は更に、前記定電圧出力部に接続され、前記出力トランジスタの出力電圧が所定電圧以上低下したとき、前記検出信号を生成する第二の制御部を備える。
【００６２】
（付記５） 付記４に記載の定電圧電源回路において、前記第二の制御部は、前記出力トランジスタの出力電圧と所定のしきい値とを比較する比較器を含む。
【００６３】
（付記６） 付記３〜５のいずれか１項に記載の定電圧電源回路において、前記過電流検出部は、
前記出力トランジスタに対しカレントミラー動作する第一のトランジスタと、
前記第一のトランジスタの出力電流を論理信号に変換する変換部とを含み、
前記第一の制御部は、
前記変換部に接続され、前記論理信号が前記所定時間以上過電流検出値に維持されているか否かを判定し、判定信号を生成する判定部と、
前記判定部に接続され、前記判定部の判定信号をラッチして前記検出信号を生成するラッチ部とを含む。
【００６４】
（付記７） 付記６に記載の定電圧電源回路において、前記出力電流制限部は、
前記出力トランジスタに対しカレントミラー動作する第二のトランジスタと、
前記第二のトランジスタ、前記定電圧出力部及び前記過電流検出部に接続され、前記第 二のトランジスタの出力電流に比例して、前記出力トランジスタのゲート電位を引き上げるとともに、前記検出信号に基づいて前記出力トランジスタの動作を停止するゲート電位制御部とを含む。
【００６５】
（付記８） 付記７記載の定電圧電源回路において、前記出力トランジスタ及び前記第一及び第二のトランジスタの各々はＰチャネルＭＯＳトランジスタを含み、前記第一及び第二のトランジスタは前記出力トランジスタより小さいサイズを有するものであり、前記変換部は、前記第一のトランジスタに接続され、前記第一のトランジスタのドレイン電流に基づいてスイッチング動作する第三のトランジスタを含み、前記ゲート電位制御部は、前記第二のトランジスタに接続され、前記第二のトランジスタのドレイン電流に基づいてスイッチング動作する第四のトランジスタを含み、前記第三のトランジスタに先立って前記第四のトランジスタはオンされるように、前記第二のトランジスタのサイズは前記第一のトランジスタより大きく設定されている。
【００６６】
（付記９） 付記７記載の定電圧電源回路において、前記出力トランジスタはＰチャネルＭＯＳトランジスタを含み、前記第一及び第二のトランジスタの各々はＰＮＰトランジスタを含み、前記変換部は前記第一のトランジスタに接続され、前記第一のトランジスタのコレクタ電流に基づいてスイッチング動作する第三のトランジスタを含み、前記ゲート電位制御部は、前記第二のトランジスタに接続され、前記第二のトランジスタのコレクタ電流に基づいてスイッチング動作する第四のトランジスタを含み、定電圧電源回路は更に前記出力トランジスタに接続され、前記出力トランジスタのドレイン電流に応じた第一電圧及び第二の電圧を第一及び第二のトランジスタのベースにそれぞれ供給する第一及び第二の抵抗を備え、前記第一電圧及び前記第二の電圧は、前記第三のトランジスタに先立って前記第四のトランジスタがオンされるように設定される。
【００６７】
（付記１０） 定電圧電源回路において、
出力トランジスタと、
前記出力トランジスタに接続され、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧制御部と、
前記出力トランジスタに対しカレントミラー動作する第一のトランジスタと、
前記第一トランジスタに接続され、前記第一のトランジスタの出力電流に基づいて前記出力トランジスタに過電流が所定時間以上継続して流れたとき、過電流検出信号を生成する第一の過電流検出部と、
前記出力トランジスタに対しカレントミラー動作する第二のトランジスタと、
前記出力トランジスタ、前記第二のトランジスタ及び前記第一の過電流検出部に接続され、前記過電流検出信号に応答して前記出力トランジスタのゲート電位を制御して前記出力トランジスタに流れる電流を制限するゲート電位制御部とを備える。
【００６８】
（付記１１） 付記１０に記載の定電圧電源回路において、第一の過電流検出部は、
前記第一のトランジスタに接続され、前記第一のトランジスタの出力電流を論理信号に変換する変換部と、
前記変換部に接続され、前記論理信号が前記所定時間以上過電流検出値に維持されているか否かを判定し、判定信号を生成する判定部と、
前記判定部に接続され、前記判定部の判定信号をラッチして過電流検出信号を生成するラッチ部とを含む。
【００６９】
（付記１２） 付記１１に記載の定電圧電源回路において、前記出力トランジスタ及び前記第一及び第二のトランジスタの各々はＰチャネルＭＯＳトランジスタを含み、前記第一及び第二のトランジスタは前記出力トランジスタより小さいサイズを有するものであり、前記変換部は、前記第一のトランジスタに接続され、前記第一のトランジスタのドレイ ン電流に基づいてスイッチング動作する第三のトランジスタを含み、前記ゲート電位制御部は、前記第二のトランジスタに接続され、前記第二のトランジスタのドレイン電流に基づいてスイッチング動作する第四のトランジスタを含む。
【００７０】
（付記１３） 付記１１に記載の定電圧電源回路において、前記出力トランジスタはＰチャネルＭＯＳトランジスタを含み、前記第一及び第二のトランジスタの各々はＰＮＰトランジスタを含み、前記変換部は前記第一のトランジスタに接続され、前記第一のトランジスタのコレクタ電流に基づいてスイッチング動作する第三のトランジスタを含み、前記ゲート電位制御部は、前記第二のトランジスタに接続され、前記第二のトランジスタのコレクタ電流に基づいてスイッチング動作する第四のトランジスタを含み、定電圧電源回路は更に前記出力トランジスタに接続され、前記出力トランジスタのドレイン電流に応じた第一電圧及び第二の電圧を第一及び第二のトランジスタのベースにそれぞれ供給する第一及び第二の抵抗を備える。
【００７１】
（付記１４） 付記１０に記載の定電圧電源回路は更に、前記定電圧制御部に接続され、前記出力トランジスタの出力電圧が所定電圧以上低下したとき、前記過電流検出信号を生成する第二の過電流検出部を備える。
【００７２】
（付記１５） 付記１４に記載の定電圧電源回路において、前記第二の過電流検出部は、前記出力トランジスタの出力電圧と所定のしきい値とを比較する比較器を含む。
【００７３】
（付記１６） 付記１０に記載の定電圧電源回路は更に、前記第一の過電流検出部及び前記ゲート電位制御部に接続され、前記過電流検出信号に応答して前記ゲート電位制御部を選択的に活性化するトランジスタを備える。
【００７４】
【図面の簡単な説明】
【図１】 本発明の第一の実施の形態の定電圧電源回路の概略的な回路図である。
【図２】 図１の定電圧電源回路の動作を説明するための出力電圧−出力電流グラフである。
【図３】 本発明の第二の実施の定電圧電源回路の概略的な回路図である。
【図４】 本発明の第三の実施の定電圧電源回路の概略的な回路図である。
【図５】 本発明の第四の実施の定電圧電源回路の概略的な回路図である。
【図６】 本発明の第五の実施の定電圧電源回路の概略的な回路図である。
【図７】 従来例の定電圧電源回路の概略的な回路図である。
【図８】 図７の定電圧電源回路の動作を説明するための出力電圧−出力電流グラフである。
Claims (10)
- 定電圧電源回路において、
出力トランジスタを含み、かつ、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧出力部と、
前記定電圧出力部の出力電流を制限する出力電流制限部とを備え、
前記出力トランジスタに流れる電流が所定時間継続して流れる過電流である場合、前記出力電流制限部に所定の制限電流値に制限された電流を出力させる出力電流制限動作を行わせ、
前記出力電流制限部は、更に前記出力電圧が所定の電圧値まで上昇したことを検出して、前記定電圧出力部を定電圧動作に復帰させることを特徴とする定電圧電源回路。 - 請求項１に記載の定電圧電源回路において、
前記所定時間は、前記定電圧電源回路による定電圧の供給の対象である負荷回路の消費電流が過電流である期間よりも長い時間に設定されていることを特徴とする定電圧電源回路。 - 定電圧電源回路において、
出力トランジスタを含み、かつ、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧出力部と、
前記定電圧出力部に接続され、前記出力トランジスタに流れる過電流を検出し、検出信号を生成する過電流検出部と、
前記過電流検出部に接続され、前記過電流検出部の検出信号に基づいて前記定電圧出力部の出力電流として所定の制限電流値の電流を出力させるよう制限するとともに、前記出力電圧が所定の電圧値まで上昇したことを検出して、前記定電圧出力部に対する電流制限を解除し、定電圧出力動作に復帰させる出力電流制限部とを備え、
前記過電流検出部は、前記過電流が所定時間以上継続するとき、前記検出信号を生成する第一の制御部を含むことを特徴とする定電圧電源回路。 - 請求項３記載の定電圧電源回路は更に、前記定電圧出力部に接続され、前記出力トランジスタの出力電圧が所定電圧以上低下したとき、前記検出信号を生成する第二の制御部を備えることを特徴とする定電圧電源回路。
- 請求項４に記載の定電圧電源回路において、前記第二の制御部は、前記出力トランジスタの出力電圧と所定のしきい値とを比較する比較器を含むことを特徴とする定電圧電源回路。
- 請求項３〜５のいずれか１項に記載の定電圧電源回路において、
前記過電流検出部は、
前記出力トランジスタに対しカレントミラー動作する第一のトランジスタと、
前記第一のトランジスタの出力電流を論理信号に変換する変換部とを含み、
前記第一の制御部は、
前記変換部に接続され、前記論理信号が前記所定時間以上過電流検出値に維持されているか否かを判定し、判定信号を生成する判定部と、
前記判定部に接続され、前記判定部の判定信号をラッチして前記検出信号を生成するラッチ部とを含むことを特徴とする定電圧電源回路。 - 定電圧電源回路において、
出力トランジスタと、
前記出力トランジスタに接続され、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧制御部と、
前記出力トランジスタに対しカレントミラー動作する第一のトランジスタと、
前記第一トランジスタに接続され、前記第一のトランジスタの出力電流に基づいて前記出力トランジスタに過電流が所定時間以上継続して流れたとき、過電流検出信号を生成する第一の過電流検出部と、
前記出力トランジスタに対しカレントミラー動作する第二のトランジスタと、
前記出力トランジスタ、前記第二のトランジスタ及び前記第一の過電流検出部に接続さ れ、前記過電流検出信号に応答して前記出力トランジスタのゲート電位を制御して前記出力トランジスタに流れる電流として所定の制限電流値の電流を出力させるよう制限するゲート電位制御部と、を備え、
前記ゲート電位制御部は、前記出力電圧が所定の電圧値まで上昇したことを検出して、前記定電圧制御部を定電圧動作に復帰させることを特徴とする定電圧電源回路。 - 請求項７に記載の定電圧電源回路において、
第一の過電流検出部は、
前記第一のトランジスタに接続され、前記第一のトランジスタの出力電流を論理信号に変換する変換部と、
前記変換部に接続され、前記論理信号が前記所定時間以上過電流検出値に維持されているか否かを判定し、判定信号を生成する判定部と、
前記判定部に接続され、前記判定部の判定信号をラッチして過電流検出信号を生成するラッチ部とを含むことを特徴とする定電圧電源回路。 - 請求項７に記載の定電圧電源回路は更に、前記定電圧制御部に接続され、前記出力トランジスタの出力電圧が所定電圧以上低下したとき、前記過電流検出信号を生成する第二の過電流検出部を備えることを特徴とする定電圧電源回路。
- 請求項７に記載の定電圧電源回路は更に、前記第一の過電流検出部及び前記ゲート電位制御部に接続され、前記過電流検出信号に応答して前記ゲート電位制御部を選択的に活性化するトランジスタを備えることを特徴とする定電圧電源回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2003/004968 WO2004095156A1 (ja) | 2003-04-18 | 2003-04-18 | 定電圧電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2004095156A1 JPWO2004095156A1 (ja) | 2006-07-13 |
| JP4124768B2 true JP4124768B2 (ja) | 2008-07-23 |
Family
ID=33307197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004571064A Expired - Lifetime JP4124768B2 (ja) | 2003-04-18 | 2003-04-18 | 定電圧電源回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7092226B2 (ja) |
| JP (1) | JP4124768B2 (ja) |
| TW (1) | TWI244582B (ja) |
| WO (1) | WO2004095156A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130016083A (ko) * | 2011-08-05 | 2013-02-14 | 세이코 인스트루 가부시키가이샤 | 볼티지 레귤레이터 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4614750B2 (ja) * | 2004-12-01 | 2011-01-19 | 富士通テン株式会社 | レギュレータ |
| JP2007082364A (ja) * | 2005-09-16 | 2007-03-29 | Rohm Co Ltd | 昇圧回路を有する電子回路とそれを有する電気機器 |
| JP4961739B2 (ja) * | 2005-12-27 | 2012-06-27 | ミツミ電機株式会社 | 電源回路及びその起動方法 |
| JP2008123276A (ja) * | 2006-11-13 | 2008-05-29 | Sharp Corp | 定電圧出力回路 |
| JP5082908B2 (ja) * | 2008-02-13 | 2012-11-28 | 富士通セミコンダクター株式会社 | 電源回路及びその過電流保護回路、並びに電子機器 |
| JP6030879B2 (ja) * | 2012-07-26 | 2016-11-24 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
| JP6079184B2 (ja) * | 2012-12-06 | 2017-02-15 | ミツミ電機株式会社 | レギュレータ回路 |
| WO2016037335A1 (en) * | 2014-09-11 | 2016-03-17 | Abb Technology Ltd | Protective circuit |
| KR20210011706A (ko) * | 2019-07-23 | 2021-02-02 | 매그나칩 반도체 유한회사 | 저전압 강하 레귤레이터 및 그 구동방법 |
| CN114825300B (zh) * | 2022-06-27 | 2022-10-04 | 深圳市芯卓微科技有限公司 | 限流延时电路和限流延时芯片 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4218647A (en) * | 1978-10-27 | 1980-08-19 | Burroughs Corporation | Voltage regulator with current limiting circuitry |
| JPH0592819A (ja) | 1991-09-30 | 1993-04-16 | Matsuji Nakagome | 真空式ローダーの落下口機構 |
| JPH0622447A (ja) | 1991-10-30 | 1994-01-28 | Fujitsu Ten Ltd | 自己復帰形過電流保護回路 |
| JPH0592819U (ja) * | 1992-04-28 | 1993-12-17 | シャープ株式会社 | 直流安定化回路 |
| JP3031080B2 (ja) * | 1992-09-24 | 2000-04-10 | 三菱電機株式会社 | 直流半導体遮断器 |
| JP2001025149A (ja) | 1999-07-09 | 2001-01-26 | Canon Inc | 過電流保護システムおよび過電流保護方法 |
| JP4386532B2 (ja) * | 2000-03-15 | 2009-12-16 | 新日本無線株式会社 | 電圧レギュレータ |
| JP2001333528A (ja) * | 2000-05-19 | 2001-11-30 | Denso Corp | 過電流保護装置 |
| JP2003033010A (ja) * | 2001-07-17 | 2003-01-31 | Sumitomo Metal Micro Devices Inc | 電源回路及びその保護回路と保護方法 |
-
2003
- 2003-04-18 TW TW092109093A patent/TWI244582B/zh not_active IP Right Cessation
- 2003-04-18 JP JP2004571064A patent/JP4124768B2/ja not_active Expired - Lifetime
- 2003-04-18 WO PCT/JP2003/004968 patent/WO2004095156A1/ja active Application Filing
-
2005
- 2005-03-11 US US11/076,940 patent/US7092226B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130016083A (ko) * | 2011-08-05 | 2013-02-14 | 세이코 인스트루 가부시키가이샤 | 볼티지 레귤레이터 |
| KR101939843B1 (ko) | 2011-08-05 | 2019-01-17 | 에이블릭 가부시키가이샤 | 볼티지 레귤레이터 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050151522A1 (en) | 2005-07-14 |
| WO2004095156A1 (ja) | 2004-11-04 |
| JPWO2004095156A1 (ja) | 2006-07-13 |
| TW200422809A (en) | 2004-11-01 |
| TWI244582B (en) | 2005-12-01 |
| US7092226B2 (en) | 2006-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7092226B2 (en) | Constant-voltage power supply circuit | |
| JP5516320B2 (ja) | レギュレータ用半導体集積回路 | |
| US8018214B2 (en) | Regulator with soft-start using current source | |
| JP3710469B1 (ja) | 電源装置、及び携帯機器 | |
| JP2021518061A (ja) | 低静止電流負荷スイッチ | |
| JP6894287B2 (ja) | デュアル入力電力管理方法およびシステム | |
| US9063558B2 (en) | Current limiting circuit configured to limit output current of driver circuit | |
| TW201107920A (en) | Voltage regulator | |
| JP2006512632A (ja) | 電圧ダウンコンバータのためのパワーオン管理 | |
| JP6376961B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP4169670B2 (ja) | 出力制御回路と定電圧源ｉｃおよび電子機器 | |
| JP2006325339A (ja) | 電源制御回路 | |
| JP2009296714A (ja) | 低電圧検出回路および電源制御用半導体集積回路 | |
| JP4742455B2 (ja) | レギュレータ回路 | |
| JP2000194431A (ja) | 安定化電源回路 | |
| JP5767855B2 (ja) | レギュレータ回路 | |
| JP2009123172A (ja) | 定電圧回路 | |
| TW202328849A (zh) | 低壓降穩壓系統及其控制方法 | |
| US8872490B2 (en) | Voltage regulator | |
| US20130241508A1 (en) | Voltage regulator | |
| JP5640441B2 (ja) | 直流電源装置およびレギュレータ用半導体集積回路 | |
| JP5482419B2 (ja) | レギュレータ用半導体集積回路 | |
| US20100019820A1 (en) | Digital control system and method | |
| JP2001257572A (ja) | スイッチング素子駆動回路装置およびそれを用いた電子機器 | |
| JP5759787B2 (ja) | 温度検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080502 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4124768 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |