JP6894287B2 - デュアル入力電力管理方法およびシステム - Google Patents

デュアル入力電力管理方法およびシステム Download PDF

Info

Publication number
JP6894287B2
JP6894287B2 JP2017094494A JP2017094494A JP6894287B2 JP 6894287 B2 JP6894287 B2 JP 6894287B2 JP 2017094494 A JP2017094494 A JP 2017094494A JP 2017094494 A JP2017094494 A JP 2017094494A JP 6894287 B2 JP6894287 B2 JP 6894287B2
Authority
JP
Japan
Prior art keywords
input terminal
signal
voltage
input
priority
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017094494A
Other languages
English (en)
Other versions
JP2018160224A (ja
Inventor
グオシン・リ
クァンワン・リウ
Original Assignee
オーツー マイクロ， インコーポレーテッド
オーツー マイクロ， インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オーツー マイクロ， インコーポレーテッド, オーツー マイクロ， インコーポレーテッド filed Critical オーツー マイクロ， インコーポレーテッド
Publication of JP2018160224A publication Critical patent/JP2018160224A/ja
Application granted granted Critical
Publication of JP6894287B2 publication Critical patent/JP6894287B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

携帯電話、ラップトップコンピュータ、カメラレコーダ、または他のモバイルバッテリ駆動装置のような、幾つかの電子装置またはシステムは、比較的正確かつ安定した直流(DC)電圧を提供するための低ドロップアウト(LDO)電圧調整器を含む。
図1Aは、従来からのデュアル入力電力管理システムを示す。図1Aに示されるように、2つの入力端子IN1およびIN2は、それぞれのダイオードを介してLDO電圧調整器に接続されている。LDO電圧調整器は、入力端子IN1およびIN2からより大きい入力電圧を選択し、出力端子OUT上の出力電圧VOUTをマイクロプロセッサ(MCU)に提供する。しかし、これは入力優先設定およびイネーブル設定ができない。
別の従来スキームは、1つのLDO電圧調整器と、MCUによって制御される複数の入力電力経路選択スイッチとを利用することである。図1Bに示されるように、デュアル入力端子IN1およびIN2を有する電力管理システムは、LDO電圧調整器、補助回路、およびMCUを含む。LDO電圧調整器は、出力端子OUT上の出力電圧VOUTをMCUに提供する。補助回路は、入力端子IN1および/またはIN2が電源を有するかどうかを監視して電源情報をMCUに提供する。MCUは、電源情報に従ってイネーブル信号EN1およびEN2を生成して、スイッチ1およびスイッチ2(例えば、パワースイッチチップ)を選択的にイネーブルまたはディセーブルする。このようにして、対応する電源(例えば、入力端子IN1またはIN2からの電源)がLDO電圧調整のために選択され、これにより、単一の出力端子OUT上に出力電圧VOUTを生成する。しかし、このスキームは、MCUが複数の入出力インターフェース(I/O)と適切なファームウェアを有して、それらの別々のコンポーネントを制御することを必要とする。したがって、これは、高コストで、高電力消費で、複雑性の高い解決策であり大きなプリント回路基板(PCB)スペースを必要とする。さらに、MCUは、入力端子IN1およびIN2が電源を有するかどうかを判定するための補助回路を必要とするため、電力管理システムは、電力モード転換の間、信頼に欠く。
本発明による実施形態は、改善されたデュアル入力電力管理方法およびシステムを提供する。
一実施形態において、本発明は、第1の入力端子が電源を有するかどうか、および第2の入力端子が電源を有するかどうかを監視するステップと、これに応じて、第1のモニタ信号および第2のモニタ信号を生成するステップと、第1の入力端子および第2の入力端子の入力優先を決定するために、第1のモニタ信号、第2のモニタ信号、およびイネーブル信号に基づいて優先信号を生成するステップと、出力電圧を示すフィードバック信号と基準信号とに基づいて、制御信号を生成するステップと、優先信号および制御信号に基づいて出力電圧を調整するステップとを含むデュアル入力電力管理方法を提供する。
一実施形態において、本発明は、デュアル入力電力調整器を含むデュアル入力電力管理システムを提供し、デュアル入力電力調整器は、第1の入力端子が電源を有するかどうか、および第2の入力端子が電源を有するかどうかを監視し、これに応じて、第1のモニタ信号および第2のモニタ信号を生成し、第1のモニタ信号、第2のモニタ信号、およびイネーブル信号に基づいて優先信号を生成して、第1の入力端子および第2の入力端子の入力優先を決定するように構成された優先決定モジュールと、出力電圧を示すフィードバック信号を生成するように構成されたフィードバックモジュールと、フィードバックモジュールに結合され、かつフィードバック信号および基準信号に基づいて制御信号を生成するように構成された比較モジュールと、優先決定モジュールおよび比較モジュールに結合され、かつ優先信号および制御信号に基づいて出力電圧を調整するように構成された出力段階モジュールとを含む。
有利に、本発明による実施形態において、デュアル入力電力管理方法およびシステムは、低コストでかつ効率の高い方法において入力優先設定を実現することができ、信頼できかつ安定した出力をさらに提供することができる。
図面を参照しながら、以下の詳細な説明が進むにつれ、請求された主題の実施形態の特徴および利点が明らかとなるだろう。類似の参照番号は類似の部分を示す。
従来からのデュアル入力電力管理システムを示すブロック図である。 従来からのデュアル入力電力管理システムを示すブロック図である。 本発明の一実施形態による、デュアル入力電力管理システムを示すブロック図である。 本発明の一実施形態による、デュアル入力電力調整器を示すブロック図である。 本発明の一実施形態による、図3の優先決定モジュールを示すブロック図である。 本発明の一実施形態による、図3の出力段階モジュールを示すブロック図である。 本発明の一実施形態による、デュアル入力電力管理方法を示すフローチャートである。
本発明の実施形態を詳細に参照する。本発明がこれらの実施形態と併せて説明される一方で、その説明が、本発明をこれらの実施形態に限定することを意図しないことが理解されよう。それだけでなく、本発明は、添付の特許請求の範囲によって定義される本発明の趣旨および範囲内に含まれる、代替物、変更物、および等価物を対象に含めることが意図される。
さらに、本発明の以下の詳細な説明において、本発明の十分な理解を与えるために、数多くの具体的な詳細が説明される。しかし、本発明がこれらの特定の詳細がなくとも実施可能であることは当業者によって認識されよう。他の例において、本発明の態様を不必要に不明瞭にしないように、周知の方法、手続、コンポーネント、および回路は、詳細には説明しない。
図2は、本発明の一実施形態による、デュアル入力電力管理システム200を示すブロック図である。図1Aおよび図1Bにおける従来からのデュアル入力電力管理システムとは異なり、図2のデュアル入力電力管理システム200は、デュアル入力電力調整器210、プロセッサ(例えば、MCU 220)、およびフィルタコンデンサCIN1, CIN2, COUTを含み、補助回路または別個のLDO電圧調整器を必要としない。デュアル入力電力調整器210は、出力端子OUT上の出力電圧VOUT、およびパワーグッド信号PGをMCU 220に提供する。MCU 220は、イネーブル信号ENをデュアル入力電力調整器210に提供する。
具体的には、デュアル入力電力調整器210は、第1の入力端子IN1(例えば、6V)が電源を有するかどうか、および第2の入力端子IN2(例えば、4.5V)が電源を有するかどうかを監視し、これに応じて、第1のモニタ信号および第2のモニタ信号を生成する。より具体的には、第1の入力端子IN1上で検出された第1の入力電圧VIN1が所定の閾値よりも大きい場合、第1のモニタ信号は、第1の入力端子IN1が電源を有することを示す、第1の状態(例えば、高レベル)にある。第1の入力端子IN1上で検出された第1の入力電圧VIN1が所定の閾値よりも小さい場合、第1のモニタ信号は、第1の入力端子IN1が電源を有さないことを示す、第2の状態(例えば、低レベル)にある。同様に、第2の入力端子IN2上で検出された第2の入力電圧VIN2が所定の閾値よりも大きい場合、第2のモニタ信号は、第2の入力端子IN2が電源を有することを示す、第1の状態(例えば、高レベル)にある。第2の入力端子IN2上で検出された第2の入力電圧VIN2が所定の閾値よりも小さい場合、第2のモニタ信号が、第2の入力端子IN2が電源を有さないことを示す、第2の状態(例えば、低レベル)にある。MCU 220は、イネーブル信号EN(第1のモニタ信号および第2のモニタ信号と組み合わせて使用可能)をデュアル入力電力調整器210に提供し、デュアル入力電力調整器210を、正常動作モード(例えば、5マイクロアンペア(μA)の電流を消費する)、またはシャットダウンまたは低電流モード(例えば、わずか1μAの電流を消費する)に入れる。第1のモニタ信号、第2のモニタ信号、およびイネーブル信号ENに基づいて、デュアル入力電力調整器210は、第1の入力端子IN1および第2の入力端子IN2の入力優先を決定し、これに応じて、出力端子OUT上に出力電圧VOUTを生成する。より詳細は表1で以下与える。本発明は、表1の優先決定ロジックと併せて説明されるが、本発明はそれに限定されない。一方で、本発明は他の適切な優先決定ロジックも対象に含める。
Figure 0006894287
表1に示されるように、一実施例において、入力端子IN1が電源を有し(“Input”として示される)、かつ入力端子IN2が電源を有さない(“N/A”として示される)場合、入力優先が入力端子IN1にセットされ、出力はイネーブル信号ENにさらに依存する。より具体的には、表1の1番目の行に示されるように、入力端子IN1が電源を有し、入力端子IN2が電源を有さず、かつイネーブル信号ENが低レベルにある(例えば、ディセーブル)場合、デュアル入力電力調整器210はシャットダウンまたは低電流モードに入り、出力端子OUT上の出力電圧VOUTの生成を停止する(例えば、出力無しで、“N/A”として示される)。表1の2番目の行に示されるように、入力端子IN1が電源を有し、入力端子IN2が電源を有さず、イネーブル信号ENが高レベルにある場合、デュアル入力電力調整器210が正常動作モードに入り、入力端子IN1上の入力電圧VIN1を出力端子OUT上の出力電圧VOUTに変換する(例えば、出力有りで、“Output”として示される)。
表1の3番目および4番目の行に示されるように、入力端子IN2が電源が有する場合、入力優先が入力端子IN2にセットされ、入力端子IN2上の入力電圧VIN2は、入力端子IN1が電源を有するか否かに関係なく、かつイネーブル信号ENが高レベルまたは低レベルにあるか否かに関係なく、出力端子OUT上の出力電圧VOUTに変換される(例えば、出力有り)。
生成された出力端子OUT上の出力電圧VOUTに従って、デュアル入力電力調整器210は、パワーグッド信号PGをMCU 220に提供する。例えば、出力端子OUT上の出力電圧VOUTが正常範囲にある場合、パワーグッド信号PGは、出力端子OUTに接続された外部抵抗器によってハイにプルされる。その一方で、出力端子OUT上の出力電圧VOUTが正常範囲外にある場合、パワーグッド信号PGはローにプルされる。パワーグッド信号PGは、出力端子OUT上の出力電圧VOUTがステーブルまたはレディであるかどうかを示すように構成可能であり、プロセッサ(例えば、MCU 220)のリセット信号としても使用可能である。
上記例では、第2の入力端子IN2の優先順位が第1の入力端子IN1の優先順位よりも大きいが、代わりに第1の入力端子IN1の優先順位を第2の入力端子IN2の優先順位よりも高く設計することも可能である。
有利に、本発明によるデュアル入力電力調整器210は、正常動作モード、およびシャットダウンモードの2つのモードを有する。正常動作モードでは、上記表1の優先決定ロジックに従って、第1のモニタ信号、第2のモニタ信号、およびイネーブル信号ENに基づいて、デュアル入力電力調整器210は、第1の入力端子IN1および第2の入力端子IN2の入力優先を決定し、これに応じて、出力端子OUT上に出力電圧VOUTを生成する。正常動作モードにおいて、デュアル入力電力調整器210は、比較的大きい電流(例えば、5μA)を消費し得る。シャットダウンまたは低電流モードでは、デュアル入力電力調整器210は、MCU 220のイネーブル信号ENによってディセーブルされ、従って、出力端子OUT上の出力電圧VOUTの生成を停止する。シャットダウンまたは低電流モードでは、デュアル入力電力調整器210は、比較的小さい電流(例えば、1μA)を消費するだけである。
図3は、本発明の一実施形態による、デュアル入力電力調整器210を示すブロック図である。デュアル入力電力調整器210(例えば、LDO電圧調整器)は、入力端子IN1および/またはIN2から受信した入力電圧または電源電圧VIN1もしくはVIN2を出力端子OUT上の出力電圧VOUTに変換することができる。図3の例では、デュアル入力電力調整器210は、優先決定モジュール310、出力段階モジュール320、フィードバックモジュール330、比較モジュール(例えば、誤差増幅器340)、電力状態モジュール350、および保護モジュール360を含むことができる。一実施形態において、デュアル入力電力調整器210は、補償回路(図示せず)をさらに含むことできる。別の実施形態において、補償回路は、デュアル入力電力調整器210の外側に配置可能である。
出力段階モジュール320は、デュアル入力電力調整器210の入力端子IN1およびIN2に結合され、入力電圧VIN1および/またはVIN2を受信して、出力電圧VOUTをデュアル入力電力調整器210の出力端子OUTに提供するように構成可能である。出力段階モジュール320は、優先決定モジュール310からの優先信号PRIおよび誤差増幅器340からの制御信号CTRによって制御される。優先信号PRIは、第1のモニタ信号、第2のモニタ信号、およびイネーブル信号ENに基づくものであり、図4および5と併せて以下でさらに論じられる。制御信号CTRは、出力電圧VOUTを示すフィードバック信号FBと基準信号REFとの間の差に基づく。例えば、制御信号の大きさは、フィードバック信号FBと基準信号REFとの間の差に比例する。
優先決定モジュール310は、第1の入力端子IN1が電源を有するかどうか、および第2の入力端子IN2が電源を有するかどうかを監視して、これに応じて上述のように、第1のモニタ信号および第2のモニタ信号を生成するように構成可能である。さらに、優先決定モジュール310は、第1のモニタ信号、第2のモニタ信号、および受信されたイネーブル信号ENに基づいて、第1の入力端子IN1および第2の入力端子IN2の入力優先を決定する。上記表1を参照して説明したように、優先決定モジュール310が、入力端子IN1が電源を有しかつ入力端子IN2が電源を有さないことを検出または判定し(例えば、入力電圧と所定の閾値とを比較することによって)、なおかつイネーブル信号ENが低レベルにある(例えば、ディセーブル)場合、優先決定モジュール310は、優先信号PRIを生成して、デュアル入力電力調整器210をシャットダウンまたは低電流モードに入れて、出力端子OUT上の出力電圧VOUTの生成を停止する(例えば、出力無し)。優先決定モジュール310が、入力端子IN1が電源を有しかつ入力端子IN2が電源を有さないことを検出または判定し(例えば、入力電圧と所定の閾値とを比較することによって)、なおかつイネーブル信号ENが高レベルにある(例えば、イネーブル)場合、優先決定モジュール310は、優先信号PRIを生成し、入力優先を入力端子IN1にセットして、デュアル入力電力調整器210を正常動作モードに入れて、入力端子IN1上の入力電圧VIN1を出力端子OUT上の出力電圧VOUTに変換する(例えば、出力無し)。入力端子IN2が電源を有する場合、優先決定モジュール310は、優先信号PRIを生成して、入力端子IN1が電源を有するか否かに関係なく、かつイネーブル信号ENが高レベルまたは低レベルにあるか否かに関係なく、入力優先を入力端子IN2にセットし、デュアル入力電力調整器210は、正常動作モードに入り、入力端子IN2上の入力電圧VINを出力端子OUT上の出力電圧VOUTに変換する(例えば、出力無し)。
出力端子OUTに結合されたフィードバックモジュール330は、出力電圧VOUTを示すフィードバック信号FBを生成するように構成される。例えば、フィードバックモジュール330は、出力電圧VOUTをフィードバック信号FBに変換するように構成された分圧器(例えば、抵抗器)を含むことができる。フィードバックモジュール330に結合された電力状態モジュール350は、フィードバックモジュール330によって感知された出力電圧VOUTに従って、パワーグッド信号PGを生成するように構成される。例えば、出力端子OUT上の出力電圧VOUTが正常範囲にある場合、パワーグッド信号PGは、出力端子OUTに接続された外部抵抗器によってハイにプルされ、出力端子OUT上の出力電圧VOUTが正常範囲外にある場合、パワーグッド信号PGはローにプルされる。パワーグッド信号PGは、出力端子OUT上の出力電圧VOUTがステーブルまたはレディかどうかを示すように構成可能であり、MCU 220のリセット信号としても使用可能である。フィードバックモジュール330に結合された誤差増幅器340は、基準信号REF(例えば、バンドギャップ基準電圧)と、出力電圧VOUTを示すフィードバック信号FBとを比較して、比較結果に従って制御信号CTRを生成して、出力段階モジュール320を制御するように構成される。出力端子OUT上に正確かつ安定した出力電圧VOUTを生成するために、出力段階モジュール320、フィードバックモジュール330、および誤差増幅器340は、フィードバックループを形成する。
上述のように、優先信号PRIおよび制御信号CTRに基づいて、出力段階モジュール320は、入力端子IN1またはIN2を入力優先として選択し、それに応じて、入力電圧VIN1またはVIN2を出力端子OUT上の出力電圧VOUTを調整する。
誤差増幅器340はさらに、保護モジュール360に結合可能である。保護モジュール360は、低電圧ロックアウト(UVLO)保護、過温度保護、および過電流保護を提供することができるが、これらに限定されない。
UVLO保護に関して、保護モジュール360は、様々な電力条件に従って、デュアル入力電力調整器210内の1つまたは複数のコンポーネントを選択的にターンオンまたはターンオフすることができる。例えば、入力端子IN1およびIN2上の電圧の両方が、プリセット電圧低下ロックアウト閾値(予め設定された低電圧ロックアウト閾値)よりも小さい場合、保護モジュール360は、シャットダウン信号を生成して、デュアル入力電力調整器210内のコンポーネント(例えば、1つもしくは複数のコンポーネントまたは全コンポーネント)をターンオフする。入力端子IN1またはIN2上の電圧が、プリセット電圧低下ロックアウト閾値よりも大きい場合、保護モジュール360は、シャットダウン信号の生成を停止して、デュアル入力電力調整器210内のコンポーネント(例えば、1つもしくは複数のコンポーネントまたは全コンポーネント)をターンオンする。
過温度保護に関して、保護モジュール360はデュアル入力電力管理システム200へのダメージを過温度保護によって防ぐことができる。例えば、デュアル入力電力管理システム200の温度がプリセット温度閾値よりも大きい場合、保護モジュール360は、システム温度がプリセット温度閾値に下がるまで、シャットダウンされたデュアル入力電力調整器210内のコンポーネント(例えば、1つまたは複数のコンポーネント、または全コンポーネント)をターンオフする。
保護モジュール360は、デュアル入力電力管理システム200のための過電流保護を提供することができる。出力段階モジュール320(例えば、図5における出力段階ユニット510または520)を流れる電流が、プリセット電流閾値よりも大きい場合、保護モジュール360は、制御信号を誤差増幅器340に送信して、出力段階モジュール320を流れる電流を減少させる。例えば、出力端子OUT上の出力電圧VOUTが減少するのに従ってプリセット電流閾値は減少する。出力端子OUTが接地されている場合(例えば、VOUTがゼロに等しい)、プリセット電流閾値は最小となる。
図4は、図3の優先決定モジュール310の一実施形態を示すブロック図である。図4の例において、優先決定モジュール310は、分圧器411および421、誤差増幅器413および423、ならびに決定ユニット430を含むことができる。分圧器411および421は、入力端子IN1およびIN2にそれぞれ接続される。
第1の入力端子IN1に接続された第1の決定経路に対して、分圧器411は、入力端子IN1上の入力電圧VIN1を分圧電圧V1’に変換するように構成される。誤差増幅器413は、分圧電圧V1’とプリセットモニタ閾値TH1とを比較して、第1のモニタ信号415を生成する。一実施形態において、分圧電圧V1’がプリセットモニタ閾値TH1よりも大きい場合、第1のモニタ信号415は、第1の入力端子IN1が電源を有することを示す、第1の状態(例えば、高レベル)にある。分圧電圧V1’がプリセットモニタ閾値TH1よりも小さい場合、第1のモニタ信号415は、第1の入力端子IN1が電源を有さないことを示す、第2の状態(例えば、低レベル)にある。
同様に、第2の入力端子IN2に接続された第2の決定経路に対して、分圧器421は、入力端子IN2上の入力電圧VIN2を分圧電圧V2’に変換するように構成される。誤差増幅器423は、分圧電圧V2’と別の所定のモニタ閾値TH2とを比較して、第2のモニタ信号425を生成する。一実施形態において、分圧電圧V2’が所定のモニタ閾値TH2よりも大きい場合、第2のモニタ信号425は、第2の入力端子IN2が電源を有することを示す、第1の状態(例えば、高レベル)にある。分圧電圧V2’が所定のモニタ閾値TH2よりも小さい場合、第2のモニタ信号425は、第2の入力端子IN2が電源を有さないことを示す、第2の状態(例えば、低レベル)にある。
所定のモニタ閾値TH1およびTH2は、同じであっても(例えば、両方とも1.2Vに等しい)、または互いに異なっても良い。さらに、分圧器411および421の抵抗比は、同じであっても、または互いに異なっても良い(例えば、それぞれ1:4と1:3)。これらの値は単に例であり、本発明は限定されない。
決定ユニット430は、第1のモニタ信号415(第1の入力端子IN1が電源を有するかどうかを示す)と、第2のモニタ信号425(第2の入力端子IN2が電源を有するかどうかを示す)と、MCU 220からのイネーブル信号ENとを受信する。決定ユニット430は、優先信号PRIを生成して、第1の入力端子IN1および第2の入力端子IN2の入力優先を決定する。例えば、第1のモニタ信号415、第2のモニタ信号425、およびイネーブル信号ENに基づいて、決定ユニット430は、第1の入力端子IN1および第2の入力端子IN2の入力優先を決定し、第1の入力端子IN1または第2の入力端子IN2を入力として選択し、優先信号PRIを生成して出力段階モジュール320を制御する。一例において、例えば図4および図5の例において、優先信号PRIは、2つの別個の信号PRI1およびPRI2を含み、図5における出力段階ユニット510または520をそれぞれ制御する。優先信号PRI1がアサートされた場合、入力優先は入力端子IN1にセットされ、優先信号PRI2がアサートされた場合、入力優先は入力端子IN2にセットされる。しかし、本発明はこのタイプの実装に限定されない。例えば、単一の優先信号は、2つのバイナリビット(例えば、00は、入力端子が入力として選択されてないことを示し、01は、第1の入力端子IN1が入力として選択されることを示し、10は、第2の入力端子IN2が入力として選択されることを示す)を含むことができ、それらのビットの値は、出力段階モジュール320を制御するために使用可能である。出力段階モジュール320は、優先信号PRI1およびPRI2に基づいて、対応する入力電圧VIN1またはVIN2を出力端子OUT上の出力電圧VOUTに変換することができる。決定ロジックの一例は、上述の表1に与えられている。
図5は、図3の出力段階モジュール320の一実施形態を示すブロック図である。一実施形態において、出力段階モジュール320は、入力端子IN1およびIN2にそれぞれ接続された、出力段階ユニット510および520を含む。出力段階ユニット510は、p型金属酸化膜半導体(PMOS)トランジスタ512および514によって形成された電流ミラーであっても良い。スイッチトランジスタ(例えば、n型MOSトランジスタ)531は、出力段階ユニット510に接続され、優先決定モジュール310からの優先信号PRI1によって制御される。優先信号PRI1が入力優先を入力端子IN1にセットした場合、スイッチトランジスタ531はターンオンされ、出力段階ユニット510はアクティベートされる。上述の通り、出力段階モジュール320が、信号の値を決定しかつその値に基づいて入力端子IN1およびIN2の何れかが選択されるかを決定する回路(図示せず)を含む場合において、単一の優先信号PRIが使用可能である。誤差増幅器340からの制御信号CTRの制御電流ICTRに従って、出力段階ユニット510は、出力端子OUT上に出力電流IOUT1を生成する。同様に、出力段階ユニット520は、PMOSトランジスタ522および524によって形成された電流ミラーであっても良い。スイッチトランジスタ(例えば、NMOSトランジスタ)532は、出力段階ユニット520に接続され、かつ優先決定モジュール310からの優先信号PRI2によって制御される。優先信号PRI2が入力優先を入力端子IN2にセットした場合、スイッチトランジスタ532はターンオンされ、出力段階ユニット520はアクティベートされる。誤差増幅器340からの制御信号CTRの制御電流ICTRに従って、出力段階ユニット520は出力端子OUT上に出力電流IOUT2を生成する。電流ミラーの割合は事前に設定可能である。
デュアル入力電力調整器210の動作を図4および5を参照しながら説明する。
一実施例において、第1のモニタ信号415が、入力端子IN1が電源を有することを示し、かつ第2のモニタ信号425が、入力端子IN2が電源を有さないことを示した場合、決定ユニット430は入力優先を入力端子IN1にセットし、出力はイネーブル信号ENにさらに依存する。より具体的には、入力端子IN1が電源を有し、入力端子IN2が電源を有さず、かつイネーブル信号ENが低レベル(例えば、ディセーブル)にある場合、デュアル入力電力調整器210はシャットダウンまたは低電流モードに入り、出力端子OUT上の出力電圧VOUTの生成を停止する(例えば、出力無し)。この状況において、優先信号PRI1はスイッチトランジスタ531をターンオフし、優先信号PRI2はスイッチトランジスタ532をターンオフする。このようにして、出力段階ユニット510および520はディセーブルされる。対照的に、入力端子IN1が電源を有し、入力端子IN2が電源を有さず、かつイネーブル信号ENが高レベルにある場合、デュアル入力電力調整器210は正常動作モードに入り、入力端子IN1上の入力電圧VIN1を出力端子OUT上の出力電圧VOUTに変換する(例えば、出力有り)。この状況において、優先信号PRI1はスイッチトランジスタ531をターンオンし、優先信号PRI2はスイッチトランジスタ532をターンオフする。このようにして、出力段階ユニット510はアクティベートされ、出力段階ユニット520はディセーブルされる。出力段階ユニット510は制御電流ICTRに従って出力電流IOUT1を生成する。
第2のモニタ信号425が、入力端子IN2が電源を有することを示した場合、入力端子IN1が電源を有するか否かに関係なく、さらにイネーブル信号ENが高レベルまたは低レベルであるか否かに関係なく、入力優先は入力端子IN2にセットされ、デュアル入力電力調整器210は正常動作モードに入り、入力端子IN2上の入力電圧VIN2は、出力端子OUT上の出力電圧VOUT(例えば、出力有り)に変換される。この状況において、優先信号PRI1はスイッチトランジスタ531をターンオフし、優先信号PRI2はスイッチトランジスタ532をターンオンする。このようにして、出力段階ユニット510はディセーブルされ、出力段階ユニット520がアクティブにされる。出力段階ユニット520は、制御電流ICTRに従って出力電流IOUT2を生成する
さらに、制御信号CTR(例えば、制御電流ICTRの量/レベル)は、基準信号REF(例えば、バンドギャップ基準電圧)と出力電圧VOUTを示すフィードバック信号FBとの間の差分量を示すことができる。したがって、出力電流(IOUT1またはIOUT2)および出力電圧VOUTが調整される。出力端子OUT上に正確かつ安定した出力電圧VOUTを生成するために、出力段階モジュール320、フィードバックモジュール330、および誤差増幅器340は、フィードバックループを形成する。
図6は、本発明の一実施形態によるデュアル入力電力管理方法600を示すフローチャートである。図6は、図1〜図5と組み合わせて説明される。
ステップ610は、第1の入力端子が電源を有するかどうか、および第2の入力端子が電源を有するかどうかを監視するステップと、これに応じて、上述した第1のモニタ信号および第2のモニタ信号を生成するステップとを含む。例えば、デュアル入力電力調整器210は、第1の入力端子IN1(例えば、6V)が電源を有するかどうか、および第2の入力端子IN2(例えば、4.5V)が電源を有するかどうかを監視し、これに応じて、上述した第1のモニタ信号および第2のモニタ信号を生成する。
ステップ620は、第1の入力端子および第2の入力端子の入力優先を決定するために、第1のモニタ信号、第2のモニタ信号、およびイネーブル信号に基づいて、優先信号(例えば、2つの別々の優先信号PRI1およびPRI2を含む優先信号PRI)を生成するステップを含む。例えば、一実施形態において、入力端子IN1が電源を有し入力端子IN2が電源を有さない場合、入力優先は、入力端子IN1にセットされ、出力はさらにイネーブル信号ENに依存する。より具体的には、入力端子IN1が電源を有し、入力端子IN2が電源を有さず、かつイネーブル信号ENが低レベルにある(例えば、ディセーブル)場合、デュアル入力電力調整器210は、シャットダウンまたは低電流モードに入り、出力端子OUT上の出力電圧VOUTの生成を停止する(例えば、出力無し)。対照的に、入力端子IN1が電源を有し、入力端子IN2が電源を有さず、かつイネーブル信号ENが高レベルにある場合、デュアル入力電力調整器210は、正常動作モードに入り、入力端子IN1上の入力電圧VIN1を出力端子OUT上の出力電圧VOUTに変換する(例えば、出力有り)。
入力端子IN2が電源を有する場合、入力端子IN1が電源を有するか否かに関係なく、またはイネーブル信号ENが高レベルもしくは低レベルにあるかどうかに関係なく、入力優先は入力端子IN2にセットされ、入力端子IN2上の入力電圧VIN2は、出力端子OUT上の出力電圧VOUT(すなわち、出力有り)に変換される。
ステップ630は、出力電圧を示すフィードバック信号と基準信号とに基づいて、制御信号を生成するステップを含む。一実施形態において、誤差増幅器340は、基準信号REF(例えば、バンドギャップ基準電圧)と、出力電圧VOUTを示すフィードバック信号FBとを比較し、比較結果に従って制御信号CTRを生成する。出力端子OUT上に正確かつ安定した出力電圧VOUTを生成するために、出力段階モジュール320、フィードバックモジュール330、および誤差増幅器340は、フィードバックループを形成する。
ステップ640は、優先信号および制御信号に基づいて、出力電圧を調整するするステップを含む。一実施形態において、優先信号PRIおよび制御信号CTRに基づいて、出力段階モジュール320は、入力端子IN1またはIN2を入力優先として選択し、これに応じて、入力電圧VIN1またはVIN2を出力端子OUT上の出力電圧VOUTに調整する。
上記の説明では、第2の入力端子の優先順位が第1の入力端子の優先順位よりも高いが、本発明はこれに限定されず、代わりに第1の入力端子の優先順位が第2の入力端子の優先順位よりも高くても良い。
有利に、本発明によるデュアル入力電力調整器210は、正常動作モードおよびシャットダウンモードの少なくとも2つのモードを有する。正常動作モードにおいて、表1の優先決定ロジックによれば、第1のモニタ信号、第2のモニタ信号、およびイネーブル信号ENに基づいて、デュアル入力電力調整器210は、第1の入力端子IN1および第2の入力端子IN2の入力優先を決定し、これに応じて出力端子OUT上に出力電圧VOUTを生成する。この状況において、デュアル入力電力調整器210は、比較的大きい電流(例えば、5μA)を消費する。シャットダウンモードにおいて、デュアル入力電力調整器210は、MCU 220のイネーブル信号ENによってディセーブルされ、従って、出力端子OUT上の出力電圧VOUTの生成を停止する。このとき、デュアル入力電力調整器210は、比較的小さい電流(例えば、1μA)を消費するだけである。
上述の説明および図面が本発明の実施形態を表す一方で、添付の特許請求の範囲において定義される本発明の原理の趣旨および範囲から逸脱することなく、様々な追加、変更、代用が為され得ることが理解されよう。本発明は、本発明の原理から逸脱することなく特定の環境および動作要件に対して部分的に適合される、形状、構造、配置、比率、材料、要素、およびコンポーネントの多くの変更を用いるか、あるいは本発明の実施において使用することができることを、当業者は理解するであろう。したがって、ここで開示された実施形態は全ての事項において例示的であって限定的でないものとして考慮されるものであり、本発明の範囲は、添付の特許請求の範囲およびその法的な等価物によって示され、かつ上述の説明には限定されない。
210 デュアル入力電力調整器
320 出力段階モジュール
411, 421 分圧器
413, 423 誤差増幅器
415 第1のモニタ信号
425 第2のモニタ信号
510, 520 出力段階ユニット
512, 514, 522, 524 PMOSトランジスタ
531, 532 スイッチトランジスタ
CIN1, CIN2, COUT フィルタコンデンサ
CTR 制御信号
EN, EN1, EN2 イネーブル信号
FB フィードバック信号
IN1, IN2 入力端子
ICTR 制御電流
IOUT1, IOUT2 出力電流
OUT 出力端子
PG パワーグッド信号
PRI, PRI1, PRI2 優先信号
REF 基準信号
TH1, TH2 プリセットモニタ閾値
V1’, V2’ 分圧電圧

Claims (18)

  1. デュアル入力電力管理方法であって、
    第1の入力端子が電源を有するかどうか、および第2の入力端子が電源を有するかどうかを監視するステップと、これに応じて第1のモニタ信号および第2のモニタ信号を生成するステップと、
    前記第1の入力端子および前記第2の入力端子の入力優先を決定するために、前記第1のモニタ信号、前記第2のモニタ信号、およびイネーブル信号に基づいて、優先信号を生成するステップと、
    出力電圧を示すフィードバック信号と基準信号とに基づいて、制御信号を生成するステップと、
    前記優先信号および前記制御信号に基づいて、前記出力電圧を調整するステップとを含む方法であって、
    前記優先信号を生成するステップが、
    前記第1のモニタ信号が、前記第1の入力端子が前記電源を有することを示し、前記第2のモニタ信号が、前記第2の入力端子が前記電源を有さないことを示し、かつ前記イネーブル信号が第1の状態にある場合、前記出力電圧の生成を停止するステップと、
    前記第1のモニタ信号が、前記第1の入力端子が前記電源を有することを示し、前記第2のモニタ信号が、前記第2の入力端子が前記電源を有さないことを示し、かつ前記イネーブル信号が第2の状態にある場合、前記入力優先を前記第1の入力端子にセットするとともに前記第1の入力端子上の第1の入力電圧を前記出力電圧に変換するステップとを含む、
    方法。
  2. 前記監視するステップが、
    前記第1の入力端子上の第1の入力電圧を第1の分圧電圧に変換するステップと、
    前記第1の分圧電圧と第1のプリセットモニタ閾値とを比較するステップと、これに応じて前記第1のモニタ信号を生成するステップと、
    前記第2の入力端子上の第2の入力電圧を第2の分圧電圧に変換するステップと、
    前記第2の分圧電圧と第2のプリセットモニタ閾値とを比較するステップと、これに応じて前記第2のモニタ信号を生成するステップとを含む、請求項１に記載の方法。
  3. 前記優先信号を生成するステップが、
    前記第2のモニタ信号が、前記第2の入力端子が前記電源を有することを示した場合、前記入力優先を前記第2の入力端子にセットするとともに、前記第2の入力端子上の第2の入力電圧を前記出力電圧に変換するステップを含む、請求項１に記載の方法。
  4. 前記出力電圧に従ってパワーグッド信号を生成するステップと、
    プロセッサのリセット信号として前記パワーグッド信号を使用するステップとをさらに含む、請求項１に記載の方法。
  5. 前記第1の入力端子上の電圧および前記第2の入力端子上の電圧がプリセット電圧低下ロックアウト閾値よりも小さい場合、デュアル入力電力調整器内のコンポーネントをターンオフするためにシャットダウン信号を生成するステップと、
    前記第1の入力端子の電圧および前記第2の入力端子の電圧のうちの一方が前記プリセット電圧低下ロックアウト閾値よりも大きい場合、前記デュアル入力電力調整器内の前記コンポーネントをターンオンするために、前記シャットダウン信号の生成を停止するステップとを含む、請求項１に記載の方法。
  6. システム温度がプリセット温度閾値よりも高い場合、前記システム温度が前記プリセット温度閾値に下がるまで、デュアル入力電力調整器内のコンポーネントをターンオフするステップをさらに含む、請求項１に記載の方法。
  7. 出力段階モジュールを流れる電流がプリセット電流閾値よりも大きい場合、前記出力段階モジュールを流れる電流を減少させるステップをさらに含む、請求項１に記載の方法。
  8. デュアル入力電力調整器を備えたデュアル入力電力管理システムであって、前記デュアル入力電力調整器が、
    第1の入力端子が電源を有するかどうか、および第2の入力端子が電源を有するかどうかを監視して、これに応じて第1のモニタ信号および第2のモニタ信号を生成し、前記第1のモニタ信号、前記第2のモニタ信号、およびイネーブル信号に基づいて優先信号を生成して、前記第1の入力端子および前記第2の入力端子の入力優先を決定するように構成された優先決定モジュールと、
    出力電圧を示すフィードバック信号を生成するように構成されたフィードバックモジュールと、
    前記フィードバックモジュールに結合され、かつ前記フィードバック信号および基準信号に基づいて制御信号を生成するように構成された比較モジュールと、
    前記優先決定モジュールおよび前記比較モジュールに結合され、かつ前記優先信号および前記制御信号に基づいて前記出力電圧を調整するように構成された出力段階モジュールとを備える、システムであって、
    前記優先決定モジュールが、前記第1のモニタ信号、前記第2のモニタ信号、および前記イネーブル信号に基づいて前記優先信号を生成して、前記第1の入力端子および前記第2の入力端子の前記入力優先を決定するように構成された決定ユニットを備え、
    前記第1のモニタ信号が、前記第1の入力端子が前記電源を有することを示し、前記第2のモニタ信号が、前記第2の入力端子が前記電源を有さないことを示し、かつ前記イネーブル信号が第1の状態にある場合、前記決定ユニットは、前記デュアル入力電力調整器がシャットダウンモードに入りかつ前記出力電圧の生成を停止することを決定し、
    前記第1のモニタ信号が、前記第1の入力端子が前記電源を有することを示し、前記第2のモニタ信号が、前記第2の入力端子が前記電源を有さないことを示し、かつ前記イネーブル信号が第2の状態にある場合、前記決定ユニットは、前記入力優先を前記第1の入力端子にセットし、前記デュアル入力電力調整器は、前記第1の入力端子上の第1の入力電圧を前記出力電圧に変換する、
    システム。
  9. 前記優先決定モジュールが、
    前記第1の入力端子上の第1の入力電圧を第1の分圧電圧に変換するように構成された第1の分圧器と、
    前記第1の分圧電圧と第1のプリセットモニタ閾値とを比較して、これに応じて前記第1のモニタ信号を生成するように構成された第1の誤差増幅器と、
    前記第2の入力端子上の第2の入力電圧を第2の分圧電圧に変換するように構成された第2の分圧器と、
    前記第2の分圧電圧と第2のプリセットモニタ閾値とを比較して、これに応じて前記第2のモニタ信号を生成するように構成された第2の誤差増幅器と、
    を備える、請求項8に記載のシステム。
  10. 前記優先決定モジュールが、前記第1のモニタ信号、前記第2のモニタ信号、および前記イネーブル信号に基づいて前記優先信号を生成して、前記第1の入力端子および前記第2の入力端子の前記入力優先を決定するように構成された決定ユニットを備え、
    前記第2のモニタ信号が、前記第2の入力端子が前記電源を有することを示した場合、前記決定ユニットは、前記入力優先を前記第2の入力端子にセットし、前記デュアル入力電力調整器は、前記第2の入力端子上の第2の入力電圧を前記出力電圧に変換する、請求項8に記載のシステム。
  11. デュアル入力電力調整器を備えたデュアル入力電力管理システムであって、前記デュアル入力電力調整器が、
    第1の入力端子が電源を有するかどうか、および第2の入力端子が電源を有するかどうかを監視して、これに応じて第1のモニタ信号および第2のモニタ信号を生成し、前記第1のモニタ信号、前記第2のモニタ信号、およびイネーブル信号に基づいて優先信号を生成して、前記第1の入力端子および前記第2の入力端子の入力優先を決定するように構成された優先決定モジュールと、
    出力電圧を示すフィードバック信号を生成するように構成されたフィードバックモジュールと、
    前記フィードバックモジュールに結合され、かつ前記フィードバック信号および基準信号に基づいて制御信号を生成するように構成された比較モジュールと、
    前記優先決定モジュールおよび前記比較モジュールに結合され、かつ前記優先信号および前記制御信号に基づいて前記出力電圧を調整するように構成された出力段階モジュールとを備える、システムであって、
    前記システムが、前記デュアル入力電力調整器に結合され、かつ前記イネーブル信号を前記デュアル入力電力調整器に提供するように構成されたプロセッサをさらに備える、システム。
  12. 前記デュアル入力電力調整器が、前記フィードバックモジュールに結合され、かつ前記出力電圧に従ってパワーグッド信号を生成するとともに、前記パワーグッド信号をリセット信号として前記プロセッサに送信するように構成された電力状態モジュールをさらに備える、請求項１１に記載のシステム。
  13. 前記デュアル入力電力調整器が、前記フィードバックモジュールに結合された保護モジュールをさらに備え、前記保護モジュールが、
    前記第1の入力端子上の電圧および前記第2の入力端子上の電圧がプリセット電圧低下ロックアウト閾値よりも小さい場合、シャットダウン信号を生成して、前記デュアル入力電力調整器内のコンポーネントをターンオフし、
    前記第1の入力端子の電圧および前記第2の入力端子の電圧のうちの一方が前記プリセット電圧低下ロックアウト閾値よりも大きい場合、前記シャットダウン信号の生成を停止して、前記デュアル入力電力調整器内の前記コンポーネントをターンオンするように構成される、請求項8に記載のシステム。
  14. 前記デュアル入力電力調整器が、前記フィードバックモジュールに結合された保護モジュールであって、前記システムの温度がプリセット温度閾値よりも大きい場合、前記温度が前記プリセット温度閾値に下がるまで、前記デュアル入力電力調整器内のコンポーネントをターンオフするように構成された保護モジュールをさらに備える、請求項8に記載のシステム。
  15. 前記デュアル入力電力調整器が、前記フィードバックモジュールに結合された保護モジュールであって、出力段階モジュールを流れる電流がプリセット電流閾値よりも大きい場合、前記出力段階モジュールを流れる電流を減少させるように構成された保護モジュールをさらに備え、請求項8に記載のシステム。
  16. 前記出力段階モジュールが、
    前記第1の入力端子に結合された第1の出力段階ユニットと、
    前記第2の入力端子に結合された第2の出力段階ユニットとを備え、
    前記第1の出力段階ユニットおよび前記第2の出力段階ユニットは、前記優先信号および前記制御信号によって制御される、請求項8に記載のシステム。
  17. 前記第1の出力段階ユニットおよび前記第2の出力段階ユニットが、電流ミラーを備え、前記優先信号に基づいてイネーブルまたはディセーブルされ、かつ前記制御信号の制御電流に従って出力電流を生成する、請求項１６に記載のシステム。
  18. 前記第1のモニタ信号が、前記第1の入力端子が前記電源を有することを示し、前記第2のモニタ信号が、前記第2の入力端子が前記電源を有さないことを示し、かつ前記イネーブル信号が第1の状態にある場合、前記優先信号が、前記第1の出力段階ユニットおよび前記第2の出力段階ユニットをディセーブルし、
    前記第1のモニタ信号が、前記第1の入力端子が前記電源を有することを示した場合、前記第2のモニタ信号が、前記第2の入力端子が前記電源を有さないことを示し、かつ前記イネーブル信号が第2の状態にある場合、前記優先信号は、前記第1の出力段階ユニットをイネーブルにしかつ前記第2の出力段階ユニットをディセーブルにし、前記第1の出力段階ユニットは、前記制御電流に従って前記出力電流を生成し、
    前記第2のモニタ信号が、前記第2の入力端子が前記電源を有することを示した場合、前記優先信号は、前記第1の出力段階ユニットをディセーブルにしかつ前記第2の出力段階ユニットをイネーブルにし、前記第2の出力段階ユニットは、前記制御電流に従って前記出力電流を生成する、請求項１７に記載のシステム。
JP2017094494A 2017-03-23 2017-05-11 デュアル入力電力管理方法およびシステム Active JP6894287B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/467,807 US10216210B2 (en) 2017-03-23 2017-03-23 Dual input power management method and system
US15/467,807 2017-03-23

Publications (2)

Publication Number Publication Date
JP2018160224A JP2018160224A (ja) 2018-10-11
JP6894287B2 true JP6894287B2 (ja) 2021-06-30

Family

ID=63582539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017094494A Active JP6894287B2 (ja) 2017-03-23 2017-05-11 デュアル入力電力管理方法およびシステム

Country Status (3)

Country Link
US (1) US10216210B2 (ja)
JP (1) JP6894287B2 (ja)
CN (1) CN108628384A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11188105B2 (en) * 2018-10-10 2021-11-30 Smart Prong Technologies, Inc. Electrical circuit for pre-regulation power management
CN109871059B (zh) * 2019-02-25 2020-07-14 华中科技大学 一种超低电压ldo电路
CN112136174B (zh) * 2019-04-09 2023-07-21 京东方科技集团股份有限公司 显示面板的驱动器件及其驱动方法、显示装置
TWI774126B (zh) * 2020-11-18 2022-08-11 久元電子股份有限公司 電源調整電路、可調式電源供應系統及其方法
CN113612214B (zh) * 2021-06-25 2023-07-18 苏州浪潮智能科技有限公司 一种多种电源模块安全兼容的装置、方法
TWI784748B (zh) * 2021-10-14 2022-11-21 茂達電子股份有限公司 電源管理系統及方法
CN114326911B (zh) * 2022-01-04 2023-09-26 长江存储科技有限责任公司 基准电压电路、三维存储器
CN114035649B (zh) * 2022-01-10 2022-04-12 深圳比特微电子科技有限公司 用于片上系统的实时时钟模块的装置和方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6748545B1 (en) * 2000-07-24 2004-06-08 Advanced Micro Devices, Inc. System and method for selecting between a voltage specified by a processor and an alternate voltage to be supplied to the processor
JP2006042402A (ja) * 2004-07-22 2006-02-09 Seiko Epson Corp 電源制御回路
US7508179B2 (en) * 2006-11-06 2009-03-24 Micrel, Incorporated Dual input prioritized LDO regulator
JP2008197892A (ja) * 2007-02-13 2008-08-28 Sharp Corp シリーズレギュレータ
JP2008206349A (ja) * 2007-02-21 2008-09-04 Toshiba Corp 電子機器
US7868483B2 (en) * 2007-09-06 2011-01-11 O2Micro, Inc. Power management systems with current sensors
US8049475B2 (en) * 2008-03-31 2011-11-01 Silicon Laboratories Inc. 5 volt tolerant voltage regulator
US20100060078A1 (en) * 2008-09-08 2010-03-11 Micrel, Incorporated Dual Input LDO Regulator With Controlled Transition Between Power Supplies
CN102332749B (zh) * 2010-12-31 2014-01-15 上海源致信息技术有限公司 控制设备及其电源管理装置及方法
JP5941656B2 (ja) * 2011-10-28 2016-06-29 ローム株式会社 充電回路およびそれを利用した電子機器
CN103107562B (zh) * 2011-11-09 2014-12-31 珠海全志科技股份有限公司 一种开关充电电路和电源管理系统
US8797008B2 (en) * 2012-01-06 2014-08-05 Infineon Technologies Ag Low-dropout regulator overshoot control
KR102161826B1 (ko) * 2013-11-13 2020-10-06 삼성전자주식회사 전압 컨버터, 이를 포함하는 무선 전력 수신 장치 및 무선 전력 전송 시스템
US9665111B2 (en) * 2014-01-29 2017-05-30 Semiconductor Components Industries, Llc Low dropout voltage regulator and method
US9979410B2 (en) * 2015-09-01 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Smart voltage regulation techniques
CN205160131U (zh) * 2015-11-17 2016-04-13 比亚迪股份有限公司 多路电源复用充电电路及应用其的移动终端
CN205509626U (zh) * 2016-03-16 2016-08-24 飞天诚信科技股份有限公司 一种双电源供电装置

Also Published As

Publication number Publication date
US10216210B2 (en) 2019-02-26
JP2018160224A (ja) 2018-10-11
US20180275704A1 (en) 2018-09-27
CN108628384A (zh) 2018-10-09

Similar Documents

Publication Publication Date Title
JP6894287B2 (ja) デュアル入力電力管理方法およびシステム
US10423179B2 (en) Low drop out regulator compatible with type C USB standard
TWI516892B (zh) 低壓降穩壓器及運算系統
EP2952996B1 (en) A current sink stage for LDO
US8040118B2 (en) Low-dropout voltage regulator with level limiter limiting level of output voltage when level of load current changes and method of operating the same
US8847569B2 (en) Semiconductor integrated circuit for regulator
US10866606B2 (en) Methods and apparatuses for multiple-mode low drop out regulators
US7952402B2 (en) Power-up control for very low-power systems
US7893671B2 (en) Regulator with improved load regulation
US20060170402A1 (en) Voltage regulator having improved IR drop
US20130002220A1 (en) Semiconductor integrated circuit for regulator
US8120344B2 (en) Power supply unit and portable device
US8502513B2 (en) Voltage regulator
US10591947B2 (en) Power supply voltage monitoring circuit
US11029716B1 (en) Providing low power charge pump for integrated circuit
JP4889398B2 (ja) 定電圧電源回路
US20130169246A1 (en) Linear voltage regulating circuit adaptable to a logic system
JP2021518061A (ja) 低静止電流負荷スイッチ
US7215103B1 (en) Power conservation by reducing quiescent current in low power and standby modes
US20130049721A1 (en) Linear Regulator and Control Circuit Thereof
US9342085B2 (en) Circuit for regulating startup and operation voltage of an electronic device
JP2006133935A (ja) 電源装置、及び携帯機器
US7012791B2 (en) Constant-voltage power supply unit
US11402860B2 (en) Voltage regulator having minimal fluctuation in multiple operating modes
US20210119626A1 (en) Control circuit and ideal diode circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210603

R150 Certificate of patent or registration of utility model

Ref document number: 6894287

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250