WO2023135901A1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
WO2023135901A1
WO2023135901A1 PCT/JP2022/040359 JP2022040359W WO2023135901A1 WO 2023135901 A1 WO2023135901 A1 WO 2023135901A1 JP 2022040359 W JP2022040359 W JP 2022040359W WO 2023135901 A1 WO2023135901 A1 WO 2023135901A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate
signal
voltage
switching element
igbt
Prior art date
Application number
PCT/JP2022/040359
Other languages
English (en)
French (fr)
Inventor
直樹 高田
茂俊 八木原
Original Assignee
株式会社日立産機システム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立産機システム filed Critical 株式会社日立産機システム
Publication of WO2023135901A1 publication Critical patent/WO2023135901A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT

Definitions

  • the present invention relates to a power converter.
  • Patent Document 1 is known as a technique that can detect an abnormality in a power conversion device.
  • Patent Literature 1 discloses a technique for detecting an abnormality in a braking circuit that causes a current to flow to a braking resistor that consumes energy during regenerative operation of a power converter.
  • a power conversion device receives AC power, converts it into DC power with a rectifier circuit, and converts it into AC power with an inverter.
  • the inverter section is often composed of power semiconductors, which are switching elements.
  • the control circuit that controls the power converter is implemented by an electronic circuit that uses a microcomputer, other ICs, resistors, capacitors, and the like. Components of the control circuit are generally mounted on a substrate.
  • An abnormality such as disconnection may occur in that wire. In that case, it is necessary for the power converter to detect that an abnormality has occurred.
  • An object of the present invention is to provide a power converter that can detect an abnormality in connection with a switching element.
  • the present invention is a power conversion device having a plurality of switching elements, a driving section that drives gates of the switching elements, and a control section that outputs a control signal to the driving section,
  • the drive unit The power converter includes a gate resistor connected to the switching element and a voltage monitoring unit that detects an abnormality in connection with the switching element based on a potential difference between the gate resistor.
  • an abnormality in the connection with the switching element can be detected.
  • FIG. 1 is a circuit diagram of Example 1.
  • FIG. 4 is a timing chart of Example 1.
  • FIG. 1 is an overall schematic circuit diagram of a power converter as Example 1.
  • FIG. 1 is an overall schematic structural diagram of a power converter as Example 1.
  • FIG. 10 is a circuit diagram of Example 2;
  • FIG. 11 is a circuit diagram of Example 3;
  • 11 is a timing chart of Example 3;
  • FIG. 11 is a circuit diagram of Example 4;
  • FIG. FIG. 11 is a circuit diagram of Example 6;
  • FIG. 3 is an example of the overall circuit configuration of the power converter 1 to which the first embodiment is applied.
  • the power from the AC power supply 2 is full-wave rectified by the diode 3, smoothed by the capacitor 4, and temporarily converted to DC power.
  • the converted DC power is converted into AC power by the inverter of the power conversion device 1 .
  • the inverter has multiple IGBTs (Insulated Gate Bipolar Transistors) 5 . By switching the IGBT 5 ON or OFF, the DC power is converted into AC power of any frequency and any voltage, and the power converter 1 outputs the AC power to the load 6 .
  • IGBTs Insulated Gate Bipolar Transistors
  • a control circuit 9 that controls the power conversion device 1, an IGBT gate drive circuit 10 that drives the gate of the IGBT 5, and the like are composed of a microcomputer including a CPU and memory, ICs, semiconductors such as transistors, resistors, capacitors, and the like. . These circuits are mounted on the board 8 .
  • FIG. 4 is a diagram showing an example of the overall structure of a power converter to which this embodiment is applied.
  • Power semiconductors such as diodes and IGBTs are often provided in the form of modules enclosed in packages.
  • FIG. 4 shows an example in which the IGBT5 is configured by a module enclosed in a package.
  • a gate terminal for applying a gate signal is arranged in the IGBT5.
  • a plurality of diodes 3 and a plurality of IGBTs 5 are arranged on the cooling fins 21 in order to cool the heat generated from the power semiconductors.
  • Power semiconductors such as diodes and IGBTs 5 and capacitors 4 are wired by wiring materials 22 such as electric wires and copper bars.
  • a plurality of diodes 3 or a plurality of IGBTs 5 are connected by main circuit wiring members 23 such as electric wires and copper bars.
  • Terminals of the board 8 on which the control circuit 9 and the IGBT gate drive circuit 10 are mounted and gate terminals of the IGBTs 5 are connected by IGBT gate wirings 24 such as electric wires and copper bars.
  • An operation panel 7 is connected to the control circuit 9.
  • the operation panel 7 inputs operation information to the power conversion device from the outside and outputs information regarding the state of the power conversion device.
  • FIG. 1 is a diagram showing the IGBT gate drive circuit 10, the control circuit 9, and the IGBT 5 in the first embodiment.
  • the IGBT gate drive circuit 10 and the control circuit 9 are mounted on the substrate 8 .
  • the IGBT gate driving circuit 10 comprises a gate signal amplifier 31, a gate resistor 32 and a voltage monitor 33.
  • An IGBT gate wiring 24 for transmitting a signal for controlling the gate of the IGBT 5 is provided between the substrate 8 and the IGBT 5 .
  • the circuit of FIG. 1 shows one phase portion of the total six phases of the IGBT gate drive circuit 10 and the IGBT 5 shown in FIG.
  • the gate signal amplifier 31 amplifies the ON signal or OFF signal, which is the gate source signal from the control circuit 9, into a signal suitable for driving the IGBT gate.
  • the amplified gate control signal is supplied to the gate terminal of the IGBT via gate resistor 32 .
  • the voltage monitor 33 monitors the voltage generated in the gate resistor 32, and monitors whether or not a voltage pulse is generated immediately after outputting the ON signal to the gate of the IGBT. If a pulse is generated, it is determined to be normal, and if not generated, it is determined to be abnormal, and a signal indicating normal or abnormal is sent to the control circuit 9 of the higher order.
  • FIG. 2 shows a timing chart for the circuit of FIG.
  • the horizontal axis indicates time
  • the vertical axis indicates voltage at each site in FIG.
  • the gate source signal 41 that turns ON or OFF the gate of the IGBT output from the control circuit 9 and the gate signal that is the output voltage of the gate signal amplifier 31 that amplifies the gate source signal 41.
  • the voltage between the gate and the emitter of the IGBT (gate voltage) 43, the voltage 44 generated across the gate resistor 32, and the output voltage (disconnection signal) 45 of the voltage monitor 33 are shown.
  • the ON signal from the control circuit 9 causes the gate signal 42 of the gate signal amplifier 31 to rise. Since the gate of the IGBT is capacitive here, the IGBT gate is charged through the gate resistor 32 . Therefore, a voltage is generated across the gate resistor 32 during the charging period of the IGBT gate.
  • the voltage monitor 33 monitors the voltage between the gate resistors immediately after the IGBT turns on, and does not output the signal 45 (outputs an OFF signal) if a voltage pulse exceeding the specified value is generated. On the other hand, when the voltage between the gate resistors does not exceed the specified value, the voltage monitor 33 outputs an ON disconnection signal 45 . In this way, when there is no abnormality such as disconnection, the voltage monitor 33 is determined to be normal and the signal 45 is not output. When an abnormality such as disconnection occurs, the voltage monitor 33 outputs an abnormality signal 45, so that the abnormality can be detected.
  • control circuit 9 When the control circuit 9 receives the ON signal 45 from the voltage monitor 33, it determines that the IGBT gate wiring 24 between the substrate 8 and the IGBT 5 is broken, and controls to stop the power converter. In that case, the control circuit 9 may control the display unit such as the operation panel 7 to notify the outside that the disconnection has occurred so that the user or the administrator can grasp it. .
  • the abnormality when an abnormality occurs in the connection in the wiring between the substrate 8 and the IGBT 5, the abnormality can be detected and the operation of the power converter can be stopped.
  • FIG. 5 is a diagram showing the circuit of the second embodiment. The description of the points common to the first embodiment is omitted.
  • This embodiment is an embodiment in which two IGBTs are used in parallel. The reason why two IGBTs are used in parallel is that it is sometimes desired to increase the capacity of the current flowing through the IGBTs.
  • a gate resistor 32 connected to the gate of each IGBT is provided between the gate signal amplifier 31 and the parallel IGBT.
  • Each gate resistor 32 is provided with a voltage monitor 33 similar to that of the first embodiment.
  • the output from the voltage monitor 33 is connected to the OR circuit 51, and a detection signal is transmitted to the control circuit 9 when any of the voltage monitors 33 detects an abnormality.
  • control circuit 9 When the control circuit 9 receives a signal from the OR circuit 51 indicating that one of the IGBT gate wirings 24 connecting the two IGBTs connected in parallel to the substrate 8 is disconnected, power conversion is performed. Control to stop the device.
  • the wiring defect of the IGBT gate is detected, the control circuit 9 stops the operation of the power converter, and secondary failure can be prevented.
  • FIG. 6 is a diagram showing the circuit of the third embodiment.
  • the present embodiment is an embodiment in which the voltage monitor 33 in the first embodiment is embodied.
  • the voltage monitor 33 in FIG. 3 consists of a voltage comparator 61, an edge detector 62, a latch circuit 63 and an XOR circuit 64. Descriptions of points common to the first and second embodiments are omitted.
  • the voltage comparator 61 compares the voltage 44 across the gate resistor 32 and the reference voltage 74 .
  • the voltage comparator 61 outputs the ON signal 71 to the latch circuit 63 when the voltage 44 of the gate resistor 32 is higher than the reference voltage 74 .
  • the reference voltage 74 is preset in the voltage comparator 61. This reference voltage 74 is normally at a level lower than the pulse voltage of the voltage 44 of the gate resistor 32, and at a level at which the voltage comparator 61 does not output a signal due to noise, detection error, or the like except when the IGBT is turned on.
  • the signal from the voltage comparator 61 is sent to the input of the latch circuit 63.
  • the ON signal 71 is input to the latch circuit 63, the output signal 73 maintains the ON state, and when the reset signal 72 is input, the latch circuit 63 is reset and the output signal 73 is turned OFF.
  • the edge detector 62 detects the fall of the gate signal 42 output from the gate signal amplifier 31 and outputs the fall signal 72 .
  • the latch circuit 63 inputs the falling signal (reset signal) 72 from the edge detector 62 .
  • the output signal 73 of the latch circuit 63 and the gate signal 42 of the gate drive circuit are input to the XOR circuit 64 .
  • the XOR circuit 64 XORs (exclusive OR) the output signal 73 of the latch circuit 63 and the gate signal 42 which is the output of the gate drive circuit.
  • the output 45 of the XOR circuit 64 is normal and becomes an OFF signal.
  • the output 45 of the XOR circuit 64 is an ON signal indicating a wiring failure.
  • the control circuit 9 receives the output signal 45, detects that there is a wiring defect in the IGBT gate in the case of an abnormal signal, and controls the control circuit 9 to stop the operation of the power converter.
  • FIG. 7 shows a timing chart of the circuit of FIG.
  • the horizontal axis indicates time
  • the vertical axis indicates voltage at each portion in FIG.
  • the gate source signal 41 that turns ON or OFF the gate of the IGBT output from the control circuit 9, and the gate signal that is the output voltage of the gate signal amplifier 31 that amplifies the gate source signal 41.
  • 42 gate voltage 43 between the gate and emitter of the IGBT, voltage 44 which is the potential difference across gate resistor 32, signal 71 from voltage comparator 61, falling signal 72 of gate signal 42, output signal 73 of latch circuit 63, XOR Output voltage 45 of circuit 64 is shown.
  • the abnormality when an abnormality occurs in the connection in the wiring between the substrate 8 and the IGBT 5, the abnormality can be detected. Then, the operation of the power converter can be stopped. Also, the reference voltage 74 for determining whether or not there is an abnormality can be arbitrarily set according to the state of the circuit.
  • FIG. 8 is a diagram showing the circuit of the fourth embodiment. The description of the points common to the above-described embodiment will be omitted.
  • a circuit embodying the voltage monitor 33 in the third embodiment is provided for each gate resistance of the IGBT.
  • the voltage monitor 33 has a voltage comparator 61, an edge detector 62, a latch circuit 63 and an XOR circuit 64, as in the third embodiment.
  • the outputs of two XOR circuits 64 are connected to OR circuit 81 .
  • the OR circuit 81 outputs the logical sum of the outputs of the two XOR circuits 64 to the control circuit 9 . If any one of the IGBTs 5 connected in parallel has a wiring fault, the control circuit 9 can detect that the wiring fault has occurred by receiving an ON signal.
  • the OR circuit 81 outputs a signal indicating that one of the IGBT gate wirings 24 connecting the two IGBTs connected in parallel to the substrate 8 is broken. can be received by the control circuit 9 from. Therefore, it is possible to control to stop the power converter and prevent secondary failures.
  • FIG. 9 is a diagram showing the circuit of the fifth embodiment. The description of the points common to the above-described embodiment will be omitted.
  • This embodiment is an embodiment that implements one voltage monitor 93 per phase when IGBTs are used in parallel. This embodiment differs from the previous embodiment in that two resistors 921 and 922 connected to the gate resistor 91 and connected to the respective IGBTs are arranged. A common gate resistor 91 is provided with a voltage monitor 93 that monitors the voltage generated across the gate resistor 91 .
  • FIG. 10 shows a timing chart of this embodiment. Similar to the first embodiment, the gate resistor 91, the first resistor 921, and the second resistor 922 generate potential differences at the timing when the output voltage of the gate signal amplifier rises due to the ON signal from the control circuit at time t1.
  • the gate resistance 91 and the first resistance 921, and the gate resistance 91 and the second resistance 922 are connected in series. Therefore, the voltage generated across the gate resistor 91 is the resistance voltage division ratio.
  • the resistance voltage division ratio changes and the generated voltage changes.
  • R91 be the resistance value of the gate resistor 91
  • R92 be the resistance values of the first resistor 921 and the second resistor 922.
  • the voltage division ratio changes from R91/(R91+R92/2) to R91/(R91+R92) before and after the disconnection of the IGBT gate wiring 24 .
  • the gate voltage be VH when the IGBT turns ON. Then, before time t2, the voltage developed across gate resistor 91 is VH*R91/(R91+R92/2). After time t2, the voltage 101 generated across the gate resistor 91 becomes VH ⁇ R91/(R91+R92), and the voltage 101 generated across the gate resistor 91 becomes smaller than before the disconnection.
  • the reference voltage 102 for the voltage detection judgment of the voltage monitor 93 is when the voltage 101 generated by the gate resistor 91 is VH ⁇ R91/(R91+R92/2), the IGBT is ON, and when it is VH ⁇ R91/(R91+R92). is set to a level that does not turn on the IGBT. Voltage monitor 93 detects whether or not the potential difference generated at turn-on exceeds reference voltage 102 .
  • the voltage monitor 93 When the potential difference generated when the IGBT 5 is turned on exceeds the reference voltage 102, the voltage monitor 93 outputs a normal OFF signal 45 to the control circuit 9.
  • the voltage monitor 93 When the potential difference of the gate resistor 91 generated when the IGBT 5 is turned on is below the reference voltage 102, or the potential difference pulse of the gate resistor 91 is not generated, the voltage monitor 93 outputs an abnormal ON signal 45 to the control circuit 9.
  • one voltage monitor 93 per phase can be configured, and it can be determined that the wiring of the IGBT gate is faulty. Also, secondary failures can be prevented.
  • FIG. 11 is a diagram showing the circuit of the fifth embodiment. The description of the points common to the above-described embodiment will be omitted.
  • the circuit of the voltage monitor 33 in the third embodiment is used as the specific circuit of the voltage monitor 93 in the circuit configuration of FIG. 9 which is the fifth embodiment.
  • the voltage monitor 93 in FIG. 9 is composed of a voltage comparator 61, an edge detector 62, a latch circuit 63 and an XOR circuit 64.
  • the reference voltage of the voltage comparator 61 is the reference voltage 102 as in the fifth embodiment.
  • the voltage detected by the voltage comparator is different from that in the third embodiment, but other operations are the same as in the third embodiment.
  • the IGBTs 5 when the IGBTs 5 are used in parallel, it is not necessary to provide two voltage monitors for each gate resistance of the IGBT, unlike the second and fourth embodiments.
  • the IGBT has one gate resistor 91 and only one voltage monitor connected to one gate resistor 91 suffices. Also according to this embodiment, it is possible to determine whether there is a wiring defect to the gate of the IGBT. Also, secondary failures can be prevented.
  • Embodiments 1 to 6 it is possible to prevent damage to parts such as IGBTs of the power conversion device and to suppress wasteful power consumption. As a result, resources such as parts can be used effectively and waste can be eliminated, thereby contributing to the realization of a society that does not adversely affect the global environment through environmental conservation.
  • IGBT was used as an example, but it may be replaced with other switching elements such as MOSFET.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)

Abstract

複数のスイッチング素子と、スイッチング素子にゲートの駆動をする駆動部と、駆動部に制御信号を出力する制御部とを有する電力変換装置であって、駆動部は、スイッチング素子に接続されたゲート抵抗と、ゲート抵抗の電位差に基づいて、スイッチング素子との接続の異常を検出する電圧監視部を有する電力変換装置。

Description

電力変換装置
　本発明は、電力変換装置に関する。
　電力変換装置に関する異常を検出できる技術として、特許文献１が知られている。特許文献１には、電力変換装置の回生動作時に、エネルギーを消費する制動抵抗器へ電流を流す制動回路の異常を検出する技術が開示されている。
特開２０１９－１７６６０１号公報
　交流電力を受電し、整流回路にて直流電力に変換し、逆変換器によって交流に変換するのが電力変換装置である。逆変換器部はスイッチング素子である電力半導体で構成されることが多い。電力変換装置の制御を行う制御回路は、マイコンやその他ICおよび抵抗やコンデンサ等を用いた電子回路で行われる。制御回路の部品は、基板に実装されることが一般的である。
　電力変換装置の出力容量が大きくなると、主力容量に応じて使用するスイッチング素子の容量も大きくする必要がある。スイッチング素子の容量が大きくなるとスイッチング素子のパッケージも大きくなる。そこで、基板とスイッチング素子との間での、半田付けなどによる直接の接続が困難になる。そこで、基板とスイッチング素子とは電線を介して接続される。
　その電線に断線などの異常が生じる場合がある。その場合には、異常が生じたことを電力変換装置が検知する必要がある。
　特許文献１には、このような接続の異常に対しては、何ら配慮されていない。
　本発明の目的は、スイッチング素子との接続の異常を検出することができる電力変換装置を提供することにある。
　本発明は、複数のスイッチング素子と、前記スイッチング素子にゲートの駆動をする駆動部と、前記駆動部に制御信号を出力する制御部とを有する電力変換装置であって、
前記駆動部は、
前記スイッチング素子に接続されたゲート抵抗と、前記ゲート抵抗の電位差に基づいて、前記スイッチング素子との接続の異常を検出する電圧監視部を有する電力変換装置である。
　本発明によれば、スイッチング素子との接続の異常を検出することができる。
実施例１の回路図である。 実施例１のタイミングチャートである。 実施例１としての電力変換装置の全体概略回路図である。 実施例１としての電力変換装置の全体概略構造図である。 実施例２の回路図である。 実施例３の回路図である。 実施例３のタイミングチャートである。 実施例４の回路図である。 実施例５の回路図である。 実施例５のタイミングチャートである。 実施例６の回路図である。
　まず、本実施例を適用する電力変換装置の構成を、図３と図４を用いて説明する。図３は、実施例１を適用する電力変換装置1の全体回路構成の一例である。
　電力変換装置1では、交流電源2からの電力をダイオード3にて全波整流をし、コンデンサ4にて平滑化し、一旦、直流電力に変換する。変換された直流電力は、電力変換装置1の逆変換器により交流電力に変換する。逆変換器は、複数のIGBT（Insulated Gate Bipolar Transistor）5を備える。IGBT5が、ONもしくはOFFにスイッチングすることにより、直流電力から、任意の周波数、任意の電圧の交流電力に、変換が行なわれ、電力変換装置1は、負荷6に交流電力を出力する。
　電力変換装置1の制御を行う制御回路9、IGBT5のゲートの駆動を行うIGBTゲート駆動回路10などは、CPUやメモリなどを備えるマイコン、IC、トランジスタ等の半導体、抵抗、コンデンサ等で構成される。これらの回路は、基板8に実装されている。
　図４は、本実施例を適用する電力変換装置の全体構造の一例を示す図である。ダイオード、IGBTといった電力半導体は、パッケージに封入されたモジュールの状態で提供されることが多い。図４は、IGBT5をパッケージに封入されたモジュールで構成した例を示している。
　IGBT5には、ゲート信号を印加するゲート端子が配置されている。電力半導体から発生する熱を冷却する為、冷却フィン21上に、複数のダイオード3、複数のIGBT5が配置される。電線や銅バーといった配線材22にて、ダイオードやIGBT5といった各電力半導体とコンデンサ4とが配線される。複数のダイオード3もしくは複数のIGBT5は、電線や銅バーなどの主回路配線材23にて接続される。制御回路9、IGBTゲート駆動回路10が搭載された基板8の端子と、IGBT5のゲート端子間とは、電線や銅バーなどのIGBTゲート配線24にて接続される。
　制御回路9には、操作パネル7が接続される。操作パネル7は、電力変換装置への操作情報を外部から入力したり、電力変換装置の状態に関する情報を出力する。
　以下に、本発明の実施例を、図を用いて詳細に説明する。
　図１は、実施例１におけるIGBTゲート駆動回路10、制御回路9、IGBT5を示す図である。図１では、IGBTゲート駆動回路10と制御回路9は、基板8に実装される。IGBTゲート駆動回路10は、ゲート信号増幅器31、ゲート抵抗32、電圧監視器33を備える。基板8とIGBT5との間には、IGBT5のゲートを制御する信号を伝送するIGBTゲート配線24が設けられている。図１の回路は、図３で示したIGBTゲート駆動回路10とIGBT5の全部で6相あるうちの1相部分を示したものである。
　制御回路9からのゲート元信号であるON信号、またはOFF信号を、ゲート信号増幅器31がIGBTゲートに駆動に適した信号へ増幅する。増幅されたゲート制御信号は、ゲート抵抗32を経由にてIGBTのゲート端子へ供給される。電圧監視器33はゲート抵抗32に発生する電圧の監視をし、IGBTのゲートにONの信号を出力した直後に電圧のパルスが発生するか否かを監視する。パルスが発生する場合は正常と判定し、発生しない場合は異常と判定し、上位の制御回路9へ正常もしくは異常の信号を送る。
　次に、実施例１の回路の動作について説明する。図２は、図１の回路のタイミングチャートを示す。図２では、横軸は時間を示し、縦軸は図１の各部位での電圧を示す。
　図２の上の段から下段に向かって、制御回路9から出力されるIGBTのゲートをONまたはOFFするゲート元信号41、ゲート元信号41を増幅するゲート信号増幅器31の出力電圧であるゲート信号42、IGBTのゲートとエミッタ間の電圧（ゲート電圧）43、ゲート抵抗32の両端に発生する電圧44、電圧監視器33の出力電圧（断線信号）45を示す。
　時間t1で、制御回路9からのON信号によりゲート信号増幅器31のゲート信号42が立ち上がる。ここでIGBTのゲートは容量性の為、ゲート抵抗32を通してIGBTゲートへ充電が行われる。その為、IGBTゲートの充電期間にゲート抵抗32に電圧が発生する。
　IGBTのターンOFF時には、逆にIGBTゲートからゲート抵抗32を経由して放電が行われる。その為、逆方向の電圧が発生する。IGBTゲートへON、またはOFF信号をおくる毎にゲート抵抗間に電位差の発生が繰り返される。
　時間t2で、基板8とIGBT5との間のIGBTゲート配線24が、図１の断線箇所34にて断線したとする。その場合には、IGBTのターンON、またはOFF時に、IGBTゲートへの充電電流や放電電流が流れなくなる。その為、ゲート抵抗間には電圧が発生しなくなる。
　IGBTのターンオン直後のゲート抵抗間の電圧を、電圧監視器33が監視し、規定値以上の電圧パルスが発生すれば信号45を出さない（OFF信号を出力）。一方、ゲート抵抗間の電圧が規定値以上の電圧が発生しなかった場合には、電圧監視器33は、ONの断線信号45を出力する。このようにすれば、断線などの異常がない場合には、電圧監視器33は正常であるとして、信号45は出力しない。断線などの異常が生じている時には、電圧監視器33が異常信号45を出力するので、異常の検出ができる。
　制御回路9は、電圧監視器33からON信号45を受け取った場合には、基板8とIGBT5との間のIGBTゲート配線24が断線したと判断し、電力変換装置を停止させるように制御する。その場合には、制御回路9は、操作パネル7などの表示部に対して、断線が発生したことを、利用者もしくは管理者が、把握できるように外部に通知するように制御してもよい。
　本実施例によれば、基板8とIGBT5との間の配線における接続の異常が発生した場合に、その異常を検出でき、電力変換装置の動作を停止させることができる。
　図５は、実施例２の回路を示す図である。実施例１と共通する点は、説明を省略する。本実施例は、IGBTを２並列で使用する場合の実施例である。IGBTを２並列で使用する理由は、IGBTに流れる電流の容量を稼ぎたい場合があるためである。
　ゲート信号増幅器31と並列のIGBTの間には、それぞれのIGBTのゲートに接続するゲート抵抗32を設ける。それぞれのゲート抵抗32に実施例１と同様の電圧監視器33を設ける。電圧監視器33からの出力をOR回路51に接続し電圧監視器33のいずれかが、異常を検出すると制御回路9に検出信号が伝送される構成である。
　本実施例は、IGBTを２並列にした場合であるが、それに限らず並列数が３以上でもよく、この場合はそれぞれのIGBTのゲート抵抗に、おのおの電圧監視器を設け、すべての出力に対しORをとる構成となる。
　並列に接続された２つのIGBTと基板8とを接続するIGBTゲート配線24のいずれか一方が、断線したことを示す信号を、OR回路51から制御回路9が、受け取った場合には、電力変換装置を停止させるように制御する。
　IGBTを２並列で使用する場合、どちらか一方のIGBTにおいてIGBTゲート信号配線が不良となって、一方のIGBTがON動作できない状態となっても、健全な配線のIGBTは正常のONでき電流を流すことができる。つまり、IGBTを２並列で使用する場合では、片側のIGBTがONできない状況が顕在化しない。この為、電力変換装置としての出力は正常に行われることとなり異常が顕在化しない場合がある。
　このような状況下においても、本実施例では、IGBTゲートの配線不良を検知し、制御回路9が電力変換装置の動作を停止させ、二次的な故障を未然に防ぐこができる。
　図６は、実施例３の回路を示す図である。本実施例では、実施例１における電圧監視器33を具体化した実施例である。本実施例では、図３における電圧監視器33は、電圧比較器61、エッジ検出器62、ラッチ回路63、XOR回路64とから構成されることになる。実施例１や実施例２と共通する点は、説明を省略する。
　電圧比較器61は、ゲート抵抗32における電圧44と基準電圧74とを比較する。基準電圧74よりもゲート抵抗32の電圧44が高い場合に、電圧比較器61は、ON信号71をラッチ回路63へ出力する。
　基準電圧74は電圧比較器61にあらかじめ設定しておく。この基準電圧74は正常時に、ゲート抵抗32の電圧44のパルス電圧より低いレベルとし、IGBTのターンオン時以外にノイズや検出誤差等で電圧比較器61が信号を出力しないレベルとする。
　電圧比較器61からの信号はラッチ回路63の入力に送信される。ラッチ回路63は、ON信号71が入ると出力信号73はONの状態を保持し、リセット信号72が入るとリセットされ、出力信号73はOFFになる。
　エッジ検出器62は、ゲート信号増幅器31の出力であるゲート信号42の立下りを検出し、立下り信号72を出力する。ラッチ回路63は、エッジ検出器62からの立下り信号（リセット信号）72を入力する。ラッチ回路63の出力信号73とゲート駆動回路のゲート信号42とがXOR回路64に入力される。XOR回路64が、ラッチ回路63の出力信号73とゲート駆動回路の出力であるゲート信号42のXOR（排他的論理和）をとる。
　ゲート信号42がON信号で、ラッチ回路63の出力信号73がON信号の場合には、XOR回路64の出力45は正常としてOFF信号となる。ゲート信号42がON信号で、ラッチ回路63の出力信号73がOFF信号の場合には、XOR回路64の出力45は、配線不良の異常としてON信号となる。
　制御回路9は、出力信号45を受け取り、異常信号の場合にはIGBTゲートの配線不良が発生していることを検知し、制御回路9が電力変換装置の動作を停止する制御をする。
　図７は、図６の回路のタイミングチャートを示す。図７では、横軸は時間を示し、縦軸は図６の各部位での電圧を示す。
　図７の上の段から下段に向かって、制御回路9から出力されるIGBTのゲートをONまたはOFFするゲート元信号41、ゲート元信号41を増幅するゲート信号増幅器31の出力電圧であるゲート信号42、IGBTのゲートとエミッタ間のゲート電圧43、ゲート抵抗32における電位差である電圧44、電圧比較器61からの信号71、ゲート信号42の立下り信号72、ラッチ回路63の出力信号73、XOR回路64の出力電圧45を示す。
　本実施例によれば、実施例１と同様に、基板8とIGBT5との間の配線における接続の異常が発生した場合に、その異常を検出できる。そして、電力変換装置の動作を停止させることができる。また、異常かどうかを決めるための基準電圧74は、回路の状況に応じて、任意に設定することができる。
　図８は、実施例４の回路を示す図である。前記した実施例と共通する点は、説明を省略する。本実施例では、実施例３での電圧監視器33の具体化された回路を、IGBTのゲート抵抗ごとに、設けている。図８では、IGBT5を２並列としているため、IGBT5に対応して２つの電圧監視器33を接続している。実施例３と同様に、電圧監視器33は、電圧比較器61、エッジ検出器62、ラッチ回路63、XOR回路64とを有する。図８では、２つのXOR回路64の出力は、OR回路81に接続される。OR回路81は、２つのXOR回路64の出力の論理和を、制御回路9に出力する。並列接続された、いずれかのIGBT5が配線不良の異常の場合には、制御回路9は、ON信号を受け取ることで、配線異常が生じたことを検出できる。
　本実施例によれば、実施例２と同様に、並列に接続された２つのIGBTと基板8とを接続するIGBTゲート配線24のいずれか一方が、断線したことを示す信号を、OR回路81から制御回路9が、受け取ることができる。そのため、電力変換装置を停止させるように制御でき、二次的な故障を未然に防ぐこができる。
　図９は、実施例５の回路を示す図である。前記した実施例と共通する点は、説明を省略する。本実施例は、IGBTを並列に使用する場合に、一相あたりの電圧監視器93を、一つで実現する実施例である。本実施例では、ゲート抵抗91と接続し、それぞれのIGBTに接続される２つの抵抗921、922を配置した点が、前記の実施例とは異なる。共通のゲート抵抗91には、ゲート抵抗91に発生する電圧を監視する電圧監視器93を設ける。
　本実施例の回路の動作について説明する。図１０は、本実施例のタイミングチャートを示す。時間t1で制御回路からのON信号によりゲート信号増幅器の出力電圧が立ち上がるタイミングでゲート抵抗91、第１の抵抗921、第２の抵抗922に電位差が生じるのは実施例１と同様である。
　本実施例ではゲート抵抗91と第１の抵抗921、および、ゲート抵抗91と第２の抵抗922とが直列に接続されている。その為、ゲート抵抗91に発生する電圧は抵抗分圧比となる。時間t2で、IGBTゲート配線24が断線箇所34で断線したとすると、抵抗分圧比が変わり発生する電圧が変わる。
　ゲート抵抗91の抵抗値をR91、第１の抵抗921および第２の抵抗922の抵抗値をR92とする。その場合には、IGBTゲート配線24が、断線する前と後とでは、分圧比がR91/(R91+R92/2)からR91/(R91+R92)へ変化する。
　IGBTがONする時のゲート電圧VHとする。その場合には、時間t2の前ではゲート抵抗91に発生する電圧はVH×R91/(R91+R92/2)である。時間t2の後では、ゲート抵抗91に発生する電圧101は、VH×R91/(R91+R92)になり、断線する前と比べて、ゲート抵抗91に発生する電圧101は小さくなる。
　電圧監視器93の電圧検出判定の基準電圧102は、ゲート抵抗91の発生電圧101がVH×R91/(R91+R92/2)時はIGBTがONし、VH×R91/(R91+R92)時は、IGBTがONしないレベルに設定する。電圧監視器93は、ターンオン時に発生する電位差が基準電圧102を上回るか否かを検出する。
　IGBT5がターンオン時に発生する電位差が基準電圧102を上回る場合は、電圧監視器93が、正常のOFF信号45を制御回路9へ出力する。
　IGBT5がターンオン時に発生するゲート抵抗91の電位差が基準電圧102を下回る、もしくはゲート抵抗91の電位差パルスが発生しない場合は、電圧監視器93は、異常のON信号45を制御回路9へ出力する。
　本実施例によれば、IGBT5を並列で使用する場合に、一相あたりの電圧監視器93を、一つで構成して、IGBTゲートの配線不良と判断することができる。また、二次的な故障を未然に防ぐこができる。
　図１１は、実施例５の回路を示す図である。前記した実施例と共通する点は、説明を省略する。本実施例では、実施例５である図９の回路構成において、電圧監視器93の具体的回路を、実施例３における電圧監視器33の回路を用いた場合の実施例である。
　図１１は、図９での電圧監視器93を、電圧比較器61、エッジ検出器62、ラッチ回路63、XOR回路64から構成した。本実施例では、電圧比較器61の基準電圧を、実施例５と同様に、基準電圧102とした。また、本実施例では、電圧比較器の検出電圧は実施例３とは異なるが、他の動作は実施例３と同一である。
　本実施例によれば、IGBT5を並列で使用する場合に、実施例２や実施例４と比べて、IGBTのゲート抵抗ごとに、２つの電圧監視器を設ける必要はない。本実施例によれば、IGBTのゲート抵抗91は、１つであり、１つのゲート抵抗91に接続する一つの電圧監視器ですむ。そして、本実施例によっても、IGBTのゲートへの配線不良を判断することができる。また、二次的な故障を未然に防ぐことができる。
　さらに、実施例１から実施例６によれば、電力変換装置のIGBTなどの部品の損傷を未然に防ぐとともに、無駄な電力消費を抑えることができる。そのため、部品などの資源を有効に活用でき、無駄を排除できるから、環境保全を通じて、地球環境に悪影響を及ぼさない社会の実現にも寄与することができる。
　前記の実施例では、IGBTを例に説明したが、MOSFETなどの他のスイッチング素子に置き換えても構わない。
1…電力変換装置、2…交流電源、3…ダイオード、4…コンデンサ、5…IGBT、6…負荷、7…操作パネル、8…基板、9…制御回路、10…IGBTゲート駆動回路、21…冷却フィン、22…配線材、23…主回路配線材、24…IGBTゲート配線、31…ゲート信号増幅器、32…ゲート抵抗、33…電圧監視器、34…断線箇所、41…ゲート元信号、42…ゲート信号、43…ゲート電圧、44…ゲート抵抗の電圧、45…断線信号、51…OR回路、61…電圧比較器、62…エッジ検出器、63…ラッチ回路、64…XOR回路、71…電圧比較器の出力信号、72…エッジ検出器の出力信号、73…ラッチ回路の出力信号、921…第１の抵抗、922…第２の抵抗、102…電圧監視器の基準電圧

Claims (10)

  1. 複数のスイッチング素子と、
    前記スイッチング素子にゲートの駆動をする駆動部と、
    前記駆動部に制御信号を出力する制御部とを有する電力変換装置であって、
    前記駆動部は、
    前記スイッチング素子に接続されたゲート抵抗と、
    前記ゲート抵抗の電位差に基づいて、前記スイッチング素子との接続の異常を検出する電圧監視部を有する電力変換装置。
  2. 請求項１に記載の電力変換装置において、
    前記電圧監視部は、
    前記電位差を規定値と比較し、前記スイッチング素子と前記駆動部との間の断線の有無に応じて異なる信号を前記制御部に出力する電力変換装置。
  3. 請求項１に記載の電力変換装置において、
    前記スイッチング素子が、２つ並列に接続してあり、
    それぞれの前記スイッチング素子に対して、前記ゲート抵抗と前記電圧監視部が、配置される電力変換装置。
  4. 請求項１に記載の電力変換装置において、
    前記電圧監視部は、
    前記電位差を規定値と比較し、
    比較した結果の信号と、ゲートを制御する信号に基づいて、前記スイッチング素子と前記駆動部との間の断線の有無に応じて異なる信号を前記制御部に出力する電力変換装置。
  5. 請求項４に記載の電力変換装置において、
    前記スイッチング素子が、２つ並列に接続してあり、
    それぞれの前記スイッチング素子に対して前記ゲート抵抗と、前記電圧監視部が、配置される電力変換装置。
  6. 請求項１に記載の電力変換装置において、
    前記スイッチング素子として、第１のスイッチング素子と第２のスイッチング素子を有し、
    第１のスイッチング素子と前記ゲート抵抗の間に、第１の抵抗が配置され、
    第２のスイッチング素子と前記ゲート抵抗の間に、第２の抵抗が配置される電力変換装置。
  7. 請求項６に記載の電力変換装置において、
    前記電圧監視部は、
    前記電位差を規定値と比較し、
    比較した結果の信号と、ゲートを制御する信号に基づいて、
    前記スイッチング素子と前記駆動部との間の断線の有無に応じて異なる信号を前記制御部に出力する電力変換装置。
  8. 請求項１に記載の電力変換装置において、
    前記スイッチング素子は、IGBTである電力変換装置。
  9. 請求項１に記載の電力変換装置において、
    複数の前記スイッチング素子を有する逆変換器と、
    前記駆動部と前記制御部を有する基板と、を有する電力変換装置。
  10. 請求項９に記載の電力変換装置において、
    前記スイッチング素子は、パッケージ内に封入され、
    前記スイッチング素子と、前記駆動部とは、配線を介して接続される電力変換装置。
PCT/JP2022/040359 2022-01-17 2022-10-28 電力変換装置 WO2023135901A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022005374 2022-01-17
JP2022-005374 2022-01-17

Publications (1)

Publication Number Publication Date
WO2023135901A1 true WO2023135901A1 (ja) 2023-07-20

Family

ID=87278762

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/040359 WO2023135901A1 (ja) 2022-01-17 2022-10-28 電力変換装置

Country Status (1)

Country Link
WO (1) WO2023135901A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003143833A (ja) * 2001-11-01 2003-05-16 Hitachi Ltd 半導体スイッチング素子のゲート駆動装置
JP2012186937A (ja) * 2011-03-07 2012-09-27 Denso Corp スイッチング素子の駆動回路
JP2013247734A (ja) * 2012-05-24 2013-12-09 Mitsubishi Electric Corp インバータ装置およびインバータ装置の異常検出方法
WO2021241137A1 (ja) * 2020-05-27 2021-12-02 株式会社日立製作所 故障検知装置及びその方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003143833A (ja) * 2001-11-01 2003-05-16 Hitachi Ltd 半導体スイッチング素子のゲート駆動装置
JP2012186937A (ja) * 2011-03-07 2012-09-27 Denso Corp スイッチング素子の駆動回路
JP2013247734A (ja) * 2012-05-24 2013-12-09 Mitsubishi Electric Corp インバータ装置およびインバータ装置の異常検出方法
WO2021241137A1 (ja) * 2020-05-27 2021-12-02 株式会社日立製作所 故障検知装置及びその方法

Also Published As

Publication number Publication date
TW202331282A (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
US7583109B2 (en) Apparatus and methods for monitoring parallel-connected power switching devices responsive to drive circuit parameters
US7675763B2 (en) Semiconductor power converter apparatus
JP5574845B2 (ja) 電力変換装置
US8841940B2 (en) System and method for a driver circuit
TWI436540B (zh) 電源供應器與電源供應器的控制方法以及其所適用之電源供電系統
JP2017017822A (ja) 半導体装置および故障検出方法
KR20070024608A (ko) 3 개의 전압 레벨을 배선하는 컨버터 회로에서 에러를처리하는 방법
JP4942804B2 (ja) 半導体電力変換装置
US7084638B1 (en) Intermediate circuit capacitor short-circuit monitoring
JP2009019953A (ja) 半導体装置の劣化検出方法
US20180269677A1 (en) Semiconductor element driving device
US11217986B2 (en) Intelligent power module including semiconductor elements of a plurality of phases drive circuits of a plurality of phases and a plurality of temperature detection elements
JP2011023569A (ja) パワーモジュール
JP2007330028A (ja) 電力変換装置及び電力変換装置の保護方法
WO2023135901A1 (ja) 電力変換装置
JP4493865B2 (ja) 半導体装置
JP2010268662A (ja) インバータの故障検出装置
JP4729663B2 (ja) 高電圧または高い強度の電流を制御するための半導体回路構造
JP2004007989A (ja) 半導体パワーモジュールおよび複合パワーモジュール
JP7252004B2 (ja) 電力変換装置
JP6656501B1 (ja) 電力変換装置、半導体チップの寿命診断装置、及び半導体チップの寿命診断方法
WO2019146258A1 (ja) 半導体装置及び電力変換装置
US11652402B2 (en) Switching apparatus and electric-power conversion apparatus
US20240142511A1 (en) Semiconductor device
JP2008098889A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22920423

Country of ref document: EP

Kind code of ref document: A1