JP2008098889A - 半導体装置 - Google Patents

Abstract

【課題】過温度保護を適切に行なうことが可能な半導体装置を提供する。
【解決手段】半導体装置１００は、スイッチ素子ＳＷ１と、スイッチ素子ＳＷ１に電圧を供給する駆動回路３と、周囲温度を検出し、検出した周囲温度が基準温度より高い場合には駆動回路３によるスイッチ素子ＳＷ１への電圧供給を制御してスイッチ素子ＳＷ１をオフ状態とする過温度保護回路１と、ワイヤＷ２を含み、ワイヤＷ２が剥離した場合には基準温度を低くする故障検出回路２とを備える。
【選択図】図１

Description

本発明は、半導体装置に関し、特に、過温度保護を行なう半導体装置に関する。

半導体装置の熱破壊を防ぐために、ダイオードの温度特性等を利用して温度検出を行なう半導体装置が開発されている（たとえば、特許文献１〜８参照）。
特開平０６−１１７９４２号公報 特開平０８−２３６７０９号公報 特開平０８−３１６４７１号公報 特開平０９−２２９７７８号公報 特開平１０−１１６９８７号公報 特開２００２−３６８２２２号公報 特開平０６−３４２８７６号公報 特開２００３−２０４０２８号公報

たとえばモータを駆動するためのＩＧＢＴ（Insulated Gate Bipolar Transistor）等のスイッチ素子を備える従来の半導体装置では、スイッチ素子のオン状態およびオフ状態の切り替えを繰り返し行なってモータを駆動する。ここで、スイッチ素子の切り替えの際に発生する損失が熱ストレスとなり、温度検出を行なう回路においてはんだ亀裂およびワイヤの剥離等が生じる場合がある。このような場合には、温度検出を正常に行なうことができず、半導体装置が熱破壊されてしまう。

それゆえに、本発明の目的は、過温度保護を適切に行なうことが可能な半導体装置を提供することである。

上記課題を解決するために、この発明のある局面に係わる半導体装置は、スイッチ素子と、スイッチ素子に電圧を供給する駆動回路と、周囲温度を検出し、検出した周囲温度が基準温度より高い場合には駆動回路によるスイッチ素子への電圧供給を制御してスイッチ素子をオフ状態とする過温度保護回路と、ワイヤを含み、ワイヤが剥離した場合には基準温度を低くする故障検出回路とを備える。

本発明によれば、過温度保護を適切に行なうことができる。

以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

＜第１の実施の形態＞
［構成および基本動作］
図１は、本発明の第１の実施の形態に係る半導体装置の構成を示す図である。

図１を参照して、半導体装置１００は、過温度保護回路１と、故障検出回路２と、駆動回路３と、短絡／過電流保護回路４と、論理ゲート５と、たとえばＩＧＢＴであるスイッチ素子ＳＷ１とを備える。過温度保護回路１は、ダイオードＤ１と、コンパレータＧ１と、電源ＰＳ２とを含む。故障検出回路２は、ワイヤＷ１〜Ｗ３と、抵抗Ｒ１およびＲ２と、電源ＰＳ１とを含む。

ワイヤＷ２の一端が抵抗Ｒ１の一端と、抵抗Ｒ２の一端とに接続され、ワイヤＷ２の他端がワイヤＷ１の一端と、ダイオードＤ１のアノードとに接続される。

ワイヤＷ１の他端が抵抗Ｒ２の他端と、コンパレータの反転入力端子（第１の入力端子）とに接続される。コンパレータの非反転入力端子（第２の入力端子）が電源ＰＳ２の出力に接続される。

抵抗Ｒ１の他端が電源ＰＳ１の出力に接続される、すなわち抵抗Ｒ１の他端に第１の電圧Ｖ１が供給される。

ワイヤＷ３の一端がダイオードＤ１のカソードに接続され、ワイヤＷ３の他端が接地電位に接続される。すなわち、ダイオードＤ１のカソードに接地電圧（第２の電圧Ｖ２）が供給される。

図２は、半導体チップおよびワイヤの位置関係を示す図である。
図２を参照して、半導体装置１００は、半導体チップＣＰ１およびＣＰ２を備える。半導体チップＣＰ１には、１個または複数個のスイッチ素子ＳＷ１と、過温度保護回路１におけるダイオードＤ１とが形成される。半導体チップＣＰ２には、過温度保護回路１におけるコンパレータＧ１および電源ＰＳ２と、故障検出回路２と、駆動回路３と、短絡／過電流保護回路４と論理ゲート５が形成される。

半導体チップＣＰ１においてパッドＰＤ１〜ＰＤ５が配置され、それぞれワイヤＷ１〜Ｗ５が接合される。ワイヤＷ１〜Ｗ５を介して半導体チップＣＰ１およびＣＰ２が接続される。半導体チップＣＰ１の略中央部にワイヤＷ２の接合部（パッドＰＤ２）が配置される。ワイヤＷ１〜Ｗ５は、たとえばアルミワイヤである。

再び図１を参照して、駆動回路３は、スイッチ素子ＳＷ１のゲートに電圧を供給する。
スイッチ素子ＳＷ１は、駆動回路３から供給される電圧に基づいてオン状態およびオフ状態を切り替える。

短絡／過電流保護回路４は、スイッチ素子ＳＷ１における電流量を監視（モニタ）し、スイッチ素子ＳＷ１における短絡または過電流を検出した場合には、駆動回路３によるスイッチ素子ＳＷ１への電圧供給を制御してスイッチ素子ＳＷ１をオフ状態とする。より詳細には、短絡／過電流保護回路４は、スイッチ素子ＳＷ１における短絡または過電流を検出した場合には、Ｈレベルの信号を論理ゲート５に出力する。ここで、論理ゲート５はたとえばＯＲゲートであり、温度保護回路１または短絡／過電流保護回路４からＨレベルの信号を受けると、Ｈレベルの信号を駆動回路３の端子Ｓに出力する。駆動回路３は、論理ゲート５からＨレベルの信号を受けて、スイッチ素子ＳＷ１をオフ状態とする。

過温度保護回路１は、周囲温度を検出し、検出した周囲温度が基準温度より高い場合には駆動回路３によるスイッチ素子ＳＷ１への電圧供給を制御してスイッチ素子ＳＷ１をオフ状態とする。基準温度は、スイッチ素子ＳＷ１がＩＧＢＴの場合、たとえば１４５℃である。より詳細には、ダイオードＤ１は、順方向電圧が負の温度係数を有している。このため、ダイオードＤ１の周囲温度が上昇するとコンパレータＧ１の反転入力端子に印加される電圧が小さくなる。そして、コンパレータＧ１の反転入力端子に印加される電圧がコンパレータＧ１の非反転入力端子に印加される電圧より小さくなると、コンパレータＧ１はＨレベルの信号を論理ゲート５を介して駆動回路３の端子Ｓに出力する。駆動回路３は、コンパレータＧ１から受けた信号がＨレベルになると、スイッチ素子ＳＷ１をオフ状態とする。

故障検出回路２は、ワイヤＷ２が剥離した場合には、過温度保護回路１が用いる基準温度を低くする。

図３は、ダイオードＤ１に印加される電圧およびダイオードＤ１に流れる電流の関係を示す図である。なお、参考までに、ダイオードＤ１の高温時および低温時における特性も図３に示している。

図３を参照して、Ａ点はワイヤＷ２が剥離した状態を示し、Ｂ点はワイヤＷ２が剥離していない状態を示す。

ワイヤＷ２が剥離していない場合には、第１の電圧Ｖ１−第２の電圧Ｖ２（接地電圧）間に抵抗Ｒ１およびダイオードＤ１が直列接続される回路が形成される。一方、ワイヤＷ２が剥離した場合には、第１の電圧Ｖ１−第２の電圧Ｖ２間に抵抗Ｒ１、抵抗Ｒ２およびダイオードＤ１が直列接続される回路が形成される。

このため、ワイヤＷ２が剥離した場合は、ワイヤＷ２が剥離していない場合と比べてダイオードＤ１に印加される電圧が小さくなり、ダイオードＤ１に流れる電流が小さくなる。そうすると、コンパレータＧ１の反転入力端子に印加される電圧が小さくなり、過温度保護回路１が用いる基準温度が低くなる。すなわち、ワイヤＷ２が剥離した場合、同じ温度条件において、コンパレータＧ１の反転入力端子に印加される電圧が、ワイヤＷ２が剥離していない場合と比べて小さくなることから、ワイヤＷ２が剥離した場合はワイヤＷ２が剥離していない場合と比べてより低い温度でコンパレータＧ１がＨレベルの信号を出力することになる。

図４は、駆動回路の構成を示す回路図である。
図４を参照して、駆動回路３は、電源ＰＳ１１およびＰＳ１２と、フォトカプラＦＣ１と、アンプＧ１１と、トランジスタＴＲ１およびＴＲ２と、抵抗Ｒ１１とを含む。半導体装置１００は、スイッチ素子ＳＷ１としてＩＧＢＴを備える。ＩＧＢＴのゲートが抵抗Ｒ１１に接続される。ＩＧＢＴのエミッタが、直列接続された電源ＰＳ１１と電源ＰＳ１２との接続点に接続される。

通常動作時、アンプＧ１１は入力信号ＩＮに応じてＨレベルまたはＬレベルの信号を出力する。また、アンプＧ１１は、過温度保護回路１におけるコンパレータＧ１または短絡／過電流保護回路４から受けた信号がＨレベルである場合には、入力信号ＩＮに関わらずＬレベルの信号を出力する。

駆動回路３におけるアンプＧ１１の出力信号がＨレベルになると、トランジスタＴＲ１がオン状態、トランジスタＴＲ２がオフ状態となる。そうすると、ＩＧＢＴのゲート−エミッタ間には正の電圧が印加されてＩＧＢＴがオン状態となり、ＩＧＢＴのコレクタ−エミッタ間に電流が流れる。一方、アンプＧ１１の出力信号がＬレベルになると、トランジスタＴＲ１がオフ状態、トランジスタＴＲ２がオン状態となる。そうすると、ＩＧＢＴのゲート−エミッタ間には負の電圧が印加されてＩＧＢＴがオフ状態となり、ＩＧＢＴのコレクタ−エミッタ間に電流が流れなくなる。

図５は、駆動回路の変形例の構成を示す回路図である。図５を参照して、半導体装置１００は、スイッチ素子ＳＷ１としてバイポーラトランジスタを備える。バイポーラトランジスタのベースが抵抗Ｒ１１に接続される。バイポーラトランジスタのエミッタが、直列接続された電源ＰＳ１１と電源ＰＳ１２との接続点に接続される。駆動回路３は、バイポーラトランジスタのベース−エミッタ間の電位を変化させることにより、出力電流を制御する。

バイポーラチップ製造プロセスはＩＧＢＴチップ製造プロセスより安価であるため、半導体装置の製造コストを低減することができる。

図６は、駆動回路の変形例の構成を示す回路図である。図６を参照して、半導体装置１００は、スイッチ素子ＳＷ１としてＲＣ（Reverse Conducting：逆導通）−ＩＧＢＴを備える。ＲＣ−ＩＧＢＴは、スイッチ素子と、ダイオードとを含む。ＲＣ−ＩＧＢＴのゲートが抵抗Ｒ１１に接続される。ＲＣ−ＩＧＢＴのエミッタが、直列接続された電源ＰＳ１１と電源ＰＳ１２との接続点に接続される。駆動回路３は、ＲＣ−ＩＧＢＴのゲート−エミッタ間の電位を変化させることにより、出力電流を制御する。

ここで、ＩＧＢＴがモータを駆動する場合には、誘導性（Ｌ）負荷であるため、ＩＧＢＴがオン状態からオフ状態になったときに逆耐圧がかかり、回生電流が流れる。そして、ＩＧＢＴは逆耐圧に弱く、壊れやすい。このため、ＩＧＢＴのエミッタ側からコレクタ側へ電流を流すためのダイオードを配置する必要がある。したがって、ＩＧＢＴチップおよびダイオードチップを１チップ化できるＲＣ−ＩＧＢＴを使用することにより、半導体装置の製造コストを低減することができる。

図７は、駆動回路の変形例の構成を示す回路図である。図７を参照して、半導体装置１００は、スイッチ素子ＳＷ１としてＭＯＳ（Metal Oxide Semiconductor）−ＦＥＴ（Field Effect Transistor）を備える。ＭＯＳ−ＦＥＴのゲートが抵抗Ｒ１１に接続される。ＭＯＳ−ＦＥＴのソースが、直列接続された電源ＰＳ１１と電源ＰＳ１２との接続点に接続される。駆動回路３は、ＭＯＳ−ＦＥＴのゲート−ソース間の電位を変化させることにより、出力電流を制御する。

ここで、ＭＯＳ−ＦＥＴのオン状態におけるドレイン−ソース間電圧は、ＩＧＢＴのオン状態におけるコレクタ−エミッタ間電圧と比べて小さいため、オン状態およびオフ状態の切り替えの際に発生する損失が小さく、半導体装置が熱破壊しにくくなる。

図８は、駆動回路の変形例の構成を示す回路図である。図８を参照して、半導体装置１００は、スイッチ素子ＳＷ１としてサイリスタを備える。サイリスタのゲートが抵抗Ｒ１１に接続される。サイリスタのアノードが、直列接続された電源ＰＳ１１と電源ＰＳ１２との接続点に接続される。駆動回路３は、サイリスタのゲート−カソード間の電位を変化させることにより、出力電流を制御する。サイリスタは、ＩＧＢＴと比べてスイッチング制御が容易である。

図９は、駆動回路の変形例の構成を示す回路図である。図９を参照して、半導体装置１００は、スイッチ素子ＳＷ１としてトライアックを備える。トライアックのゲートが抵抗Ｒ１１に接続される。トライアックの端子Ｔ２が、直列接続された電源ＰＳ１１と電源ＰＳ１２との接続点に接続される。駆動回路３は、トライアックのゲート−端子Ｔ１間の電位を変化させることにより、出力電流を制御する。

図８に示すサイリスタはカソード−アノード間の片方向にしか電流を流すことができないが、トライアックを用いる構成により、端子Ｔ１−端子Ｔ２間の両方向に電流を流すことができる。

図１０は、駆動回路の変形例の構成を示す回路図である。図１０を参照して、半導体装置１００は、スイッチ素子ＳＷ１としてＧＴＯ（Gate Turn-Off Thyristor）を備える。ＧＴＯのゲートが抵抗Ｒ１１に接続される。ＧＴＯのアノードが、直列接続された電源ＰＳ１１と電源ＰＳ１２との接続点に接続される。駆動回路３は、ＧＴＯのゲート−カソード間の電位を変化させることにより、出力電流を制御する。

スイッチ素子としてＧＴＯを使用することにより、半導体装置の高速化が可能となる、すなわちスイッチ素子の切り替え動作を高速化することができる。

なお、上記の他に、たとえば還流ダイオードとして用いられるダイオードをスイッチ素子ＳＷ１とする構成であってもよい。この場合、図４〜図１０に示すような構成の駆動回路は不要となる。

また、半導体装置１００は、１個または複数個のＩＧＢＴがスイッチ素子ＳＷ１として形成されるＩＧＢＴチップと、１個または複数個のダイオードがスイッチ素子ＳＷ１として形成されるダイオードチップとを備え、ＩＧＢＴチップおよびダイオードチップがモジュール化される構成であってもよい。

ところで、たとえばモータを駆動するためのＩＧＢＴ等のスイッチ素子を備える従来の半導体装置では、スイッチ素子の切り替えの際に発生する損失が熱ストレスとなり、温度検出を行なう回路においてはんだ亀裂およびワイヤの剥離等が生じる場合がある。このような場合には、温度検出を正常に行なうことができず、半導体装置が熱破壊されてしまう。

しかしながら、本発明の第１の実施の形態に係る半導体装置では、過温度保護回路１は、周囲温度を検出し、検出した周囲温度が基準温度より高い場合には駆動回路３によるスイッチ素子ＳＷ１への電圧供給を制御してスイッチ素子ＳＷ１をオフ状態とする。そして、故障検出回路２は、ワイヤＷ２が剥離した場合には、過温度保護回路１が用いる基準温度を低くする。このような構成により、少なくともワイヤＷ２が熱によって剥離した時点でスイッチ素子ＳＷ１の切り替え動作を停止して半導体装置の熱破壊を防ぐことができる。したがって、本発明の第１の実施の形態に係る半導体装置では、過温度保護を適切に行なうことができる。

また、本発明の第１の実施の形態に係る半導体装置では、半導体チップＣＰ１の略中央部にワイヤＷ２の接合部（パッドＰＤ２）が配置される。ここで、一般に半導体チップでは、中央部が最も温度が上昇しやすい。したがって、ワイヤＷ２の接合部を半導体チップＣＰ１の略中央部に配置することにより、迅速に温度異常を検出し、半導体チップＣＰ１の中央部以外における回路の熱破壊を確実に防ぐことができ、半導体装置の過温度保護を適切に行なうことができる。

次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

＜第２の実施の形態＞
本実施の形態は、第１の実施の形態に係る半導体装置に対してモータ等の外部装置を駆動する構成とした半導体装置に関する。

図１１は、本発明の第２の実施の形態に係る半導体装置の構成を示す図である。
図１１を参照して、半導体装置１０１は、過温度保護回路６１と、故障検出回路６２と、コンバータ部５１と、ブレーキ部５２と、インバータ部５３と、ＣＰＵ（Central Processing Unit）６４と、コンデンサＣ１とを備える。インバータ部５３は、スイッチ素子ＳＷＡ〜ＳＷＦと、ダイオードＤＡ〜ＤＦと、駆動回路３Ａ〜３Ｆと、ブレーキ部５２は、抵抗Ｒ２１と、スイッチ素子ＳＷＧと、ダイオードＤＧと、駆動回路３Ｇとを含む。コンバータ部５１は、ダイオードＤ１１〜Ｄ１６を含む。

コンバータ部５１は、商用電源である交流電源ＰＳ２１から受けた交流電圧を直流電圧に変換する。

インバータ部５３は、ＣＰＵ６４の制御に基づいて、ＰＷＭ（パルス幅変調：Pulse Width Modulation）方式を用いてモータ１８を駆動する。すなわち、ＣＰＵ６４は、スイッチ素子ＳＷＡ〜ＳＷＦ各々のオン状態およびオフ状態の切り替えタイミングを制御することにより、モータ１８に流れる電流のパルスのデューティ比を変化させてモータ１８の回転数を制御する。

ブレーキ部５２は、スイッチ素子ＳＷＧのオン状態およびオフ状態の切り替えタイミングを制御することにより、モータ１８からの余剰エネルギーを消費する。

過温度保護回路６１は、周囲温度を検出し、検出した周囲温度が基準温度より高い場合には駆動回路３Ａ〜３Ｇによるスイッチ素子ＳＷＡ〜ＳＷＧへの電圧供給を制御してスイッチ素子ＳＷＡ〜ＳＷＧをオフ状態とする。そして、故障検出回路６２は、ワイヤＷ２が剥離した場合には、過温度保護回路６１が用いる基準温度を低くする。

ここで、過温度保護回路６１の基準温度は、予め設定されたコンバータ部５１、ブレーキ部５２およびインバータ部５３が通常動作を行なうべき周囲温度（過温度保護回路６１におけるダイオードＤ１の周囲温度）の最大値より大きい温度に設定される。

このような構成により、半導体装置１０１におけるコンバータ部５１、ブレーキ部５２およびインバータ部５３の動作を最大限継続するとともに、半導体装置１０１におけるコンバータ部５１、ブレーキ部５２およびインバータ部５３の熱破壊を防ぐことができる。

その他の構成および動作は本発明の第１の実施の形態に係る半導体装置と同様であるため、ここでは詳細な説明を繰り返さない。

次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

＜第３の実施の形態＞
本実施の形態は、第１の実施の形態に係る半導体装置に対してモータ等の外部装置を駆動する構成とした半導体装置に関する。以下で説明する内容以外は第１の実施の形態に係る半導体装置と同様である。

図１２は、本発明の第３の実施の形態に係る半導体装置の構成を示す図である。
図１２を参照して、半導体装置１０２は、制御用半導体集積回路ＩＣ１およびＩＣ２と、コンバータ部５１と、スイッチ素子ＳＷＡおよびＳＷＢと、ダイオードＤＡおよびＤＢと、抵抗Ｒ３１およびＲ３２と、コンデンサＣ１と、フォトカプラＦＣ２と、ＣＰＵ６４と、制御電源ＰＳ３１とを備える。制御用半導体集積回路ＩＣ１は、駆動回路３Ａと、ゲート（エラー出力回路）Ｇ２１Ａと、短絡／過電流保護回路４Ａと、制御電源電圧低下保護回路６３Ａとを含む。制御用半導体集積回路ＩＣ２は、駆動回路３Ａと、ゲート（エラー出力回路）Ｇ２１Ｂと、短絡／過電流保護回路４Ｂと、制御電源電圧低下保護回路６３Ｂと、過温度保護回路６１と、故障検出回路６２とを含む。

制御電源電圧低下保護回路６３Ａおよび６３Ｂは、制御電源ＰＳ３１の出力電圧を監視し、制御電源ＰＳ３１の出力電圧低下を検出した場合には、駆動回路３Ａおよび３Ｂによるスイッチ素子ＳＷＡおよびＳＷＢへの電圧供給をそれぞれ停止する。

ゲートＧ２１ＡおよびＧ２１Ｂは、制御電源電圧低下保護回路６３Ａおよび６３Ｂ、短絡／過電流保護回路４Ａおよび４Ｂ、ならびに過温度保護回路６１で異常が検出された場合には、エラー信号をフォトカプラＦＣ２経由でＣＰＵ６４に出力する。

このように、過温度保護回路６１等を制御用半導体集積回路ＩＣに内蔵することにより、半導体装置１０２の電子部品点数を削減することができ、電子部品自体の初期不良を低減することができ、製造工程における不良率を低減することができ、また、製造時間の短縮を図ることができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明の第１の実施の形態に係る半導体装置の構成を示す図である。 半導体チップおよびワイヤの位置関係を示す図である。 ダイオードＤ１に印加される電圧およびダイオードＤ１に流れる電流の関係を示す図である。 駆動回路の構成を示す回路図である。 駆動回路の変形例の構成を示す回路図である。 駆動回路の変形例の構成を示す回路図である。 駆動回路の変形例の構成を示す回路図である。 駆動回路の変形例の構成を示す回路図である。 駆動回路の変形例の構成を示す回路図である。 駆動回路の変形例の構成を示す回路図である。 本発明の第２の実施の形態に係る半導体装置の構成を示す図である。 本発明の第３の実施の形態に係る半導体装置の構成を示す図である。

符号の説明

１，６１ 過温度保護回路、２，６２ 故障検出回路、３，３Ａ〜３Ｇ 駆動回路、４，４Ａ，４Ｂ 短絡／過電流保護回路、５ 論理ゲート、５１ コンバータ部、５２ ブレーキ部、５３ インバータ部、６３Ａ，６３Ｂ 制御電源電圧低下保護回路、６４ ＣＰＵ、１０１〜１０２ 半導体装置、ＳＷ１，ＳＷＡ〜ＳＷＧ スイッチ素子、Ｄ１，Ｄ１１〜Ｄ１６，ＤＡ〜ＤＧ ダイオード、ＦＣ１，ＦＣ２ フォトカプラ、Ｇ１ コンパレータ、Ｇ１１ アンプ、Ｇ２１Ａ，Ｇ２１Ｂ ゲート（エラー出力回路）、ＩＣ１，ＩＣ２ 制御用半導体集積回路、ＴＲ１，ＴＲ２ トランジスタ、ＰＳ１，ＰＳ２，ＰＳ１１，ＰＳ１２ 電源、Ｒ１，Ｒ２，Ｒ１１，Ｒ２１ 抵抗。

Claims (15)

1. スイッチ素子と、
   前記スイッチ素子に電圧を供給する駆動回路と、
   周囲温度を検出し、前記検出した周囲温度が基準温度より高い場合には前記駆動回路による前記スイッチ素子への電圧供給を制御して前記スイッチ素子をオフ状態とする過温度保護回路と、
   ワイヤを含み、前記ワイヤが剥離した場合には前記基準温度を低くする故障検出回路とを備える半導体装置。
2. 前記半導体装置は、さらに、１個または複数個の前記スイッチ素子が形成される半導体チップを備え、
   前記半導体チップの略中央部に前記ワイヤの接合部が配置される請求項１記載の半導体装置。
3. 前記過温度保護回路は、ダイオードと、コンパレータとを含み、
   前記故障検出回路は、前記ワイヤと、第１の抵抗と、第２の抵抗とを含み、
   前記ワイヤは、一端が前記第１の抵抗の一端と、前記第２の抵抗の一端とに電気的に接続され、他端が前記第２の抵抗の他端と、前記ダイオードの一端と、前記コンパレータの第１の入力端子とに電気的に接続され、
   前記第１の抵抗の他端に第１の電圧が供給され、前記ダイオードの他端に第２の電圧が供給される請求項１記載の半導体装置。
4. 前記半導体装置は、さらに、
   外部装置を駆動する複数個の前記スイッチ素子を含むインバータ部を備え、
   前記基準温度は、予め設定された前記インバータ部が通常動作を行なうべき前記周囲温度の最大値より大きい温度に設定される請求項１記載の半導体装置。
5. 前記過温度保護回路は、周囲温度を検出し、前記検出した周囲温度が前記基準温度より高い場合には前記駆動回路による前記スイッチ素子への電圧供給を制御して前記スイッチ素子をオフ状態とし、かつエラー信号を出力する請求項４記載の半導体装置。
6. 前記スイッチ素子はＩＧＢＴである請求項１記載の半導体装置。
7. 前記スイッチ素子はバイポーラトランジスタである請求項１記載の半導体装置。
8. 前記スイッチ素子はＲＣ−ＩＧＢＴである請求項１記載の半導体装置。
9. 前記スイッチ素子はＭＯＳ−ＦＥＴである請求項１記載の半導体装置。
10. 前記スイッチ素子はサイリスタである請求項１記載の半導体装置。
11. 前記スイッチ素子はトライアックである請求項１記載の半導体装置。
12. 前記スイッチ素子はＧＴＯである請求項１記載の半導体装置。
13. 前記スイッチ素子はダイオードである請求項１記載の半導体装置。
14. 前記半導体装置は、
    １個または複数個のＩＧＢＴが前記スイッチ素子として形成されるＩＧＢＴチップと、
    １個または複数個のダイオードが前記スイッチ素子として形成されるダイオードチップとを備え、
    前記ＩＧＢＴチップおよび前記ダイオードチップがモジュール化される請求項１記載の半導体装置。
15. 前記半導体装置は、半導体集積回路を備え、
    前記半導集積回路は、前記駆動回路と、前記過温度保護回路と、前記故障検出回路とを含む請求項１記載の半導体装置。

Images