JP2019176696A - パワートランジスタの駆動回路、パワーモジュール - Google Patents

Abstract

【課題】内部の保護状態と、ＦＯピンの状態の不一致を検出可能な駆動回路あるいはパワーモジュールを提供する。【解決手段】ローサイド駆動回路２００は、駆動対象であるパワートランジスタ１１２とともに電力変換装置を構成する。保護回路２４０は、保護信号Ｓ１を生成する。アラーム制御回路２５０は、保護信号Ｓ１に応じてフェイル端子の電気的状態を変化させる。判別回路２６０はフェイル（ＦＯ）端子の電圧ＶＦＯを所定のしきい値と比較し、比較結果を示す判別信号Ｓ２を生成する。制御ロジック回路２２０は、判別信号Ｓ２と保護信号Ｓ１とにもとづいて、パワートランジスタ１１２の状態を制御する。【選択図】図２

Description

本発明は、パワートランジスタの駆動回路に関する。

ハイブリッドカー、電気自動車や産業機械に、インバータやコンバータなどの電力変換装置が使用される。図１は、電力変換装置２のブロック図である。電力変換装置２は、主としてパワートランジスタ１２、パワートランジスタ１２を駆動する駆動回路（ゲートドライバ）１４を備える。パワートランジスタ１２と駆動回路１４は、保護回路１６とともに、１つのパッケージ（パワーモジュール１０）に収容される。

パワーモジュール１０の制御入力（ＩＮ）ピンには、マイコン２０からの制御信号が入力される。パワートランジスタ１２のオン、オフは、この制御信号に応じて制御される。

パワーモジュール１０にはフェイル（ＦＯ）ピンが設けられる。ＦＯピンは、マイコン２０と配線２２を介して接続されており、マイコン２０は、ＦＯピンの電気的状態にもとづいて、パワーモジュール１０の異常を検出可能となっている。一般的にはＦＯピンには、オープンドレイン（オープンコレクタ）のインタフェースが採用されることが多く、ＦＯピンと接地（ＧＮＤ）ピンの間にはトランジスタ１８が設けられ、配線２２は、外付け抵抗２４によってプルアップされる。保護回路１６は、異常が検出されるとトランジスタ１８をターンオンし、ＦＯピンにローレベル（接地電圧）を発生する。

特開２０１７−９３０６５号公報 特開２０１２−１０５４４号公報

本発明者らは、図１の電力変換装置２について検討した結果、以下の課題を認識するに至った。ＦＯピンの電気的状態は、ＦＯピンとマイコン２０を繋ぐ配線２２や周辺回路の影響を受ける。したがって、マイコン２０に入力されるＦＯピンの電気的状態と、駆動回路１４の内部の保護回路の出力の状態が不一致になると、マイコン２０とパワーモジュール１０の間で不整合が生じてしまう。

一例として、保護回路１６が正常と判定してるときに、配線２２がショートしたり、配線２２にノイズが混入したとする。このとき、マイコン２０は、異常が発生したものとして保護動作を実行する一方、パワーモジュール１０は正常であるとして動作を持続する。

本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、内部の保護状態と、ＦＯピンの状態の不一致を検出可能な駆動回路あるいはパワーモジュールの提供にある。

本発明のある態様は、駆動対象であるトランジスタを駆動する駆動回路に関する。駆動回路は、保護信号を生成する保護回路と、フェイル端子と、保護信号に応じてフェイル端子の電気的状態を変化させるアラーム制御回路と、フェイル端子の電圧を所定のしきい値と比較し、比較結果を示す判別信号を生成する判別回路と、判別信号と保護信号とにもとづいて、トランジスタの状態を制御する制御ロジック回路と、を備える。

本発明の別の態様は、パワーモジュールである。このパワーモジュールは、パワートランジスタと、パワートランジスタを駆動する駆動回路と、フェイル端子と、を備える。駆動回路は、保護信号を生成する保護回路と、保護信号に応じてフェイル端子の電気的状態を変化させるアラーム制御回路と、フェイル端子の電圧を所定のしきい値と比較し、比較結果を示す判別信号を生成する判別回路と、保護信号と判別信号にもとづいて、パワートランジスタの状態を制御する制御ロジック回路と、を備える。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、内部の保護状態と、フェイルピンの状態の不一致を検出できる。

電力変換装置のブロック図である。 実施の形態に係るパワーモジュールを備える電力変換装置のブロック図である。 図２のパワーモジュールの第１の動作を説明する図である。 図２のパワーモジュールの第２の動作を説明する図である。 実施の形態に係るパワーモジュールを備える電力変換装置のブロック図である。 図５の電力変換装置の動作波形図である。 判別信号を無効とした比較技術の動作波形図である。 図８（ａ）、（ｂ）は、第１、第２変形例に係るパワーモジュールの回路図である。 図９（ａ）〜（ｃ）は、第３〜第５変形例に係るパワーモジュールの回路図である。

（実施の形態の概要）
本明細書に開示される一実施の形態は、駆動対象であるパワートランジスタとともに電力変換装置を構成する駆動回路に関する。駆動回路は、保護信号を生成する保護回路と、フェイル端子と、保護信号に応じてフェイル端子の電気的状態を変化させるアラーム制御回路と、フェイル端子の電圧を所定のしきい値と比較し、比較結果を示す判別信号を生成する判別回路と、判別信号と保護信号とにもとづいて、パワートランジスタの状態を制御する制御ロジック回路と、を備える。

この態様によると、保護信号が示す駆動回路の内部の状態と、判別信号が示すマイコンが認識する状態の両方をパワートランジスタの制御に反映させることができる。

制御ロジック回路は、判別信号と保護信号の少なくとも一方が異常状態を示すときに、パワートランジスタの駆動を停止してもよい。

使用において、フェイル端子には、キャパシタが外付けされてもよい。キャパシタの影響により、フェイル端子の電気的状態（電圧）は、保護信号に対して遅れて変化するため、駆動回路が異常と判定する期間よりも、マイコンが異常と判定する期間の方が長くなる。この場合に、保護信号と判別信号を参照することにより、マイコンの動作との整合性をとることができる。

また本明細書に開示される一実施の形態は、パワーモジュールに関する。このパワーモジュールは、パワートランジスタと、パワートランジスタを駆動する駆動回路と、フェイル端子と、を備える。駆動回路は、保護信号を生成する保護回路と、保護信号に応じてフェイル端子の電気的状態を変化させるアラーム制御回路と、フェイル端子の電圧を所定のしきい値と比較し、比較結果を示す判別信号を生成する判別回路と、保護信号と判別信号にもとづいて、パワートランジスタの状態を制御する制御ロジック回路と、を備える。

（実施の形態）
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

また、「信号Ａ（電圧、電流）が信号Ｂ（電圧、電流）に応じている」とは、信号Ａが信号Ｂと相関を有することを意味し、具体的には、（i）信号Ａが信号Ｂである場合、（ii）信号Ａが信号Ｂに比例する場合、（iii）信号Ａが信号Ｂをレベルシフトして得られる場合、（iv）信号Ａが信号Ｂを増幅して得られる場合、（v）信号Ａが信号Ｂを反転して得られる場合、（vi）あるいはそれらの任意の組み合わせ、等を意味する。「応じて」の範囲は、信号Ａ、Ｂの種類、用途に応じて定まることが当業者には理解される。

また本明細書において、電圧信号、電流信号などの電気信号、あるいは抵抗、キャパシタなどの回路素子に付された符号は、必要に応じてそれぞれの電圧値、電流値、あるいは抵抗値、容量値を表すものとする。また、端子に付された符号は、それに生ずる電圧あるいは信号レベルを表すものとする。

図２は、実施の形態に係るパワーモジュール１００を備える電力変換装置３００のブロック図である。本実施の形態において、電力変換装置３００は、パワーモジュール１００、マイコン３１０、交流負荷３２０を備える。パワーモジュール１００は直流電圧Ｖ_ＣＣを受け、マイコン３１０からの制御信号に応じて交流負荷３２０に交流の駆動電圧を供給する。

パワーモジュール１００は、３相インバータ１１０と、ハイサイド駆動回路１２０と、ローサイド駆動回路２００と、を備える。本実施の形態において、ハイサイド駆動回路１２０とローサイド駆動回路２００は独立した半導体チップ（ダイ）に集積化されている。

３相インバータ１１０は、Ｕ相、Ｖ相、Ｗ相のレグ１１２Ｕ，１１２Ｖ，１１２Ｗを含み、各レグ１１２＃（＃＝Ｕ，Ｖ，Ｗ）は、Ｐ極電源ピン（あるいは端子）Ｐと、対応する出力ピンＯＵＴ＃の間に設けられる上アーム１１４＃と、対応する出力ピンＯＵＴ＃とＮ極電源ピンＮ＃の間に設けられる下アーム１１６＃を含む。上アーム１１４Ｕ〜１１４Ｗ、下アーム１１６Ｕ〜１１６Ｗは、パワートランジスタで構成される。出力ピンＯＵＴＵ〜ＯＵＴＷには、３相モータなどの交流負荷３２０が接続される。図２では、Ｎ極電源ピンＮＵ〜ＵＷが直接接地されるが、電流検出用のシャント抵抗を介して接地してもよい。

パワートランジスタとしては、ＳｉＣ（炭化珪素）やＧａＮ（窒化ガリウム）あるいはＳｉ（ケイ素）のトランジスタを用いることができる。またパワートランジスタの種類は、図１に示すＩＧＢＴ（Insulated Gate Bipolar Transistor）のほか、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）あるいはバイポーラトランジスタを用いることができる。

ＨＩＮＵピン、ＨＩＮＶピン、ＨＩＮＷピンには、上アーム１１４Ｕ，１１４Ｖ，１１４Ｗのオン、オフを指示する制御信号ＳＨ_Ｕ，ＳＨ_Ｖ，ＳＨ_Ｗが入力される。ハイサイド駆動回路１２０は、制御信号ＳＨ_＃に応じて、対応する上アーム１１４＃を制御する。

図１に示すように、上アームにＮチャンネル（あるいはＮＰＮ型）を用いる場合、ハイサイド駆動回路１２０は、いわゆるブートストラップ回路によって、電源電圧Ｖ_ＣＣよりも高いハイレベル電圧Ｖ_Ｈを発生し、上アームをオンさせる。ハイサイド駆動回路１２０については公知技術を用いればよいため、本明細書では説明を省略する。

ＬＩＮＵピン、ＬＩＮＶピン、ＬＩＮＷピンには、下アーム１１６Ｕ，１１６Ｖ，１１６Ｗのオン、オフを指示する制御信号ＳＬ_Ｕ，ＳＬ_Ｖ，ＳＬ_Ｗが入力される。ローサイド駆動回路２００は、制御信号ＳＬ_＃に応じて、対応する下アーム１１６＃を制御する。

ローサイド駆動回路２００は、入力回路２１０、制御ロジック回路２２０、出力回路２３０、保護回路２４０、アラーム制御回路２５０、出力トランジスタ２５２、判別回路２６０を備える。

入力回路２１０は、マイコン３１０からの制御信号ＳＬ_Ｕ〜ＳＬ_Ｗを受信する。制御信号ＳＬ_Ｕ〜ＳＬ_Ｗは、制御ロジック回路２２０を経由して出力回路２３０に供給される。出力回路２３０はドライバを含み、制御信号ＳＬ_＃にもとづいて対応する下アーム１１６＃のパワートランジスタを駆動する。

保護回路２４０は、保護信号Ｓ１を生成する。たとえば保護回路２４０は、ひとつまたは複数（この実施例では３個）の異常検出回路２４４＿１〜２４４＿３と、保護ロジック回路２４２を含む。異常検出回路２４４＿１は、たとえばＳＣＰ（Short Circuit Protection）回路であり、異常検出回路２４４＿２は、ＵＶＬＯ（Under Voltage Lock Out）回路であり、異常検出回路２４４＿３は、ＴＳＤ（Thermal Shutdown）回路である。保護回路２４０はそのほかに、ＯＣＰ（Over Current Protection）回路などを含んでもよい。異常検出回路２４４＿＃（＃＝１〜３）は、対象とする異常状態を検出すると、異常検出信号Ｓ３＿＃をアサート（たとえばハイレベル）する。

保護ロジック回路２４２は、異常検出信号Ｓ３＿１〜Ｓ３＿３の少なくともひとつがアサートされると、保護信号Ｓ１をアサートする。保護信号Ｓ１のアサートは、保護処理のトリガーとなる。保護信号Ｓ１は、制御ロジック回路２２０に供給されるとともに、アラーム制御回路２５０に入力される。

フェイル（ＦＯ）ピンと接地の間には、出力トランジスタ２５２が設けられる。出力トランジスタ２５２は、オープンドレインの出力インタフェースを構成し、ＦＯピンは、外付けの抵抗３１２によってプルアップされている。ＦＯピンは、配線３１４を介してマイコン３１０のフェイル検出（ＦＩ）ピンと接続される。マイコン３１０は、ＦＩピン（すなわちＦＯピン）の電気的状態にもとづいて、パワーモジュール１００において生じた異常状態を検出する。

アラーム制御回路２５０は、保護信号Ｓ１に応じてＦＯピンの電気的状態を変化させる。より詳しくは、アラーム制御回路２５０は、保護信号Ｓ１のアサートに応答して、出力トランジスタ２５２をターンオンする。このときＦＯピンの電圧Ｖ_ＦＯはロー（接地電圧）となる。保護信号Ｓ１がネゲート（ロー）、すなわち正常状態では、アラーム制御回路２５０は出力トランジスタ２５２をオフとし、このときＦＯピンの電圧Ｖ_ＦＯはハイ（電源電圧）となる。

判別回路２６０は、ＦＯ端子の電圧Ｖ_ＦＯを所定のしきい値Ｖ_ＴＨと比較し、比較結果を示す判別信号Ｓ２を生成する。たとえば判別信号Ｓ２は、ＦＯ端子の電圧Ｖ_ＦＯがロー（Ｖ_ＦＯ＜Ｖ_ＴＨ）のときにアサート（ハイ）、ＦＯ端子の電圧Ｖ_ＦＯがハイ（Ｖ_ＦＯ＞Ｖ_ＴＨ）のときにネゲート（ロー）となる。判別信号Ｓ２は、保護信号Ｓ１とともに制御ロジック回路２２０に供給される。

制御ロジック回路２２０は、判別信号Ｓ２と保護信号Ｓ１の両方にもとづいて、パワートランジスタの状態を制御する。

たとえば制御ロジック回路２２０は、判別信号Ｓ２と保護信号Ｓ１の少なくとも一方が異常状態を示すとき（アサート）、制御信号ＳＬ_Ｕ，ＳＬ_Ｖ，ＳＬ_Ｗのレベルにかかわらず、下アーム１１６のパワートランジスタのゲートにローレベルのゲート信号Ｖ_Ｇを供給してをパワートランジスタをオフし、駆動を停止する。

以上がパワーモジュール１００の構成である。続いてその動作を説明する。
図３は、図２のパワーモジュール１００の第１の動作を説明する図である。Ｕ相に着目する。時刻ｔ_０に、パワーモジュール１０からの制御信号ＳＬ_Ｕがハイとなり、下アーム１１６Ｕのターンオンが指示される。このターンオン指示に応答して、下アーム１１６Ｕはターンオンする。

時刻ｔ_１に過電流が発生し、ＳＣＰ信号がアサート（たとえばハイ）される。保護ロジック回路２４２は、ＳＣＰ信号のアサートに応答して、保護信号Ｓ１を所定時間τの間、アサート（ハイ）する。つまり保護信号Ｓ１は、ＳＣＰ信号のアサートを始点とするパルス信号である。所定時間τは、たとえば数十〜数百μｓ（たとえば６０μｓ）程度とすることができる。所定時間τは、異常の種類ごとに異なっていてもよく、ＳＣＰに対して６０μｓ、ＵＶＬＯに対して１２０μｓ、ＴＳＤに対して２４０μｓのように規定してもよい。

インバータのスイッチング周波数（ＰＷＭ周波数）はたとえば５ｋ〜２０ｋＨｚ程度である。たとえば５ｋＨｚとすると、各相の制御信号ＳＬ（ＳＨ）の周期は２００μｓとなる。なお、所定時間τはマイコン３１０の応答時間より長いことが好ましい。

別の実施例において所定時間τを、数ｍ〜数十ｍｓのオーダーとしてもよい。この場合においても所定時間τは、異常の種類ごとに異なっていてもよく、ＳＣＰに対して２ｍｓ、ＵＶＬＯに対して４ｍｓ、ＴＳＤに対して８ｍｓのように規定してもよい。

制御ロジック回路２２０は、保護信号Ｓ１のアサート（ポジエッジ）に応答して、下アーム１１６Ｕを直ちにターンオフする。

アラーム制御回路２５０は、保護信号Ｓ１がアサートされる期間、出力トランジスタ２５２をオンする。その結果、ＦＯピンの電圧Ｖ_ＦＯはロー（０Ｖ）に固定される。判別回路２６０は、ＦＯピンの電圧Ｖ_ＦＯをしきい値と比較し、判別信号Ｓ２を生成する。図３の動作例では、判別信号Ｓ２のアサートの区間と、保護信号Ｓ１のアサートの区間は実質的に一致する。

時刻ｔ_４に、保護信号Ｓ１および判別信号Ｓ２のアサートが解除されるが、制御ロジック回路２２０は、下アーム１１６Ｕのオフ状態（すなわち保護状態）を維持する。下アーム１１６Ｕのオフ状態（保護状態）は、マイコン３１０からの制御信号ＳＬ_Ｕが次にハイに遷移する時刻ｔ_５まで維持される。

なおＦＯピンの電圧Ｖ_ＦＯの低下時におけるマイコン３１０の処理は特に限定されず、電力変換装置３００の設計者に委ねられる。たとえばマイコン３１０は、ＦＯピン（ＦＩピン）のローを検出すると、制御信号ＳＬ，ＳＨをローに固定して直ちに電力変換装置３００の動作を完全に停止してもよい。図３では、マイコン３１０におけるＦＩピンのローの検出に要する応答時間（検出時間）をτ_ＤＥＴで示す。時刻ｔ_３にマイコン３１０がＦＩピンのローを検出すると、一点鎖線で示すようにハイを持続するはずであった制御信号ＳＬ_Ｕをローとする。

マイコン３１０は、ＦＯピン（ＦＩピン）のローを１回でも検出すると、電力変換装置３００の動作を完全に停止してもよい。あるいはマイコン３１０は、ＦＯピンのローを、複数のスイッチングサイクルにわたり連続して検出すると、電力変換装置３００の動作を停止してもよい。

図４は、図２のパワーモジュール１００の第２の動作を説明する図である。図４は、ローサイド駆動回路２００の内部において異常は検出されていないが、ローサイド駆動回路２００の外部の要因によって、時刻ｔ_６にＦＯピンがローとなった状況を示している。外部要因は、地絡などのショートや、ノイズなどが例示されるがその限りではない。ＦＯピンがローとなると、判別信号Ｓ２がアサートされる。判別信号Ｓ２のアサートに応答して、制御ロジック回路２２０は下アーム１１６Ｕをターンオフする。ＦＯピンがローとなってから検出時間τ_ＤＥＴの経過後の時刻ｔ_７に、マイコン３１０がＦＩピンのローを検出し、パワーモジュール１００において異常が発生していると判定して制御信号ＳＬ_Ｕをローとする。時刻ｔ_８に外部要因が取り除かれると、ＦＯピンの電圧Ｖ_ＦＯが上昇し、しきい値Ｖ_ＴＨを超えると、判別信号Ｓ２はネゲートされる。

以上がパワーモジュール１００の動作である。このパワーモジュール１００によれば、保護信号Ｓ１が示すローサイド駆動回路２００の内部の状態と、判別信号Ｓ２が示すマイコン３１０が認識する状態の両方を、パワートランジスタの制御に反映させることができる。

特に、実施の形態では、判別信号Ｓ２と保護信号Ｓ１の少なくとも一方が異常状態を示すときに、パワートランジスタを強制オフして駆動を停止することとした。これにより、（i）ローサイド駆動回路２００の内部において異常が生じているが、マイコン３１０が異常を認識していない状況において確実にパワートランジスタをオフできる。また（ii）ローサイド駆動回路２００の内部において異常は生じていないが（あるいは一旦発生した異常が解消しているが）、マイコン３１０が異常と判定している場合において、上位のマイコン３１０の判断を優先して、マイコン３１０の処理にローサイド駆動回路２００を適合させることができる。

図５は、実施の形態に係るパワーモジュール１００を備える電力変換装置３００Ａのブロック図である。図２のアプリケーションにおいて、低速なマイコンを用いた場合、検出期間τ_ＤＥＴが長くなる。一方、保護信号Ｓ１のハイ区間τは、ローサイド駆動回路２００に内蔵できるタイマー回路により制限される。τ_ＤＥＴ＞τの関係が成り立つとき、マイコン３１０は異常を検出できない。この問題を解決するために、図５の電力変換装置３００Ａでは、パワーモジュール１００のＦＯピンと接地の間にキャパシタＣ_ＥＸＴが外付けされている。パワーモジュール１００の構成を含めて、その他の点は図２と同様である。

キャパシタＣ_ＥＸＴをＦＯピンに接続することにより、ＦＯピンのローの時間を、所定時間τよりも長く引き延ばすことができ、マイコン３１０に異常を通知することが可能となる。

続いて図５の電力変換装置３００Ａの動作を説明する。図６は、図５の電力変換装置３００Ａの動作波形図である。時刻ｔ_０に保護信号Ｓ１がアサートされると出力トランジスタ２５２がターンオンし、ＦＯピンの電圧Ｖ_ＦＯがローとなる。時刻ｔ_１に保護信号Ｓ１がネゲートされ、出力トランジスタ２５２がターンオフすると、ＦＯピンの電圧Ｖ_ＦＯがプルアップ抵抗Ｒ_ＰとキャパシタＣ_ＥＸＴのＣＲ時定数にもとづいて増大していく。この時定数は、マイコン３１０の検出時間τ_ＤＥＴより長い。検出時間τ_ＤＥＴの経過後の時刻ｔ_２に、マイコン３１０が異常を検出すると、それ以降、制御信号ＳＬがローに固定される。

一方で、時刻ｔ_０に電圧Ｖ_ＦＯがローとなると、判別信号Ｓ２がアサートされる。判別信号Ｓ２のアサートは、電圧Ｖ_ＦＯがしきい値Ｖ_ＴＨに到達する時刻ｔ_３までの間、持続する。時刻ｔ_０〜ｔ_２の期間は、マイコン３１０が異常を検知していないため、制御信号ＳＬ_Ｕは周期毎にハイとなるが、判別信号Ｓ２がアサートされているため、制御ロジック回路２２０は下アーム１１６Ｕをオフに維持することができる。

図５の電力変換装置３００Ａの利点は、比較技術との対比によって明確となる。比較技術では、制御ロジック回路２２０は、判別信号Ｓ２を参照せず、保護信号Ｓ１のアサートのみに応答してパワートランジスタをオフする。図７は、判別信号Ｓ２を無効とした比較技術の動作波形図である。比較技術では、異常が発生しているにもかかわらず、マイコン３１０がそれを検出するのに遅延が生ずるため、スイッチングサイクル毎に、パワートランジスタ１１６Ｕのターンオンが発生している。これは余計な発熱等を引き起こすことから好ましくない。翻って図５の電力変換装置３００Ａによれば、図６に示すように、２サイクル目以降のパワートランジスタのターンオンは発生しておらず、回路保護の観点から優れている。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１変形例）
図８（ａ）は、第１変形例に係るパワーモジュール１００Ａの回路図である。駆動回路２０２は、図２のハイサイド駆動回路１２０とローサイド駆動回路２００を１チップに集積化した回路である。その他は図２と同様である。

（第２変形例）
図８（ｂ）は、第２変形例に係るパワーモジュール１００Ｂの回路図である。パワーモジュール１００Ｂは、図２の３相のハイサイド駆動回路１２０に代えて、各相ごとに独立したハイサイド駆動回路１２０Ｕ〜１２０Ｗを備える。その他は図２と同様である。

（第３変形例）
図９（ａ）は、第３変形例に係るパワーモジュール１００Ｃの回路図である。パワーモジュール１００Ｃは、図８（ｂ）の３相のローサイド駆動回路２００に代えて、各相ごとに独立したローサイド駆動回路２００Ｕ〜２００Ｗを備える。その他は図８（ｂ）と同様である。

（第４変形例）
図９（ｂ）は、第４変形例に係るパワーモジュール１００Ｄの回路図である。パワーモジュール１００Ｄは、図２の３相のローサイド駆動回路２００に代えて、各相ごとに独立したローサイド駆動回路２００Ｕ〜２００Ｗを備える。その他は図２と同様である。

（第５変形例）
図９（ｃ）は、第５変形例に係るパワーモジュール１００Ｅの回路図である。パワーモジュール１００Ｅは、各相ごとに独立した駆動回路２０４Ｕ〜２０４Ｗを備える。駆動回路２０４＃（＃＝Ｕ，Ｖ，Ｗ）は、図９（ａ）の１２０＃と２００Ｕを１チップに集積化した回路である。

（その他の変形例）
実施の形態では３相インバータを説明したが、単相インバータやＨブリッジの構成にも本発明は適用可能である。またインバータのみでなく、コンバータ（交流直流変換）や双方向コンバータなど、そのほかの形式の電力変換装置にも本発明は適用しうる。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

２ 電力変換装置
１０ パワーモジュール
１２ パワートランジスタ
１４ 駆動回路
１６ 保護回路
１８ トランジスタ
２０ マイコン
２２ 配線
２４ 抵抗
１００ パワーモジュール
１１０ ３相インバータ
１１２ レグ
１１４ 上アーム
１１６ 下アーム
１２０ ハイサイド駆動回路
２００ ローサイド駆動回路
２１０ 入力回路
２２０ 制御ロジック回路
２３０ 出力回路
２４０ 保護回路
２４２ 保護ロジック回路
２４４ 異常検出回路
２５０ アラーム制御回路
２５２ 出力トランジスタ
２６０ 判別回路
３００ 電力変換装置
３１０ マイコン
３２０ 交流負荷
Ｓ１ 保護信号
Ｓ２ 判別信号

Claims (7)

1. 駆動対象のトランジスタを駆動する駆動回路であって、
   保護信号を生成する保護回路と、
   フェイル端子と、
   前記保護信号に応じてフェイル端子の電気的状態を変化させるアラーム制御回路と、
   前記フェイル端子の電圧を所定のしきい値と比較し、比較結果を示す判別信号を生成する判別回路と、
   前記判別信号と前記保護信号とにもとづいて、前記トランジスタの状態を制御する制御ロジック回路と、
   を備えることを特徴とする駆動回路。
2. 前記制御ロジック回路は、前記判別信号と前記保護信号の少なくとも一方が異常状態を示すときに、前記トランジスタの駆動を停止することを特徴とする請求項１に記載の駆動回路。
3. 使用において、前記フェイル端子には、キャパシタが外付けされることを特徴とする請求項１または２に記載の駆動回路。
4. パワートランジスタと、
   前記パワートランジスタを駆動する駆動回路と、
   フェイル端子と、
   を備え、
   前記駆動回路は、
   保護信号を生成する保護回路と、
   前記保護信号に応じて前記フェイル端子の電気的状態を変化させるアラーム制御回路と、
   前記フェイル端子の電圧を所定のしきい値と比較し、比較結果を示す判別信号を生成する判別回路と、
   前記保護信号と前記判別信号にもとづいて、前記パワートランジスタの状態を制御する制御ロジック回路と、
   を備えることを特徴とするパワーモジュール。
5. 前記制御ロジック回路は、前記判別信号と前記保護信号の少なくとも一方が異常状態を示すときに、前記パワートランジスタの駆動を停止することを特徴とする請求項４に記載のパワーモジュール。
6. 使用において、前記フェイル端子には、キャパシタが外付けされることを特徴とする請求項４または５に記載のパワーモジュール。
7. 前記パワーモジュールは、前記フェイル端子と接続されるキャパシタをさらに備えることを特徴とする請求項４または５に記載のパワーモジュール。

Images