JPWO2018211840A1 - 制御装置及び半導体装置 - Google Patents

Abstract

制御装置４１，４２は、半導体素子Ｄ１，Ｄ２に流れる電流に対するセンス電流を検出する電流検出部１０、半導体素子のターンオンに応じてセンス電流の検出信号の過渡的な立上りから立下りまでの過渡センス期間を検出する過渡センス期間検出部２０、及びセンス電流の検出信号に基づいて、過渡センス期間の検出結果に応じた半導体素子の制御を行う制御部を備える。過渡センス期間検出部により過渡センス期間を検出し、制御部によりセンス電流の検出信号に基づいて、過渡センス期間の検出結果に応じた半導体素子の制御を行うことで、過渡センス期間のセンス電流の過渡応答検出結果に応じて過電流を判別して半導体素子を能動的に保護することができる。

Description

本発明は、制御装置及び半導体装置に関する。

従来から使用されている絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を搭載したパワー半導体モジュール（半導体装置とも呼ぶ）の次世代技術として、近年、シリコンカーバイド化合物半導体（ＳｉＣ）素子、窒化ガリウム化合物半導体（ＧａＮ）素子等の次世代半導体素子を搭載したパワー半導体モジュールの開発が進められている。ＳｉＣ素子及びＧａＮ素子は、従来のシリコン半導体（Ｓｉ）素子に対して絶縁破壊電界強度が高いことから高耐圧であり、また不純物濃度をより高く、活性層をより薄くすることができることから高効率且つ高速スイッチング動作が可能な小型の半導体装置を実現することができる。

上述の半導体装置では、高速スイッチング動作、特にターンオン動作により発生するおそれがある過電流から半導体素子を保護する機構が設けられる。例えば、特許文献１及び２には、一実施形態において、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のセンス端子に電流検出用抵抗を接続し、これを用いてエミッタ端子から流れ出るエミッタ電流に対応するセンス電流を検出し、過電流が検出された場合にＩＧＢＴをオフする過電流保護回路が開示されている。
特許文献１ 特開平６−１２０７８７号公報
特許文献２ 特開２０１７−６３２６５号公報

解決しようとする課題

しかしながら、上述の過電流保護回路においてセンス端子に電流検出用抵抗を接続することや接続に伴う配線経路上の物理的な差異（配線経路の長さや幅、ワイヤボンディング本数など）に伴いエミッタ端子とは異なるインピーダンスとなることでセンス電流がエミッタ電流と異なる過渡的な振舞いを呈し、これにより過電流を誤検出するおそれがある。そのような過電流の誤検出を回避するためにローパスフィルタとして動作するコンデンサを電流検出用抵抗に並列に接続すると、検出遅れが生じ、半導体素子の保護が遅れることとなる。また、入力信号の立上りエッジをトリガとして計時するタイマを設け、これを用いて過渡状態推定期間とその経過後とでセンス電流の検出結果に対する閾値を切り換える又は電流検出用抵抗の抵抗値を変えると、タイマにより計時される過渡状態推定期間の間は誤検出を回避できるもののその経過後には回避できないという課題がある。そこで過渡状態推定期間を長く定めると前記課題を解決できるが、半導体素子の保護が遅れるという課題がある。

一般的開示

（項目１）
制御装置は、半導体素子に流れる電流に対するセンス電流を検出する電流検出部を備えてよい。
制御装置は、半導体素子のターンオンに応じてセンス電流の検出信号の過渡的な立上りから立下りまでの過渡センス期間を検出する過渡センス期間検出部を備えてよい。
制御装置は、センス電流の検出信号に基づいて、過渡センス期間の検出結果に応じた半導体素子の制御を行う制御部を備えてよい。

（項目２）
電流検出部は、センス電流が流れる抵抗素子に生じる電位を検出してよい。

（項目３）
過渡センス期間検出部は、センス電流の検出信号と該検出信号の遅延との差分より検出信号の過渡的な立上り及び立下りを検出してよい。

（項目４）
過渡センス期間検出部は、センス電流の検出信号の立上り及び立下りの間の期間より過渡センス期間を検出してよい。

（項目５）
制御部は、センス電流の検出信号が予め定められた閾値を超えるとともに過渡センス期間が予め定められた時間を超えた場合に半導体素子をオフしてよい。

（項目６）
過渡センス期間検出部は、センス電流の検出信号の立上り期間、立下り期間、並びに立上り期間及び立下り期間の間の過渡センス期間を検出してよい。
制御部は、過渡センス期間中にセンス電流の検出信号が予め定められた第１閾値を超えたことに応じて過電流を検出してよい。

（項目７）
制御部は、立上り期間の間及び立下り期間の間、過電流の検出を抑止してよい。

（項目８）
過渡センス期間検出部は、さらに、立下り期間の後、半導体素子がターンオフするまでの定常オン期間を検出してよい。
制御部は、定常オン期間中にセンス電流の検出信号が第１閾値よりも低い第２閾値を超えたことに応じて過電流を検出してよい。

（項目９）
過渡センス期間検出部は、立上り期間、立下り期間、過渡センス期間、及び定常オン期間のそれぞれに対応する状態間での状態遷移を追跡するステートマシンを有してよい。

（項目１０）
半導体モジュールは、半導体素子を備えてよい。
半導体モジュールは、項目１から９のいずれか一項に記載の制御装置を備えてよい。

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態に係る制御装置及びこれを含んで構成される半導体装置の構成を示す。 過渡センス期間検出部の第１の構成例を示す。 第１の構成例に係る過渡センス期間検出部の動作波形の一例を示す。 過渡センス期間検出部の第２の構成例を示す。 第２の構成例に係る過渡センス期間検出部の動作波形の一例を示す。 過渡センス期間検出部の第３の構成例を示す。 制御部の構成の一例を示す。 制御部の動作波形の一例を示す。 制御部の動作波形の別の例を示す。 電流検出状態の遷移の一例をタイムチャート形式で示す。 電流検出状態の遷移の一例をブロック図形式で示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係る制御装置４１，４２及びこれを含んで構成される半導体装置１００の構成を示す。半導体装置１００は、過電流をセンス電流の過渡応答から判別して能動的に半導体素子を保護することを目的とする。半導体装置１００は、半導体素子Ｄ１，Ｄ２及び制御装置４１，４２を備え、これらより一例として負荷Ｌ及び電源ＥＶに対してハーフブリッジ型のインバータ回路を構成する。

半導体素子Ｄ１，Ｄ２は、スイッチング素子であり、一例として絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を採用する。なお、半導体素子Ｄ１，Ｄ２として、ＳｉＣ等の化合物半導体からなる金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を採用してもよい。半導体素子Ｄ１，Ｄ２は、ゲート電極（単にゲートとも呼ぶ）、コレクタ電極（単にコレクタとも呼ぶ）、及びエミッタ電極（単にエミッタとも呼ぶ）を有し、それぞれゲート端子Ｇ、コレクタ端子Ｃ、並びにエミッタ端子Ｅ及びセンス端子Ｓに接続されている。なお、半導体素子Ｄ１，Ｄ２のエミッタから出力される電流は、エミッタ端子Ｅ及びセンス端子Ｓに分流する。

半導体装置１００において、半導体素子Ｄ１は、コレクタ端子Ｃ及びエミッタ端子Ｅをそれぞれ電源ＥＶの正極及び負荷Ｌの一端に接続し、半導体素子Ｄ２は、コレクタＣ端子及びエミッタ端子Ｅをそれぞれ負荷Ｌの一端及び電源ＥＶの負極に接続する。また、負荷Ｌの他端は電源ＥＶの負極に接続する。ここで、負荷Ｌの一端及び電源ＥＶの負極の電位をそれぞれＶＳ及びＧＮＤとする。

制御装置４１，４２は、それぞれ、外部から入力されるスイッチング信号ＨＩＮ，ＬＩＮに従ってゲートを駆動することにより半導体素子Ｄ１，Ｄ２をスイッチングするとともに、過剰なエミッタ電流（すなわち、過電流）をセンス電流の過渡応答から判別して能動的に半導体素子Ｄ１，Ｄ２を保護する装置である。なお、スイッチング信号ＨＩＮ，ＬＩＮは、例えば、パルス幅変調器（不図示）からのＰＷＭ制御に応じた信号であってよい。制御装置４１，４２は、それぞれ、半導体素子Ｄ１，Ｄ２に接続されて、それらとともに上側アーム制御装置（ＨＳ）及び下側アーム制御装置（ＬＳ）を構成する。

制御装置４１は、電流検出部１０、過渡センス期間検出部２０、及び制御部３０を含む。

電流検出部１０は、半導体素子Ｄ１に流れるセンス電流を検出する。電流検出部１０は、半導体素子Ｄ１のセンス端子Ｓ及びエミッタ端子Ｅの間に接続される抵抗素子Ｒｓを有し、センス端子Ｓから流れ出るセンス電流が抵抗素子Ｒｓを流れることで生じる電位を検出する。それにより、センス電流が電圧信号（検出信号と呼ぶ）Ｉｓｅｎｓｅとして検出され、後述する過渡センス期間検出部２０及び制御部３０に出力される。

過渡センス期間検出部２０は、半導体素子Ｄ１のターンオンに応じてセンス電流の検出信号の過渡的な立上りと立下りを検出する。過渡センス期間検出部２０は、電流検出部１０から出力されるセンス電流の検出信号Ｉｓｅｎｓｅを入力し、これを用いて検出信号の立上り期間の間及び立下り期間の間ハイレベルとなり、それら以外の期間ローレベルとなる信号ＴＳＥＮＳＥを出力する。過渡センス期間検出部２０の回路構成及びその動作については後述する。

制御部３０は、センス電流の検出信号に基づいて、過渡センス期間の検出結果に応じた半導体素子Ｄ１の制御を行う。制御部３０は、スイッチング信号ＨＩＮ、電流検出部１０から出力されるセンス電流の検出信号Ｉｓｅｎｓｅ、及び過渡センス期間検出部２０から出力される信号ＴＳＥＮＳＥを入力して、半導体素子Ｄ１のゲートに制御信号ＨＯを出力する。制御部３０の回路構成及びその動作については後述する。

制御装置４２は、制御装置４１と同様に構成される。ただし、電流検出部１０は、半導体素子Ｄ２のセンス電流を検出する。過渡センス期間検出部２０は、半導体素子Ｄ２のターンオンに応じてセンス電流の検出信号Ｉｓｅｎｓｅの過渡センス期間を検出する。制御部３０は、スイッチング信号ＬＩＮ、電流検出部１０から出力されるセンス電流の検出信号Ｉｓｅｎｓｅ、及び過渡センス期間検出部２０から出力される信号ＴＳＥＮＳＥを入力し、半導体素子Ｄ２のゲートに制御信号ＬＯを出力して半導体素子Ｄ２を制御する。

図２Ａは、過渡センス期間検出部２０の第１の構成例を示す。過渡センス期間検出部２０は、積分回路２１、比較器２２，２３、及びＯＲ（論理和）回路２４を含む。

積分回路２１は、電流検出部１０に接続されて検出信号Ｉｓｅｎｓｅが入力される抵抗素子Ｒｆ及びこれと電位ＶＳ又はＧＮＤとの間に接続される容量素子Ｃｆから構成される。積分回路２１は、センス電流の検出信号Ｉｓｅｎｓｅを積分してこれに対して時定数（例えば約０．０２μ秒）のオーダーで遅延する遅延信号ＩＳｄｅｌａｙを生成し、比較器２２の負入力及び比較器２３の正入力にそれぞれ出力する。なお、時定数を適当に定めることで半導体素子Ｄ１，Ｄ２の特性に応じた高精度な保護が可能となる。

なお、検出信号Ｉｓｅｎｓｅに対して適当な時間遅延する遅延信号ＩＳｄｅｌａｙを生成することができれば、積分回路２１に代えて任意の遅延回路を使用してよい。

比較器２２は、センス電流の検出信号Ｉｓｅｎｓｅとその遅延ＩＳｄｅｌａｙとの差分より検出信号Ｉｓｅｎｓｅの過渡的な立上りを検出する。比較器２２は、正入力が電流検出部１０に接続されて検出信号Ｉｓｅｎｓｅが入力され、負入力が積分回路２１に接続されて遅延信号ＩＳｄｅｌａｙが入力される。それにより、比較器２２は、遅延信号ＩＳｄｅｌａｙに対して検出信号Ｉｓｅｎｓｅが大きい場合に検出信号Ｉｓｅｎｓｅの立上り期間を意味するハイレベルとなる信号ＲＩＳＥを出力する。

比較器２３は、センス電流の検出信号Ｉｓｅｎｓｅとその遅延ＩＳｄｅｌａｙとの差分より検出信号Ｉｓｅｎｓｅの過渡的な立下りを検出する。比較器２３は、正入力が積分回路２１に接続されて遅延信号ＩＳｄｅｌａｙが入力され、負入力が電流検出部１０に接続されて検出信号Ｉｓｅｎｓｅが入力される。それにより、比較器２３は、遅延信号ＩＳｄｅｌａｙに対して検出信号Ｉｓｅｎｓｅが小さい場合に検出信号Ｉｓｅｎｓｅの立下り期間を意味するハイレベルとなる信号ＦＡＬＬを出力する。

ＯＲ回路２４は、比較器２２，２３の信号ＲＩＳＥ，ＦＡＬＬの論理和を算出し、その結果を信号ＴＳＥＮＳＥとして出力する。それにより、信号ＲＩＳＥ，ＦＡＬＬのそれぞれがハイレベルの期間、すなわちセンス電流の検出信号Ｉｓｅｎｓｅの立上り及び立下りより過渡センス期間を検出することができる。

図２Ｂは、第１の構成例に係る過渡センス期間検出部２０の動作波形の一例を示す。最上段に、半導体素子Ｄ１，Ｄ２を駆動するためのゲート入力信号ＨＯ，ＬＯの波形を示す。ゲート入力信号ＨＯ，ＬＯは、時刻１μ秒にて立ち上がる。ゲート入力信号ＨＯ，ＬＯをゲートに入力することでそれぞれ半導体素子Ｄ１，Ｄ２が駆動され、それぞれのエミッタからエミッタ電流が出力される。エミッタ電流は、エミッタ端子Ｅから出力されるメインエミッタ電流とセンス端子Ｓから出力されるセンス電流とに分流する。第２及び第３段に、それぞれ、メインエミッタ電流及びセンス電流の波形を示す。メインエミッタ電流は、時刻１μ秒にて立ち上がり、その後緩やかに増大し、時刻１．５μ秒にて再び立ち上がって飽和する振舞いを示す。これに対して、センス電流は、時刻１μ秒にて立ち上がり、その後緩やかに減少し、時刻１．５μ秒にて立ち下がって定常レベルに飽和する振舞いを示す。このように、センス電流は、メインエミッタ電流と異なる振舞い、すなわち時刻１μ秒での立上りから時刻１．５μ秒での立下りまでの間、過渡的な増減振舞いを呈する。このセンス電流の振舞いが、過電流と誤検出されるおそれがある。

過渡センス期間検出部２０は、上述の振舞いを呈するセンス電流に対して立上り期間、立下り期間、それ以外の期間を検出する。図２Ｂの第４段に、電流検出部１０により検出されるセンス電流の検出信号Ｉｓｅｎｓｅを示す。検出信号Ｉｓｅｎｓｅは、センス電流と同じ振舞い、すなわち時刻１μ秒での立上りから時刻１．５μ秒での立下りまでの間、過渡的な増減振舞いを呈する。なお、検出信号Ｉｓｅｎｓｅの過渡的な立上りから立下りまでの期間を過渡センス期間と呼ぶ。第５段に、積分回路２１から出力される遅延信号ＩＳｄｅｌａｙの波形を示す。遅延信号ＩＳｄｅｌａｙは、検出信号Ｉｓｅｎｓｅに対して立上り及び立下りが緩くなり、時定数のオーダーで遅延する。第６段に、検出信号Ｉｓｅｎｓｅと遅延信号ＩＳｄｅｌａｙとの差分の波形を示す。差分は、検出信号Ｉｓｅｎｓｅの立上り時にピークを呈し、立下りにディップを呈する。第７及び第８段に、それぞれ、比較器２２，２３の出力信号ＲＩＳＥ，ＦＡＬＬの波形を示す。出力信号ＲＩＳＥは、差分が正である期間に立上り期間を意味するハイレベルとなる。出力信号ＦＡＬＬは、差分が負である期間に立下り期間を意味するハイレベルとなる。第９段に、出力信号ＴＳＥＮＳＥの波形を示す。出力信号ＴＳＥＮＳＥは、立上り期間及び立下り期間にハイレベル、それらの間に飽和期間（これを過渡センス期間と定めてもよい）を意味するローレベルを含む。後述するように、飽和期間の長さより、センス電流の過渡応答から過電流を判別することが可能となる。

上述のとおり、過渡センス期間検出部２０により、センス電流の検出信号Ｉｓｅｎｓｅとその遅延ＩＳｄｅｌａｙとの差分から検出信号の過渡的な立上り及び立下りを検出することで、検出信号Ｉｓｅｎｓｅの大きさに依らずに過渡的な立上り及び立下りのタイミングを一意に検出することができる。また、センス電流の状態、すなわち過渡的な立上り及び立下り状態、それらの状態間の飽和状態、及び立下り状態後の定常オン状態を判別することができる。

図３Ａは、第２の構成例に係る過渡センス期間検出部２０ａを示す。過渡センス期間検出部２０ａは、積分回路２１ａ及び比較器２５を含む。

積分回路２１ａは、電流検出部１０に接続されて検出信号Ｉｓｅｎｓｅが入力される抵抗素子Ｒｆ、これと電位ＶＳ又はＧＮＤとの間に接続される容量素子Ｃｆ、及び抵抗素子Ｒｆに並列に接続される整流素子Ｄｆから構成される。積分回路２１ａは、検出信号Ｉｓｅｎｓｅの立上り時には整流素子Ｄｆの整流機能により急峻に立ち上がり、立下り時には抵抗素子Ｒｆのダンピング機能により（例えば約１μ秒のオーダーで）緩やかに立ち下がる遅延信号ＩＳｄｅｌａｙを生成する。

比較器２５は、センス電流の検出信号Ｉｓｅｎｓｅとその遅延ＩＳｄｅｌａｙとの差分より検出信号Ｉｓｅｎｓｅの過渡的な立上りを検出する。比較器２５は、正入力が電流検出部１０に接続されて検出信号Ｉｓｅｎｓｅが入力され、負入力が積分回路２１ａに接続されて遅延信号ＩＳｄｅｌａｙが入力される。それにより、比較器２２は、遅延信号ＩＳｄｅｌａｙに対して検出信号Ｉｓｅｎｓｅが大きい場合、ＴＳＥＮＳＥ信号をハイレベルとして出力する。積分回路２１ａに整流素子Ｄｆを設けることで、信号ＴＳＥＮＳＥのパルス幅を長くすることができる。

図３Ｂは、第２の構成例に係る過渡センス期間検出部２０ａの動作波形の一例を示す。最上段に、半導体素子Ｄ１，Ｄ２を駆動するためのゲート入力信号ＨＯ，ＬＯの波形を示す。第２及び第３段に、それぞれ、メインエミッタ電流及びセンス電流の波形を示す。これらの波形は、図２Ｂにおけるそれらと同様の振舞いを示す。

過渡センス期間検出部２０ａは、センス電流に対して過渡センス期間を検出する。図３Ｂの第４段に、電流検出部１０により検出されるセンス電流の検出信号Ｉｓｅｎｓｅを示す。検出信号Ｉｓｅｎｓｅは、センス電流と同じ振舞い、すなわち時刻１μ秒での立上りから時刻１．５μ秒での立下りまでの間、過渡的な増減振舞いを呈する。第５段に、積分回路２１ａから出力される遅延信号ＩＳｄｅｌａｙの波形を示す。遅延信号ＩＳｄｅｌａｙは、検出信号Ｉｓｅｎｓｅの立上りに対して急峻に立上り、及び検出信号Ｉｓｅｎｓｅの立下りに対して緩やかに減衰する。第６段に、検出信号Ｉｓｅｎｓｅと遅延信号ＩＳｄｅｌａｙとの差分の波形を示す。差分は、検出信号Ｉｓｅｎｓｅの立上り時に急峻に立ち上がり、続いて緩やかに減衰し、検出信号Ｉｓｅｎｓｅの立下り時に急峻に立ち下がって、続いて緩やかに増大してゼロになる。第９段に、出力信号ＴＳＥＮＳＥの波形を示す。出力信号ＴＳＥＮＳＥは、差分が正である期間ハイレベルとなる。

なお、過渡センス期間検出部２０ａに、さらに、センス電流の検出信号Ｉｓｅｎｓｅとその遅延ＩＳｄｅｌａｙとの差分より検出信号Ｉｓｅｎｓｅの過渡的な立下りを検出する比較器及びこれと比較器２５との出力の論理和を算出して出力信号ＴＳＥＮＳＥとして出力するＯＲ回路を設けてもよい。この場合、出力信号ＴＳＥＮＳＥは、立上り期間及び立下り期間にハイ、それらの間に飽和期間を意味するローを含むこととなる。積分回路２１ａに整流素子Ｄｆを設けることで、信号ＴＳＥＮＳＥにおける立上り期間及び立下り期間のそれぞれのパルス幅を長くし、それらの間の飽和期間の幅を短くすることができる。

なお、第１の構成例に係る過渡センス期間検出部２０では、検出信号Ｉｓｅｎｓｅの立上り及び立下りを検出するために２つの比較器２２，２３を設けたが、これに代えて、検出信号Ｉｓｅｎｓｅの立上り及び立下りを検出し、その結果に応じて比較器の正入力および負入力への検出信号Ｉｓｅｎｓｅ及び遅延信号ＩＳｄｅｌａｙの入力を切り替えて出力信号ＴＳＥＮＳＥを生成してもよい。

図４は、第３の構成例に係る過渡センス期間検出部２０ｂを示す。過渡センス期間検出部２０ｂは、積分回路２１ｂ、比較器２６、及びスイッチＳＷ１，ＳＷ２を含む。なお、例えば、制御部３０により、スイッチング信号ＨＩＮ，ＬＩＮの立上り及び立下りから検出信号Ｉｓｅｎｓｅの立上り期間及び立下り期間を検出し、立上り期間にハイレベル及び立下り期間にローレベルとなる状態信号ＳＷＣを過渡センス期間検出部２０ｂに入力する。

積分回路２１ｂは、先述の積分回路２１と同様に構成される。

スイッチＳＷ１，ＳＷ２は、状態信号ＳＷＣにより駆動されて、立上り期間に入力信号Ｉｓｅｎｓｅ及び遅延信号ＩＳｄｅｌａｙをそれぞれ比較器２６の正入力及び負入力に入力し、立下り期間に入力信号Ｉｓｅｎｓｅ及び遅延信号ＩＳｄｅｌａｙをそれぞれ比較器２６の負入力及び正入力に入力する。

比較器２６は、センス電流の検出信号Ｉｓｅｎｓｅとその遅延ＩＳｄｅｌａｙとの差分より検出信号Ｉｓｅｎｓｅの過渡的な立上り及び立下りを検出する。比較器２６は、立上りにおいて、遅延信号ＩＳｄｅｌａｙに対して検出信号Ｉｓｅｎｓｅが大きい場合に、また立下りにおいて、遅延信号ＩＳｄｅｌａｙに対して検出信号Ｉｓｅｎｓｅが小さい場合に、それぞれハイレベルとなる信号ＴＳＥＮＳＥを出力する。

図５は、制御部３０の構成を示す。制御部３０は、立上りエッジ検出器３２、立下りエッジ検出器３３、比較器３４、論理積（ＡＮＤ）回路３５、タイマ３６、論理積（ＡＮＤ）回路３７、論理和（ＯＲ）回路３８、及びラッチ回路３９を有する。

立上りエッジ検出器３２及び立下りエッジ検出器３３は、それぞれ、スイッチング信号ＩＮの立上りエッジ及び立下りエッジを検出して、パルス信号ＩＮＰＰ，ＩＮＮＰを出力する。ここで、パルス信号ＩＮＰＰ，ＩＮＮＰは、互いに重複しないパルスを有するものとする。

比較器３４は、電流検出部１０から出力されるセンス電流の検出信号ＩｓｅｎｓｅをリファレンスＯＣＲＥＦと比較して、その比較結果ＯＣＤＥＴを出力する。それにより、センス電流の検出信号Ｉｓｅｎｓｅが予め定められた閾値を超えたか否かが判別される。なお、リファレンスＯＣＲＥＦを適当に定めることで半導体素子Ｄ１，Ｄ２の特性に応じた高精度な保護が可能となる。また、後述するように電流検出状態に応じて過渡期間と定常オン期間とで（又はターンオン時とターンオフ時とで）リファレンスＯＣＲＥＦを変更してよい。

ＡＮＤ回路３５は、比較器３４の出力ＯＣＤＥＴと過渡センス期間検出部２０の出力信号ＴＳＥＮＳＥの論理否定との論理積を算出し、算出結果ＯＣＥＲＲを出力する。それにより、過渡センス期間検出部２０の出力信号ＴＳＥＮＳＥから立上り期間及び立下り期間の間の飽和期間が抽出される。

なお、信号ＯＣＥＲＲは、出力信号ＴＳＥＮＳＥがハイレベルの場合、ローレベルとなり、比較器３４による検出信号Ｉｓｅｎｓｅの比較結果はタイマ３６に入力されない。これにより、立上り期間及び立下り期間の過電流の検出が抑止される。

タイマ３６は、信号ＯＣＥＲＲのパルス幅（すなわち、過渡センス期間の長さ）を計時し、その結果が予め定められた時間を超えた場合に過電流が検出されたことを意味するパルス信号ＯＣを出力する。なお、タイマの計時時間を適当に定めることで半導体素子Ｄ１，Ｄ２の特性に応じた高精度な保護が可能となる。

ＡＮＤ回路３７は、立上りエッジ検出器３２の出力ＩＮＰＰとタイマ３６の出力ＯＣの論理否定との論理積を算出する。

ＯＲ回路３８は、立下りエッジ検出器３３の出力ＩＮＮＰとタイマ３６の出力ＯＣとの論理和を算出する。

ラッチ回路３９は、ＡＮＤ回路３７の出力及びＯＲ回路３８の出力よりＯＵＴ（ＨＯ，ＬＯ）を生成し、半導体素子Ｄ１，Ｄ２のゲートに入力する。

図６Ａは、過電流が発生しない場合における制御部３０のターンオン時の動作波形の一例を示す。最上段に、制御部３０に入力されるスイッチング信号ＩＮ（ＨＩＮ，ＬＩＮ）の波形を示す。スイッチング信号ＩＮは、時刻ｔ０にて立ち上がる。第２段に、立上りエッジ検出器３２の出力ＩＮＰＰの波形を示す。出力ＩＮＰＰは、スイッチング信号ＩＮが立ち上がったことを示すパルス波を含む。第３及び第４段に、電流検出部１０から出力されるセンス電流の検出信号Ｉｓｅｎｓｅ及び過渡センス期間検出部２０の出力信号ＴＳＥＮＳＥのそれぞれの波形を示す。検出信号Ｉｓｅｎｓｅは過渡的な立上り及び立下りを示し、これに対応して出力信号ＴＳＥＮＳＥは立上り期間及び立下り期間をそれぞれ示す２つのパルス波を含む。第５段に、比較器３４の出力ＯＣＤＥＴの波形を示す。出力ＯＣＤＥＴは、検出信号ＩｓｅｎｓｅがリファレンスＯＣＲＥＦより大きい場合にハイレベルとなる。第６段に、ＡＮＤ回路３５の出力ＯＣＥＲＲの波形を示す。出力ＯＣＥＲＲは、検出信号ＩｓｅｎｓｅがリファレンスＯＣＲＥＦを超えて、なお且つ出力信号ＴＳＥＮＳＥが飽和期間の間、ハイレベルとなる。第７段に、タイマ３６の出力ＯＣの波形を示す。ここでは、過渡センス期間がタイマーにより予め定められた時間より短いため、過電流は検出されずローレベルとなる。第８段に、ラッチ回路３９の出力信号ＯＵＴの波形を示す。出力信号ＯＵＴは、時刻ｔ０にてスイッチング信号ＩＮの立上りに応じて立ち上がり、過電流が検出されていないため、ハイレベルを維持する。斯かる場合、半導体素子Ｄ１，Ｄ２は、時刻ｔ０にてスイッチング信号ＩＮの立ち上がりに応じてオンされる。

図６Ｂは、過電流が発生する場合における半導体素子Ｄ１，Ｄ２のターンオン時の制御部３０の動作波形の一例を示す。最上段に、制御部３０に入力されるスイッチング信号ＩＮ（ＨＩＮ，ＬＩＮ）の波形を示す。スイッチング信号ＩＮは、先と同様に、時刻ｔ０にて立ち上がる。第２段に、立上りエッジ検出器３２の出力ＩＮＰＰの波形を示す。出力ＩＮＰＰは、先と同様に、スイッチング信号ＩＮが立ち上がったことを示すパルス波を含む。第３及び第４段に、電流検出部１０から出力されるセンス電流の検出信号Ｉｓｅｎｓｅ及び過渡センス期間検出部２０の出力信号ＴＳＥＮＳＥのそれぞれの波形を示す。検出信号Ｉｓｅｎｓｅは先の例より長い過渡期間を示し、これに対応して出力信号ＴＳＥＮＳＥは先の例より離間する立上り及び立下りのそれぞれ示す２つのパルス波を含む。第５及び第６段に、それぞれ、比較器３４の出力ＯＣＤＥＴ及びＡＮＤ回路３５の出力ＯＣＥＲＲの波形を示す。第７段に、タイマ３６の出力ＯＣの波形を示す。ここでは、出力ＯＣＥＲＲが示す過渡センス期間が予め定められた時間より長いことで、時刻ｔ１にて過電流が検出されたことを意味するタイマ３６の出力ＯＣがハイレベルとなる。第８段に、ラッチ回路３９の出力信号ＯＵＴの波形を示す。出力信号ＯＵＴは、時刻ｔ０にてスイッチング信号ＩＮの立上りに応じてハイレベルになり、時刻ｔ１にて過電流が検出されたことでローレベルになる。斯かる場合、半導体素子Ｄ１，Ｄ２は、時刻ｔ０にてスイッチング信号ＩＮの立ち上がりに応じてオンされ、時刻ｔ１にて制御部３０により過電流が検出されてオフされ、保護される。

上述のとおり、制御部３０は、センス電流の検出信号Ｉｓｅｎｓｅが予め定められた閾値（すなわち、リファレンスＯＣＲＥＦ）を超えるとともに過渡センス期間が予め定められた時間を超えた場合に、センス電流の過渡応答ではなく過電流が発生したものと判定し、半導体素子Ｄ１，Ｄ２をオフすることでそれらを過電流から保護する。

なお、出力信号ＯＵＴは、スイッチング信号ＩＮが立ち下がると、ローレベルとなり、過電流が検出されている場合、ローレベルを維持する。斯かる場合、半導体素子Ｄ１，Ｄ２は、スイッチング信号ＩＮの立下りに応じてオフされる又は過電流が検出されている場合オフ状態を維持する。

なお、半導体素子Ｄ１，Ｄ２は、ターンオフ時においてもターンオン時と同様のセンス電流の過渡的な立上り及び立下りを呈することがある。そこで、制御部３０は、入力ＩＮ信号の立上りにより生ずる過渡センス期間における立下り後の定常オン期間中にセンス電流の検出信号Ｉｓｅｎｓｅが閾値を超えたことに応じて過電流を検出することとしてもよい。ここで、定常オン期間における閾値は、過渡センス期間における閾値より低いとしてよい。

なお、過渡センス期間検出部２０は、立上り期間、立下り期間、過渡センス期間、及び定常オン期間のそれぞれに対応する電流検出状態間の遷移を追跡するステートマシンを有してよい。

図７は、過渡センス期間検出部２０による電流検出状態の遷移の一例を示す。最上段に、制御部３０に入力されるスイッチング信号ＩＮの波形を示す。スイッチング信号ＩＮの立上りに応じて半導体素子Ｄ１，Ｄ２がオンされ、立下りに応じてオフされる。第２段に、センス電流の検出信号Ｉｓｅｎｓｅの波形を示す。検出信号Ｉｓｅｎｓｅは、スイッチング信号ＩＮの立上りに応じて半導体素子Ｄ１又はＤ２がオンされて過渡的変化を示し、スイッチング信号ＩＮの立下りに応じて半導体素子Ｄ１又はＤ２がオフされて過渡的変化を示す。ターンオフ時の過渡的振舞いにおける増大の程度は、ターンオン時のそれより幾分小さい。第３及び第４段に、それぞれ、比較器２２，２３の出力信号ＲＩＳＥ，ＦＡＬＬの波形を示す。出力信号ＲＩＳＥは、ターンオン時及びターンオフ時のそれぞれにおける立上り期間を示す２つのパルス波を含む。出力信号ＦＡＬＬは、ターンオン時及びターンオフ時のそれぞれにおける立下り期間を示す２つのパルス波を含む。第５段は、電流検出状態を示す。電流検出状態は、スイッチング信号ＩＮの立上り前はアイドル期間（ＩＤＬＥ）、スイッチング信号ＩＮの立上りに応じてセンス電流の検出信号が過渡的に立ち上がることで立上り期間（ＲＩＳＥ）、これに続いて立下り期間までの飽和期間（ＳＡＴＵ）、検出信号が過渡的に立ち下がることで立下り期間（ＦＡＬＬ）、立下り期間に続いて定常オン期間（ＳＴＤＹ）、スイッチング信号ＩＮの立下りに応じてセンス電流の検出信号が過渡的に立ち上がることで立上り期間（ＲＩＳＥ）、検出信号が過渡的に立ち下がることで立下り期間（ＦＡＬＬ）、そして立下り期間に続いてアイドル期間（ＩＤＬＥ）を経る。

図８は、過渡センス期間検出部２０による電流検出状態の遷移の一例を示す。過渡センス期間検出部２０が有するステートマシンは、電流検出の結果に応じて図８に示した状態遷移をすることによって電流検出状態を追跡する。電流検出状態は、アイドル期間（ＩＤＬＥ）から開始する。アイドル期間において、信号ＲＩＳＥがハイレベルになることで立上り期間（ＲＩＳＥ）に移行する。立上り期間において、信号ＲＩＳＥがローレベルになることで飽和期間（ＳＡＴＵ）に移行する又は信号ＲＩＳＥがローレベル且つ信号ＦＡＬＬがハイレベルになることで飽和期間を経由することなく立下り期間（ＦＡＬＬ）に移行する。飽和期間において、信号ＦＡＬＬがハイレベルになることで立下り期間に移行する又は飽和期間に移行してから予め定めた時間が経過することで定常オン期間（ＳＴＤＹ）に移行する。立下り期間において、信号ＦＡＬＬがローレベル且つスイッチング信号ＩＮがハイレベルであることで定常オン期間に移行する又は信号ＦＡＬＬがローレベル且つスイッチング信号ＩＮがローレベルであることでアイドル期間に移行する。定常オン期間において、信号ＦＡＬＬがハイレベルになることで立下り期間に移行する、信号ＲＩＳＥがハイレベルになることで立上り期間に移行する、又はスイッチング信号ＩＮがローレベル且つ定常オン期間に移行してから予め定めた時間が経過することでアイドル期間に移行する。

図７に示した状態遷移の例に当てはめると、電流検出状態は、アイドル期間から開始し、スイッチング信号ＩＮの立上りに応じてセンス電流の検出信号が過渡的に立ち上がる（すなわち、ＲＩＳＥ＝Ｈ）ことで立上り期間、立上り期間が終了する（ＲＩＳＥ＝Ｌ）ことで飽和期間、検出信号が過渡的に立ち下がる（ＦＡＬＬ＝Ｈ）ことで立下り期間、立下り期間が終了（ＦＡＬＬ＝Ｌ）且つスイッチング信号がハイレベル（ＩＮ＝Ｈ）であることで定常オン期間、スイッチング信号ＩＮの立下りに応じてセンス電流の検出信号が過渡的に立ち上がる（ＲＩＳＥ＝Ｈ）ことで立上り期間、立上り期間が終了し（ＲＩＳＥ＝Ｌ）且つ検出信号が過渡的に立ち下がる（ＦＡＬＬ＝Ｈ）ことで立下り期間、そしてスイッチング信号ＩＮがローレベル（ＩＮ＝Ｌ）及び立下り期間が終了する（ＦＡＬＬ＝Ｌ）ことでアイドル期間に戻る。このように、過渡センス期間検出部２０により、電流検出状態を識別することができる。

なお、飽和期間と定常オン期間及びアイドル期間とで、センス電流の検出信号Ｉｓｅｎｓｅに対する閾値を変更してよい。ここで、飽和期間に対する閾値を高く、定常オン期間及びアイドル期間に対する閾値を低く定めてよい。

本実施形態に係る制御装置４１，４２によれば、半導体素子Ｄ１又はＤ２に流れる電流に対するセンス電流を検出する電流検出部１０、半導体素子Ｄ１，Ｄ２のターンオンに応じてセンス電流の検出信号の過渡的な立上りから立下りまでの過渡センス期間を検出する過渡センス期間検出部２０、及びセンス電流の検出信号に基づいて、過渡センス期間の検出結果に応じた半導体素子Ｄ１，Ｄ２の制御を行う制御部３０を備える。過渡センス期間検出部２０により、半導体素子Ｄ１，Ｄ２のターンオンに応じたセンス電流の検出信号の過渡的な立上りから立下りまでの過渡センス期間を検出し、制御部３０により、センス電流の検出信号に基づいて、過渡センス期間の検出結果に応じた半導体素子Ｄ１，Ｄ２の制御を行うことで、過渡センス期間の検出結果に応じて過電流をセンス電流の過渡応答から判別して半導体素子を能動的に保護することができる。

なお、本実施形態に係る制御装置４１，４２において、立上り期間（ＲＩＳＥ）及び立下り期間（ＦＡＬＬ）の長さに応じてゲート抵抗を切り換えるなどによりゲート入力信号ＨＯ，ＬＯの傾き（ｄｖ／ｄｔ）を変えてもよい。

本実施形態に係る制御装置４１，４２は、従来からのシリコン半導体素子に限らず、ＳｉＣ半導体素子、ＧａＮ半導体素子等の次世代半導体素子に対してもスイッチング制御するとともに、過電流をセンス電流の過渡応答から判別して能動的に保護するのに有効である。

なお、本実施形態に係る制御装置４１，４２の電流検出部１０において、抵抗素子Ｒｓを用いてセンス電流を検出するに限らず、例えばセンス電流により発生する磁場を磁気センサを用いて検出することでセンス電流を検出するなど、任意の方法でセンス電流を検出してよい。本実施形態に係る制御装置４１，４２により、任意の電流検出に対して過電流をセンス電流の過渡応答から判別して能動的に半導体素子を保護することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０…電流検出部、２０，２０ａ，２０ｂ…過渡センス期間検出部、２１，２１ａ，２１ｂ…積分回路、２２，２３…比較器、２４…ＯＲ回路、２５，２６…比較器、３０…制御部、３２…立上りエッジ検出器、３３…立下りエッジ検出器、３４…比較器、３５…ＡＮＤ回路、３６…タイマ、３７…ＡＮＤ回路、３８…ＯＲ回路、３９…ラッチ回路、４１，４２…制御装置、１００…半導体装置、Ｄ１，Ｄ２…半導体素子、ＳＷ１，ＳＷ２…スイッチ。

Claims (10)

1. 半導体素子に流れる電流に対するセンス電流を検出する電流検出部と、
   前記半導体素子のターンオンに応じて前記センス電流の検出信号の過渡的な立上りから立下りまでの過渡センス期間を検出する過渡センス期間検出部と、
   前記センス電流の検出信号に基づいて、前記過渡センス期間の検出結果に応じた前記半導体素子の制御を行う制御部と、
   を備える制御装置。
2. 前記電流検出部は、前記センス電流が流れる抵抗素子に生じる電位を検出する、請求項１に記載の制御装置。
3. 前記過渡センス期間検出部は、前記センス電流の検出信号と該検出信号の遅延との差分より前記検出信号の過渡的な立上り及び立下りを検出する、請求項１又は２に記載の制御装置。
4. 前記過渡センス期間検出部は、前記センス電流の検出信号の立上り及び立下りの間の期間より前記過渡センス期間を検出する、請求項１から３のいずれか一項に記載の制御装置。
5. 前記制御部は、前記センス電流の検出信号が予め定められた閾値を超えるとともに前記過渡センス期間が予め定められた時間を超えた場合に前記半導体素子をオフする、請求項１から４のいずれか一項に記載の制御装置。
6. 前記過渡センス期間検出部は、前記センス電流の検出信号の立上り期間、立下り期間、並びに前記立上り期間及び前記立下り期間の間の過渡センス期間を検出し、
   前記制御部は、前記過渡センス期間中に前記センス電流の検出信号が予め定められた第１閾値を超えたことに応じて過電流を検出する、請求項１から５のいずれか一項に記載の制御装置。
7. 前記制御部は、前記立上り期間の間及び前記立下り期間の間、過電流の検出を抑止する、請求項６に記載の制御装置。
8. 前記過渡センス期間検出部は、さらに、前記立下り期間の後、前記半導体素子がターンオフするまでの定常オン期間を検出し、
   前記制御部は、前記定常オン期間中に前記センス電流の検出信号が前記第１閾値よりも低い第２閾値を超えたことに応じて過電流を検出する、請求項６又は７に記載の制御装置。
9. 前記過渡センス期間検出部は、前記立上り期間、前記立下り期間、前記過渡センス期間、及び前記定常オン期間のそれぞれに対応する状態間での状態遷移を追跡するステートマシンを有する、請求項８に記載の制御装置。
10. 半導体素子と、
    請求項１から９のいずれか一項に記載の制御装置と、
    を備える半導体モジュール。

Images