JP6593454B2 - 半導体デバイス駆動回路 - Google Patents

Description

本発明は、半導体デバイス駆動回路に関する。

従来、例えば、国際公開第２０１４／１１５２７２号に開示されているように、半導体スイッチング素子の短絡保護機能として、半導体スイッチング素子の不飽和電圧を検知する方法が知られている。通常、半導体スイッチング素子がオン状態のとき、半導体スイッチング素子の端子間電圧は低下してある最小電圧で安定する。この最小電圧は「飽和電圧」とも称される。また、ここでいう「端子間電圧」の具体例は、半導体スイッチング素子が例えば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）であればコレクタエミッタ間電圧であり、ＭＯＳＦＥＴであればソース・ドレイン間電圧である。半導体スイッチング素子が短絡状態となると、半導体スイッチング素子の端子間電圧は過電流により飽和電圧から上昇する。端子間電圧が飽和電圧から上昇することで、端子間電圧が飽和電圧と一致しない異常電圧つまり不飽和電圧となる。この不飽和電圧を検知することで、半導体スイッチング素子の短絡を検知することができる。

国際公開第２０１４／１１５２７２号に開示されている手法では、半導体デバイス駆動回路と半導体スイッチング素子間に高耐圧ダイオードと高耐圧容量素子を有し、半導体スイッチング素子の不飽和時に上記容量素子を充電することにより、半導体スイッチング素子が不飽和状態であることを検知する。具体的には、定電流回路により容量素子が充電されることで、端子ＶＤＳＨの電圧が上昇し、端子ＶＤＳＨの電圧が一定値以上となった場合に、半導体スイッチング素子の不飽和電圧が発生したと判断している。

国際公開第２０１４／１１５２７２号

半導体スイッチング素子のオン動作は、過度時と定常時とに分けて考えることができる。過渡時とは、半導体スイッチング素子のターンオン動作が行われる短い期間を表している。この過渡時を、「ターンオン動作時」とも称す。ターンオン動作時は、駆動信号の立ち上がりによりゲート電圧がローからハイへと立ち上がることで、半導体スイッチング素子が遮断状態から導通状態へと切り替わる期間である。一方、定常状態とは、ターンオンが完了して半導体スイッチング素子のゲート電圧がハイで安定し、半導体スイッチング素子の出力端子間に電流が流れている状態である。この定常時を、「定常オン動作時」とも称す。

短絡時の半導体スイッチング素子の端子間電圧は半導体スイッチング素子に入力されているゲート電圧および短絡電流に依存する。同じ短絡電流値の場合、ゲート電圧が大きいほど端子間電圧は小さくなり、ゲート電圧が小さくなるほど端子間電圧は大きくなる。具体的には、半導体スイッチング素子が定常オン動作中に短絡した場合には、ゲート電圧が高い状態で短絡状態が発生するので、端子間電圧は小さな値である。一方、半導体スイッチング素子がターンオンした直後に短絡状態となる場合、ターンオン前のゲート駆動信号はローレベルであるからゲート電圧は低い。従って、短絡中に半導体スイッチング素子がターンオンされる場合、端子間電圧は定常オン動作時よりも大きい。

短絡が発生した場合には、半導体スイッチング素子の保護を速やかに実施することが望ましい。そのためには、上記のようなゲート電圧と端子間電圧との間にある相関を考慮して、不飽和電圧に基づいて短絡が発生しているかを検知する回路で用いられるしきい値を、可変設定することが好ましい。具体的には、定常オン動作時のしきい値をターンオン動作時のしきい値よりも小さく設定することが好ましい。また、短絡時の半導体スイッチング素子への負荷を軽減するためには、端子間電圧が小さいうちに速やかに半導体スイッチング素子を遮断することが好ましい。

国際公開第２０１４／１１５２７２号は、ブランキング容量素子ＣＢ１を充電する定電流値をターンオン動作時と定常オン動作時とで切り替える手法を開示している。この手法によれば、過度時のブランキング容量素子ＣＢ１を充電するスピードを遅くし、定常時のブランキング容量素子ＣＢ１を充電するスピードを速くすることができる。これにより、過度時の誤検知を抑制しつつ、定常時の速やかな保護を実現することができる。但し、オン動作時のしきい値を下げるためには、ターンオン動作時の充電電流あるいは容量を調整する必要があり、回路の設計が複雑であるという問題があった。

本発明は、上述のような課題を解決するためになされたもので、設計の複雑化を避けつつ不飽和電圧検知に用いるしきい値を可変設定することのできる半導体デバイス駆動回路を提供することを目的とする。

本発明にかかる半導体デバイス駆動回路は、第１電極と、第２電極と、前記第１電極および第２電極の間の導通を制御する制御電極とを備える半導体スイッチング素子における前記第１電極と前記第２電極との間の電圧を検知する検知回路と、しきい値を出力するしきい値調整回路と、前記しきい値調整回路から出力された前記しきい値と前記検知回路で検知された検知電圧とを比較する比較回路と、入力信号に基づいて前記半導体スイッチング素子の駆動信号を生成すると共に、前記検知電圧が前記しきい値よりも低い値から増加して前記しきい値に達した場合に前記駆動信号を遮断に維持する駆動回路と、を備え、前記しきい値調整回路は、第１電圧と前記第１電圧よりも低い第２電圧との間で前記しきい値を切替可能であり、前記半導体スイッチング素子がオフ状態である場合に前記第１電圧を前記しきい値として出力し、前記半導体スイッチング素子がオンされて前記第１電極と前記第２電極との間の電圧が飽和電圧である場合に前記第２電圧を前記しきい値として出力する。

本発明によれば、しきい値調整回路が第１電圧と第２電圧を切替可能であり、しきい値調整回路が半導体スイッチング素子の状態に応じてしきい値の大きさを第１電圧と第２電圧から選択することができるので、複雑な設計を避けつつ不飽和電圧検知に用いるしきい値を可変設定することができる。

本発明の実施の形態１にかかる半導体デバイス駆動回路の構成を示す回路図である。 本発明の実施の形態１にかかる半導体デバイス駆動回路の動作を示すタイムチャートである。 本発明の実施の形態１にかかる半導体デバイス駆動回路の動作を示すタイムチャートである。 本発明の実施の形態２にかかる半導体デバイス駆動回路の構成を示す回路図である。 本発明の実施の形態２にかかる半導体デバイス駆動回路の動作を示すタイムチャートである。 本発明の実施の形態２にかかる半導体デバイス駆動回路の動作を示すタイムチャートである。

実施の形態１．
図１は、本発明の実施の形態１にかかる半導体デバイス駆動回路１００の構成を示す回路図である。半導体デバイス駆動回路１００は集積回路の形態で提供されており、以下「集積回路１００」とも称す。図１は集積回路１００とその周辺回路の具体例を示している。集積回路１００は半導体スイッチング素子５００を駆動する駆動信号ＨＯを出力する。集積回路１００は、定電流源１１と、放電用ＮＭＯＳＦＥＴ１２と、コンパレータ１３と、論理回路１７と、駆動回路１８と、しきい値調整回路６００とを有している。集積回路１００内に設けられた定電流源１１、放電用ＮＭＯＳＦＥＴ１２、コンパレータ１３、および論理回路１７と、集積回路１００外に設けられたダイオード３００および容量素子４００とが、不飽和電圧検知回路２００を構成している。不飽和電圧検知回路２００は、半導体スイッチング素子５００の端子間電圧が不飽和電圧であることを検知する回路部であり、公知の技術により構成されるものである。例えば国際公開第２０１４／１１５２７２号にもこの不飽和電圧検知回路２００に類似する回路構成および回路動作が開示されているので、公知技術に属する基本的回路動作等については、詳細な説明を省略する。

実施の形態１では半導体スイッチング素子５００の具体的な例として絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を用いるが、変形例としてＩＧＢＴ以外の半導体スイッチング素子を用いてもよく、例えばＭＯＳＦＥＴを用いてもよい。図１の場合は半導体スイッチング素子５００がＩＧＢＴであるので、半導体スイッチング素子５００の端子間電圧はコレクタエミッタ間電圧である。半導体スイッチング素子５００の材料はシリコンでもよい。半導体スイッチング素子５００の材料は、シリコンよりもバンドギャップの大きいいわゆるワイドバンドギャップ半導体でもよく、具体的にはＳｉＣ、ＧａＮ、あるいはダイヤモンドでもよい。

論理回路１７は、入力信号ＨＩＮとコンパレータ１３の出力信号Ｖｃｍｐｏとを受け取る。論理回路１７は、放電用ＮＭＯＳＦＥＴ１２への出力信号Ｖｎｍｇと、駆動回路１８への出力信号Ｖｐｏとをそれぞれ出力する。論理回路１７は、具体的には、コンパレータ１３の出力信号Ｖｃｍｐｏがローである場合には、信号Ｖｐｏを入力信号ＨＩＮの信号に同期した信号とし、信号Ｖｎｍｇを入力信号ＨＩＮの反転信号に同期した信号とする。

また、論理回路１７は、入力信号ＨＩＮがハイとなり且つ信号Ｖｃｍｐｏがハイとなると、信号Ｖｃｍｐｏがハイとなる立ち上りエッジに同期して信号Ｖｐｏをローとし、信号Ｖｎｍｇをハイとする。信号Ｖｐｏをローとしかつ信号Ｖｎｍｇをハイとした状態は、所定の信号が入力されるまで保持されることが好ましく、図１に示す信号Ｒｅｓｅｔが集積回路１００に入力されたときにこの状態が解除されるようにしてもよい。所定の信号Ｒｅｓｅｔは、集積回路１００にＲｅｓｅｔ端子を設けて集積回路１００の外から入力する形態に限られず、信号Ｒｅｓｅｔを生成する回路を集積回路１００内に設けてもよい。

集積回路１００は、不飽和検知端子１０を備えている。不飽和検知端子１０は、容量素子４００の正極側端子とダイオード３００のアノードとの接続点Ｐに接続している。この接続点Ｐに印加される電圧が、実施の形態１において不飽和電圧を検知するために用いられる検知電圧Ｖｄｅｓａｔである。不飽和検知端子１０は、接続点Ｐに接続されることで、検知電圧Ｖｄｅｓａｔを取得することができる。

コンパレータ１３は、不飽和検知端子１０から入力される検知電圧Ｖｄｅｓａｔをプラス端子に受け、しきい値調整回路６００から出力されたしきい値をマイナス端子に受ける。コンパレータ１３は、検知電圧Ｖｄｅｓａｔがしきい値よりも大きい場合はハイ信号を出力し、検知電圧Ｖｄｅｓａｔがしきい値よりも小さい場合はロー信号を出力する。

放電用ＮＭＯＳＦＥＴ１２は、論理回路１７からの入力信号Ｖｎｍｇにより駆動される。放電用ＮＭＯＳＦＥＴ１２は、信号Ｖｎｍｇがハイのときオン状態となり、容量素子４００を放電し、検知電圧Ｖｄｅｓａｔを下降させる。

定電流源１１は不飽和検知端子１０に定電流を供給する。放電用ＮＭＯＳＦＥＴ１２がオフ状態のとき、定電流源１１から供給される電流により容量素子４００が充電され、検知電圧Ｖｄｅｓａｔが上昇する。

ダイオード３００のカソード端子が半導体スイッチング素子５００の高電位側端子に接続され、ダイオード３００のアノード端子が不飽和検知端子１０に接続される。ダイオード３００は、半導体スイッチング素子５００の端子間電圧が飽和電圧Ｖｓａｔのときに、不飽和検知端子１０の電圧をこの飽和電圧Ｖｓａｔにクランプする。このクランプにより、定電流源１１が容量素子４００を過充電することが防止される。なお、飽和電圧Ｖｓａｔは、図２に模式的に示されている。半導体スイッチング素子５００がオン状態となって半導体スイッチング素子５００のコレクタエミッタ間電圧Ｖｃｅが低下してある最小電圧で安定する。この最小電圧が「飽和電圧Ｖｓａｔ」である。

半導体スイッチング素子５００が短絡状態となると、過電流によりコレクタエミッタ間電圧Ｖｃｅが上昇し、それに追従して検知電圧Ｖｄｅｓａｔも上昇する。この仕組みを説明すると、半導体スイッチング素子５００のコレクタエミッタ間電圧Ｖｃｅが不飽和となると、容量素子４００の電圧は飽和電圧Ｖｓａｔにクランプされなくなる。つまり、コレクタエミッタ間電圧Ｖｃｅが不飽和となると、それに応じてダイオード３００のカソード側の電位が上昇し、定電流源１１からの定電流は容量素子４００へと流れていくことになる。定電流源１１からの定電流の大きさが決まれば、容量素子４００の充電速度が定まる。定電流が供給されば容量素子４００が一定の充電速度でさらに充電されていくこととなり、やがて容量素子４００の充電電圧がコンパレータ１３に入力されるしきい値を超えたとき、短絡の発生が検出される。このように、不飽和電圧検知回路２００によれば、不飽和電圧である場合に予め定めた増加率で容量素子４００の両端電圧すなわち検知電圧Ｖｄｅｓａｔを増加させることができる。また不飽和電圧検知回路２００は、コンパレータ１３に入力されるしきい値よりも検知電圧Ｖｄｅｓａｔが高いか否かを判定することもできる。

駆動回路１８は、信号Ｖｐｏを受けて、半導体スイッチング素子５００を駆動する駆動信号ＨＯを生成する。前述したように、入力信号ＨＩＮと出力信号Ｖｃｍｐｏのハイローに応じて、論理回路１７が信号Ｖｐｏの内容を変更する。信号Ｖｐｏが入力信号ＨＩＮの信号に同期したオンオフを伝達している場合には、駆動信号ＨＯが入力信号ＨＩＮに従ってオンオフされる。一方、信号Ｖｐｏがローに保持されると、駆動信号ＨＯもローに保持され、半導体スイッチング素子５００が遮断に維持される。

しきい値調整回路６００は、コンパレータ１３に入力するしきい値として用いられる電圧信号を生成する。しきい値調整回路６００は、ディレイ回路１６と、スイッチ１４としきい値源１５とを有している。しきい値調整回路６００は、ディレイ回路１６の出力によりスイッチ１４を切り替えることで、しきい値源１５とコンパレータ１３との接続状態を切り替える。これによりコンパレータ１３に入力するしきい値を可変設定することができる。

ディレイ回路１６は、入力信号ＨＩＮの立ち上がりエッジから予め定められた第１遅延時間ｔｔｈ１が経過した後に、切替信号ＳＷをハイに立ち上げる。ディレイ回路１６が有する第１遅延時間ｔｔｈ１は、半導体スイッチング素子５００のコレクタエミッタ間電圧Ｖｃｅが飽和電圧Ｖｓａｔ相当まで低下するためにかかる時間以上の長さに設定される。ディレイ回路１６の第１遅延時間ｔｔｈ１は、不飽和電圧検知回路２００にて設定されるブランキング時間よりも長く設定される。なお、「ブランキング時間」の設定は既に公知の技術であるため詳細は説明しないが、概略を説明すると、半導体スイッチング素子５００のターンオン直後の不飽和電圧状態のことを短絡発生によるものと誤検出しないように、デサット検出機能のなかに、「ブランキング時間」が設定されている。不飽和電圧を検出した場合であっても直ちに短絡発生とするのではなく、ターンオン後のオン状態において不飽和電圧を検出した時間がこのブランキング時間を越えた場合に、短絡発生を検知するという仕組みとなっている。

スイッチ１４は、ディレイ回路１６が出力した切替信号ＳＷに従って、電圧源２１と電圧源２２との電気的接続を切り替える。スイッチ１４は、ディレイ回路１６の出力した切替信号ＳＷがローのとき第１電圧源２１とコンパレータ１３とを電気的に接続し、ディレイ回路１６が出力した切替信号ＳＷがハイのとき第２電圧源２２とコンパレータ１３とを電気的に接続する。

しきい値源１５は、第１電圧源２１と第２電圧源２２とを有している。第１電圧源２１は第１しきい値Ｖｄｓｔｈ１を供給し、第２電圧源２２は第２しきい値Ｖｄｓｔｈ２を供給する。第２しきい値Ｖｄｓｔｈ２は第１しきい値Ｖｄｓｔｈ１よりも低い。第１しきい値Ｖｄｓｔｈ１は半導体スイッチング素子５００のオフ動作時およびターンオン動作時のしきい値として用いられ、第２しきい値Ｖｄｓｔｈ２は半導体スイッチング素子５００の定常オン動作時のしきい値として用いられる。

集積回路１００では、入力信号ＨＩＮの立ち上がりから所定時間経過した後、つまり、半導体スイッチング素子５００のコレクタエミッタ間電圧Ｖｃｅが飽和電圧Ｖｓａｔ相当である定常オン動作時に、コンパレータ１３に供給される電圧値を第１しきい値Ｖｄｓｔｈ１から第２しきい値Ｖｄｓｔｈ２へと切り替える。この動作により、ターンオン動作時のしきい値を高く設定し、定常オン動作時のしきい値を低く設定することができる。その結果、ターンオン動作時に短絡を誤検知することを抑制しつつ、定常オン動作時の速やかな短絡保護を実現できる。

また、定常オン動作時のしきい値を低く設定することで、コレクタエミッタ間電圧Ｖｃｅが低いうちに早期に不飽和電圧の発生を検知することができる。これにより短絡発生時に速やかに半導体スイッチング素子５００を保護できる。その結果、半導体スイッチング素子５００にかかる負担を抑制することができる。

実施の形態１の回路動作を具体的なタイムチャートを用いて説明する。図２および図３は、本発明の実施の形態１にかかる半導体デバイス駆動回路１００の動作を示すタイムチャートである。

図２は、半導体スイッチング素子５００がオン動作中に短絡した場合のタイムチャートを示している。

期間Ｔａでは、入力信号ＨＩＮがローであり、半導体スイッチング素子５００はオフ状態である。期間Ｔａでは、入力信号ＨＩＮがローであり半導体スイッチング素子５００がオンされていないので、コレクタエミッタ間電圧Ｖｃｅは不飽和電圧である。入力信号ＨＩＮがローであり、放電用ＮＭＯＳＦＥＴ１２がオン状態であるので、容量素子４００は充電されず、検知電圧Ｖｄｅｓａｔは上昇しない。

期間Ｔｂは、入力信号ＨＩＮが立ち上がって半導体スイッチング素子５００がターンオンされるとともに、コレクタエミッタ間電圧Ｖｃｅが飽和電圧Ｖｓａｔに下がるまでの期間である。期間Ｔｂは、過渡時つまり「ターンオン動作時」に相当している。入力信号ＨＩＮがハイとなると、論理回路１７により放電用ＮＭＯＳＦＥＴ１２がオフとされ、容量素子４００が定電流源１１により充電されるので、検知電圧Ｖｄｅｓａｔは上昇する。このとき、ターンオンの後にコレクタエミッタ間電圧Ｖｃｅが飽和電圧Ｖｓａｔに下がるまでの時間は、検知電圧Ｖｄｅｓａｔが第１しきい値Ｖｄｓｔｈ１を上回らないように、定電流源１１の電流値、容量素子４００の容量値、しきい値Ｖｄｓｔｈ１が設定される。これはつまり、「ブランキング時間」を設定することに相当している。不飽和電圧を検出した場合であっても直ちに短絡発生とするのではなく、ターンオン後のオン状態において不飽和電圧を検出した時間がブランキング時間を越えた場合に、短絡発生を検知することができる。

期間Ｔｃは、入力信号ＨＩＮがハイでありかつ、コレクタエミッタ間電圧Ｖｃｅが飽和電圧Ｖｓａｔ相当である期間である。期間Ｔｃは、定常時つまり「定常オン動作時」に相当している。期間Ｔｃでは、定常オン動作が行われている。入力信号ＨＩＮが立ち上がってから、予め定められた第１遅延時間ｔｔｈ１が経過した時点で、しきい値調整回路６００が出力するしきい値が、第１しきい値Ｖｄｓｔｈ１から第２しきい値Ｖｄｓｔｈ２に切り替わる。

期間Ｔｄは、定常オン動作中に短絡が発生してから検知電圧Ｖｄｅｓａｔが第２しきい値Ｖｄｓｔｈ２に達するまでの期間である。半導体スイッチング素子５００が短絡状態となると、過電流によりコレクタエミッタ間電圧Ｖｃｅが上昇し、それに追従して検知電圧Ｖｄｅｓａｔも上昇する。

期間Ｔｅは、検知電圧Ｖｄｅｓａｔが第２しきい値Ｖｄｓｔｈ２に達し、半導体スイッチング素子５００が遮断動作をする期間である。検知電圧Ｖｄｅｓａｔが第２しきい値Ｖｄｓｔｈ２に達すると、コンパレータ１３の出力信号Ｖｃｍｐｏがハイとなる。出力信号Ｖｃｍｐｏがハイとなると、論理回路１７により、信号Ｖｐｏがローとなり、信号Ｖｎｍｇがハイとなる。信号Ｖｐｏがローとなることで、駆動回路１８の出力信号がローに保持される。これにより半導体スイッチング素子５００は遮断状態となる。また、信号Ｖｎｍｇがハイになることに応答して放電用ＮＭＯＳＦＥＴ１２がオンとなることで、検知電圧Ｖｄｅｓａｔが低下する。検知電圧Ｖｄｅｓａｔが第２しきい値Ｖｄｓｔｈ２を下回ると、信号Ｖｃｍｐｏはローとなる。信号Ｖｃｍｐｏがローとなっても、信号Ｖｐｏおよび信号Ｖｎｍｇは変化せずにそのままの状態に保持される。この保持状態は、予め定めた条件が成立したときに解除されるようにすればよく、一例として信号Ｒｅｓｅｔが集積回路１００に入力されることによりリセットされるようにしてもよい。

図３は、半導体スイッチング素子５００がターンオンした直後に短絡状態となる場合のタイムチャートを示している。

期間Ｔａ１は、入力信号ＨＩＮがローであり、半導体スイッチング素子５００はオフ状態である。

期間Ｔｂ１は、入力信号ＨＩＮが立ち上がり、検知電圧Ｖｄｅｓａｔが第１しきい値Ｖｄｓｔｈ１に達するまでの期間である。検知電圧Ｖｄｅｓａｔはコレクタエミッタ間電圧Ｖｃｅの低下に応じて上昇する。

期間Ｔｃ１は、検知電圧Ｖｄｅｓａｔが第１しきい値Ｖｄｓｔｈ１に達し、半導体スイッチング素子５００が遮断動作をする期間である。

以上説明したように、実施の形態１によれば、半導体スイッチング素子５００の不飽和電圧検知回路２００において、半導体スイッチング素子５００が定常オン状態のときに用いられる第２しきい値Ｖｄｓｔｈ２を、オフ状態およびターンオン動作のときに用いられる第１しきい値Ｖｄｓｔｈ１よりも、低くすることができる。これにより、ターンオン動作時の誤検知を防止することと、定常オン動作中に短絡を検知する感度の向上とを、両立することができる。定常オン時のしきい値を過度時（ターンオン動作時）のしきい値に比べて低く設定することで、ターンオン動作時の誤検知を抑制しつつ、定常オン動作時の速やかな保護を実現できる。また、定常オン動作時のしきい値を低く設定することで、端子間電圧がより小さいうちに短絡を検知することが可能であり、短絡発生時に速やかに半導体スイッチング素子５００を保護でき、半導体スイッチング素子５００にかかる負担を軽減することができる。ターンオン動作時と定常オン動作時のしきい値を２つの独立した第１、２電圧源２１、２２を用いて設定するので、設計が容易である。

また、実施の形態１によれば、ディレイ回路１６を設けることで、半導体スイッチング素子５００を駆動する信号が立ち上がってから予め定めた所定時間が経過した後に、コンパレータ１３に入力されるしきい値を低減することができる。実施の形態１にかかる集積回路１００には回路動作がシンプルであるという利点もある。

実施の形態２．
図４は、本発明の実施の形態２にかかる半導体デバイス駆動回路１００ａの構成を示す回路図である。半導体デバイス駆動回路１００ａは集積回路の形態で提供されており、以下「集積回路１００ａ」とも称す。

実施の形態２では、実施の形態１とは異なる方法で、不飽和電圧を検知するために用いられる検知電圧Ｖｄｅｓａｔが生成される。具体的には、図４に示す集積回路１００ａでは、半導体スイッチング素子５００のコレクタエミッタ間電圧Ｖｃｅを第１抵抗４１および第２抵抗４２により電流に変換する。変換した電流の差分から電圧信号が生成され、この電圧信号が検知電圧Ｖｄｅｓａｔとして取り扱われる。実施の形態２にかかる不飽和電圧検知回路２０１は、このような電流差に基づく検知電圧Ｖｄｅｓａｔを用いてコレクタエミッタ間電圧Ｖｃｅの不飽和電圧を検知する。不飽和電圧検知回路２０１において、検知電圧Ｖｄｅｓａｔと比較すべきしきい値が調整される。なお、実施の形態１では入力信号の切り替わりから所定時間経過後にしきい値を切り替えたが、実施の形態２ではコレクタエミッタ間電圧Ｖｃｅが所定の電圧以下になった場合にしきい値を切り替えることが可能である。

集積回路１００は、コンパレータ１３と、駆動回路２１８と、論理回路１９と、不飽和電圧検知回路２０１と、しきい値調整回路６０１と、を有している。

不飽和電圧検知回路２０１は、第１抵抗４１および第２抵抗４２からなる抵抗部４０を備えている。第１抵抗４１は、端子ＶＵの電圧を電流ＩＵに変換する。第２抵抗４２は、端子ＶＳの電圧を電流ＩＳに変換する。不飽和電圧検知回路２０１は、電流差検知回路３１にて電流ＩＵと電流ＩＳの差分を検知し、第３抵抗４３によりその電流差を検知電圧Ｖｄｅｓａｔに変換する。検知電圧Ｖｄｅｓａｔは、端子ＶＵと端子ＶＳとの間の電圧差であり、言い換えると、コレクタエミッタ間電圧に対応する電圧である。後述する図５および図６に示すように、検知電圧Ｖｄｅｓａｔは、コレクタエミッタ間電圧Ｖｃｅに追従して変動する。

しきい値調整回路６０１は、コンパレータ１３に入力する参照電圧を調整する回路である。しきい値調整回路６０１は、コンパレータ１３の出力信号Ｖｃｍｐｏによりスイッチ１４を切り替えることで、第１電圧源２１と第２電圧源２２を切り替える。第１電圧源２１から第２電圧源２２への切り替わりは次のような回路動作である。まず、信号Ｖｃｍｐｏがローに立下ってからディレイ回路３２による遅延によって所定時間が経過した後に、スイッチ１４に切替信号ＳＷが伝達される。この切替信号ＳＷに応答して、スイッチ１４の接続先が第１電圧源２１から第２電圧源２２に切り替わる。これにより、コンパレータ１３に入力される参照電圧が第１しきい値Ｖｄｓｔｈ１から第２しきい値Ｖｄｓｔｈ２へ切り替わる。また、第２電圧源２２から第１電圧源２１への切り替わりは、次のような回路動作である。まず、信号Ｖｃｍｐｏが立ち上がった後、ディレイ回路３２による遅延によって所定時間が経過した後に、スイッチ１４に切替信号ＳＷが伝達される。切替信号ＳＷに応答して、スイッチ１４が第２電圧源２２から第１電圧源２１に切り替わる。これにより、コンパレータ１３に入力される参照電圧が、第２しきい値Ｖｄｓｔｈ２から第１しきい値Ｖｄｔｈ１へ切り替わる。

論理回路１９は、入力信号ＨＩＮとコンパレータ１３の出力信号Ｖｃｍｐｏとを受ける。論理回路１９は、信号Ｖｐｏを出力する回路であり、入力信号ＨＩＮがハイであり且つ信号Ｖｃｍｐｏがハイのときに、信号Ｖｐｏをハイとする。また、論理回路１９は、入力信号ＨＩＮと信号Ｖｃｍｐｏの少なくとも一方がローであるときには、信号Ｖｐｏをローとする。信号Ｖｐｏをハイとした状態は、所定の信号が入力されるまで保持されることが好ましく、図４では外部から信号Ｒｅｓｅｔが入力されるまでこの状態を保持する。変形例として、実施の形態１で述べたとおり、所定の信号Ｒｅｓｅｔを生成する回路を集積回路１００ａ内に設けてもよい。

また、入力信号ＨＩＮの立ち上り時には、入力信号ＨＩＮが立ち上がってから半導体スイッチング素子５００が飽和状態となるまでに多少の時間がかかる。その際の誤検知を防止するために、フィルタ時間ｔｆ１のフィルタが挿入されている（図５および図６参照）。フィルタ時間ｔｆ１のフィルタは、論理回路１９内に設けられたフィルタ機能で実現される。入力信号ＨＩＮがハイであり且つ信号Ｖｃｍｐｏがハイであるという条件が成立した場合であっても、論理回路１９は直ちに信号Ｖｐｏをハイとせずに、論理回路１９はフィルタ時間ｔｆ１の期間内は信号Ｖｐｏをローに保持する。これにより、入力信号ＨＩＮの立ち上がり後に半導体スイッチング素子５００が飽和状態となるまでにかかる十分な時間が経過するまでは、信号Ｖｃｍｐｏがハイに立ち上がらないようにすることができる。

なお、論理回路１９のフィルタ機能は、入力信号ＨＩＮの立ち上がりつまりターンオン動作時にのみ有効となることが好ましく、その一方で、入力信号ＨＩＮが既にハイとなって飽和電圧Ｖｓａｔで安定している定常オン動作時には無効となることが好ましい。この点は、後述する図５のタイムチャートにおける期間Ｔｂ２と期間Ｔｅ２で説明する。

駆動回路２１８は、入力信号ＨＩＮと信号Ｖｐｏを受ける。駆動回路２１８は、駆動信号ＨＯを生成する回路である。駆動回路２１８は、信号Ｖｐｏがローのときは入力信号ＨＩＮに同期してオンオフする駆動信号ＨＯを生成する。これにより、入力信号ＨＩＮに基づいて半導体スイッチング素子５００をスイッチング制御することができる。一方、駆動回路１８は、入力信号ＨＩＮがハイかつ信号Ｖｐｏがハイのときは、駆動信号ＨＯをローにしてそのローを保持する。これにより、半導体スイッチング素子５００が遮断され、その遮断状態が保持される。この遮断動作によって、短絡保護が実現される。

図５および図６は、本発明の実施の形態２にかかる半導体デバイス駆動回路１００ａの動作を示すタイムチャートである。実施の形態２の回路動作を具体的なタイムチャートを用いて説明する。なお、重複説明を避けるために、実施の形態１で図２および図３を用いて説明した期間に相当する期間については、同一の符号を付して説明を省略する。

図５は、半導体スイッチング素子５００がオン動作中に短絡した場合のタイムチャートを示している。実施の形態１と同様に期間Ｔａからタイムチャートを開始している。

期間Ｔｂ２は、入力信号ＨＩＮの立ち上りから、検知電圧Ｖｄｅｓａｔが立ち下がって第１しきい値Ｖｄｓｔｈ１に達するまでの期間である。論理回路１９は予め定められたフィルタ時間ｔｆ１の間は信号Ｖｐｏを立ち上げないので、この期間Ｔｂ２では信号Ｖｐｏがローに保持されている。フィルタ時間ｔｆ１は、検知電圧Ｖｄｅｓａｔが立ち下がって第１しきい値Ｖｄｓｔｈ１に達するまでの期間以上の長さに設計される。これにより信号Ｖｃｍｐｏを十分にフィルタすることができ、ターンオン動作時の誤検知を防止することができる。

期間Ｔｃ２にて、検知電圧Ｖｄｅｓａｔが第１しきい値Ｖｄｓｔｈ１を下回り、コンパレータ１３の出力信号Ｖｃｍｐｏが立ち下がる。コンパレータ１３の出力信号Ｖｃｍｐｏが立ち下がってから予め定められた第２遅延時間ｔｔｈ２が経過した後に、しきい値がＶｄｓｔｈ２へと切り替わる。第２遅延時間ｔｔｈ２の長さは、検知電圧Ｖｄｅｓａｔが第１しきい値Ｖｄｓｔｈ１を下回ってから第２しきい値Ｖｄｓｔｈ２を下回るのに十分な時間長に設定される。

なお、期間Ｔｃ２の起算点は、検知電圧Ｖｄｅｓａｔが第１しきい値Ｖｄｓｔｈ１を下回った時点であり、コレクタエミッタ間電圧Ｖｃｅが飽和電圧Ｖｓａｔに至るよりも前である。期間Ｔｃ２との比較のため、図５には図２で説明した「定常オン動作時」である期間Ｔｃも図示している。

その後、実施の形態１と同様に期間Ｔｄが到来する。

期間Ｔｅ２にて、検知電圧Ｖｄｅｓａｔが第２しきい値Ｖｄｓｔｈ２を上回ったことに応じてコンパレータ１３の出力信号Ｖｃｍｐｏが立ち上がる。出力信号Ｖｃｍｐｏの立ち上がりに応答して論理回路１９が信号Ｖｐｏをハイとすると、駆動回路２１８の出力信号がローに保持され、半導体スイッチング素子５００は遮断状態となる。この状態は信号Ｒｅｓｅｔが入力されるまで保持される。また、信号Ｖｃｍｐｏが立ち上がってから予め定められた第３遅延時間ｔｔｈ３が経過した後にしきい値がＶｄｓｔｈ１へと切り替わる。第３遅延時間ｔｔｈ３の長さは、検知電圧Ｖｄｅｓａｔが第２しきい値Ｖｄｓｔｈ２を上回ってから第１しきい値Ｖｄｓｔｈ１を上回るのに十分な時間長に設定される。

なお、前述したように、論理回路１９のフィルタ機能は、入力信号ＨＩＮの立ち上がりつまりターンオン動作時にのみ機能することが好ましく、その一方で、入力信号ＨＩＮが既にハイとなって飽和電圧Ｖｓａｔで安定している定常オン動作時には機能しないことが好ましい。実施の形態２ではこのような好ましい形態が実現されており、図５に示すように、期間Ｔｂ２ではフィルタ時間Ｔｆ１が有効となっているけれども、期間Ｔｄではフィルタリングが行われずに信号Ｖｃｍｐｏの立ち上がりに同期して信号Ｖｐｏが直ちに立ち上げられている。期間Ｔｂ２ではフィルタ時間Ｔｆ１を用いることで、ターンオン動作時の誤検知を防止できる。また、期間Ｔｄではフィルタ機能を無効とすることで、定常オン動作中に短絡を検知する感度を高めることができる。

図６は、半導体スイッチング素子５００がターンオンした直後に短絡状態となる場合のタイムチャートを示している。期間Ｔａ１、Ｔｃ１については実施の形態１の図３と同様なので説明を省略する。

期間Ｔｂ３にて、信号Ｖｃｍｐｏがハイである状態がフィルタ時間ｔｆ１以上続くと、信号Ｖｐｏが立ち上がり半導体スイッチング素子５００が遮断動作をする。

以上説明した実施の形態２によれば、実施の形態１と同様に、しきい値調整回路６０１がしきい値の切替を行うことで、ターンオン動作時の誤検知を防止することと、定常オン動作中に短絡を検知する感度の向上とを、両立することができる。

また、実施の形態２によれば、半導体スイッチング素子５００のコレクタエミッタ間電圧が予め定めた所定電圧以下となり、予め定めた所定時間が経過した後に、コンパレータ１３に供給するしきい値を低減することができる。これにより、短絡動作時にターンオンした場合にはしきい値の切り替えを実施しないようにすることができる（図６参照）。その結果、不要な回路動作を削減できる。

１０ 不飽和検知端子、１１ 定電流源、１２ 放電用ＮＭＯＳＦＥＴ、１３ コンパレータ、１４ スイッチ、１５ しきい値源、１６、３２ ディレイ回路、１７、１９ 論理回路、１８、２１８ 駆動回路、２１ 第１電圧源、２２ 第２電圧源、３１ 電流差検知回路、４０ 抵抗部、４１ 第１抵抗、４２ 第２抵抗、４３ 第３抵抗、１００、１００ａ 半導体デバイス駆動回路（集積回路）、２００、２０１ 不飽和電圧検知回路、３００ ダイオード、４００ 容量素子、５００ 半導体スイッチング素子、６００、６０１ しきい値調整回路

Claims (3)

1. 第１電極と、第２電極と、前記第１電極および第２電極の間の導通を制御する制御電極とを備える半導体スイッチング素子における前記第１電極と前記第２電極との間の電圧を検知する検知回路と、
   しきい値を出力するしきい値調整回路と、
   前記しきい値と前記検知回路で検知された検知電圧とを比較する比較回路と、
   入力信号に基づいて前記半導体スイッチング素子の駆動信号を生成すると共に、前記検知電圧が前記しきい値よりも低い値から増加して前記しきい値に達した場合に前記駆動信号を遮断に維持する駆動回路と、
   を備え、
   前記しきい値調整回路は、第１電圧と前記第１電圧よりも低い第２電圧との間で前記しきい値を切替可能であり、前記半導体スイッチング素子がオフ状態である場合に前記第１電圧を前記しきい値として出力し、前記半導体スイッチング素子がオンされて前記第１電極と前記第２電極との間の電圧が飽和電圧である場合に前記第２電圧を前記しきい値として出力する半導体デバイス駆動回路。
2. 前記しきい値調整回路は、前記検知電圧が前記しきい値よりも高い状態から低下して前記しきい値に達した時点から予め定めた時間が経過したときに前記第１電圧から前記第２電圧へと前記しきい値を切り替える請求項１に記載の半導体デバイス駆動回路。
3. 前記しきい値調整回路は、前記検知電圧が前記しきい値よりも低い値から増加して前記しきい値に達した時点から予め定めた時間が経過したときに前記第２電圧から前記第１電圧へと前記しきい値を切り替える請求項１または２に記載の半導体デバイス駆動回路。

Images