JP2016158126A - 遮断回路 - Google Patents

Abstract

【課題】ピーク電流を抑制しつつ、オフサージを低減する。【解決手段】駆動トランジスタＱ１において所定以上の電流が発生した際に遮断スイッチＳ１がオンし、駆動トランジスタＱ１のゲートをグランドに接続する。遮断スイッチＳ１と、ゲートの間には、電流を制限する制限抵抗Ｒ１とキャパシタＣ１が配置されている。従って、遮断スイッチがオンされたときに、駆動トランジスタＱ１のオン時においてゲートに蓄積される電荷がキャパシタＣ１に引き抜かれる。そして、このキャパシタＣ１の容量値を駆動トランジスタのオン状態が継続する容量値とする。【選択図】図１

Description

本発明は駆動トランジスタにおける大電流発生時に駆動トランジスタをオフする遮断回路に関する。

電気自動車やハイブリッド自動車などでは、コンバータやインバータにおいて、スイッチング素子が故障すると、短絡による過電流が発生する場合があり、過電流を検出して電流を遮断する必要がある。

特開平１０−５１２８５号公報

過電流発生時には、早期にスイッチング素子をオフすることでピーク電流の増加を抑制してスイッチング素子の破壊を防ぐことができる。しかし、スイッチング素子を急激にオフして、電流を遮断するとオフサージが大きくなり、このオフサージによってスイッチング素子が破壊されるおそれがある。従って、ピーク電流とオフサージの抑制がトレードオフの関係にある。

特許文献１では、スイッチング素子のゲートとグランドを接続する遮断経路の抵抗値を低抵抗から高抵抗に切り換えることで、スイッチング素子を穏やかに遮断して、ピーク電流を抑制するとともに、オフサージ電圧を低減しようとしている。

しかし、特許文献１では、遮断経路の抵抗値切り換えのタイミングを調整することが難しい。

本発明に係る遮断回路は、ゲートに印加される駆動電圧によって駆動される駆動トランジスタと、前記駆動トランジスタにおいて所定以上の電流が発生した際にオンし、前記ゲートをグランドに接続して前記駆動トランジスタをオフする遮断スイッチと、前記遮断スイッチと、前記ゲートの間に配置され、電流を制限する制限抵抗と、前記制限抵抗と並列接続され、前記遮断スイッチがオンされたときに、前記駆動トランジスタのオン時においてゲートに存在する入力容量に蓄積されるオン時蓄積電荷を前記駆動トランジスタの閾値電圧で除算して得られる容量値から前記入力容量の容量値を減算した容量値より小さい容量値を有するキャパシタと、を含む。

また、抵抗とキャパシタの直列接続回路が、前記制限抵抗および前記キャパシタに並列接続されることが好適である。

前記遮断スイッチは、前記制限抵抗とグランドの間の第１遮断スイッチと、前記キャパシタとグランドの間の第２遮断スイッチと、を含み、前記制限抵抗と、前記キャパシタを独立して、グランドに接続することが好適である。

また、前記キャパシタは、前記遮断スイッチがオンされたときに、前記入力容量に蓄積されるオン時蓄積電荷を引き抜くことが好適である。

本発明によれば、駆動トランジスタをオフ動作が開始されるまでの期間を短縮し、オフ動作は緩やかに行うため、ピーク電流を抑制しつつ、オフサージを低減することができる。

実施形態の構成を示す図である。 ゲート電圧、コレクタ電流、コレクタ電圧の状態を示す図である。 ピーク電流およびオフサージの状態を示す図である。 電荷引き抜き状態を説明する図である。 他の構成例を示す図である。 さらに他の構成例を示す図である。 さらに他の構成例を示す図である。 図７の例におけるピーク電流、オフサージの状態を示す図である。 さらに他の構成例を示す図である。 図９の例における制御タイミングを説明する図である。

以下、本発明の実施形態について、図面に基づいて説明する。なお、本発明は、ここに記載される実施形態に限定されるものではない。

図１は、実施形態の構成を示す図である。この例では、所定以上の電流（過電流）からの保護対象となるトランジスタＱ１には、逆方向電流を流すダイオードＤ１が並列接続されており、これによってスイッチング素子ＳＷ１が構成されている。ここで、所定以上の電流（過電流）とは、トランジスタＱ１の定格電流以上の電流をいい、通常の使用において能力が保証される電流値を超えた電流をいう。

このスイッチング素子ＳＷ１は、例えばハイブリッド自動車などのインバータに用いられているスイッチング素子であり、正負母線間に直列接続された２つのスイッチング素子の中の１つ（この例では下側スイッチング素子）である。インバータは、通常２つのスイッチング素子の直列接続からなるアームを３本有し、この６つのスイッチング素子のスイッチングによって正負母線間の直流電圧を所望の交流電流としてモータに供給する。また、インバータの前段にバッテリの出力を昇圧するコンバータを配置する場合もあり、このコンバータも２つのスイッチング素子の直列接続を有する。従って、スイッチング素子ＳＷ１はコンバータの１つのスイッチング素子でもよい。そして、スイッチング素子ＳＷ１がオンのときに、他方のスイッチング素子が短絡故障した場合には、スイッチング素子ＳＷ１のトランジスタＱ１に過電流（短絡電流）が流れる。

なお、トランジスタＱ１のコレクタは、上側スイッチング素子のトランジスタのエミッタに接続されている。トランジスタＱ１のエミッタは、グランドに接続されている。また、トランジスタＱ１は、ＩＧＢＴや、ＭＯＳなどの絶縁ゲート型素子であり、ゲート・コレクタ間に容量Ｃｇｃ、ゲート・エミッタ間に容量Ｃｇｅが存在する。

トランジスタＱ１のゲートは、抵抗Ｒ１、スイッチ（遮断スイッチ）Ｓ１を介しグランドに接続されている。また、抵抗Ｒ１には、キャパシタＣ１が並列接続されている。

さらに、スイッチング素子ＳＷ１には、過電流検出回路１０が接続されており、スイッチング素子ＳＷ１における短絡電流などの過電流（大電流）を検出する。この過電流の検出は、トランジスタＱ１のコレクタ電圧の上昇や、トランジスタＱ１のエミッタ電流の一部をセンス電流として取り出し、この電流量を計測することなど各種手段が採用できる。なお、特許文献１に記載されているように、短絡電流によってゲート電圧が上昇するので、これを検出することもできる。

過電流検出回路１０には、ゲート遮断回路１２が接続されている。このゲート遮断回路１２は、スイッチＳ１のオンオフを制御する。すなわち、過電流検出回路１０から過電流検出信号が送られてきた場合にスイッチＳ１をオンする。

通常時は、スイッチＳ１はオフされており、ゲート駆動電圧が抵抗Ｒ１を介しトランジスタＱ１のゲートに供給される。ゲート電圧がＨレベル（Ｖｇｓが閾値電圧以上）の場合に、トランジスタＱ１がオンし、トランジスタＱ１に電流（モータ駆動電流）が流れ、ゲート電圧がＬレベル（Ｖｇｓが閾値電圧以下）の場合に、トランジスタＱ１がオフし、トランジスタＱ１の電流がストップする。この例では、抵抗Ｒ１がゲート抵抗として機能するが、ゲート駆動電圧は別に設けたゲート抵抗を介し、トランジスタＱ１のゲートに供給してもよい。

一方、過電流検出回路１０において、例えばコレクタ電流が所定値以上になることで、短絡電流を検出した場合、スイッチＳ１がオンされ、トランジスタＱ１のゲート電圧が下がり、トランジスタＱ１がオフされる。

図２には、キャパシタＣ１を省略した場合における、トランジスタＱ１のオフ時における、ゲート電圧、コレクタ電流、コレクタ電圧について示してある。図中、実線が通常時、破線が過電流時（短絡時）を示している。

まず、トランジスタＱ１のオン時は、ゲートはＨレベルにあり、容量Ｃｇｃ、ＣｇｅもＨレベル（電圧Ｖｇ）に応じて充電されている。

通常時は、オフ動作開始と記載されたタイミングで、ゲート駆動電圧がＬレベル（電圧０Ｖ）とされる。そして、これによって、ゲートに充電された電荷が抵抗Ｒを介し放電され、ゲート電圧は徐々に減少する。一方、ゲート電圧が閾値電圧に至るまでは、コレクタ電流、コレクタ電圧については変化はない。

ゲート電圧が閾値電圧から下がることによってランジスタＱ１のオフ動作が始まり、コレクタ電流が減少して、所定時間で０になる。コレクタ電圧はトランジスタＱ１のオフによって上昇し、オフサージによって所定のオーバーシュートしてトランジスタＱ１のオフ時のコレクタ電圧となる。

過電流検出時は、スイッチＳ１がオンになる。この場合のゲート電圧は、通常時と同様である。一方、コレクタ電流は、スイッチＳ１がオンとなった後、実際のトランジスタＱ１のオフ動作開始が開始されるまでの間（区間Ａ）も上昇を続ける。そして、トランジスタＱ１のオフ動作が始まった時点で、大きなオフサージが発生する。このオフサージは、電流遮断時の電流量変化の傾きと、寄生インダクタンスによって決定される。

従って、コレクタ電流のピークを減少するためには、区間Ａを短くすることが必要であり、オフサージを小さくするには、トランジスタＱ１のオフ時における電流減少の傾きを小さくすることが求められる。なお、図においては、コレクタ電流が０のときに短絡が発生した場合について記載したが、コレクタ電流が流れている場合に短絡が発生しても同様のことがいえる。

ここで、本実施形態では、キャパシタＣ１を有している。このキャパシタＣ１の機能について、図３に基づいて説明する。

まず、トランジスタＱ１のオン時においては、トランジスタＱ１のゲートが、容量Ｃｇｃ，Ｃｇｅによってグランドに接続されている。このため、ゲート電圧に応じた電荷がこれら容量Ｃｇｃ、Ｃｇｅに充電されている。ゲート電圧をＶｇとすると、電荷Ｑｇは、Ｑｇ＝Ｖｇ（Ｃｇｃ＋Ｃｇｅ）となる。ここで、Ｃｇｃ＋Ｃｇｅ＝Ｃｉｓｓ（入力容量）と表す。従って、トランジスタＱ１のオン時の蓄積電荷（オン時蓄積電荷）Ｑｇは、Ｑｇ＝Ｖｇ×Ｃｉｓｓである。

次に、スイッチＳ１をオンすると、入力容量Ｃｉｓｓに対し、抵抗Ｒ１、キャパシタＣ１が並列接続されることになる。

スイッチＳ１がオフの時には、キャパシタＣ１には電荷が充電されておらず、従ってスイッチＳ１のオンによって、入力容量Ｃｉｓｓに充電されている電荷がキャパシタＣ１に移動し、ゲート電圧Ｖｇが減少する。

すなわち、
Ｖｇ＝Ｑｇ／（Ｃｉｓｓ＋Ｃ１）
となる。なお、この容量同士の電荷移動は導電経路を介して行われるため、比較的早く、抵抗Ｒ１による放電は考慮していない。

そして、キャパシタＣ１への電荷移動後のゲート電圧ＶｇがトランジスタＱ１の閾値電圧Ｖｔｈを下回らないように、キャパシタＣ１の容量が設定される。

すなわち、
Ｖｇ＝Ｑｇ／（Ｃｉｓｓ＋Ｃ１）＞Ｖｔｈ
の関係が満足されるように、キャパシタＣ１の容量値が選択される（Ｃ１＜（Ｑｇ／Ｖｔｈ）−Ｃｉｓｓ）。言い替えれば、キャパシタＣ１の容量値が、オン時蓄積電荷をトランジスタＱ１の閾値電圧で除算した容量から、入力容量を減算した容量より小さい値に設定される。

特に、電荷移動後のゲート電圧Ｖｇが、閾値電圧Ｖｔｈを若干上回る電圧となるようにキャパシタＣ１の容量が設定されることで、トランジスタＱ１がオフし始めるまでの時間（区間Ａ）を十分短縮することができ、ピーク電流を抑えることができる。

そして、容量間の電荷移動が終了した後は、抵抗Ｒ１を介する小さな電流による緩やかな放電でゲートに蓄積されていた電荷が引き抜かれる。そこで、トランジスタＱ１のオフ動作は十分穏やかに行うことができ、オフサージを抑制することが可能になる。

そして、ゲート電荷が完全に引き抜かれることで、ゲート電位はグランド電位になりトランジスタＱ１が完全にオフする。

図４には、キャパシタＣ１なしの場合と、キャパシタＣ１ありの場合のコレクタ電流Ｉｃとコレクタ電圧ＶＣＥを示す。このように、キャパシタＣ１がない場合には、ピーク電流を２６００Ａ程度に抑えると、オフサージが１３００Ｖと非常に大きくなってしまい、トランジスタＱ１の耐圧の問題が生じる。一方、キャパシタＣ１を追加することで、ピーク電流を２６００Ａ程度に抑えつつ、オフサージを７００Ｖ程度に抑えることができる。

なお、抵抗Ｒ１の抵抗値を大きくし、オフサージを７００Ｖ程度にすると、その際のピーク電流は４０００Ａ程度と非常に大きくなってしまった。

そこで、抵抗Ｒ１の抵抗値を適切なオフサージ（この場合は７００Ｖ）となる値に設定し、キャパシタＣ１の容量を適切なものに設定するとよい。キャパシタＣ１の容量が小さいと電荷の移動量が少なく、ピーク電流が大きい。一方、キャパシタＣ１の容量が大きいと、オフサージが大きくなる。キャパシタＣ１の容量を電荷移動後のゲート電圧がトランジスタＱ１の閾値電圧を若干上回るような電圧とすることで、ピーク電流およびオフサージの容量を効果的に抑制できる。

図５には、他の実施形態の構成が示してある。この例では、抵抗Ｒ１およびキャパシタＣ１に並列して抵抗Ｒ２とキャパシタＣ２の直列接続が接続されている。これによって、スイッチＳ１がオンされた場合に、この抵抗Ｒ２とキャパシタＣ２の直列接続もゲートとグランド間を接続することになる。そして、この抵抗Ｒ２とキャパシタＣ２の直列接続は微分回路として動作し、抵抗Ｒ２によってキャパシタＣ２への電荷の移動が制限される。すなわち、（１）キャパシタＣ１への電荷移動、（２）抵抗Ｒ２を介するキャパシタＣ２への電荷移動、（３）抵抗Ｒ１を介する電荷引き抜きの３つの電荷引き抜き手段があり、これらが（１）（２）（３）の順に起こり、これらが徐々に引き抜き量が減少するように設定されることによって、よりスムーズな電荷引き抜きを達成することができる。すなわち、引き抜き電荷量を比較的リニアにすることができる。従って、トランジスタＱ１の閾値電圧Ｖｔｈや、ゲート電圧にばらつきがあっても、ピーク電流およびオフサージの容量を効果的に抑制できる。

なお、抵抗Ｒ２、キャパシタＣ２とは、抵抗値や容量値の異なる抵抗および容量の直列接続をさらに追加することで、より滑らかな電荷引き抜きを行うことができる。

図６には、さらに他の実施形態の構成を示してある。この例では、ゲート駆動電圧をゲート抵抗Ｒｇを介しトランジスタＱ１に供給する経路と、抵抗Ｒ１をグランドに接続する経路と、キャパシタＣ１をグランドに接続する経路を別個に設けている。

これによって、ゲート抵抗Ｒｇを抵抗Ｒ１と別途に設定できるため、通常時のゲート駆動電圧によるトランジスタＱ１のオンオフのために最適なゲート抵抗Ｒｇを採用することができる。また、抵抗Ｒ１の経路のスイッチ（第１遮断スイッチ）Ｓ１と、キャパシタＣ１の経路のスイッチ（第２遮断スイッチ）Ｓ２とを別々に設けたため、キャパシタＣ１への電荷移動の後、抵抗Ｒ１による放電を行う等、そのタイミングを自由に設定することができる。すなわち、実施形態１では、抵抗Ｒ１による放電と、キャパシタＣ１への電荷移動は同時に開始されるが、本実施形態によれば、同時に開始されなくてもよい。キャパシタＣ１への電荷移動より抵抗Ｒ１による放電の開始を後にすることが考えられるが、抵抗Ｒ１による放電を先に開始しておき、その後キャパシタＣ１への電荷移動を行ってもよい。

図７には、さらに他の実施形態の構成を示している。この構成では、コレクタ電流の一部をセンス電流として取り出し、この電流量に従って短絡を検出するとともに、コレクタ電圧をモニタする。

このために、トランジスタＱ１には、エミッタを分岐して、電流量がコレクタ電流に比例するセンス電流を取り出す。そして、このセンス電流を検出抵抗Ｒｓによって電圧に変換して、これが過電流検出回路１０を介しゲート遮断回路１２に供給される。ゲート遮断回路１２は、コレクタ電流の増加によって短絡を検出した場合に、スイッチＳ１，Ｓ２をオンする。

ここで、この例では、トランジスタＱ１のコレクタにダイオードＤ２のカソードが接続され、ダイオードＤ２のアノードが抵抗Ｒ３を介し電源に接続されている。そして、ダイオードＤ２と抵抗Ｒ３の接続点が、分割抵抗Ｒ４，Ｒ５を介し、グランドに接続されている。

このような回路において、通常時は、トランジスタＱ１のコレクタ電圧は電源電圧より低く、ダイオードＤ２と抵抗Ｒｓの接続点の電圧は、コレクタ電圧よりダイオードＤ２の順方向降下電圧だけ高い電圧になっている。一方、コレクタ電圧が大きく上昇した場合には、ダイオードＤ２に電流が流れなくなり、ダイオードＤ２と抵抗Ｒ３の接続点の電圧が上昇する。従って、ダイオードＤ２と抵抗Ｒ３の接続点の電圧を分割抵抗Ｒ４，Ｒ５によって、検出回路により検出しやすい電圧にして、これを遮断切り換え信号として、ゲート遮断回路１２に供給する。このようにして、コレクタ電圧ＶＣＥの持ち上がりを検出することができる。

そして、この実施形態では、ゲート遮断回路１２は、遮断切り換え信号を受信した場合に、スイッチＳ２をオフし、キャパシタＣ１を切り離す。これによって、抵抗Ｒ１を介しグランドに至る経路のインピーダンスが高くなり、コレクタ電流の上昇を抑えることができる。

図８には、コレクタ電流、コレクタ電圧の変化が示されている。遮断切り換え信号によってキャパシタＣ１を切り離さなかった場合が実線で表され、キャパシタＣ１を切り離した場合が破線で示されている。このように、コレクタ電圧の持ち上がりに応じてキャパシタＣ１を切り離すことで、コレクタ電流の減少時の傾きが小さくなり、オフサージ電圧を低減できることがわかる。

図９には、さらに他の実施形態が示されている。この例では、短絡時の電流の傾きが大きい場合のみキャパシタＣ１を使用する。

この実施形態においても、検出抵抗Ｒｓによってセンス電流量を検出し、短絡を検出する。そして、過電流検出回路１０により短絡を検出した場合には、スイッチＳ１のみをオンし、ゲートを抵抗Ｒ１を介しグランドに接続する。

過電流検出回路１０には、タイマー回路１４が接続されており、過電流検出回路１０は所定時間におけるセンス電流（センス電圧Ｖｓ）の増加の傾きを判定する。そして、この傾きが大きいときのみ、スイッチＳ２をオンし、キャパシタＣ１をゲートに接続する。

これによって、不要な場合にはキャパシタＣ１を接続することがなく、ゲート電圧の変化が抵抗Ｒ１を介する緩やかなものになり、トランジスタＱ１への負担が軽減される。

図１０には、センス電圧Ｖｓの傾きが大きい場合と、小さい場合の両方が示されている。傾きが大きい場合には、センス電圧Ｖｓが１段目閾値を超えた時点でタイマー回路１４が動作しセンス電圧Ｖｓはタイマー回路１４が設定する一定時間内に２段目閾値を超える。従って、この段階で、スイッチＳ２をオンする。一方、傾きが小さい場合には、センス電圧Ｖｓが１段目閾値を超えた時点でタイマー回路１４が動作しセンス電圧Ｖｓはタイマー回路１４が設定する一定時間内に２段目閾値を超えることはない。従って、スイッチＳ２はオンしない。

１０ 過電流検出回路、１２ ゲート遮断回路、１４ タイマー回路。

本発明に係る遮断回路は、ゲートに印加される駆動電圧によって駆動される駆動トランジスタと、前記駆動トランジスタにおいて所定以上の電流が発生した際にオンし、前記ゲートをグランドに接続して前記駆動トランジスタをオフする遮断スイッチと、前記遮断スイッチと、前記ゲートの間に配置され、電流を制限する制限抵抗と、前記制限抵抗と並列接続され、前記駆動トランジスタのオン時においてゲートに存在する入力容量に蓄積されるオン時蓄積電荷を前記駆動トランジスタの閾値電圧で除算して得られる容量値から前記入力容量の容量値を減算した容量値より小さい容量値を有するキャパシタと、を含む。

Claims (4)

1. ゲートに印加される駆動電圧によって駆動される駆動トランジスタと、
   前記駆動トランジスタにおいて所定以上の電流が発生した際にオンし、前記ゲートをグランドに接続して前記駆動トランジスタをオフする遮断スイッチと、
   前記遮断スイッチと、前記ゲートの間に配置され、電流を制限する制限抵抗と、
   前記制限抵抗と並列接続され、前記遮断スイッチがオンされたときに、前記駆動トランジスタのオン時においてゲートに存在する入力容量に蓄積されるオン時蓄積電荷を前記駆動トランジスタの閾値電圧で除算して得られる容量値から前記入力容量の容量値を減算した容量値より小さい容量値を有するキャパシタと、
   を含む、
   遮断回路。
2. 請求項１に記載の遮断回路であって、
   抵抗とキャパシタの直列接続回路が、前記制限抵抗および前記キャパシタに並列接続される、
   遮断回路。
3. 請求項１に記載の遮断回路であって、
   前記遮断スイッチは、
   前記制限抵抗とグランドの間の第１遮断スイッチと、
   前記キャパシタとグランドの間の第２遮断スイッチと、
   を含み、前記制限抵抗と、前記キャパシタを独立して、グランドに接続する、
   遮断回路。
4. 請求項１〜３のいずれか１つに記載の遮断回路であって、
   前記キャパシタは、前記遮断スイッチがオンされたときに、前記入力容量に蓄積されるオン時蓄積電荷を引き抜く、
   遮断回路。