JP2016158126A - 遮断回路 - Google Patents
遮断回路 Download PDFInfo
- Publication number
- JP2016158126A JP2016158126A JP2015034939A JP2015034939A JP2016158126A JP 2016158126 A JP2016158126 A JP 2016158126A JP 2015034939 A JP2015034939 A JP 2015034939A JP 2015034939 A JP2015034939 A JP 2015034939A JP 2016158126 A JP2016158126 A JP 2016158126A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- gate
- current
- switch
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
【課題】ピーク電流を抑制しつつ、オフサージを低減する。【解決手段】駆動トランジスタQ1において所定以上の電流が発生した際に遮断スイッチS1がオンし、駆動トランジスタQ1のゲートをグランドに接続する。遮断スイッチS1と、ゲートの間には、電流を制限する制限抵抗R1とキャパシタC1が配置されている。従って、遮断スイッチがオンされたときに、駆動トランジスタQ1のオン時においてゲートに蓄積される電荷がキャパシタC1に引き抜かれる。そして、このキャパシタC1の容量値を駆動トランジスタのオン状態が継続する容量値とする。【選択図】図1
Description
本発明は駆動トランジスタにおける大電流発生時に駆動トランジスタをオフする遮断回路に関する。
電気自動車やハイブリッド自動車などでは、コンバータやインバータにおいて、スイッチング素子が故障すると、短絡による過電流が発生する場合があり、過電流を検出して電流を遮断する必要がある。
過電流発生時には、早期にスイッチング素子をオフすることでピーク電流の増加を抑制してスイッチング素子の破壊を防ぐことができる。しかし、スイッチング素子を急激にオフして、電流を遮断するとオフサージが大きくなり、このオフサージによってスイッチング素子が破壊されるおそれがある。従って、ピーク電流とオフサージの抑制がトレードオフの関係にある。
特許文献1では、スイッチング素子のゲートとグランドを接続する遮断経路の抵抗値を低抵抗から高抵抗に切り換えることで、スイッチング素子を穏やかに遮断して、ピーク電流を抑制するとともに、オフサージ電圧を低減しようとしている。
しかし、特許文献1では、遮断経路の抵抗値切り換えのタイミングを調整することが難しい。
本発明に係る遮断回路は、ゲートに印加される駆動電圧によって駆動される駆動トランジスタと、前記駆動トランジスタにおいて所定以上の電流が発生した際にオンし、前記ゲートをグランドに接続して前記駆動トランジスタをオフする遮断スイッチと、前記遮断スイッチと、前記ゲートの間に配置され、電流を制限する制限抵抗と、前記制限抵抗と並列接続され、前記遮断スイッチがオンされたときに、前記駆動トランジスタのオン時においてゲートに存在する入力容量に蓄積されるオン時蓄積電荷を前記駆動トランジスタの閾値電圧で除算して得られる容量値から前記入力容量の容量値を減算した容量値より小さい容量値を有するキャパシタと、を含む。
また、抵抗とキャパシタの直列接続回路が、前記制限抵抗および前記キャパシタに並列接続されることが好適である。
前記遮断スイッチは、前記制限抵抗とグランドの間の第1遮断スイッチと、前記キャパシタとグランドの間の第2遮断スイッチと、を含み、前記制限抵抗と、前記キャパシタを独立して、グランドに接続することが好適である。
また、前記キャパシタは、前記遮断スイッチがオンされたときに、前記入力容量に蓄積されるオン時蓄積電荷を引き抜くことが好適である。
本発明によれば、駆動トランジスタをオフ動作が開始されるまでの期間を短縮し、オフ動作は緩やかに行うため、ピーク電流を抑制しつつ、オフサージを低減することができる。
以下、本発明の実施形態について、図面に基づいて説明する。なお、本発明は、ここに記載される実施形態に限定されるものではない。
図1は、実施形態の構成を示す図である。この例では、所定以上の電流(過電流)からの保護対象となるトランジスタQ1には、逆方向電流を流すダイオードD1が並列接続されており、これによってスイッチング素子SW1が構成されている。ここで、所定以上の電流(過電流)とは、トランジスタQ1の定格電流以上の電流をいい、通常の使用において能力が保証される電流値を超えた電流をいう。
このスイッチング素子SW1は、例えばハイブリッド自動車などのインバータに用いられているスイッチング素子であり、正負母線間に直列接続された2つのスイッチング素子の中の1つ(この例では下側スイッチング素子)である。インバータは、通常2つのスイッチング素子の直列接続からなるアームを3本有し、この6つのスイッチング素子のスイッチングによって正負母線間の直流電圧を所望の交流電流としてモータに供給する。また、インバータの前段にバッテリの出力を昇圧するコンバータを配置する場合もあり、このコンバータも2つのスイッチング素子の直列接続を有する。従って、スイッチング素子SW1はコンバータの1つのスイッチング素子でもよい。そして、スイッチング素子SW1がオンのときに、他方のスイッチング素子が短絡故障した場合には、スイッチング素子SW1のトランジスタQ1に過電流(短絡電流)が流れる。
なお、トランジスタQ1のコレクタは、上側スイッチング素子のトランジスタのエミッタに接続されている。トランジスタQ1のエミッタは、グランドに接続されている。また、トランジスタQ1は、IGBTや、MOSなどの絶縁ゲート型素子であり、ゲート・コレクタ間に容量Cgc、ゲート・エミッタ間に容量Cgeが存在する。
トランジスタQ1のゲートは、抵抗R1、スイッチ(遮断スイッチ)S1を介しグランドに接続されている。また、抵抗R1には、キャパシタC1が並列接続されている。
さらに、スイッチング素子SW1には、過電流検出回路10が接続されており、スイッチング素子SW1における短絡電流などの過電流(大電流)を検出する。この過電流の検出は、トランジスタQ1のコレクタ電圧の上昇や、トランジスタQ1のエミッタ電流の一部をセンス電流として取り出し、この電流量を計測することなど各種手段が採用できる。なお、特許文献1に記載されているように、短絡電流によってゲート電圧が上昇するので、これを検出することもできる。
過電流検出回路10には、ゲート遮断回路12が接続されている。このゲート遮断回路12は、スイッチS1のオンオフを制御する。すなわち、過電流検出回路10から過電流検出信号が送られてきた場合にスイッチS1をオンする。
通常時は、スイッチS1はオフされており、ゲート駆動電圧が抵抗R1を介しトランジスタQ1のゲートに供給される。ゲート電圧がHレベル(Vgsが閾値電圧以上)の場合に、トランジスタQ1がオンし、トランジスタQ1に電流(モータ駆動電流)が流れ、ゲート電圧がLレベル(Vgsが閾値電圧以下)の場合に、トランジスタQ1がオフし、トランジスタQ1の電流がストップする。この例では、抵抗R1がゲート抵抗として機能するが、ゲート駆動電圧は別に設けたゲート抵抗を介し、トランジスタQ1のゲートに供給してもよい。
一方、過電流検出回路10において、例えばコレクタ電流が所定値以上になることで、短絡電流を検出した場合、スイッチS1がオンされ、トランジスタQ1のゲート電圧が下がり、トランジスタQ1がオフされる。
図2には、キャパシタC1を省略した場合における、トランジスタQ1のオフ時における、ゲート電圧、コレクタ電流、コレクタ電圧について示してある。図中、実線が通常時、破線が過電流時(短絡時)を示している。
まず、トランジスタQ1のオン時は、ゲートはHレベルにあり、容量Cgc、CgeもHレベル(電圧Vg)に応じて充電されている。
通常時は、オフ動作開始と記載されたタイミングで、ゲート駆動電圧がLレベル(電圧0V)とされる。そして、これによって、ゲートに充電された電荷が抵抗Rを介し放電され、ゲート電圧は徐々に減少する。一方、ゲート電圧が閾値電圧に至るまでは、コレクタ電流、コレクタ電圧については変化はない。
ゲート電圧が閾値電圧から下がることによってランジスタQ1のオフ動作が始まり、コレクタ電流が減少して、所定時間で0になる。コレクタ電圧はトランジスタQ1のオフによって上昇し、オフサージによって所定のオーバーシュートしてトランジスタQ1のオフ時のコレクタ電圧となる。
過電流検出時は、スイッチS1がオンになる。この場合のゲート電圧は、通常時と同様である。一方、コレクタ電流は、スイッチS1がオンとなった後、実際のトランジスタQ1のオフ動作開始が開始されるまでの間(区間A)も上昇を続ける。そして、トランジスタQ1のオフ動作が始まった時点で、大きなオフサージが発生する。このオフサージは、電流遮断時の電流量変化の傾きと、寄生インダクタンスによって決定される。
従って、コレクタ電流のピークを減少するためには、区間Aを短くすることが必要であり、オフサージを小さくするには、トランジスタQ1のオフ時における電流減少の傾きを小さくすることが求められる。なお、図においては、コレクタ電流が0のときに短絡が発生した場合について記載したが、コレクタ電流が流れている場合に短絡が発生しても同様のことがいえる。
ここで、本実施形態では、キャパシタC1を有している。このキャパシタC1の機能について、図3に基づいて説明する。
まず、トランジスタQ1のオン時においては、トランジスタQ1のゲートが、容量Cgc,Cgeによってグランドに接続されている。このため、ゲート電圧に応じた電荷がこれら容量Cgc、Cgeに充電されている。ゲート電圧をVgとすると、電荷Qgは、Qg=Vg(Cgc+Cge)となる。ここで、Cgc+Cge=Ciss(入力容量)と表す。従って、トランジスタQ1のオン時の蓄積電荷(オン時蓄積電荷)Qgは、Qg=Vg×Cissである。
次に、スイッチS1をオンすると、入力容量Cissに対し、抵抗R1、キャパシタC1が並列接続されることになる。
スイッチS1がオフの時には、キャパシタC1には電荷が充電されておらず、従ってスイッチS1のオンによって、入力容量Cissに充電されている電荷がキャパシタC1に移動し、ゲート電圧Vgが減少する。
すなわち、
Vg=Qg/(Ciss+C1)
となる。なお、この容量同士の電荷移動は導電経路を介して行われるため、比較的早く、抵抗R1による放電は考慮していない。
Vg=Qg/(Ciss+C1)
となる。なお、この容量同士の電荷移動は導電経路を介して行われるため、比較的早く、抵抗R1による放電は考慮していない。
そして、キャパシタC1への電荷移動後のゲート電圧VgがトランジスタQ1の閾値電圧Vthを下回らないように、キャパシタC1の容量が設定される。
すなわち、
Vg=Qg/(Ciss+C1)>Vth
の関係が満足されるように、キャパシタC1の容量値が選択される(C1<(Qg/Vth)−Ciss)。言い替えれば、キャパシタC1の容量値が、オン時蓄積電荷をトランジスタQ1の閾値電圧で除算した容量から、入力容量を減算した容量より小さい値に設定される。
Vg=Qg/(Ciss+C1)>Vth
の関係が満足されるように、キャパシタC1の容量値が選択される(C1<(Qg/Vth)−Ciss)。言い替えれば、キャパシタC1の容量値が、オン時蓄積電荷をトランジスタQ1の閾値電圧で除算した容量から、入力容量を減算した容量より小さい値に設定される。
特に、電荷移動後のゲート電圧Vgが、閾値電圧Vthを若干上回る電圧となるようにキャパシタC1の容量が設定されることで、トランジスタQ1がオフし始めるまでの時間(区間A)を十分短縮することができ、ピーク電流を抑えることができる。
そして、容量間の電荷移動が終了した後は、抵抗R1を介する小さな電流による緩やかな放電でゲートに蓄積されていた電荷が引き抜かれる。そこで、トランジスタQ1のオフ動作は十分穏やかに行うことができ、オフサージを抑制することが可能になる。
そして、ゲート電荷が完全に引き抜かれることで、ゲート電位はグランド電位になりトランジスタQ1が完全にオフする。
図4には、キャパシタC1なしの場合と、キャパシタC1ありの場合のコレクタ電流Icとコレクタ電圧VCEを示す。このように、キャパシタC1がない場合には、ピーク電流を2600A程度に抑えると、オフサージが1300Vと非常に大きくなってしまい、トランジスタQ1の耐圧の問題が生じる。一方、キャパシタC1を追加することで、ピーク電流を2600A程度に抑えつつ、オフサージを700V程度に抑えることができる。
なお、抵抗R1の抵抗値を大きくし、オフサージを700V程度にすると、その際のピーク電流は4000A程度と非常に大きくなってしまった。
そこで、抵抗R1の抵抗値を適切なオフサージ(この場合は700V)となる値に設定し、キャパシタC1の容量を適切なものに設定するとよい。キャパシタC1の容量が小さいと電荷の移動量が少なく、ピーク電流が大きい。一方、キャパシタC1の容量が大きいと、オフサージが大きくなる。キャパシタC1の容量を電荷移動後のゲート電圧がトランジスタQ1の閾値電圧を若干上回るような電圧とすることで、ピーク電流およびオフサージの容量を効果的に抑制できる。
図5には、他の実施形態の構成が示してある。この例では、抵抗R1およびキャパシタC1に並列して抵抗R2とキャパシタC2の直列接続が接続されている。これによって、スイッチS1がオンされた場合に、この抵抗R2とキャパシタC2の直列接続もゲートとグランド間を接続することになる。そして、この抵抗R2とキャパシタC2の直列接続は微分回路として動作し、抵抗R2によってキャパシタC2への電荷の移動が制限される。すなわち、(1)キャパシタC1への電荷移動、(2)抵抗R2を介するキャパシタC2への電荷移動、(3)抵抗R1を介する電荷引き抜きの3つの電荷引き抜き手段があり、これらが(1)(2)(3)の順に起こり、これらが徐々に引き抜き量が減少するように設定されることによって、よりスムーズな電荷引き抜きを達成することができる。すなわち、引き抜き電荷量を比較的リニアにすることができる。従って、トランジスタQ1の閾値電圧Vthや、ゲート電圧にばらつきがあっても、ピーク電流およびオフサージの容量を効果的に抑制できる。
なお、抵抗R2、キャパシタC2とは、抵抗値や容量値の異なる抵抗および容量の直列接続をさらに追加することで、より滑らかな電荷引き抜きを行うことができる。
図6には、さらに他の実施形態の構成を示してある。この例では、ゲート駆動電圧をゲート抵抗Rgを介しトランジスタQ1に供給する経路と、抵抗R1をグランドに接続する経路と、キャパシタC1をグランドに接続する経路を別個に設けている。
これによって、ゲート抵抗Rgを抵抗R1と別途に設定できるため、通常時のゲート駆動電圧によるトランジスタQ1のオンオフのために最適なゲート抵抗Rgを採用することができる。また、抵抗R1の経路のスイッチ(第1遮断スイッチ)S1と、キャパシタC1の経路のスイッチ(第2遮断スイッチ)S2とを別々に設けたため、キャパシタC1への電荷移動の後、抵抗R1による放電を行う等、そのタイミングを自由に設定することができる。すなわち、実施形態1では、抵抗R1による放電と、キャパシタC1への電荷移動は同時に開始されるが、本実施形態によれば、同時に開始されなくてもよい。キャパシタC1への電荷移動より抵抗R1による放電の開始を後にすることが考えられるが、抵抗R1による放電を先に開始しておき、その後キャパシタC1への電荷移動を行ってもよい。
図7には、さらに他の実施形態の構成を示している。この構成では、コレクタ電流の一部をセンス電流として取り出し、この電流量に従って短絡を検出するとともに、コレクタ電圧をモニタする。
このために、トランジスタQ1には、エミッタを分岐して、電流量がコレクタ電流に比例するセンス電流を取り出す。そして、このセンス電流を検出抵抗Rsによって電圧に変換して、これが過電流検出回路10を介しゲート遮断回路12に供給される。ゲート遮断回路12は、コレクタ電流の増加によって短絡を検出した場合に、スイッチS1,S2をオンする。
ここで、この例では、トランジスタQ1のコレクタにダイオードD2のカソードが接続され、ダイオードD2のアノードが抵抗R3を介し電源に接続されている。そして、ダイオードD2と抵抗R3の接続点が、分割抵抗R4,R5を介し、グランドに接続されている。
このような回路において、通常時は、トランジスタQ1のコレクタ電圧は電源電圧より低く、ダイオードD2と抵抗Rsの接続点の電圧は、コレクタ電圧よりダイオードD2の順方向降下電圧だけ高い電圧になっている。一方、コレクタ電圧が大きく上昇した場合には、ダイオードD2に電流が流れなくなり、ダイオードD2と抵抗R3の接続点の電圧が上昇する。従って、ダイオードD2と抵抗R3の接続点の電圧を分割抵抗R4,R5によって、検出回路により検出しやすい電圧にして、これを遮断切り換え信号として、ゲート遮断回路12に供給する。このようにして、コレクタ電圧VCEの持ち上がりを検出することができる。
そして、この実施形態では、ゲート遮断回路12は、遮断切り換え信号を受信した場合に、スイッチS2をオフし、キャパシタC1を切り離す。これによって、抵抗R1を介しグランドに至る経路のインピーダンスが高くなり、コレクタ電流の上昇を抑えることができる。
図8には、コレクタ電流、コレクタ電圧の変化が示されている。遮断切り換え信号によってキャパシタC1を切り離さなかった場合が実線で表され、キャパシタC1を切り離した場合が破線で示されている。このように、コレクタ電圧の持ち上がりに応じてキャパシタC1を切り離すことで、コレクタ電流の減少時の傾きが小さくなり、オフサージ電圧を低減できることがわかる。
図9には、さらに他の実施形態が示されている。この例では、短絡時の電流の傾きが大きい場合のみキャパシタC1を使用する。
この実施形態においても、検出抵抗Rsによってセンス電流量を検出し、短絡を検出する。そして、過電流検出回路10により短絡を検出した場合には、スイッチS1のみをオンし、ゲートを抵抗R1を介しグランドに接続する。
過電流検出回路10には、タイマー回路14が接続されており、過電流検出回路10は所定時間におけるセンス電流(センス電圧Vs)の増加の傾きを判定する。そして、この傾きが大きいときのみ、スイッチS2をオンし、キャパシタC1をゲートに接続する。
これによって、不要な場合にはキャパシタC1を接続することがなく、ゲート電圧の変化が抵抗R1を介する緩やかなものになり、トランジスタQ1への負担が軽減される。
図10には、センス電圧Vsの傾きが大きい場合と、小さい場合の両方が示されている。傾きが大きい場合には、センス電圧Vsが1段目閾値を超えた時点でタイマー回路14が動作しセンス電圧Vsはタイマー回路14が設定する一定時間内に2段目閾値を超える。従って、この段階で、スイッチS2をオンする。一方、傾きが小さい場合には、センス電圧Vsが1段目閾値を超えた時点でタイマー回路14が動作しセンス電圧Vsはタイマー回路14が設定する一定時間内に2段目閾値を超えることはない。従って、スイッチS2はオンしない。
10 過電流検出回路、12 ゲート遮断回路、14 タイマー回路。
本発明に係る遮断回路は、ゲートに印加される駆動電圧によって駆動される駆動トランジスタと、前記駆動トランジスタにおいて所定以上の電流が発生した際にオンし、前記ゲートをグランドに接続して前記駆動トランジスタをオフする遮断スイッチと、前記遮断スイッチと、前記ゲートの間に配置され、電流を制限する制限抵抗と、前記制限抵抗と並列接続され、前記駆動トランジスタのオン時においてゲートに存在する入力容量に蓄積されるオン時蓄積電荷を前記駆動トランジスタの閾値電圧で除算して得られる容量値から前記入力容量の容量値を減算した容量値より小さい容量値を有するキャパシタと、を含む。
Claims (4)
- ゲートに印加される駆動電圧によって駆動される駆動トランジスタと、
前記駆動トランジスタにおいて所定以上の電流が発生した際にオンし、前記ゲートをグランドに接続して前記駆動トランジスタをオフする遮断スイッチと、
前記遮断スイッチと、前記ゲートの間に配置され、電流を制限する制限抵抗と、
前記制限抵抗と並列接続され、前記遮断スイッチがオンされたときに、前記駆動トランジスタのオン時においてゲートに存在する入力容量に蓄積されるオン時蓄積電荷を前記駆動トランジスタの閾値電圧で除算して得られる容量値から前記入力容量の容量値を減算した容量値より小さい容量値を有するキャパシタと、
を含む、
遮断回路。 - 請求項1に記載の遮断回路であって、
抵抗とキャパシタの直列接続回路が、前記制限抵抗および前記キャパシタに並列接続される、
遮断回路。 - 請求項1に記載の遮断回路であって、
前記遮断スイッチは、
前記制限抵抗とグランドの間の第1遮断スイッチと、
前記キャパシタとグランドの間の第2遮断スイッチと、
を含み、前記制限抵抗と、前記キャパシタを独立して、グランドに接続する、
遮断回路。 - 請求項1〜3のいずれか1つに記載の遮断回路であって、
前記キャパシタは、前記遮断スイッチがオンされたときに、前記入力容量に蓄積されるオン時蓄積電荷を引き抜く、
遮断回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015034939A JP2016158126A (ja) | 2015-02-25 | 2015-02-25 | 遮断回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015034939A JP2016158126A (ja) | 2015-02-25 | 2015-02-25 | 遮断回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016158126A true JP2016158126A (ja) | 2016-09-01 |
Family
ID=56826594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015034939A Pending JP2016158126A (ja) | 2015-02-25 | 2015-02-25 | 遮断回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016158126A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107394753A (zh) * | 2017-09-09 | 2017-11-24 | 珠海格力节能环保制冷技术研究中心有限公司 | 一种用于功率器件的软关断保护电路及方法 |
JP2020150315A (ja) * | 2019-03-11 | 2020-09-17 | 株式会社豊田自動織機 | 半導体駆動装置 |
WO2021010353A1 (ja) * | 2019-07-17 | 2021-01-21 | パナソニックIpマネジメント株式会社 | ゲート駆動回路および半導体遮断器 |
-
2015
- 2015-02-25 JP JP2015034939A patent/JP2016158126A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107394753A (zh) * | 2017-09-09 | 2017-11-24 | 珠海格力节能环保制冷技术研究中心有限公司 | 一种用于功率器件的软关断保护电路及方法 |
JP2020150315A (ja) * | 2019-03-11 | 2020-09-17 | 株式会社豊田自動織機 | 半導体駆動装置 |
JP7293738B2 (ja) | 2019-03-11 | 2023-06-20 | 株式会社豊田自動織機 | 半導体駆動装置 |
WO2021010353A1 (ja) * | 2019-07-17 | 2021-01-21 | パナソニックIpマネジメント株式会社 | ゲート駆動回路および半導体遮断器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3886876B2 (ja) | 電力用半導体素子の駆動回路 | |
JP5776658B2 (ja) | 半導体駆動装置 | |
US11070046B2 (en) | Short-circuit protection circuit for self-arc-extinguishing type semiconductor element | |
JP2005269446A (ja) | 電圧駆動型半導体素子用駆動回路 | |
WO2017104077A1 (ja) | 半導体デバイス駆動回路 | |
JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
JP6203020B2 (ja) | 充放電スイッチ回路を有する電池パック | |
JP5206198B2 (ja) | 電力変換回路の駆動回路 | |
CN112640279B (zh) | 过电流保护电路及开关电路 | |
CN109889028B (zh) | 一种吸收电容预充电电路和尖峰电压吸收电路 | |
US9653998B2 (en) | Boost converter and power controling method thereof | |
JP5827609B2 (ja) | 駆動回路 | |
JP2007221473A (ja) | スイッチング回路の駆動回路及びスイッチング回路 | |
JP3680722B2 (ja) | Igbtの過電流保護回路 | |
JP2007306166A (ja) | 絶縁ゲート型半導体素子の駆動装置およびその方法 | |
JP2016158126A (ja) | 遮断回路 | |
JP4321491B2 (ja) | 電圧駆動型半導体素子の駆動装置 | |
JP6891835B2 (ja) | 制御装置 | |
US20210075312A1 (en) | Power source input circuit and inverter-integrated electric compressor for vehicle comprising said circuit | |
US9628073B2 (en) | Current control circuit | |
JP2016032190A (ja) | スイッチ装置 | |
JP7326762B2 (ja) | 半導体モジュールおよび駆動回路 | |
JP2020150315A (ja) | 半導体駆動装置 | |
JP7420032B2 (ja) | 過電流検出装置 | |
WO2022050040A1 (ja) | 過電流保護回路及びスイッチング回路 |